JPH09282292A - 情報処理システムのメモリコピー装置 - Google Patents

Abstract

(57)【要約】 【課題】ＴＭＲユニットを構成する処理装置の１つが故
障して縮退した場合、活性保守により新しい処理装置に
交換してＴＭＲユニットを再構築する。 【解決手段】メモリコピー装置は、コピー処理部７０８
とメモリ制御部７０６で構成される。コピー処理部７０
８は、３台の処理装置１０−１〜１０−３の内の例えば
処理装置１０−３が故障して新装置に交換した際に、動
作中の処理装置１０−１，１０−２のメモリ７０４の内
容を、交換した処理装置１０−３のメモリ７０４へのコ
ピーを指示する。各処理装置１０−１〜１０−３のメモ
リ制御部７０６は、コピー処理部７０８の指示に基づい
てメモリ７０４の特定領域からメモリ７０４の同じ領域
へのコピー動作を並列的に行うと共に、コピー中におけ
るメモリ７０４のコピー領域に対する他の装置によるア
クセスを禁止する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、多重化ユニットを
有する少なくとも３台のプロセッサをバスで接続して同
じ処理を同時に実行することで故障を検出して必要な処
理を行う情報処理システムのメモリコピー装置に関す
る。近年、情報処理装置が各種分野で広く使用されてき
たのに伴い、情報処理装置が故障した場合、社会的、経
済的に大きな影響を与える可能性が考えられる。

【０００２】このため出来る限り故障が発生しにくく、
また、万一故障が発生した場合でも、確実に故障が検出
でき、更には、処理装置が停止せずに、処理内容の整合
性を保ちながら、処理を続行できるような、信頼性の高
い情報処理システムが求められている。

【０００３】

【従来の技術】従来、高信頼性の情報処理システムとし
ては、３重以上の多重化構成を備えた情報処理システム
が提供されている。このような多重化処理システムを実
現する方法としては、次のようなものが考えられてい
る。一つのユニット内に、３台以上のプロセッサ等の処
理装置と多数決論理回路を用意する。多数決論理回路
は、同一クロックで同期動作している３個以上の処理装
置の出力信号に対し、多数決論理に基づいた演算を行
い、その結果を、主記憶ユニット等の他の処理装置に送
出する方法である。

【０００４】しかしながら、多数決論理を用いた多重化
処理システムにあっては、各処理装置の実行サイクル数
は増えないが、多数決論理を行う分だけ実行サイクル数
が増して処理時間が遅くなる。また、専用の多数決論理
回路そのもののハードウェア量が大きく、また処理装置
と多数決論理回路の間にも多数の信号線が必要になり、
回路構成が複雑化しコスト的にも高価であった。

【０００５】このような状況に鑑み、同じ処理動作を同
時に行う少なくとも３台の処理装置をバスを回して接続
し、３台の処理装置のうちの１台をマスター処理装置と
し、残りをチェッカとして動作するスレーブ処理装置と
した３重多数決の多重化ユニット（以下「ＴＭＲユニッ
ト」という）を用いたフォルトトレーラントな高信頼性
情報処理システムが構築されている。

【０００６】このＴＭＲユニットを用いたシステムにあ
っては、マスター処理装置は生成した情報のバスへの送
出とバス上の情報の取り込みんで情報処理を行い、一
方、スレーブ処理装置は生成した情報をバスへ送出せず
バス上のマスター生成情報の取り込みを行って自己の生
成した情報と比較するチェック処理を行っている。

【０００７】

【発明が解決しようとする課題】このようなＴＭＲユニ
ットを用いたシステムにあっては、ＴＭＲユニットを構
成する３台の処理装置のうちの１つが故障すると、故障
した処理装置をＴＭＲユニットから切り離し、残された
２台の処理装置で縮退したＴＭＲユニットを再構成して
処理を継続する。

【０００８】この場合、３台の処理装置で構成されたＴ
ＭＲユニットにおいて、その内の１台が故障して切り離
されると、残り２台の処理装置によるＴＭＲユニットに
縮退してしまう。このような２重化構成では、再度装置
故障が発生するとＴＭＲユニットは解体され、直ちにシ
ステム停止に陥ってしまう。このため、装置故障が発生
した場合は、故障した処理装置を新しい装置と交換して
ＴＭＲユニットに復帰させる活性保守が必要となる。

【０００９】しかし、活性保守による処理装置の交換だ
けでは、ＴＭＲユニットに復帰させて三重化構成を再構
築することはできない。これは、新規に交換した処理装
置のメモリ内容が、動作中の処理装置のメモリ内容と異
なっているからである。このため、動作中の処理装置の
メモリ内容を新規に導入した処理装置のメモリにコピー
する必要がある。

【００１０】しかし、二重化構成の動作状態にある処理
装置のコピー元のメモリは、コピー中に更新される可能
性があり、コピー処理を行うことはできない。本発明
は、このような問題点に鑑みてなされたもので、ＴＭＲ
ユニットを構成する処理装置の１つが故障して縮退した
場合、故障した処理装置を新しい処理装置に交換してＴ
ＭＲユニットを再構築できる活性保守ができるようにし
た高信頼性情報処理システムのメモリコピー装置を提供
することを目的とする。

【００１１】

【課題を解決するための手段】図１は本発明の原理説明
図である。まず本発明は、バス１２を介して接続され、
同じ処理動作を同時に行う複数の処理装置、例えば３台
の処理装置１０−１〜１０−３を有し、処理装置１０−
１〜１０−３のうちの１台をマスター処理装置１０−１
とし、残りをスレーブ処理装置１０−２，１０−３と
し、マスター処理装置１０−１は生成した情報のバス１
２への送出とバス１２上の情報の取り込んで情報処理を
行い、スレーブ処理装置１０−２，１０−３は生成した
情報をバスへ送出せずバス１２上のマスタ−出力情報の
取り込んでチェック処理を行う高信頼性情報処理システ
ムのメモリコピー装置を提供する。

【００１２】メモリコピー装置は、コピー処理部７０８
とメモリ制御部７０６で構成される。コピー処理部７０
８は、ＴＭＲユニット１０を構成する３台の処理装置１
０−１〜１０−３の内の１台、例えば処理装置１０−３
が故障して新たな処理装置に交換した際に、動作中の処
理装置１０−１，１０−２のメモリ７０４の内容を、交
換した処理装置１０−３のメモリ７０４へのコピーを指
示する。

【００１３】各処理装置１０−１〜１０−３のメモリ制
御部７０６は、コピー処理部７０８の指示に基づいてメ
モリ７０４の特定領域からメモリ７０４の同じ領域への
コピー動作を並列的に行うと共に、コピー中におけるメ
モリ７０４のコピー領域に対する他の装置によるアクセ
スを禁止する。即ち、コピー処理部７０８は、まず図１
（Ａ）のように、処理装置１０−１〜１０−３のメモリ
制御部７０６にコピースタートに続いてリードコマン
ドを発行してコピー領域のリードデータを取得す
る。続いて図１（Ｂ）のように、処理装置１０−１〜１
０−３の各メモリ制御部７０６にライトコマンドを発
行し、コピー領域のアクセス禁止を解除しリードデータ
を各メモリ７０４の同じコピー領域へライトさせる。

【００１４】近年のコンピュータシステムのメモリ容量
は拡大の一途を辿っており、数十メガバイトから数ギガ
バイトといった容量を持つものも少なくない。活性保守
によって交換された処理装置１０−３に、動作中の処理
装置１０−１，１０−２のメモリ内容を全てコピーする
には、それ相当の時間がかかる。そこで、コピー処理部
は、所定データ量単位にメモリのコピー動作を行うよう
にする。

【００１５】このためコピー処理部７０８は、コピー開
始アドレスを保持した第１レジスタ７１２、コピー終了
アドレスを保持した第２レジスタ７１４、所定データ量
単位にメモリ制御部７０６にリードコマンドを発行して
コピー領域のリードデータを取得し、続いてメモリ制御
部７０６にライトコマンドを発行してリードデータの同
じコピー領域へライトさせるコピー指示部、コピー指示
部による所定データ量単位のコピーが終了する毎に、第
１レジスタ７１２のコピーアドレスを更新する更新部、
及び第１レジスタ７１２と第２レジスタ７１４のコピー
アドレスを比較し、両者が一致した時に、コピー処理の
正常終了検出するコピー処理を停止させるコピー終了検
出部で構成される。

【００１６】コピー処理部７０８のコピー指示部による
コマンド発行として、例えば、メモリ制御部７０６にリ
ード領域の通常コマンドによるアクセスを禁止するロッ
ク情報を付加したリードコマンド（ロックリードコマン
ド）を発行し、続いてメモリ制御部７０６にロック情報
を解除するアンロック情報を付加したライトコマンド
（アンロックライトコマンド）を発行する。

【００１７】コピー処理部はテストコピー処理部を備
え、コピー処理に先立ってメモリ制御部に、処理装置の
メモリの第１領域から第２領域へのデータのコピーを指
示し、コピー元とコピー先の各データをリードして比較
することにより、コピーが正常に行われたか否か確認す
る。交換した処理装置１０−３に対するメモリ内容のコ
ピー動作は、メモリ７０４の更新を抑止しながらコピー
を行うため、処理装置１０−１〜１０−３がコマント及
びデータの転送を直接制御すると、処理装置のもつプロ
セッサの負荷が大きくなり、本来のジョブの動作が遅く
なってしまう。そこで、処理装置１０−１〜１０−３以
外に、バス１２にシステムアダプタ７００を接続し、こ
のシステムアダプタ７００にコピー処理部７０８の機能
を持たせ、処理装置１０−１〜１０−３とは独立にコピ
ー処理を行わせ、ＴＭＲユニット１０における処理装置
の本来の動作を極力妨げないようにしてもよい。

【００１８】

【発明の実施の形態】＜目次＞ １．メモリコピー ２．コピーテスト ３．メモリコピーのハードウェア構成 １．メモリコピー 図２はＴＭＲユニット１０を３台の処理装置１０−１〜
１０−３で構築しており、処理装置１０−３が故障によ
り離脱し、新品の処理装置１０−３に交換したときのメ
モリコピー処理の実施形態である。

【００１９】ＴＭＲユニット１０を構成する処理装置１
０−１〜１０−３は、バス１２を介して接続される。バ
ス１２はシステムバスとして機能し、バスアービタ１１
を備えている。ここで処理装置１０−１がマスターであ
り、残りの処理装置１０−２，１０−３がスレーブとな
っている。処理装置１０−１〜１０−３は、マスター処
理装置１０−１を例にとると、ＣＰＵ及びキャッシュを
備えたプロセッサエレメント７０２−１、メモリ７０４
−１、メモリ制御部７０６−１及びＴＭＲ制御回路（多
重化制御回路）４８−１で構成される。マスター処理装
置１０−１のＴＭＲ制御回路４８−１のバス１２に対す
る出力と入力の両方を行う。これに対し、スレーブ処理
装置１０−２，１０−３のＴＭＲ制御回路４８−２，４
８−３は、システムバス１２上のバス情報は取り込む
が、バス１２に対する出力は行わない。

【００２０】このようなバス１２で接続された処理装置
１０−１〜１０−３で構築されるＴＭＲユニット１０に
対し、この実施形態にあっては、メモリコピー処理を制
御するための装置としてシステムアダプタ７００を接続
している。システムアダプタ７００にはメモリコピー制
御部７０８が設けられる。メモリコピー制御部７０８
は、コピーコマンドレジスタ７１０、コピーアドレスレ
ジスタ７１２及びコピー終了アドレスレジスタ７１４を
備える。

【００２１】コピーコマンドレジスタ７１０は、図３
（Ａ）のように、終了ステータス１０２４、エラーステ
ータス１０２６、ロックフラグ１０２８、アンロックフ
ラグ１０３０及びスタートフラグ１０３２等を、メモリ
コピー制御の制御条件としてセットすることができる。
ここで終了ステータス１０２４は、メモリコピー処理の
終了を示す情報をセットする。

【００２２】エラーステータス１０２６は、メモリコピ
ー中におけるエラー要因をセットする。ロックフラグ１
０２８は、メモリコピーに使用するリードコマンドに続
いて、アクセスアドレスのリード後の通常のライトコマ
ンドによる書込みを禁止するためのフラグ情報をセット
する。アンロックフラグ１０３０は、ロックフラグ１０
２８により発行したロックリードコマンドによるメモリ
のアクセス禁止状態を、アンロックフラグのセットで発
行したアンロックライトコマンドにより解除させるため
のものである。スタートフラグ１０３２は、メモリコピ
ー処理のスタートをセットする。

【００２３】またコピーアドレスレジスタ７１２は、図
３（Ｂ）のように、初期状態にあってはコピー開始アド
レス１０３４がセットされる。コピー開始アドレス１０
３４は、この実施形態におけるコピー処理が所定データ
用単位に行われることから、１回のコピー処理が終了す
るごとに、更新された現時点のコピーアドレスを格納す
ることになる。

【００２４】更に、コピー終了アドレスレジスタ７１４
には、図３（Ｃ）のうよに、コピーを終了させるメモリ
の最終アドレスであるコピー終了アドレス１０３６が格
納される。このため、コピーアドレスレジスタ７１２で
更新されるコピーアドレスとコピー終了アドレスレジス
タ７１４のコピー終了アドレス１０３６とを比較し、両
者が一致すればコピー終了であることを認識することが
できる。

【００２５】ＴＭＲユニット１０の処理装置１０−１〜
１０−３及びシステムアダプタ７００は、バス１２に対
し例えばスプリット方式に従ったコマンド及びデータの
パケット転送を行う。システムアダプタ７００のメモリ
コピー制御部７０８によるメモリコピー処理のため、バ
ス１２において、図４のフォーマット構成をもつコマン
ドパケットが準備される。

【００２６】図４（Ａ）はコマンドパケット７４６の基
本フォーマットであり、パケット番号フィールド７４
８、コマンド種別フィールド７５０、ロックフラグ７５
２、アンロックフラグ７５４、アドレスフィールド７５
６で構成される。パケット番号フィールド７４８にはパ
ケット番号ＰＫＮＯが格納され、個々のパケットに付け
られるもので、パケットの識別に使用する。

【００２７】コマンド種別フィールド７５０には、パケ
ットの種別を指定するコマンド種別ＣＭＤが格納され
る。ロックフィールド７５２には、アクセス先のメモリ
のリードまたはライト後に同一アドレスの他の装置によ
るアクセスを禁止するためのロックフラグＬＣＫのセッ
トを行う。アンロックフィールド７５４には、ロックフ
ィールド７５２のロックフラグＬＣＫのオンでアクセス
禁止状態としたメモリ側に対し、アクセス禁止を解除す
るためのアンロックフラグＵＬＣＫをセットする。アド
レスフィールド７５６には、メモリのアクセスアドレス
が格納される。

【００２８】この図４（Ａ）の基本的なコマンドパケッ
トに基づき、本発明のコピー処理にあっては、図４
（Ｂ）（Ｃ）のノーマルリードコマンドパケットＣ１、
ノーマルライトパケットＣ２に加え、図４（Ｄ）（Ｅ）
のロックリードコマンドパケットＣ３及びアンロックラ
イトパケットＣ４が新たに準備されている。図４（Ｄ）
のロックリードコマンドパケットＣ３は、パケット番号
フィールド７４８のパケット番号ＰＫＮＯ＝３であり、
コマンド種別フィールド７５０には図４（Ｂ）のノーマ
ルリードコマンドパケットＣ１と同様、ＣＭＤ＝０が格
納されている。次のロックフィールド７５２のロックフ
ラグＬＣＫは、ＬＣＫ＝１にセット（オン）される。

【００２９】図４（Ｅ）のアンロックライトコマンドパ
ケットＣ４は、パケット番号ＰＫＮＯ＝４であり、コマ
ンド種別フィールド７５０には図７６（Ｃ）のノーマル
ライトコマンドパケットＣ２と同じＣＭＤ＝１がセット
される。次のロックフィールド７５２は０にオフされて
いるが、アンロックフィールド７５４のアンロックフラ
グＵＬＣＫが１にセットされている。

【００３０】図５は、図４のコマンドパケットに対する
リプライパケットであり、図５（Ａ）にリプライパケッ
トの基本フォーマットを示し、図５（Ｂ）（Ｃ）にリー
ドリプライパケットＣ５、ライトリプライパケットＣ６
を示している。図５（Ａ）のリプライパケット７５８の
基本フォーマットは、先頭のパケットフィールド７６０
に続いてコマンド種別フィールド７６２が設けられ、次
のフィールドをステータスフィールド７６４とし、最後
にアドレスフィールド７６６を設けている。

【００３１】図４のコマンドパケット及び図５のリプラ
イパケットに続いては、ライトパケットについては１ま
たは複数のデータパケットが続き、またリードリプライ
パケットについても同様に１または複数のデータパケッ
トが続くことになる。図６は、システムアダプタ７００
のメモリコピー制御部７０８によるＴＭＲユニット１０
に対するメモリコピー処理の手順を示している。

【００３２】図６において、マスター処理装置１０−１
のプロセッサ７０２−１は、故障によりＴＭＲユニット
１０から切り離された処理装置１０−３が活性保守によ
り新たな処理装置に交換されたか否かを監視している。
具体的には、バス１２に対する処理装置１０−３の取外
しと取外し後の再接続に伴うポート接続情報をバス１２
のバスタグ制御線により得ることで、マスター処理装置
１０−１のプロセッサ７０２−１は処理装置１０−３の
交換を認識する。

【００３３】装置交換を認識したマスタ処理装置１０−
１は、二重化構成としてのシステム動作を停止し、この
状態で処理装置１０−１〜１０−３のクロックレベルの
同期化および内部状態の共通設定を行った後、二重化構
成によるシステム動作を際スタートする。システム動作
を際スタートしたマスター処理装置１０−１のプロセッ
サエレメント７０２−１は、システムアダプタ７００に
対しコピースタートを指示する。このコピースタート
の指示は、バス１２を使用してもよいし、専用の制御
線による指示であってもよい。

【００３４】またマスター処理装置１０−１からのコピ
ースタートの指示に基づき、システムアダプタ７００
に設けているコマンドアドレスレジスタ７１０には、図
３（Ａ）のように、そのスタートフラグ１０３２がオン
にセットされ、また最初のロックリードコマンドパケッ
ト発行のためにロックフラグ１０２８も１にセットされ
る。またコピーアドレスレジスタ７１２にはコピー開始
アドレスがセットされ、コピー終了アドレスレジスタ７
１４にはコピー終了アドレスがセットされる。

【００３５】このようなマスター処理装置１０−１から
のコピースタートの指示を受けたシステムアダプタ７
００のメモリコピー制御部７０８は、新たに交換した処
理装置１０−３のメモリ７０４−３に対し、現在動作中
の処理装置１０−１，１０−２のメモリ７０４−１，７
０４−２の内容をコピーするためのメモリコピー処理を
開始する。

【００３６】まずメモリコピー制御部７０８は、バス１
２に対しロックリードコマンドパケットを発行する。
このロックリードコマンドパケットは、処理装置１０
−１〜１０−３のそれぞれでメモリ制御部７０６−１〜
７０６−３に取り込まれ、コマンド解読によりメモリ７
０４−１〜７０４−３のリードが行われる。このメモリ
リードにより、ＴＭＲユニット１０を構成する処理装置
１０−１〜１０−３のうちマスター処理装置１０−１の
みがバス１２にリプライパケットを送出する。このた
め、システムアダプタ７００のメモリコピー制御部７０
８は、マスター処理装置１０−１から送信されたリプラ
イパケットを受信し、リプライパケットに続いて送
出されるデータパケットからリードデータを取り込んで
バッファする。

【００３７】一方、システムアダプタ７００からバス１
２に送信したロックリードコマンドパケットは、図４
（Ｄ）のように、ロックフィールド７５２のロックフラ
グＬＣＫが１にセットされているため、メモリ制御部７
０６−１〜７０６−３のそれぞれは、この時点で指定さ
れたコピーアドレスに対するノーマルリードコマンドパ
ケット及びノーマルライトパケットによるアクセスを禁
止するための禁止フラグをセットする。

【００３８】次に図７に示すように、システムアダプタ
７００のメモリコピー制御部７０８は、バス１２に対し
コピーアドレスレジスタ７１２のコピーアドレスをセッ
トしたアンロックライトパケットを発行する。またア
ンロックライトパケットに続いて、図７のロックリー
ドコマンドパケットに対するリプライパケットによ
って得られたリードデータを含むデータパケットをバス
１２に転送する。

【００３９】処理装置１０−１〜１０−３のそれぞれ
は、システムアダプタ７００から送信されたバス１２上
のアンロックライトコマンドパケット及び、これに続
くデータパケットを取り込む。このとき、既に実行され
たロックリードコマンドパケットによりメモリ制御部７
０６−１〜７０６−３のそれぞれにあっては、同じコピ
ーアドレスに対するアクセスを禁止するアクセス禁止フ
ラグがオンとなっている。

【００４０】しかしながら、システムアダプタ７００か
らのパケットはアンロックライトコマンドパケットであ
り、図４（Ｅ）のようにアンロックフィールド７５４の
アンロックフラグＵＬＣＫが１にセットされているた
め、このアンロックフラグの解読に基づき、セット状態
にあるアクセス禁止フラグをオフにリセットする。これ
により、同じコピーアドレスに対するアクセスが可能と
なり、アンロックライトパケットに続いて受信したデ
ータパケットのリードデータをメモリ７０４−１〜７０
４−３において、同じコピーアドレスに書き込むことが
できる。このときＴＭＲユニット１０として動作中の処
理装置１０−１，１０−２については、メモリ７０４−
１〜７０４−２のコピーアドレスのリードデータをその
まま書き込むだけであるが、新品として交換した処理装
置１０−３にあっては、メモリ７０４−３に処理装置１
０−１，１０−２と同じデータを書き込むためのコピー
処理を行うことになる。

【００４１】このような図６，図７に示すコピー処理を
所定のデータ量単位に繰り返す。１回のコピー処理が終
了すると、メモリコピー制御部７０８はコピーアドレス
レジスタ７１２を更新する。このコピーアドレスの更新
ごとに、メモリコピー制御部７０８は、コピー終了アド
レスレジスタ７１４のコピー終了アドレスと更新された
コピーアドレスとを比較している。

【００４２】コピーアドレスがコピー終了アドレスに一
致するとコピー終了を認識し、割込制御線などを使用し
て、処理装置１０−１〜１０−３にコピー終了を通知す
る。システムアダプタ７００からのコピー終了通知を受
けたマスター処理装置１０−１は、新たに交換した処理
装置１０−３のメモリ７０４−３に動作中の処理装置１
０−１，１０−２のメモリ７０４−１，７０４−２と同
じデータが格納されたことを認識し、交換した処理装置
１０−３をＴＭＲユニットに加え、３台の処理装置１０
−１〜１０−３によるＴＭＲユニット１０の再構築を行
い、二重化構成から三重化構成に移行する。

【００４３】図８は、図６及び図７における所定データ
量ごとのコピー処理に伴うメモリコピー制御部７０８の
処理機能を示している。メモリコピー制御部７０８には
コピー終了検出部１０１２が設けられ、コピー終了検出
部１０１２には比較器８６６が設けられる。比較器８６
６は、コピーアドレスレジスタ７１２のコピーアドレス
とコピー終了アドレスレジスタ７１４の終了アドレスと
を比較している。

【００４４】コピーアドレスレジスタ７１２のコピーア
ドレスは、所定データ量ごとのコピー処理が終了するご
とに更新部７１６により更新される。比較器８６６にお
いて、更新後のコピーアドレスとコピー終了アドレスと
の一致が判別されると、ストップ指示部７１５に対し一
致出力が与えられ、終了ステータス１０２４がオンにな
る。この終了ステータス１０２４は図３（Ａ）のコピー
コマンドレジスタ７１２のフィールドの１つであり、こ
の終了ステータス１０２４のセットで、例えば割込み等
によりＴＭＲユニット１０を構成する処理装置１０−１
〜１０−３に対しコピー終了が通知されることになる。

【００４５】図９は、図６，図７におけるコピー処理中
におけるエラー発生時のメモリコピー制御部７０８の機
能を示している。本発明の高信頼性処理装置としてのＴ
ＭＲユニット１０におけるメモリ容量は、例えば数十メ
ガバイトから数ギガバイトといった容量をもっており、
ＴＭＲユニット１０としての処理動作を継続しながらメ
モリコピー処理を完了するためには、それ相当の処理時
間が必要となり、コピー処理の途中でエラーが発生する
可能性もある。

【００４６】図９のシステムアダプタに設けられたメモ
リコピー制御部７０８にあっては、コピー終了検出部１
０１２の中に更にエラー検出部７１７が設けられてい
る。エラー検出部７１７は、コピー処理中にエラー例え
ばリプライパケットに続いて受信したデータパケットで
パリティエラーを検出すると、ストップ指示部７１５に
対しエラー検出を通知し、更新部７１６の更新を停止す
る。

【００４７】同時に、終了ステータス１０２４をセット
し、エラー検出に伴う異常終了処理を行う。実際には、
エラー検出出力が得られた際に、予め定めた回数のリト
ライを行ってもエラーが検出されない場合に、ストップ
指示部７１５によるエラー検出に伴う異常終了処理を行
う。このエラー検出に伴う異常終了処理にあっては、更
新部７１６による更新の停止でコピーアドレスレジスタ
７１２にエラーを検出したときのコピーアドレスが保持
されている。またエラー検出部７１７により図３（Ａ）
のコピーコマンドレジスタ７１２の中のエラーステータ
ス１０２４をセットすることで、そのときのエラー内容
を保持する。

【００４８】このようにメモリコピー制御部７０８にエ
ラー検出時のコピーアドレスとエラー内容を保持してお
けば、その後にマスター処理装置１０−１からの参照で
エラーステータス１０２４よりエラー内容を知り、エラ
ー回復措置を取った後に再度コピースタートを指示する
ことで、エラー停止となったコピーアドレスからのコピ
ー処理の再開が可能となる。

【００４９】図１０のフローチャートは、図２のシステ
ムアダプタ７００におけるメモリコピー制御部７０８の
コピー処理である。まずステップＳ１で、ＴＭＲユニッ
ト１０のマスター処理装置１０−１よりコピースタート
の指示を受けると、コピー開始アドレス及び終了アドレ
スのセット、更にはロックリードコマンドパケット送信
のためのロックフラグのセットを行い、ステップＳ２
で、コピー開始アドレスを指定したロックリードコマン
ドパケットをバス１２に送信する。

【００５０】続いてステップＳ３で、マスター処理装置
１０−３からのリプライパケットを待っており、リプラ
イパケットを受信するとステップＳ４に進み、リプライ
パケットに続くデータパケットで受信したリードデータ
をリードバッファに格納し、ステップＳ５で、アンロッ
クライトコマンドのパケットをバス１２に送信する。次
にステップＳ６で、リードバッファに格納しているデー
タから構築したデータパケットをバス１２に送信する。
ステップＳ７では、マスター処理装置１０−１からのア
ンロックライトパケットに対するリプライパケットの有
無をチェックしている。リプライパケットを受信する
と、ステップＳ８でコピーアドレスを更新し、ステップ
Ｓ９でコピー終了アドレスか否かチェックし、一致する
までステップＳ２からの処理を繰り返す。終了アドレス
にコピーアドレスが一致すれば、ＴＭＲユニット１０の
各処理装置１０−１〜１０−３に対しメモリコピー終了
を割込み等により通知する。

【００５１】図１１は、ＴＭＲユニット１０のマスター
処理装置１０−１の処理である。なお、スレーブ処理装
置１０−２，１０−３は、バスに対するパケット送信を
行わない以外はマスター処理装置１０−１と同じであ
る。図１１において、マスター処理装置１０−１は、ス
テップＳ１でＴＭＲユニット１０を構成した通常のマス
ター処理装置としての動作を行っている。この状態で、
故障により離脱した処理装置１０−３の活性保守による
交換があると、ステップＳ２で処理装置交換を認識し、
ステップＳ３で、システムアダプタ７００に対しコピー
処理の開始を指示する。続いてステップＳ４で、バス１
２からのコマンドパケットの受信をチェックしている。

【００５２】コマンドパケットを受信すると、ステップ
Ｓ５でロックリードコマンドか否かチェックする。コピ
ー処理の場合には、最初ロックリードコマンドが送られ
てくることから、ステップＳ６に進み、アクセスアドレ
スのロックフラグをオンし、同時にステップＳ７でアク
セスアドレスのメモリリードを行う。続いてステップＳ
８で、リプライコマンドのコマンドパケットをバス１２
に送信し、続いてステップＳ９で、リードデータのデー
タパケットを送信する。

【００５３】このようなロックリードコマンドに対する
リプライコマンド及びリードデータの送信に対し、シス
テムアダプタ側からアンロックライトコマンドのコマン
ドパケットが送信されてくる。そこでステップＳ４で新
たなコマンド受信が行われたならば、ステップＳ５から
Ｓ１０に進んで、アンロックライトコマンドのコマンド
パケットであることを認識し、ステップＳ１１で、アク
セスアドレスのロックフラグをオフとした後、ステップ
Ｓ１２で、受信データのメモリライトを行い、ステップ
Ｓ１３でリプライコマンドのリプライパケットをバス１
２に送信する。

【００５４】一方、ステップＳ６〜Ｓ９のロックリード
コマンドに対するリード処理が終了した後にステップＳ
４でノーマルライトコマンドのコマンドパケットが受信
されたとすると、ステップＳ１４に進んで、ノーマルラ
イトコマンドが判別され、この場合には、ステップＳ１
５でアクセスアドレスのロックフラグをリードする。ノ
ーマルライトコマンドによるアクセスコマンドがステッ
プＳ６のコピー処理のためのアクセスアドレスと同一ア
ドレスであった場合には、ロックフラグがオン状態にセ
ットされており、ロックフラグのオンをステップＳ６で
判別すると、ステップＳ１７で、ビジィのステータスを
もった応答コマンドのパケットをバス１２に送信する。
このため、メモリコピーのためのリードが行われたアド
レスに対するノーマルライトコマンドによるアクセスは
禁止されることになる。

【００５５】このアクセス禁止は、ステップＳ１１でア
ンロックライトコマンドに基づくロックフラグのオフが
行われるまで維持される。ロックフラグがオフされる
と、それまでビジィ応答によりリトライとなっていたノ
ーマルライトコマンドが正常に受領されて、ステップＳ
１２の受信データのメモリライト、及びステップＳ１３
のリプライコマンドのパケット送信が正常に行われるこ
とになる。

【００５６】更に、ロックフラグのオン状態で同じアク
セスアドレスに対するノーマルリードコマンドを受信し
た場合には、ステップＳ１８のメモリリード処理に進
む。このメモリリード処理にあっても、もしコピー処理
中のアクセスアドレスと同一アドレスであったならば、
ビジィ応答を返してアクセスを禁止させてもよい。また
ノーマルリードについては、コピーアドレスのデータの
更新は行われないことから、正常にリード動作を行って
応答するようにしてもよい。 ２．コピーテスト ＴＭＲユニットに対し活性保守により故障した処理装置
を新品の装置に交換した場合のメモリコピー処理に際し
ては、メモリコピー処理が確実に行われるかどうかを確
認するため、メモリコピー処理に先立ってテストコピー
処理を行うことが望ましい。

【００５７】図１２は、メモリコピー処理に先立って行
うテストコピー処理を示している。ＴＭＲユニット１０
のマスター処理装置１０−１は、故障した処理装置１０
−３の交換を認識すると、システムアダプタ７００のメ
モリコピー制御部７０８にコピー処理の開始を指示する
が、これに対しメモリコピー制御部７０８は、直ちにメ
モリコピー処理を開始せず、まずテストコピーのため
のコマンドパケットをバス１２に送信する。

【００５８】テストコピーのためのコマンドパケット
を受領した処理装置１０−１〜１０−３のそれぞれは、
図１３のマスター処理装置１０−１に代表して示すよう
に、メモリ７０４−１の予め定められた領域Ａ１にテス
トデータを書き込み、続いて領域Ａ１のテストデータを
別の領域Ａ２にコピーするコピー処理を行う。再び図１
２を参照するに、続いてシステムアダプタ７００のメモ
リコピー制御部７０８は、バス１２に対しコンペアリー
ドのためのコマンドパケットを送信し、処理装置１０−
１よりリプライとして、リプライコマンドに続いて比
較のための２つのリードデータのデータパケットを受信
する。即ち図１３のように、マスター処理装置１０−１
のメモリ７０４−１における領域Ａ１のテストデータと
領域Ａ２にコピーしたテストデータをそれぞれシステム
アダプタ７００に読み出し、リードコンペア処理部１０
４０で両者を比較する。

【００５９】このリードコンペア処理部１０４０による
２つのテストデータの比較で一致が得られればテストコ
ピーを正常終了とし、本来のメモリコピー処理に移行す
る。もしリードコンペア処理部１０４０で２つのテスト
データが不一致であった場合には、バス１２あるいはＴ
ＭＲユニット１０−１側に障害があることから、メモリ
コピー処理を異常終了させる。

【００６０】もちろん、テストコピー処理が異常終了し
た場合には、マスター処理装置１０−１においてＴＭＲ
ユニットのどの処理装置が故障かあるいはバス１２の障
害かは判別され、故障判別結果に対応した適切なリカバ
リ処理が行われることになる。図１４のフローチャート
は、図１２のテストコピー処理について、システムアダ
プタ７００側とマスター処理装置１０−１側の処理を併
せて示している。

【００６１】図１４においてシステムアダプタは、まず
ステップＳ１で、アドレスＡ１にテストデータをライト
するコマンドのパケットを送信する。このコマンドパケ
ットの送信を受けて、マスター処理装置はステップＳ１
０１でメモリのアドレスＡ１に所定のテストデータをラ
イトし、リプライコマンドを応答する。続いてシステム
アダプタは、ステップＳ２でアドレスＡ１からＡ２への
コピーコマンドのパケットを送信する。このコマンドパ
ケットの送信を受けて、マスター処理装置はステップＳ
１０２でメモリのアドレスＡ１のテストデータをアドレ
スＡ２にコピーし、リプライコマンドをパケット送信す
る。

【００６２】続いてシステムアダプタは、ステップＳ３
で、アドレスＡ１のリードコマンドのパケットを送信
し、マスター処理装置はステップＳ１０３でメモリのア
ドレスＡ１のリードによりリードデータを応答する。次
に、システムアダプタは、ステップＳ４でアドレスＡ２
のリードコマンドのパケットを送信し、マスター処理装
置はステップＳ１０４でメモリのアドレスＡ２のリード
による応答を行う。

【００６３】この状態でマスター処理装置より２つのア
ドレスＡ１，Ａ２のリードデータが得られることから、
システムアダプタはステップＳ５で２つのリードデータ
を比較する。ステップＳ６でリードデータの一致が判別
されると、ステップＳ７に進み、メモリコピー処理を起
動する。不一致であれば異常終了とする。このようなメ
モリコピー処理開始前のテストコピー処理によりＴＭＲ
ユニット１０の処理装置におけるメモリコピーの機能を
確認することで、より確実に、交換した処理装置に対す
るメモリコピーを実行することができる。 ３．メモリコピーのハードウェア構成 図１５は、図１２のシステムアダプタ７００に設けたメ
モリコピー制御部７０８の回路ブロックである。メモリ
コピー制御部７０８は、転送制御部７１１を有し、転送
制御部７１１に対してはコマンドレジスタ７１０、コピ
ーアドレスレジスタ７１２、コピー終了アドレスレジス
タ７１４が接続されている。このうちコピーアドレスレ
ジスタ７１２には更新回路７１６が設けられ、転送制御
部７１１からの更新イネーブル信号により所定データ量
単位のコピー終了ごとにコピーアドレスの更新が行われ
る。

【００６４】システムアダプタ７００が接続されるバス
１２は、例えば３２ビットのデータバス線と所定数のバ
スタグ制御線で構成されている。データバス線はデータ
バス端子７１８に接続される。タグ制御線は、制御端子
７２０，７２２，７２４，７２６，７２８，７３０に接
続される。制御端子７２０はアドレスセンド信号の入出
力端子である。制御端子７２２は、データセンド信号の
入出力端子である。制御端子７２４は、システムアダプ
タバスリクエストの出力端子である。

【００６５】制御端子７２６は、システムアダプタバス
グラント信号の入力端子である。制御端子７２８は、処
理装置に対するＰＭバスグラント信号の入力端子であ
る。制御端子７３０は、処理装置に対するＰＭ割込通知
信号の出力端子である。これ以外にも、必要とするバス
タグ制御線に応じて対応する制御端子が設けられるが、
説明を簡単にするため省略している。データバス端子７
１８に対しては、出力バッファ７４２とリードバッファ
７４４が設けられている。出力バッファ７４２にはバス
に対するコマンドパケット及びデータパケットが格納さ
れる。リードバッファ７４４には、バスから受信したデ
ータパケットによるリードデータが格納される。出力バ
ッファ７４２におけるコマンドパケットの生成及びデー
タパケットの生成は、転送制御部７１６からのセットク
ロックに同期したＯＲゲート７４０からの出力で行われ
る。

【００６６】ＯＲゲート７４０は５入力のＯＲゲートで
あり、それぞれＡＮＤゲート７３０，７３２，７３４，
７３６，７３８を備えている。ＡＮＤゲート７３０，７
３２，７３４，７３６，７３８には、ノーマルリードコ
マンドＣ１、ノーマルライトコマンドＣ２、ロックリー
ドコマンドＣ３、アンロックライトコマンドＣ４、及び
リードバッファ７４４からのリードデータＲＤが入力さ
れている。

【００６７】それぞれのコマンド及びデータは転送制御
部７１１からの選択信号Ｓ１〜Ｓ５により選択され、出
力バッファ７４２に格納されてコマンドパケットまたは
データパケットが作成される。図１６は図１５に示した
システムアダプタのメモリコピー制御部７０８の詳細で
あり、同一の回路要素は同じ番号で表わしている。この
メモリコピー制御部７０８は、図１６に示すコピースタ
ート指示回路１０００、送受信タイミング回路１００
２、コマンドデータ選択指示回路１００４、及び図１７
に示すパケット送信回路１００６、コマンドデコード回
路１００８、コピーアドレス更新回路１０１０、及びコ
ピー終了検出回路１０１２で構成される。

【００６８】また図１８は、図２のマスター処理装置１
０−１に設けたメモリ制御部７０６−１の詳細であり、
他の処理装置１０−２，１０−３のメモリ制御部７０６
−２，７０６−３も同じ回路構成をもつ。マスター処理
装置１０−１のメモリ制御部７０６−１は、受信タイミ
ング回路１０１４、パケット受信回路１０１６、メモリ
制御回路１０１８、送信タイミング回路１０２０、パケ
ット送信回路１０２２で構成されている。

【００６９】このようなシステムアダプタのメモリコピ
ー制御部７０８及びマスター処理装置のメモリ制御部に
ついて動作と共に構成を説明すると、次のようになる。 コピースタートとロックリードコマンド まずマスター処理装置１０−１からの指示により、図１
５のシステムアダプタのコマンドレジスタ７１０のスタ
ートフラグがオンとなり、同時にロックリードコマンド
を発行するためにロックフラグのビットオンも行われ
る。このコマンドレジスタ７１０のスタートフラグのセ
ット論理により、図１６のコピースタート指示回路１０
００のＯＲゲート７６８よりセット論理信号ｅ１がオン
し、ＦＦ７７２で保持された後、コピースタート信号ｅ
３としてＦＦ７７４に保持され、ＡＮＤゲート７７６、
ＯＲゲート７７８を介してコピースタート信号ｅ４がオ
ンする。

【００７０】コピースタート信号ｅ４は送受信タイミン
グ回路１００２に与えられ、ＯＲゲート８１２、ＦＦ８
１６及びドライバ８１８を介して制御端子７２４に対す
るＳＡバスリクエスト信号ｅ１１をオンし、バスアービ
タ１１に対するバス利用権の獲得を要求する。このＳＡ
リクエスト信号ｅ１１のオンに対し、バスアービタ１１
からは許可信号としてのＳＡグラント信号ｅ１２が制御
端子７２６に応答される。

【００７１】したがって、制御端子７２６及びドライバ
８２６を介して得られたＳＡグラント信号ｅ１２は、Ａ
ＮＤゲート８２２の出力をオンして、ＦＦ８２４，８２
６を介してシステムアダプタ内の動作ステージ信号ＣＳ
Ｔ１，ＣＳＴ２，ＣＳＴ３を順次オンとする。一方、コ
ピースタート指示回路１０００より出力されたコピース
タート信号ｅ４は、コマンドデータ選択指示回路１００
４からロックリードコマンド選択信号Ｓ３をオンとす
る。即ち、セット論理によりＦＦ７８０よりロック信号
ｅ５がオンとなっており、またＦＦ８１０からのリード
を示す信号ｅ１０がオンとなっており、更にコピースタ
ート信号ｅ４がオンとなることで、ＡＮＤゲート７８４
の出力がオンとなってロックリードコマンド選択信号ｅ
３を出力する。

【００７２】このロックリードコマンド選択信号ｅ３は
図１７のパケット送信回路１００６のＡＮＤゲート７３
４に与えられ、同時に入力しているロックリードコマン
ドＣ３を選択し、ＯＲゲート７４０及びゲート回路８４
２を介して出力バッファ７４２に格納し、ロックリード
コマンドの送信パケットを生成し、このときＯＲゲート
８４３で得られるアドレスセンド信号ｅ１４のオンによ
るイネーブル状態で、データバス端子７１８に対しロッ
クリードコマンドのコマンドパケットを送信する。

【００７３】即ち、図１６の送受信タイミング回路１０
０２における送信動作ステージ信号ＣＳＴ１のタイミン
グでパケット送信回路１００６の出力バッファ７４２に
ロックリードコマンドＣ３のコマンドパケットをセット
し、次の送信動作ステージ信号ＣＳＴ２のタイミングで
バスデータＢＤとしてバスに出力する。この送信動作ス
テージ信号ＣＳＴ２のタイミングでは、同時に図１６の
送受信タイミング回路１００２における制御端子７２０
に対しドライバ８３０を介してアドレスセンド信号ｅ１
４がオンとなる。

【００７４】このようなシステムアダプタ側からのロッ
クリードコマンドのパケット送信に対し、図１８のマス
ター処理装置のメモリ制御部は次のように動作する。送
受信タイミング回路１０１４は、制御端子８８８にアド
レスセンド信号ｅ３０を受けると、ＦＦ８９２で保持し
た後、ＡＮＤゲート８９４に続いて設けた３つのＦＦ８
９６，８９８，９００によって３段階の受信動作ステー
ジ信号ＭＳＴ１〜ＭＳＴ３を生成する。同時にＦＦ９０
４によるラッチでチップセレクト信号ｅ３１をオンとす
る。チップセレクト信号ｅ３１は、ＡＮＤゲート９０２
に対する受信動作ステージ信号ＭＳＴ３がオンとするま
で維持される。

【００７５】同時にパケット受信回路１０１６にデータ
バス端子９０６よりシステムアダプタから送信されたロ
ックリードコマンドのコマンドパケットが受信され、ド
ライバ９０８を介してバッファ９１０に保持される。バ
ッファ９１０に保持されたロックリードコマンドはデコ
ーダ９１２により解読され、メモリアクセス信号ｅ３２
をオンし、またリードを示す信号ｅ３３をオンし、ゲー
ト回路９１４を介してＦＦ９１６に保持した後、リード
信号ｅ３４をオンする。

【００７６】またロックリードコマンドの中のロックフ
ラグはＦＦ９１８に保持され、ゲート回路９２０からの
ロック信号ｅ３６をオンし、これをＦＦ９２２で保持し
てフラグメモリ９３２に出力する。フラグメモリ９３２
はＦＦ９３０に保持されたアクセスアドレスの指定を受
け、同時にライトイネーブル信号ｅ３７及びチップセレ
クト信号ｅ３１がオンしていることから、フラグメモリ
９３２のアクセスアドレスにアクセス禁止フラグ９３４
を書き込んでオンとする。

【００７７】更にバッファ９１０に保持されたアドレス
パケット番号コマンドを示す信号ｅ３４は、ゲート回路
９４８を通ってＦＦ９５０に保持され、メモリ７０４を
アクセスする。このときチップセレクト信号ｅ３１はオ
ン、ＡＮＤゲート９４６からのライトイネーブル信号ｅ
４３はオフとなってリードイネーブルであるため、メモ
リ７０４からはロックリードコマンドで指定されたアド
レスのリードデータｅ４４が読み出され、ゲート回路９
５２を介して受信動作ステージ信号ＭＳＴ２のタイミン
グでリードバッファ９５４に格納される。

【００７８】このロックリードコマンドの受信時には、
ロック信号ｅ３６のオンによりＦＦ９２４がゲート回路
９２６及びＦＦ９２８を経て得られるマスク信号ｅ３６
はオフとなっている。このときフラグメモリ９３２のア
クセスアドレスからのアクセス禁止フラグ９３４の読出
しでゲート回路９３８及びＦＦ９４０から得られるビジ
ィステータス信号ｅ４０がオンしていても、マスク信号
ｅ３８のオフによる禁止でビジィステータス信号ｅ４０
が出力バッファ９８８に与えられず、ロックリードコマ
ンドを発行したシステムアダプタ２００からの要求がビ
ジィとなることを防止している。

【００７９】続いてメモリ７０４からリードしたりとデ
ータのバス１２に対する送信動作に入る。送信動作は、
送信タイミング回路１０２０が受信タイミング回路１０
１４からの受信動作ステージ信号ＭＳＴ３をＯＲゲート
９５６を介して入力してＦＦ９６０に保持し、制御端子
９６２よりバスに対し処理装置におけるＰＭバスリクエ
スト信号ｅ４６をオンする。このＰＭバスリクエスト信
号ｅ４６のオンに対し、バスアービタ１より制御端子９
６４に対するＰＭバスグラント信号ｅ４７がオンとな
り、ＦＦ９６６，９６８，９７４によって順次、送信動
作ステージ信号ＳＳＴ１，ＳＳＴ２，ＳＳＴ３が作成さ
れる。

【００８０】パケット送信回路１０２２は、送信動作ス
テージ信号ＳＳＴ１のタイミングで出力バッファ９８８
にリプライコマンドとアドレスをセットしてコマンドパ
ケットを作成し、次の送信動作ステージ信号ＳＳＴ２の
タイミングでアドレスセンド信号ｅ５０のオンに同期し
て、ドライバ９９０よりデータバス端子９９４を介して
バスにリプライパケットを送信し、同時に出力バッファ
９８８にリードバッファ９５４のリードデータを格納し
てデータパケットを作成し、次の送信動作ステージ信号
ＳＳＴ３のタイミングでデータセンド信号ｅ５１のオン
に同期してバスに送信する。

【００８１】次に、図１８のマスター処理装置１０−１
側からのリプライコマンドに対する図１６，図１７のシ
ステムアダプタ側は次のように動作する。図１６の送受
信タイミング回路１０００には、制御端子７２８からド
ライバ８３４を介してＰＭバスグラント信号ｅ１５のオ
ンを入力すると、ＡＮＤゲート８３６、ＦＦ８３８及び
８４０によって受信動作ステージ信号ＳＴ１，ＳＴ２，
ＳＴ３を生成する。

【００８２】このＰＭバスグラント信号ｅ１５のオンに
同期した受信動作ステージ信号ＳＴ１のオンにより、図
８９のパケット受信回路１００７に対しデータバス端子
７１８より受信したリプライパケットのリードデータ
を、ドライバ８４６を介しＡＮＤゲート８４８及びＯＲ
ゲート８５２を介して受信動作ステージ信号ＳＴ２のタ
イミングでリードバッファ７４４に格納する。

【００８３】またコマンドデコード回路１００８におい
て、受信コマンドをデコード８５２で解読し、リードリ
プライ信号ｅ１７をオンする。このためゲート回路８５
４及びＦＦ８５６を介してリードリプライフェーズ信号
ｅ７がオンとなる。リードリプライフェーズ信号ｅ７が
オンになると、図８８のコピースタート指示回路１００
０のＡＮＤゲート７９４の出力がオンとなり、ＯＲゲー
ト７９８を介して再アクセス指示信号ｅ９がオンする。

【００８４】このため、ＡＮＤゲート８００、ＦＦ８０
２、更にＯＲゲート７７８を介してコピースタート信号
ｅ４が再びオンとなる。このとき再アクセス指示信号ｅ
９のオンによりＦＦ８１０からのライト信号ｅ１０側が
オンとなる。またＦＦ７８２に対するセット論理により
アンロック信号ｅ６もオンしているため、ＡＮＤゲート
７８６の出力がオンし、アンロックライトコマンド選択
信号ｅ４を出力する。

【００８５】一方、再アクセス指示信号ｅ９のオンに伴
うコピースタート信号ｅ４のオンで、送信タイミング回
路１００２の制御端子７２４からのＳＡバスリクエスト
信号ｅ１１がオンとなり、バスアービタ１１からの許可
により制御端子７２６に対するＳＡバスグラント信号ｅ
１２がオンする。このＳＡバスグラント信号ｅ１２のオ
ンにより、最初のロックリードコマンドの送信時と同様
にして送信動作ステージ信号ＣＳＴ１〜ＣＳＴ３が順次
オンし、アドレスセンド信号ｅ１４のオン、データセン
ド信号ｅ１３のオンが順番に行われる。

【００８６】コマンドデータ選択指示回路１００４から
のアンロックライトコマンド選択信号Ｓ４は、図１７の
パケット送信回路１００６のＡＮＤゲート７３６に与え
られ、アンロックライトコマンドＣ４が選択され、送信
動作ステージ信号ＣＳＴ１のタイミングで出力バッファ
４２に格納され、次の送信動作ステージ信号ＣＳＴ２の
タイミングにおけるアドレスセンド信号ｅ１４のオンに
同期し、データバス端子７１８よりバスにアンロックラ
イトコマンドのコマンドパケットが送信される。

【００８７】同時にパケット受信回路１００７のリード
バッファ７４４に保持されているリードデータＲＤが、
コマンド選択指示回路１００４からのデータ選択信号Ｓ
５のオンによりＡＮＤゲート７３８、ＯＲゲート７４
０、更にゲート回路８４２を介して出力バッファ７４２
に格納される。そして、最後の送信動作ステージ信号Ｃ
ＳＴ３のタイミングにおけるデータセンド信号ｅ１３の
オンに同期し、出力バッファ７４２のリードデータＲＤ
のデータパケットがバスに送信される。

【００８８】システムアダプタからのアンロックライト
コマンドのコマンドパケット及びリードデータのデータ
パケットを送信された図１８のマスター処理装置のメモ
リ制御部は、次のように動作する。受信タイミング回路
１０１４のアドレス信号ｅ３０のオンに伴う受信動作ス
テージ信号ＭＳＴ０，ＭＳＴ１，ＭＳＴ２，ＭＳＴ３に
応じ、パケット受信回路１０１６のバッファ９１０に格
納されたアンロックライトコマンド及びリードデータに
よるメモリ制御回路１０１８のメモリ７０４に対する書
込動作が行われる。まずデコーダ９１２は、ライトを示
すライト信号ｅ３３をオンとし、ＦＦ９１６からのライ
ト信号ｅ３４が有効となる。

【００８９】またＦＦ９１８からのアンロック信号ｅ３
５がオンとなり、フラグメモリ９３２に対するロック信
号ｅ３６がオフとなる。このため、ＦＦ９３０で保持し
たアクセスアドレスによるフラグメモリ９３２のアクセ
スで、それまでオン状態にセットされていたアクセス禁
止フラグ９３４がロック信号ｅ３６のオフによる書込み
でリセットされる。

【００９０】このため、メモリ７０４に対するライトイ
ネーブル信号ｅ４３をオフとしていたＡＮＤゲート９４
６の禁止状態が解除され、ライトイネーブル信号ｅ４３
がオンとなり、メモリ７０４のライトアクセスを可能と
する。メモリ７０４はＦＦ９５０を介したアドレスパケ
ット番号及びコマンドのアクセス信号ｅ４３によるアク
セスを受けて、ＦＦ９４４の保持で得られたライトデー
タｅ４２のアクセスアドレスへの書込を行う。

【００９１】書込みが済むと、受信動作ステージ信号Ｍ
ＳＴ３のオンに基づき送信タイミング回路１０２０がＰ
Ｍバスリクエストｅ４６をオンとし、これに対するバス
アービタ１１からのＭＰバスグラント信号ｅ４７のオン
に基づき送信動作ステージ信号ＳＳＴ１〜ＳＳＴ３を生
成して、メモリ７０４に対するアンロックライトコマン
ドの正常終了を示すリプライコマンドのシステムアダプ
タに対する送信を行う。

【００９２】一方、フラグメモリ９３２にアクセス禁止
フラグ９３４がセットされた状態でノーマルライトコマ
ンドによる同じアクセスアドレスのメモリ７０４に対す
るライト要求があった場合、フラグメモリ９３２による
アクセスアドレスの指定によるアクセス禁止フラグ９３
４の読出しでライトイネーブル信号ｅ４３のオフ状態が
作り出され、メモリ７０４に対するアクセスが禁止され
る。

【００９３】フラグメモリ９３２からのアクセス禁止フ
ラグ９３４の読出しに基づいてゲート回路９３８及びＦ
Ｆ９４０からのビジィステータス信号ｅ４０がオンとな
り、このときマスク信号ｅ３８はオンしていることか
ら、パケット送信回路１０２２のＡＮＤゲート９８０の
出力がオンとなり、ゲート回路９８４を介して出力バッ
ファ９８８にビジィステータス信号ｅ４０が与えられ、
ビジィステータスのリプライパケットをノーマルライト
コマンドの送信元に送り返すようになる。

【００９４】これによってコピー処理のためのリードが
終了してから次にコピーのためのライトが行われるまで
の間、同一のコピーアドレスに対するノーマルライトコ
マンドによるアクセスが禁止される。最後に、マスター
処理装置からのアンロックライトコマンドに基づくメモ
リ書込み終了のリプライコマンドを受信したときの図１
６，図１７のシステムアダプタ側の動作は次のようにな
る。

【００９５】図１７のコマンドデコード回路１００８
は、パケット受信回路１００７を介してマスター処理装
置１０−１側から送信されたライトリプライコマンドを
受信すると、デコーダ８５２による解読でライトリプラ
イ信号ｅ１８をオンする。このため、ゲート回路８５
８，ＦＦ８６０を介してライトリプライフェーズ信号ｅ
８がオンする。ライトリプライフェーズ信号ｅ８がオン
すると、図１６のコピースタート指示回路１０００のＡ
ＮＤゲート７９６の出力がオンし、ＯＲゲート７９８を
介して再アクセス指示信号ｅ９が再びオンする。

【００９６】同時にＦＦ８１０からのリード信号ｅ１０
側を次のコピー処理のロックリードコマンドの送信のた
めにオンする。更に図１７のコマンドデコード回路１０
０８で得られたライトリプライフェーズ信号ｅ８は、コ
ピーアドレス更新回路１０１０に与えられる。コピーア
ドレス更新回路１０１０に対するライトリプライフェー
ズ信号ｅ８がオンになると、コピーアドレスレジスタ７
１２に対するイネーブル信号ｅ１９をオフとし、コピー
アドレスレジスタ７１２を次のメモリコピーアドレスに
更新する。

【００９７】更新されたコピーアドレスレジスタ７１２
のコピーアドレスｅ２０は、コピー終了検出回路１０１
２に設けた比較器８６６で終了アドレス信号ｅ２１と比
較されており、不一致であれば一致信号ｅ２２はオフと
なり、コピー終了信号ｅ２３もオフとなっている。この
ため、図１６のコピースタート指示回路１０００からの
コピースタート信号ｅ４が再びオンとなり、ロックリー
ドコマンドとアンロックライトコマンドの送信によるコ
ピー処理を繰り返す。

【００９８】図１７のコピー終了検出回路１０１２の比
較器８６６で、コピーアドレスｅ２１と終了アドレスｅ
２１の一致によって比較器８６６からの一致信号ｅ２２
がオンすると、このときロック信号ｅ５，アンロック信
号ｅ６は共にオンし、またコピーアドレス更新回路１０
１０のドライバ８６４による反転で出力される終了信号
ｅ１９もオンであることから、ＡＮＤゲート８６８の出
力がオンする。このため、ＯＲゲート８７２及びＦＦ８
７６を介して正常終了信号ｅ２４がオンし、ドライバ８
８０より制御端子７３０を介してマスター処理装置１０
−２に対しＰＭ割込信号ｅ２５がオンする。

【００９９】またＯＲゲート８７０を介してコピー終了
信号ｅ２３がオンし、図１６のコピースタート指示回路
１０００のＡＮＤゲート７７０の出力を反転入力により
オフとし、ＦＦ７７２に対するスタートフラグのセット
論理信号ｅ１のラッチを解除する。このため、ＡＮＤゲ
ート８００が禁止状態となり、再アクセス指示信号ｅ９
のオンによるコピースタート信号ｅ４のオンを禁止す
る。

【０１００】正常終了時のＰＭ割込通知信号ｅ２５のオ
ンに対しては、マスター処理装置１０−１がコピーコマ
ンドレジスタ７１２の終了ステータス１０２４の参照で
メモリコピー処理の正常終了を認識することができる。
次にコピー処理中に何らかのエラーが検出された場合、
例えばマスター処理装置からのリプライコマンドによる
受信データのパリティエラーが発生したとすると、図１
７のコピー終了検出回路１０１２においてパリティエラ
ー信号ｅ１６がオンとなる。このため、ＯＲゲート８８
２，ＦＦ８８６を介してエラー信号ｅ２６がオンとな
り、ＯＲゲート８７８，ドライバ８８０を介して制御端
子７３０よりＰＭ割込通知信号ｅ２５をオンする。

【０１０１】同時に、図３（Ａ）に示したコピーコマン
ドレジスタ７１２のエラーステータス１０２６にパリテ
ィエラーを示すエラー情報を格納する。このため、ＰＭ
割込通知信号ｅ２５を受けたマスター処理装置１０−１
にあっては、システムアダプタに設けているコピーコマ
ンドレジスタ７１２のエラーステータス１０２４を参照
することにより割込内容を解析して、エラー終了である
ことを認識できる。

【０１０２】なお上記の実施例にあってはスプリット方
式のバスを例にとるものであったが、本発明はこれに限
定されず、インターロック方式やそれ以外のバスであっ
ても全く同様に適用できる。

【０１０３】

【発明の効果】以上説明してきたように本発明によれ
ば、少なくとも３台の処理装置で構成された三重化処理
による高信頼性情報処理装置において、１台の処理装置
が故障した際の活性保守による復旧を、新たに交換した
処理装置のメモリを動作中の処理装置のメモリに一致さ
せるためのコピー処理により可能とし、速やかな三重化
構成への復旧を可能とし、耐故障性を大きく高めること
ができる。

【０１０４】またメモリコピー処理中に他の装置からの
コピー対象領域に対するアクセスを抑制することで、メ
モリコピー中の更新を抑止すると同時に、通常動作にお
ける制限を最小限に抑えることが可能となり、メモリコ
ピーに時間が掛かっても、業務の停止といった事態を確
実に回避できる。またメモリコピーに先立ってテストコ
ピーを行うことで、転送制御系回路の正常動作を確認で
きるため、早期に異常の検出が可能となり、システムの
迅速な復旧を図ることができる。

【０１０５】更に、メモリコピーの処理中に特定のメモ
リ領域がアクセス禁止に陥っても、処理装置側からのア
ンロックコマンドの発行で簡単にロック状態を解除でき
るため、システムを通常状態に復旧してリトライするな
どの適切な処理ができる。更にまた、コピー処理中にエ
ラー終了した場合、終了アドレス及びエラー内容を処理
装置側から認識できるため、エラー原因に対応したエラ
ー回復が確実にでき、またエラー時のコピーアドレスか
ら処理を再開できるため、リトライに要する時間を低減
することができる。

【図面の簡単な説明】

【図１】本発明の原理説明図

【図２】処理装置交換時にメモリコピー処理を行うブロ
ック図

【図３】図２のシステムアダプタのレジスタ内容の説明
図

【図４】バスコマンドパケットと具体例の説明図

【図５】バスリプライパケットと具体例の説明図

【図６】メモリコピー処理のスタートとロックリードコ
マンドの処理説明図

【図７】図６に続くアンロックライトコマンドの処理説
明図

【図８】メモリコピー処理におけるシステムアダプタの
機能ブロック図

【図９】エラー検出時のシステムアダプタの機能ブロッ
ク図

【図１０】システムアダプタのコピー処理のフローチャ
ート

【図１１】マスター処理装置のコピー処理のフローチャ
ート

【図１２】コピーテスト処理の説明図

【図１３】コピーテスト処理の機能ブロック図

【図１４】コピーテスト処理のフローチャート

【図１５】図２のシスタムアダプタのメモリコピー制御
部のブロック図

【図１６】図１５のメモリコピー制御部の回路図

【図１７】図１５のメモリコピー制御部の回路図（続
き）

【図１８】図２の処理装置のメモリ制御回路の回路図

【符号の説明】

１０：ＴＭＲユニット（３重化構成ユニット） １０−１，１０−２，１０−３，１０−ｎ：処理装置 １２，１２−１，１２−２：バス ７００：シスタムアダプタ ７０２−１〜７０２−３：プロセッサ ７０４−１〜７０４−３：メモリ ７０６−１〜７０６−３：メモリ制御部 ７０８：メモリコピー制御部 ７１０：コマンドレジスタ ７１２：コピーアドレスレジスタ ７１４：コピー終了アドレスレジスタ ７１６：転送制御 ７４２，９８８；出力バッファ ７４４，９５４ドバッファ ８８６：比較器 ９３２：フラグメモリ １０００：コピースタート指示回路 １００２：送受信タイミング回路 １００４：コマンドデータ選択指示回路 １００６：パケット送信回路 １００７：パケット受信回路 １００８：コマンドデコード回路 １０１０：コピーアドレス更新回路 １０１２：コピー終了検出回路 １０１４：受信タイミング回路 １０１６：パケット受信回路 １０１８：メモリ制御回路 １０２０：送信タイミング回路 １０２２：パケット送信回路

───────────────────────────────────────────────────── フロントページの続き (72)発明者 須藤 清 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 柞木 賢一 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 彦野 厚志 石川県河北郡宇ノ気町字宇野気ヌ98番地の ２ 株式会社ピーエフユー内 (72)発明者 加藤 貴紀 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 金谷 英治 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内

Claims (5)

【特許請求の範囲】
1. 【請求項１】バスを介して接続され、同じ処理動作を同
   時に行う複数の処理装置を有し、前記処理装置のうちの
   １台をマスター処理装置とし、残りをスレーブ処理装置
   とし、前記マスター処理装置は生成した情報の前記バス
   への送出と前記バス上の情報の取り込みを行い、前記ス
   レーブ処理装置は生成した情報を前記バスへ送出せず前
   記バス上の情報の取り込みのみを行う多重化ユニットで
   構成された情報処理システムのメモリコピー装置に於い
   て、 前記多重化ユニットを構成する前記複数の処理装置のう
   ちの１台が故障して新たな処理装置に交換した際に、動
   作中の処理装置のメモリの内容の交換した処理装置のメ
   モリへのコピーを指示するコピー処理部と、 前記コピー処理部の指示に基づいてメモリのコピー動作
   を行うと共に、コピー中における前記メモリのコピー領
   域に対する他の装置によるアクセスを禁止するメモリ制
   御部と、を設けたことを特徴とする情報処理システムの
   メモリコピー装置。
2. 【請求項２】請求項１記載の情報処理システムのメモリ
   コピー装置に於いて、 前記コピー処理部は、前記メモリ制御部にリードコマン
   ドを発行してコピー領域のリードデータを取得し、続い
   て前記メモリ制御部にライトコマンドを発行して前記リ
   ードデータを同じコピー領域へライトさせ、 前記メモリ制御部は、前記コピー処理部からのリードコ
   マンドに基づいてメモリのコピー領域のデータをリード
   すると共に該コピー領域に対する他の装置からのアクセ
   スを禁止し、前記コピー処理部からのライトコマンドに
   基づいて前記コピー領域に前記リードデータをライトす
   ると共に前記アクセス禁止状態を解除することを特徴と
   する情報処理システムのメモリコピー装置。
3. 【請求項３】請求項１記載の情報処理システムのメモリ
   コピー装置に於いて、前記コピー処理部は、 コピー開始アドレスを保持した第１レジスタと、 コピー終了アドレスを保持した第２レジスタと、 所定データ量単位に前記メモリ制御部にリードコマンド
   を発行してコピー領域のリードデータを取得し、続いて
   前記メモリ制御部にライトコマンドを発行して前記リー
   ドデータの同じコピー領域へライトさせるコピー指示部
   と、 該コピー指示部による所定データ量単位のコピーが終了
   する毎に、前記第１レジスタのコピーアドレスを更新す
   る更新部と、 前記第１レジスタと第２レジスタのコピーアドレスを比
   較し、両者が一致した時に、コピー処理の正常終了を検
   出してコピー処理を停止させるコピー終了検出部と、を
   備えたことを特徴とする情報処理システムのメモリコピ
   ー装置。
4. 【請求項４】請求項３記載の情報処理システムのメモリ
   コピー装置に於いて、前記コピー処理部のコピー指示
   は、前記メモリ制御部にリード領域の通常コマンドによ
   るアクセスを禁止するロック情報を付加したリードコマ
   ンドを発行し、続いて前記メモリ制御部に前記ロック情
   報を解除するアンロック情報を付加したライトコマンド
   を発行することを特徴とする情報処理システムのメモリ
   コピー装置。
5. 【請求項５】請求項１記載の情報処理システムのメモリ
   コピー装置に於いて、前記コピー処理部は、コピー処理
   に先立って前記メモリ制御部に、前記処理装置のメモリ
   の第１領域から第２領域へのデータのコピーを指示し、
   コピー元とコピー先の各データをリードして比較するこ
   とにより、コピーが正常に行われたか否か確認するテス
   トコピー処理部を備えたことを特徴とする情報処理シス
   テムのメモリコピー装置。