JPH06282496A

JPH06282496A - 二重化共有メモリにおける排他制御命令のリカバリ方法

Info

Publication number: JPH06282496A
Application number: JP5068265A
Authority: JP
Inventors: Hajime Takahashi; 肇高橋
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1993-03-26
Filing date: 1993-03-26
Publication date: 1994-10-07
Anticipated expiration: 2014-10-18
Also published as: JP2963298B2; US5903763A

Abstract

(57)【要約】【目的】二重化共有メモリ・モジュールの書き換えを
伴う排他制御命令のリカバリの可能性を高め、システム
の信頼性、稼働率を向上させること。【構成】二重化された共有メモリ・モジュール２，
２’に対して、排他制御命令を実行すると、まず、主系
共有メモリ・モジュール２の排他制御領域のデータを読
み出し（同図の）、期待した値との一致を判別する。
一致している場合には、從系の共有メモリ・モジュール
２’への書き込みアクセスを行い（同図の）、つい
で、主系共有メモリ・モジュール２への書き換き込みア
クセスを行う（同図の）。また、その際、異常を検出
すると、主系共有メモリ・モジュールに対する書き込み
動作が行われていない場合には、その命令を再実行して
処理を続行する。また、上記書き込み動作が行われたこ
とを判別するフラグ２ｃ，２ｃ’を設けることにより、
再実行可能な場合を増加させることが可能となる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、複数のプロセッサから
構成されるマルチ・プロセッサ・システムにおいて、複
数のプロセッサにより共有される二重化共有メモリの排
他制御命令のリカバリ方法に関する。複数のプロセッサ
がそれぞれに別の処理を実行することでシステム全体の
性能を高めるように構成されたマルチ・プロセッサ・シ
ステムにおいては、リソース（資源）の競合を回避する
目的などで、プロセッサ間の排他制御が必須となってく
る。

【０００２】このような制御の実現方法として、全ての
プロセッサからアクセス出来る共有メモリ上に排他制御
用のエリアを設け、その内容によってリソースの使用権
を排他的に与える方式がある。この方式は全てのプロセ
ッサが同一の手順、即ち、先ず内容を読み出してから、
条件の一致によって書き込みを行うという手順を踏むこ
と、かつ、その一連の動作中に他のプロセッサのアクセ
スを割り込ませないことで実現される。さらに、共有メ
モリが二重化されている場合は、全てのプロセッサが読
み出しを行う共有メモリ・モジュールを同一にするこ
と、共有メモリ・モジュールの書き換えを行う場合に
は、二重化された両方に行うことが必要となる。

【０００３】本発明は、上記のような二重化共有メモリ
・モジュールを備えた計算機システムにおいて、システ
ムの間欠障害等により排他制御命令が異常終結した際の
排他制御命令のリカバリ方法に関するものである。

【０００４】

【従来の技術】図１７は従来の二重化された共有メモリ
を持つ計算機システムにおける排他制御命令の実行動作
を示す図であり、同図はデータを書き込む場合を示して
いる。同図において、１７１、１７２は二重化された共
有メモリ・モジュールであり、共有メモリ・モジュール
１７１、１７２はそれぞれ、共有メモリ・ユニット１７
１ａと１７２ａを備え、共有メモリ・ユニット１７１
ａ、１７２ａはバス接続ユニット１７１ｂ、１７２ｂを
介してシステム・バス１７３と接続されている。また、
共有メモリ・モジュール１７１のユニットＩＤはＩＤ＝
０００００００であり、共有メモリ・モジュール１７２
のユニットＩＤはＩＤ＝００００００１である。

【０００５】１７４は処理モジュールであり、処理モジ
ュール１７４は中央処理ユニット１７４ａとメイン・メ
モリ１７４ｂとシステム・バス１７３と中央処理ユニッ
ト１７４ａ等を接続するバス接続ユニット１７４ｃを備
えており、処理モジュールのユニットＩＤはＩＤ＝１１
０００００である。図１７において、処理モジュール１
７４の中央処理ユニット１７４ａが排他制御命令が実行
すると、まず、共有メモリ・モジュールの読み出し動作
がバス接続ユニット１７４ｃに認識され、バス接続ユニ
ット１７４ｃは、ＩＤ＝０００００００の主系共有メモ
リ・モジュール１７１の読み出しアクセスを行う。そし
て、上記、共有メモリ・モジュール１７１の排他制御領
域のデータを読み出し（リード・アクセス、同図の
Ｒ：Ｒｅａｄ）、処理モジュール１７４において期待し
た値との一致を判別し、一致しなければ、排他制御に失
敗したものとしてその命令を終了し、次の命令に進む。

【０００６】また、一致している場合には、共有メモリ
・モジュール１７１、１７２の書き換え動作を開始す
る。バス接続ユニット１７４ｃがその書き換えを認識す
ると、まず、ＩＤ＝０００００００の主系の共有メモリ
・モジュール１７１への書き込みアクセスを行い（同図
のＭＷ：ＭａｓｔｅｒへのＷｒｉｔｅ）、正常終結し
た通知を受けてから、続けて、ＩＤ＝００００００１の
従系の共有メモリ・モジュール１７２への書き込みアク
セスを行う（同図のＳＷ：ＳｌａｖｅへのＷｒｉｔ
ｅ）。従系の共有メモリ・モジュール１７２への書き込
み完了通知を受けると、バス接続ユニット１７４ｃが中
央処理ユニット１７４ａに対して完了を通知し、排他制
御命令が終了する。

【０００７】上記バス接続ユニット１７４ｃは読み出し
アクセス、主系の共有メモリ・モジュール１７１の書き
込みアクセス、従系の共有メモリ・モジュール１７２の
書き込みアクセスのいずれにおいても、異常を検出する
と、中央処理ユニット１７４ａに対してその命令に同期
した異常通知を行う。異常通知を受けた中央処理ユニッ
ト１７４ａはその異常通知の内容を調べ、リカバリ可能
な場合には、その排他制御命令を再実行することで処理
を続行し、リカバリ不可能な場合には、中央処理ユニッ
ト１７４ａが自ら動作不可と判断しＨＡＬＴ（停止）さ
せ、他の処理モジュールによるマクロなリカバリを行っ
ていた。

【０００８】ここで、上記したリカバリ不可能な場合と
しては、主系の共有メモリ・モジュール１７１への書き
換えが行われたにもかかわらず、あるいは、主系の共有
メモリ・モジュール１７１への書き換えが保証できない
ような要因で、その排他制御命令が異常終結した場合で
あり、この場合には、その排他制御命令を再実行して
も、すでに主系の共有メモリ・モジュール１７１のデー
タは書き換えられているので、期待する値と一致するこ
とはない。

【０００９】この様な状態が発生すると、その処理モジ
ュールの中央処理ユニットは自らをＨＡＬＴさせ、他の
プロセッサによるリカバリを期待する。他の処理モジュ
ールはある処理モジュールの中央処理ユニットのＨＡＬ
Ｔを検出すると、その中央処理ユニットが獲得した排他
制御を解放する。すなわち、主系の共有メモリ・モジュ
ールの排他制御領域の内容を書き戻す。この処理によ
り、その資源は再び使用可能となる。また、ＨＡＬＴし
た中央処理ユニットの処理は、共有メモリ・モジュール
に格納された引き継ぎ情報によって他の中央処理ユニッ
トにより最初から再実行される。

【００１０】

【発明が解決しようとする課題】上記のように、排他制
御アクセスの異常終結がリカバリ不可能な場合は、処理
モジュールをＨＡＬＴさせ、他のプロセッサによりリカ
バリを行う必要があるなど、そのリカバリ処理が非常に
重くなるため、極力避けなければならない。本発明は上
記した問題点を解決するためになされたものであって、
二重化共有メモリ・モジュールを備えた計算機システム
において、主系の共有メモリ・モジュールの書き換えを
伴う排他制御命令の異常終結時のリカバリの可能性を高
め、システムの信頼性、稼働率を向上させた排他制御命
令のリカバリ方法を提供することを目的とする。

【００１１】

【課題を解決するための手段】図１は本発明の原理ブロ
ック図であり、同図において、１は処理モジュール、１
ａは処理モジュール１に設けられた中央処理ユニット、
１ｂはメイン・メモリ、１ｃは接続ユニット、２、２’
は共有メモリ・モジュール、２ａ、２ａ’は共有メモリ
・ユニット、２ｃ、２ｃ’は排他制御命令における読み
出し動作でセットされ、排他制御命令における書き換え
動作が正常に行われることでリセットされるフラグであ
る。

【００１２】本発明の請求項１の発明は、図１に示す、
少なくとも、処理ユニット(1a)を備えた複数の処理モジ
ュール１と、少なくとも、共有メモリ・ユニット２ａ，
２ａ’を備えた複数の共有メモリ・モジュール２，２’
とから構成され、上記複数の共有メモリ・モジュール
２，２’の全てもしくは一部が二重化され、上記処理モ
ジュール１が、共有メモリモジュール２，２’にアクセ
スする計算機システムの排他制御命令のリカバリ方法に
おいて、処理モジュール１の中央処理ユニット１ａが任
意の共有メモリ・モジュールのアドレスを指定して、そ
のアドレスからデータを読み出し、読み出しデータと上
記中央処理ユニット１ａが期待するデータとの一致が判
別されたとき、そのアドレスのデータの書き換えを行う
排他制御命令を実行するに際して、上記二重化共有メモ
リ・モジュール２，２’のうち、主系となる一方の共有
メモリ・モジュール２からデータを読み出したのち、デ
ータの書き換えを行う際、データを読み出した二重化共
有メモリ・モジュール２の対となる従系の他方の共有メ
モリ・モジュール２’のデータを書き換えたのち、上記
一方の共有メモリ・モジュール２のデータを書き換え、
排他制御命令が異常終結した場合には、主系となる一方
の共有メモリ・モジュール２のデータが書き換えられた
か否かを判別して、上記排他制御命令を再実行するよう
にしたものである。

【００１３】本発明の請求項２の発明は、少なくとも、
メイン・メモリ１ｂと、中央処理ユニット１ａと、シス
テム・バス３への接続ユニット１ｃとを備えた複数の処
理モジュール１と、少なくとも、共有メモリ・ユニット
２ａ、２ａ’と、上記システム・バス３への接続ユニッ
ト２ｂ、２ｂ’とを備えた複数の共有メモリ・モジュー
ル２、２’とから構成され、上記複数の共有メモリ・モ
ジュール２、２’の全てもしくは一部が二重化された計
算機システムの排他制御命令のリカバリ方法において、
処理モジュール１の中央処理ユニット１ａが任意の共有
メモリ・モジュールのアドレスを指定して、そのアドレ
スからデータを読み出し、読み出しデータと上記中央処
理ユニット１ａが期待するデータとの一致が判別された
とき、そのアドレスのデータの書き換えを行う排他制御
命令を実行するに際して、上記二重化共有メモリ・モジ
ュール２、２’のうち、主系となる一方の共有メモリ・
モジュール２からデータを読み出したのち、データの書
き換えを行う際、データを読み出した二重化共有メモリ
・モジュール２の対となる従系の他方の共有メモリ・モ
ジュール２’のデータを書き換えたのち、上記一方の共
有メモリ・モジュール２のデータを書き換え、排他制御
命令が異常終結した場合には、主系となる一方の共有メ
モリ・モジュール２のデータが書き換えられたか否かを
判別して、上記排他制御命令を再実行するようにしたも
のである。

【００１４】本発明の請求項３の発明は、請求項２の発
明において、排他制御命令における読み出し動作でセッ
トされ、排他制御命令における書き換え動作が正常に行
われることでリセットされる、各処理モジュール１から
読み出し可能なフラグ２ｃ、２ｃ’を各処理モジュール
１毎に独立して設け、排他制御命令が異常終結した際
に、排他制御命令を実行した処理モジュール１の中央処
理ユニット１ａが、上記フラグを参照して主系となる一
方の共有メモリ・モジュール２のデータの書き換えが行
われたか否かを判断するようにしたものである。

【００１５】

【作用】図１において、処理モジュール１の中央処理ユ
ニット１ｂが二重化された共有メモリ・モジュール２、
２’に対して、排他制御命令を実行すると、接続ユニッ
ト１ｃは、主系共有メモリ・モジュール２の読み出しア
クセスを行う。そして、上記、共有メモリ・モジュール
２の排他制御領域のデータを読み出し（同図の）、処
理モジュール２において期待した値との一致を判別し、
一致しなければ、排他制御に失敗したものとしてその命
令を終了し、次の命令に進む。

【００１６】また、一致している場合には、共有メモリ
・モジュール２、２’の書き換え動作を開始し、まず、
從系の共有メモリ・モジュール２’への書き込みアクセ
スを行い（同図の）、正常終結した通知を受けてか
ら、続けて、主系の共有メモリ・モジュール２への書き
込みアクセスを行う（同図の）。また、主系の共有モ
ジュール２からの読み出しアクセス、従系の共有メモリ
・モジュール２’の書き込みアクセス、主系の共有メモ
リ・モジュール２の書き込みアクセスのいずれにおいて
も、異常を検出すると、中央処理ユニット１ｂは、その
異常通知の内容を調べ、主系の共有メモリ・モジュール
に対する書き込み動作が行われておらずリカバリ可能な
場合には、その排他制御命令を再実行して処理を続行
し、また、リカバリ不可能な場合には、中央処理ユニッ
ト１ｂが自ら動作不可と判断しＨＡＬＴ（停止）し、他
の処理モジュールによるマクロなリカバリを行う。

【００１７】本発明の請求項１および請求項２の発明に
おいては、上記のように、二重化された共有メモリ・モ
ジュール２、２’に対する排他制御命令の実行に際し、
從系の共有メモリ・モジュール２’への書き込みアクセ
スを行い、続けて、主系の共有メモリ・モジュール２へ
の書き換き込みアクセスを行っているので、システムの
間欠障害等により、読み出し動作や、従系の共有メモリ
・モジュール２’への書き込み動作時に異常終結して
も、その段階では、主系の共有メモリ・モジュール２へ
書き換えが行われておらず、その排他制御命令の再実行
が可能となる。したがって、処理モジュール自らＨＡＬ
Ｔするような事態を減少させることができ、システムの
信頼性、稼働率を向上させることができる。

【００１８】本発明の請求項３の発明においては、請求
項２の発明において、排他制御命令における読み出し動
作でセットされ、排他制御命令における書き換え動作が
正常に行われることでリセットされる、各処理モジュー
ル１から読み出し可能なフラグ２ｃ、２ｃ’を各処理モ
ジュール１毎に独立して設けたので、主系の共有メモリ
・モジュール２への書き込み動作時に異常が発生した場
合でも、上記フラグを調べ、主系の共有メモリ・モジュ
ール２のデータの書き換えが行われたか否かを判断する
ことができ、請求項１，２の発明より一層再実行可能な
場合を増加させることが可能となる。

【００１９】

【実施例】図２は本発明の一実施例のシステム構成を示
す図である。同図において、２１は処理モジュールであ
り、処理モジュール２１は、少なくとも、中央処理ユニ
ット２１ａと、メイン・メモリ２１ｂと、システム・バ
ス２３へのバス接続ユニット２１ｃを備えている。処理
モジュール２１は各自のメイン・メモリ２１ｂ内のプロ
グラムを実行して処理を遂行し、複数の処理モジュール
２１は同時に並列に処理を進めることで、システムの処
理能力を高めることができる。

【００２０】２２は共有メモリ・モジュールであり、共
有メモリ・モジュール２２は少なくとも、共有メモリ・
ユニット２２ａとバス接続ユニット２２ｂを備えてい
る。また、２３はシステム・バスであり、システム・バ
スには複数の共有メモリ・モジュール２２を設けること
ができ、これらの複数の共有メモリ・モジュール２２は
全ての処理モジュール２１からアクセスすることができ
る。

【００２１】図３は図２に示す処理モジュール２１内の
中央処理ユニット２１ａからアクセス可能な共有メモリ
空間の一例を示す図である。本実施例においては、同図
に示すように、共有メモリ空間が＃０から＃３までの４
つの空間（部分共有メモリ空間）に分割され、４台の共
有メモリ・モジュールが搭載されている例について説明
する。

【００２２】同図に示すように、共有メモリ空間の＃０
にはＩＤ＝０００００００とＩＤ＝００００００１の共
有メモリ・モジュールが二重のペアで定義され、＃１
は、未実装と定義され、＃２はＩＤ＝０００００１０の
共有メモリ・モジュールが、また、＃３にはＩＤ＝００
０００１１の共有メモリ・モジュールがそれぞれ一重で
定義される。

【００２３】上記共有メモリ空間は処理モジュール２１
のバス接続ユニット２１ｃが具備する制御レジスタに中
央処理ユニットがセットすることで実現される。図４は
上記した共有メモリ空間を定義する制御レジスタの構成
を示す図であり、同図（ａ）は上記した＃０〜＃３の４
つの空間の共有メモリ・モジュールの有無を指定する制
御レジスタの構成を示し、（ｂ）は同図（ａ）の制御レ
ジスタで定義された空間が実際にどの共有メモリ・モジ
ュールとつながるかを定義する制御レジスタを示してい
る。

【００２４】同図（ａ）において、Ｉ０（Install 0 ）
は部分共有メモリ空間＃０に対する共有メモリ・モジュ
ールの有無、Ｉ１（Install 1 ）は部分共有メモリ空間
＃１に対する共有メモリ・モジュールの有無、Ｉ２（In
stall 2 ）は部分共有メモリ空間＃２に対する共有メモ
リ・モジュールの有無、Ｉ３（Install 3 ）は部分共有
メモリ空間＃３に対する共有メモリ・モジュールの有無
を指定しており、共有メモリ・モジュールが存在する空
間には「１」を、存在しない区間には「０」を定義す
る。

【００２５】この例においては、空間＃１のみ未実装で
あり、他の空間には実装されているので、〔１０１１〕
が設定されている。同図（ｂ）において、Ｄ０は部分共
有メモリ空間＃０に対する共有メモリモジュールの二重
化を示し、Ｄ１は部分共有メモリ空間＃１に対する共有
メモリモジュールの二重化を示し、Ｄ２は部分共有メモ
リ空間＃２に対する共有メモリモジュールの二重化を示
し、Ｄ３は部分共有メモリ空間＃３に対する共有メモリ
モジュールの二重化を示している。また、ＵＩＤ０〜３
には部分共有メモリ空間に対する共有メモリ・モジュー
ルのシステム・バス上のユニットＩＤが指定され、二重
化構成時において、二重化される共有メモリ・モジュー
ルは、ＵＩＤの最下位ビットのみが異なる共有メモリ・
モジュールで構成される。

【００２６】この例においては、空間＃０が２台の共有
メモリ・モジュールを二重化して定義されている。この
定義のため、Ｄ０のビットを「１」として、ＵＩＤ０の
フィールドを「０００００００」としており、処理モジ
ュールのバス接続ユニットは、Ｄ０のビットを参照する
ことで、その空間が二重化されていることを認識する。

【００２７】また、この例においては、上記したよう
に、二重化するペアのＵＩＤは、その最下位ビット以外
は一致するモジュールを指定する必要があり、二重化す
るペアとしてＩＤ＝０００００００とＩＤ＝０００００
０１の共有メモリ・モジュールが割り当てられている。
図５は処理モジュールが共有メモリ・モジュールをアク
セスする場合の動作を説明する図であり、同図は処理モ
ジュールが共有メモリ・モジュールをリードする場合を
示している。同図において、ＳＣは転送コマンド、ＥＣ
は応答コマンド、Ａはアドレス、Ｄはデータを示してお
り、転送コマンドＳＣは、宛て先のユニットＩＤを示す
ＤＩＤと、自ユニットのユニットＩＤを示すＳＩＤと、
リード／ライト等の情報を示すオペランド、転送データ
長を示すＢＣＴからなる。また、応答コマンドＥＣに
は、転送コマンドＳＣで受けた転送元のユニットＩＤを
示すＳＤＩがＤＩＤフィールドに、自メモリ・モジュー
ルのユニットＩＤを示すＵＩＤがＳＩＤフィールドに、
さらに、アクセスの成否を示す終結コードが載せられ
る。

【００２８】図５において、中央処理ユニットがメモリ
空間をアクセスすると、接続ユニットが同図に示す転送
コマンドＳＣ、アドレスＡをシステム・バスに送出す
る。転送コマンドＳＣは上記したように宛て先のユニッ
トＩＤを示すＤＩＤと、自ユニットのユニットＩＤを示
すＳＩＤと、リード／ライト等の情報を示すオペランド
と、転送データ長を示すＢＣＴからなり、宛て先のユニ
ットＩＤを示すＤＩＤは図４に示した制御レジスタの内
容に基づいて、接続ユニットが付加する。

【００２９】システム・バス上に送出された転送コマン
ドＳＣは全ての共有メモリ・モジュールで受信される
が、ＤＩＤフィールドが一致する共有メモリ・モジュー
ルのみによって受け取られる。受信した共有メモリ・モ
ジュールはコマンド内からリード／ライト情報、ＢＣ
Ｔ、アドレスを取り出し、共有メモリ・ユニットにアク
セスを行う。

【００３０】そして、図５に示すリード時には、共有メ
モリ・モジュールはアクセスの成否を示す終結コードを
含む応答コマンドＥＣと読み出したデータをシステム・
バスへ送出する。応答コマンドＥＣ内には、転送コマン
ドＳＣで受けた自ユニットのユニットＩＤを示すＳＩＤ
がＤＩＤフィールドに、共有メモリ・モジュールのユニ
ットＩＤがＳＩＤフィールドに載せられる。

【００３１】このようにして送出された応答コマンドＥ
Ｃは全ての処理モジュールで受信されるが、ＤＩＤが一
致する処理モジュールのみで受け取られる。図６は処理
モジュールが共有メモリ・モジュールに１ワードのデー
タを書き込む場合の動作を説明する図である。同図にお
いて、図５と同様、ＳＣは転送コマンド、ＥＣは応答コ
マンド、Ａはアドレス、Ｄはデータを示しており、転送
コマンドＳＣは、ＤＩＤ、ＳＩＤ、オペランド、および
ＢＣＴからなり、応答コマンドＥＣは、ＤＩＤ、ＳＩ
Ｄ、終結コードからなる。

【００３２】同図において、処理モジュールから共有メ
モリ・モジュールにデータを書き込む場合には、図５の
場合と同様に、転送コマンドＳＣとアドレスＡに加え、
データＤがシステム・バスを介して共有メモリ・モジュ
ールに送出される。共有メモリ・モジュールは送られた
データＤを共有メモリ・ユニットに書き込み、ＤＩＤ、
ＳＩＤ、終結コードからなる応答コマンドＥＣをシステ
ム・バスを介して処理モジュールに送出する。

【００３３】図７は一つの排他制御命令実行動作を示す
フローチャートであり、同図により、排他制御命令の実
行動作について説明する。同図において、ステップＳ１
において、共有メモリ・ユニットの排他制御領域のデー
タを読み出し（リード・アクセス）、ステップＳ２にお
いて、期待した値と一致を判別する。一致しなければ、
排他制御に失敗したものとして、その命令を終了し、一
致がとれれば、ステップＳ３において、排他制御領域の
書き換え（ライト・アクセス）を行う。これにより、そ
の処理モジュールは共有メモリ・モジュールに対して排
他制御権を獲得する。

【００３４】上記のように、排他制御命令の実行におい
ては、１命令でリード・アクセスとライト・アクセスが
行われるが、共有メモリ空間が二重化されている場合に
は、接続ユニットによって、主系と従系の２つの共有メ
モリ・モジュールに書き込みが行われる。これらの一連
の処理の際、どこかで異常が発生すると、バス接続ユニ
ットは処理を打ち切り、中央処理ユニットに対してバス
・アクセスの例外通知を行う。

【００３５】ここで、上記のような例外事象が発生した
ときの中央処理ユニットの動作について説明する。中央
処理ユニットはメイン・メモリに格納された処理プログ
ラムを順次実行するが、例えば、メイン・メモリの実装
領域外をアクセスする実装領域例外（Exception ）が発
生した場合や、また、タイマによる一定間隔の割込み
（Interrupt）が発生した場合、あるいは、命令（トラ
ップ命令：Trap）によって割り込みが発生した場合に
は、処理が中断され、予め準備された処理ルーチンを移
行する。これらの例外／割込み／トラップをまとめてＥ
ＩＴ処理と呼ぶ。

【００３６】図８は中央処理ユニットが処理プログラム
を実行中にバス・アクセス例外がバス接続ユニットから
通知された場合の動作を示す図である。同図において、
処理プログラムを実行中に上記したＥＩＴが発生し、中
央処理ユニットがＥＩＴを受け付けると、中央処理ユニ
ットは、同図にハードウェア処理において、プログラム
・カウンタＰＣや、プロセッサ・ステータス・ワードＰ
ＷＳなど、処理プログラムに復帰するときに必要となる
情報と、どのような事象が発生したかを示す情報などの
ＥＩＴ処理ルーチンで必要となる情報をメイン・メモリ
に退避する。ついで、予め決められたＥＩＴ処理ルーチ
ンに入り、ＥＩＴ処理ルーチンでのソフトウェア処理が
終わると、ハードウェア処理において、退避した情報を
復元して、再び、処理プログラムに戻る。

【００３７】また、処理プログラムに戻る場合には、同
図に示すように、再び同じ命令を実行する場合（同図の
ａ）と、次の命令に進む場合（同図のｂ）があり、例外
によるＥＩＴ処理の場合には、同図ａのように復帰し、
トラップによるＥＩＴ処理の場合には、同図ｂのように
復帰する。すなわち、排他制御命令による例外の場合に
は、同図ａのように復帰する。

【００３８】図９はＥＩＴ処理の先頭でハードウェアが
退避する情報の一例を示す図であり、同図において、Ｐ
ＳＷはプロセッサ・ステータス・ワードと呼ばれ、プロ
セッサの動作を制御したり、動作状態を表示するレジス
タ、ＥＩＴＩＮＦはＥＩＴ情報が示す要因コードを含ん
でおり、要因コードには、前記したような各種例外要因
や割込み要因、あるいは、トラップ要因がコード化され
格納されている。

【００３９】ＰＣはＥＩＴ処理から復帰するときのプロ
グラム・アドレスが格納され、また、ＥＸＰＣはＥＩＴ
要因を発生したプログラム・アドレスが格納されてい
る。ＩＯＩＮＦはＥＩＴ要因を発生したバス・アクセス
の詳細情報であり、ＩＯＩＮＦにおけるＢＬ（BUS LOC
) は実行中の命令が排他制御命令であることを示し、
ＲＤはリード／ライト種別を、ＢＡＴ（BUS Access Typ
e ）はプログラム・リードかオペランド・アクセス（リ
ード／ライト）かを、また、ＢＣ（Byte Cotrol ）は４
バイトのデータ・バスの各バイトの有効／無効を示して
いる。

【００４０】また、ＥＲＡＤＤＲは例外を発生させたア
ドレスを、ＥＲＤＡＴＡは上記したＲＤビットが
「０」、すなわち、ライト時に有効で、例外を発生させ
た時のデータを示している。図１０は処理モジュールの
バス接続ユニットが具備する共有メモリ・アクセスの終
結コード（ＰＰＣＳＴ）のレジスタを示す図であり、同
図のＳＵＤ（SSM Undefined ）は図４で未実装と定義さ
れたアドレス空間にアクセスした場合にセットされるビ
ットであり、未実装と定義されたアドレス空間にアクセ
スしＳＵＤのビットが立つと、バス接続ユニットは一切
なにもせずに例外を通知する。この場合には、当然なが
ら終結コード（ＰＰＣＳＴ）は無意味である。

【００４１】ＤＩ７（ＤＩＤ−ＢＩＴ７）は例外を発生
させたアクセス時の共有メモリ・モジュールのユニット
ＩＤであるＵＩＤの最下位ビットを示す。アクセス空間
アドレス毎にメモリ・モジュールのＵＩＤと一重／二重
が定義されているので、上記ＤＩ７を調べることによ
り、どのモジュールにアクセスした時に例外が発生した
かを容易に調べることができる。

【００４２】図１１はＥＩＴ処理ルーチンの概要を示す
フローチャートであり、同図により、ＥＩＴ処理ルーチ
ンについて説明する。ＥＩＴ処理ルーチンに入ると、ス
テップＴ１において、図９に示したＥＩＴＩＮＦの要因
コードをチェックし、要因を認識する。ステップＴ２に
おいて、ＩＯＩＮＦ情報のＢＬビットを調べ、排他制御
命令実行中の例外か否かを判別する。

【００４３】排他制御命令実行中の例外でない場合に
は、ステップＴ６に行き、一般命令の例外処理を行う。
また、排他制御命令実行中の例外の場合には、ステップ
Ｔ４に行き、終結コード（ＰＰＣＳＴ）を調べ、ステッ
プＴ５において、その内容からその排他制御命令が再実
行可能か判断する。排他制御命令が再実行が不可能と判
断されると、ステップＴ７に行き、その処理モジュール
はＨＡＬＴする。また、再実行可能であると判断される
と、そのＥＩＴ処理を終了する。

【００４４】また、例外によりＥＩＴ処理の場合には、
前記したように、先に退避された情報における復帰時の
プログラム・アドレス（ＰＣ）はＥＩＴ要因を発生した
プログラム・アドレスＥＸＰＣと同じに設定されている
ので、ＥＩＴ処理を終了させることで、ＥＩＴ処理に入
る前と同じ命令を再び実行することができる。ここで、
上記ＥＩＴ処理において、命令の再実行が可能であるか
否かは、読み出しを行う主系の共有メモリ・モジュール
のデータが例外を発生したアクセスで書き換えられたか
どうかであり、もし書き換えられていなければ、その命
令が実行されていないに等しい。

【００４５】したがって、主系の共有メモリ・モジュー
ルの書き換えを伴う例外が極力発生しないようにすれ
ば、排他制御命令を再実行できる可能性を増やすことが
できる。図１２は上記原理に基づき、主系の共有メモリ
・モジュールの書き換えを伴う例外が極力発生しないよ
うにした排他制御命令の実行処理の実施例を示す図であ
り、同図は、図１７の従来例で示した場合と同様、デー
タを書き込む場合を示している。

【００４６】同図において、１２１、１２２は二重化さ
れた共有メモリ・モジュールであり、共有メモリ・モジ
ュール１２１、１２２はそれぞれ、共有メモリ・ユニッ
ト１２１ａと１２２ａを備え、共有メモリ・ユニット１
２１ａ、１２２ａはバス接続ユニット１２１ｂ、１２２
ｂを介してシステム・バス１２３と接続されている。ま
た、図１７と同様、共有メモリ・モジュール１２１のユ
ニットＩＤはＩＤ＝０００００００であり、共有メモリ
・モジュール１２２のユニットＩＤはＩＤ＝０００００
０１である。

【００４７】１２４は処理モジュールであり、処理モジ
ュール１２４は中央処理ユニット１２４ａと、メイン・
メモリ１２４ｂと、システム・バス１２３と、中央処理
ユニット１２４ａ等を接続するバス接続ユニット１２４
ｃを備えており、処理モジュールのユニットＩＤはＩＤ
＝１１０００００である。図１２において、処理モジュ
ール１２４の中央処理ユニット１２４ａが排他制御命令
が実行すると、まず、共有メモリ・モジュールの読み出
し動作がバス接続ユニット１２４ｃに認識され、バス接
続ユニット１２４ｃは、ＩＤ＝０００００００の主系共
有メモリ・モジュール１２１の読み出しアクセスを行
う。そして、上記、共有メモリ・モジュール１２１の排
他制御領域のデータを読み出し（リード・アクセス、同
図のＲ：Ｒｅａｄ）、処理モジュール１２４において
期待した値との一致を判別し、一致しなければ、排他制
御に失敗したものとしてその命令を終了し、次の命令に
進む。

【００４８】また、一致している場合には、共有メモリ
・モジュール１２１、１２２の書き換え動作を開始す
る。その際、図１７に示した従来例とは書き換え動作の
順番を逆にし、従系の共有メモリ・モジュール１２２か
ら書き換え動作を行う。すなわち、バス接続ユニット１
２４ｃがその書き換えを認識すると、まず、ＩＤ＝００
００００１の從系の共有メモリ・モジュール１２２への
書き込みアクセスを行い（同図のＳＷ：Ｓｌａｖｅへ
のＷｒｉｔｅ）、正常終結した通知を受けてから、続け
て、ＩＤ＝０００００００の主系の共有メモリ・モジュ
ール１２１への書き込みアクセスを行う（同図のＭ
Ｗ：ＭａｓｔｅｒへのＷｒｉｔｅ）。そして、主系の共
有メモリ・モジュール１２１への書き込み完了通知を受
けると、バス接続ユニット１２４ｃが中央処理ユニット
１２４ａに対して完了を通知し、排他制御命令が終了す
る。

【００４９】上記バス接続ユニット１２４ｃは読み出し
アクセス、従系の共有メモリ・モジュール１２２の書き
込みアクセス、主系の共有メモリ・モジュール１２１の
書き込みアクセスのいずれにおいても、異常を検出する
と、中央処理ユニット１２４ａに対してその命令に同期
した異常通知を行う。異常通知を受けた中央処理ユニッ
ト１２４ａは、図１７の場合と同様、その異常通知の内
容を調べ、リカバリ可能な場合には、その排他制御命令
を再実行することで処理を続行し、リカバリ不可能な場
合には、中央処理ユニット１２４ａが自ら動作不可と判
断しＨＡＬＴ（停止）させ、他の処理モジュールによる
マクロなリカバリを行う。

【００５０】上記のように、本実施例においては、従系
の共有メモリ・モジュール１２２から書き換え動作を行
うので、システムの間欠障害等により、ライト・アクセ
ス時の異常が従系の共有メモリ・モジュール１２２で発
生しても、その段階では、主系の共有メモリ・モジュー
ル１２１へ書き換えがまだ行われていないため、再実行
が可能となる。

【００５１】図１３、図１４は本発明の他の実施例を説
明する図であり、本実施例においては、図１２に示した
実施例において排他制御命令の実行フラグを追加し、上
記実行フラグを参照することにより、排他制御命令の実
行状態を判断し、再実行可能か否かを判別できるように
したものである。図１３は上記排他制御命令実行フラグ
を定義するレジスタを示す図であり、同図に示すよう
に、ＰＭ０〜ＰＭ３１の処理モジュール（ＩＤ＝１１０
００００〜ＩＤ＝１１１１１１１）の排他制御命令実行
フラグがそれぞれ独立して定義される。これらのフラグ
は各共有メモリ・モジュール内に設けられ、各処理モジ
ュールからアクセス可能である。

【００５２】図１４は排他制御命令実行フラグのセット
／リセット条件を示す図であり、排他制御命令実行フラ
グは同図に示すように、排他制御命令のリード処理でセ
ットされ（同図）、排他制御命令のライト処理の正常
終了でリセットされる（同図）。また、上記実行フラ
グのセット／リセットは、各共有メモリ・モジュール
が、図５、図６に示したコマンド内のＳＤＩを参照し
て、処理モジュール毎にセット／リセットを行う。

【００５３】図１５は上記した実施例において、排他制
御命令実行時に異常が発生した場合のリカバリ処理の再
実行可否判断処理を示すフローチャートであり、同図に
より上記処理について説明する。再実行の可否判断処理
において、ステップＲ１において、未実装と定義された
アドレス空間にアクセスした場合にセットされるビット
ＳＵＤ（図１０参照）を参照して、ＳＵＤビットがオン
であれば、プログラム論理ミスと判断する。ＳＵＤビッ
トがオンでなければ、ステップＲ２にいき、リード・ア
クセスであるか否か、すなわち、図９に示したＩＯＩＮ
Ｆのリード／ライト種別を示すＲＤビットを参照し、リ
ード時の異常であるか否かを判断し、リード時の異常で
あれば、共有メモリ・モジュールの書き換えは行われて
いないので、再実行可能と判断し、再実行を行う。

【００５４】また、リード時の異常でなければ、ステッ
プＲ３に行き、例外を発生させたアクセス時の共有メモ
リ・モジュールのＵＩＤ（ユニットＩＤ）の最下位ビッ
トを示すＤＩ７（図１０参照）を参照して、ＤＩ７が従
系を示しているか否かを判断し、ＤＩ７が従系を示して
いる場合には、主系の共有メモリ・モジュールの書き換
えが行われていないので、再実行可能と判断する。

【００５５】ＤＩ７が主系を示している場合には、ステ
ップＲ４に行き、共有メモリ・モジュールの終結コード
ＰＰＣＳＴ（図１０参照）の内容を判断し、その内容か
ら明らかに書き換えが行われていないことが保証された
場合には、再実行可能と判断する。また、そうでない場
合には、ステップＲ５に行き、上記終結コードＰＰＣＳ
Ｔが、明らかに主系の共有メモリ・モジュールの書き換
えが行われたことを示しているか否かを判断し、書き換
えが行われたことを示している場合には、再実行不可能
と判断する。

【００５６】さらに、主系の共有メモリ・モジュールの
書き換えが行われていないことが保証できない場合に
は、ステップＲ６に行き、図１３に示した排他制御命令
実行フラグを参照して、フラグがオンであるか否かを判
別する。フラグがオンである場合には、まだ、主系の共
有メモリ・モジュールの書き換えが行われていないの
で、再実行可能と判断する。また、上記フラグがオフの
場合には、主系共有メモリ・モジュールの書き換えが行
われたものとして、再実行不可能と判断する。

【００５７】図１６は図１７に示した従来例における、
排他制御命令実行時に異常が発生した場合のリカバリ処
理の再実行可否判断処理を示すフローチャートであり、
同図のステップＰ１ないしＰ５は、それぞれ、図１５の
フローチャートのＲ１ないしＲ５に対応する。図１５と
図１６のフローチャートを対比することにより明らかな
ように、本発明の実施例においては、従系の共有メモリ
・モジュール１２２から書き換え動作を行うので、図１
５のステップＲ３において従系と判断された場合にも、
再実行が可能となるとともに、ステップＲ５において、
主系の共有メモリ・モジュールの書き換えが行われてい
ないことが保証できない場合においても、ステップＲ６
において、排他制御命令実行フラグを参照することによ
り、再実行可能か否かが判断できる。したがって、図１
５の斜線で示すように、従来においては再実行不可能で
あるとされていた２つのパターンにおいて再実行を可能
とすることができる。

【００５８】

【発明の効果】以上説明したことから明らかなように、
本発明においては、二重化された共有メモリ・モジュー
ルに対する排他制御命令の実行に際し、從系の共有メモ
リ・モジュールへの書き込みアクセスを行い、続けて、
主系の共有メモリ・モジュールへの書き換き込みアクセ
スを行っているので、システムの間欠障害等により、読
み出し動作や、従系の共有メモリ・モジュールへの書き
込み動作時に異常終結しても、その段階では、主系の共
有メモリ・モジュールの書き換えがまだ行われておら
ず、その排他制御命令の再実行が可能となる。したがっ
て、処理モジュール自らＨＡＬＴするような事態を減少
させることができ、システムの信頼性、稼働率を向上さ
せることが可能となる。

【００５９】また、排他制御命令における読み出し動作
でセットされ、排他制御命令における書き換え動作が正
常に行われることでリセットされるフラグを各処理モジ
ュール毎に独立して設けることにより、主系の共有メモ
リ・モジュールへの書き込み動作時に異常が発生した場
合でも、主系の共有メモリ・モジュールのデータの書き
換えが行われたか否かを判断することができ、一層再実
行可能な場合を増加させることが可能となる。

【図面の簡単な説明】

【図１】本発明の原理ブロック図である。

【図２】本発明の実施例のシステム構成を示す図であ
る。

【図３】共有メモリ空間における部分共有メモリ空間の
一例を示す図である。

【図４】共有メモリ空間を定義する制御レジスタの構成
を示す図である。

【図５】共有メモリ空間アクセス時の動作（リード動
作）を説明する図である。

【図６】共有メモリ空間アクセス時の動作（ライト動
作）を説明する図である。

【図７】本発明の実施例における排他制御命令の動作フ
ローチャートである。

【図８】中央処理ユニットのＥＩＴ処理動作を説明する
図である。

【図９】ＥＩＴ処理に伴う退避／復元情報を示す図であ
る。

【図１０】アクセス完了コードを表示するレジスタの一
例を示す図である。

【図１１】排他制御命令に伴うＥＩＴ処理の概略フロー
チャートを示す図である。

【図１２】本発明における排他制御命令の実行処理の実
施例を示す図である。

【図１３】他の実施例における排他制御命令実行フラグ
のレジスタを示す図である。

【図１４】排他制御命令実行フラグのセット／リセット
条件を示す図である。

【図１５】本発明の実施例の再実行可否判断論理を示す
フローチャートである。

【図１６】従来の再実行可否判断論理を示すフローチャ
ートである。

【図１７】従来の排他制御命令の実行処理を示す図であ
る。

【符号の説明】

１，２１，１２４処理モジュール１ａ，２１ａ，１２４ａ中央処理ユニット１ｂ，２１ｂ，１２４ｂメイン・メモリ１ｃ，２１ｃ，２２ｂ，１２１ｂ、１２２ｂバス接続
ユニット２，２’，２２共有メモリ・モジュ
ール２ａ，２ａ，共有メモリ・ユニッ
ト２ｃ，２ｃフラグ２３システム・バス１２１、１２２二重化された共有メ
モリ・モジュール１２１ａと１２２ａ共有メモリ・ユニッ
ト

Claims

【特許請求の範囲】

【請求項１】少なくとも、処理ユニット(1a)を備えた
複数の処理モジュール(1) と、少なくとも、共有メモリ・ユニット(2a,2a')を備えた複
数の共有メモリ・モジュール(2,2')とから構成され、上
記複数の共有メモリ・モジュール(2,2')の全てもしくは
一部が二重化され、上記処理モジュール(1) が、共有メ
モリモジュール(2,2')にアクセスする計算機システムの
排他制御命令のリカバリ方法において、処理モジュール(1) の中央処理ユニット(1a)が任意の共
有メモリ・モジュールのアドレスを指定して、そのアド
レスからデータを読み出し、読み出しデータと上記中央
処理ユニット(1a)が期待するデータとの一致が判別され
たとき、そのアドレスのデータの書き換えを行う排他制
御命令を実行するに際して、上記二重化共有メモリ・モジュール(2,2')のうち、主系
となる一方の共有メモリ・モジュール(2) からデータを
読み出したのち、データの書き換えを行う際、データを
読み出した二重化共有メモリ・モジュール(2) の対とな
る従系の他方の共有メモリ・モジュール(2')のデータを
書き換えたのち、上記一方の共有メモリ・モジュール
(2) のデータを書き換え、排他制御命令が異常終結した場合には、主系となる一方
の共有メモリ・モジュール(2) のデータが書き換えられ
たか否かを判別して、上記排他制御命令を再実行するこ
とを特徴とする二重化共有メモリにおける排他制御命令
のリカバリ方法。
【請求項２】少なくとも、中央処理ユニット(1a)と、
メイン・メモリ(1b)と、システム・バス(3) への接続ユ
ニット(1c)とを備えた複数の処理モジュール(1) と、少なくとも、共有メモリ・ユニット(2a,2a')と、上記シ
ステム・バス(3) への接続ユニット(2b,2b')とを備えた
複数の共有メモリ・モジュール(2,2')とから構成され、
上記複数の共有メモリ・モジュール(2,2')の全てもしく
は一部が二重化された計算機システムの排他制御命令の
リカバリ方法において、処理モジュール(1) の中央処理ユニット(1a)が任意の共
有メモリ・モジュールのアドレスを指定して、そのアド
レスからデータを読み出し、読み出しデータと上記中央
処理ユニット(1a)が期待するデータとの一致が判別され
たとき、そのアドレスのデータの書き換えを行う排他制
御命令を実行するに際して、上記二重化共有メモリ・モジュール(2,2')のうち、主系
となる一方の共有メモリ・モジュール(2) からデータを
読み出したのち、データの書き換えを行う際、データを
読み出した二重化共有メモリ・モジュール(2) の対とな
る従系の他方の共有メモリ・モジュール(2')のデータを
書き換えたのち、上記一方の共有メモリ・モジュール
(2) のデータを書き換え、排他制御命令が異常終結した場合には、主系となる一方
の共有メモリ・モジュール(2) のデータが書き換えられ
たか否かを判別して、上記排他制御命令を再実行するこ
とを特徴とする二重化共有メモリにおける排他制御命令
のリカバリ方法。
【請求項３】排他制御命令における読み出し動作でセ
ットされ、排他制御命令における書き換え動作が正常に
行われることでリセットされる、各処理モジュール(1)
から読み出し可能なフラグ(2c,2c')を各処理モジュール
(1) 毎に独立して設け、排他制御命令が異常終結した際に、排他制御命令を実行
した処理モジュール(1) の中央処理ユニット(1a)が、上
記フラグを参照して主系となる一方の共有メモリ・モジ
ュール(2) のデータの書き換えが行われたか否かを判断
することを特徴とする請求項２の排他制御命令のリカバ
リ方法。