JPH09281523A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPH09281523A JPH09281523A JP9500196A JP9500196A JPH09281523A JP H09281523 A JPH09281523 A JP H09281523A JP 9500196 A JP9500196 A JP 9500196A JP 9500196 A JP9500196 A JP 9500196A JP H09281523 A JPH09281523 A JP H09281523A
- Authority
- JP
- Japan
- Prior art keywords
- transparent conductive
- conductive film
- liquid crystal
- crystal display
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【課題】 透明導電膜を信号線や走査線にオーバラップ
して形成することにより、表示品質の向上を図った液晶
表示装置を提供する。 【解決手段】 信号線７Ａや走査線８Ａの交差部にはＴ
ＦＴが配設され、ＴＦＴの１Ｐｏｌｙ（ソースＳ）は第
１コンタクト９を介して信号線７Ａに接続され、ＴＦＴ
のゲートＧは走査線８Ａに接続され、ドレインＤは第２
コンタクト１０を介して透明導電膜２０に接続される。
透明導電膜２０は、互いに隣合う透明導電膜２０の上下
左右の間隔を１．５μｍ以上離して形成するとともに、
透明導電膜２０と、透明導電膜２０の下方に位置する走
査線８Ｂとのオーバラップ量を１．５μｍ以上有して形
成し、透明導電膜２０と、透明導電膜２０の両隣に位置
する信号線７Ａ、７Ｂとのオーバラップ量を０．５μｍ
以上有して形成した。
して形成することにより、表示品質の向上を図った液晶
表示装置を提供する。 【解決手段】 信号線７Ａや走査線８Ａの交差部にはＴ
ＦＴが配設され、ＴＦＴの１Ｐｏｌｙ（ソースＳ）は第
１コンタクト９を介して信号線７Ａに接続され、ＴＦＴ
のゲートＧは走査線８Ａに接続され、ドレインＤは第２
コンタクト１０を介して透明導電膜２０に接続される。
透明導電膜２０は、互いに隣合う透明導電膜２０の上下
左右の間隔を１．５μｍ以上離して形成するとともに、
透明導電膜２０と、透明導電膜２０の下方に位置する走
査線８Ｂとのオーバラップ量を１．５μｍ以上有して形
成し、透明導電膜２０と、透明導電膜２０の両隣に位置
する信号線７Ａ、７Ｂとのオーバラップ量を０．５μｍ
以上有して形成した。
Description
【０００１】
【発明の属する技術分野】本発明は液晶表示装置に関
し、更に詳しくは、駆動基板上の透明導電膜の平面形状
を、隣接する走査線および信号線にオーバラップして形
成することにより、コントラスト比や開口率の向上を図
った液晶表示装置に関する。
し、更に詳しくは、駆動基板上の透明導電膜の平面形状
を、隣接する走査線および信号線にオーバラップして形
成することにより、コントラスト比や開口率の向上を図
った液晶表示装置に関する。
【０００２】
【従来の技術】液晶表示装置はフラットな構造や低消費
電力に特徴があり、液晶プロジェクタや液晶モニタ一体
型ビデオカメラに代表される液晶表示装置付き電子機
器、テレビ等へと実用化され普及しつつある。図３は本
発明に係わる液晶表示装置の基本的な構成を示す断面図
であり、図における液晶表示装置１は、駆動基板２およ
び対向基板３から構成されている。
電力に特徴があり、液晶プロジェクタや液晶モニタ一体
型ビデオカメラに代表される液晶表示装置付き電子機
器、テレビ等へと実用化され普及しつつある。図３は本
発明に係わる液晶表示装置の基本的な構成を示す断面図
であり、図における液晶表示装置１は、駆動基板２およ
び対向基板３から構成されている。
【０００３】駆動基板２には、互いに絶縁された複数の
走査線と複数の信号線がマトリクス状に形成されてい
て、その交差部には、各画素駆動用の薄膜トランジスタ
（詳細は後述する）が形成されるとともに、透明導電膜
２Ａや配向膜２Ｂが形成されている。対向基板３には、
図示を省略したがカラー液晶パネルの場合にはＲ、Ｇ、
Ｂのカラーフィルタ、透明導電膜３Ａおよび配向膜３Ｂ
が形成されている。
走査線と複数の信号線がマトリクス状に形成されてい
て、その交差部には、各画素駆動用の薄膜トランジスタ
（詳細は後述する）が形成されるとともに、透明導電膜
２Ａや配向膜２Ｂが形成されている。対向基板３には、
図示を省略したがカラー液晶パネルの場合にはＲ、Ｇ、
Ｂのカラーフィルタ、透明導電膜３Ａおよび配向膜３Ｂ
が形成されている。
【０００４】これら駆動基板２および対向基板３は、そ
れぞれの製造工程において製造された後、所定の間隔を
もって対向配置されるとともに、スペーサ４を挟持して
シール材５によって接合される。その後、図示を省略し
た注入孔から液晶６を注入し、これらガラス基板の両面
に２枚の偏光板（図示省略）を一体に積層することによ
り上記構成の液晶表示装置１が完成される。
れぞれの製造工程において製造された後、所定の間隔を
もって対向配置されるとともに、スペーサ４を挟持して
シール材５によって接合される。その後、図示を省略し
た注入孔から液晶６を注入し、これらガラス基板の両面
に２枚の偏光板（図示省略）を一体に積層することによ
り上記構成の液晶表示装置１が完成される。
【０００５】次に、液晶表示装置における１画素領域の
平面形状を図４に例示して説明する。この表示装置は、
駆動基板２に配設されたＨシフトレジスタ（図示省略）
に接続され、各画素部に映像信号を入力する信号線７
Ａ、７Ｂ、同じく図示を省略したＶシフトレジスタに接
続され、各画素部に走査パルスを供給する走査線８Ａ、
８Ｂを内挿して構成される。
平面形状を図４に例示して説明する。この表示装置は、
駆動基板２に配設されたＨシフトレジスタ（図示省略）
に接続され、各画素部に映像信号を入力する信号線７
Ａ、７Ｂ、同じく図示を省略したＶシフトレジスタに接
続され、各画素部に走査パルスを供給する走査線８Ａ、
８Ｂを内挿して構成される。
【０００６】信号線７Ａおよび走査線８Ａの交差部には
各画素電極をスイッチング駆動する薄膜トランジスタ(T
hin Film Transistor:以下、単に「ＴＦＴ」と記す）が
配設され、例えばＴＦＴの１Ｐｏｌｙ（ソースＳ）は第
１コンタクト９を介して信号線７Ａに接続され、ＴＦＴ
のゲートＧは走査線８Ａに接続され、ドレインＤは第２
コンタクト１０を介して前述の透明導電膜２Ａに接続さ
れている。なお、図における液晶表示装置は、簡単のた
め画素の中の１画素を示している。
各画素電極をスイッチング駆動する薄膜トランジスタ(T
hin Film Transistor:以下、単に「ＴＦＴ」と記す）が
配設され、例えばＴＦＴの１Ｐｏｌｙ（ソースＳ）は第
１コンタクト９を介して信号線７Ａに接続され、ＴＦＴ
のゲートＧは走査線８Ａに接続され、ドレインＤは第２
コンタクト１０を介して前述の透明導電膜２Ａに接続さ
れている。なお、図における液晶表示装置は、簡単のた
め画素の中の１画素を示している。
【０００７】このように、従来の液晶表示装置１におけ
る信号線および走査線と、画素電極となる透明導電膜２
Ａとはオーバラップして形成されることはない。そのた
め、例えば信号線７Ａ、７Ｂのエッジ部には液晶６が配
向せず、配向不良となってドメインを発生し易く、かつ
エッジ部の反射によって光モレを起こしてコントラスト
を低下させていた。これを防ぐため対向基板側のブラッ
クマスクを大きくする必要が生じ、駆動基板２と対向基
板３の貼り合わせずれにより開口率の低下を招くという
問題点があった。
る信号線および走査線と、画素電極となる透明導電膜２
Ａとはオーバラップして形成されることはない。そのた
め、例えば信号線７Ａ、７Ｂのエッジ部には液晶６が配
向せず、配向不良となってドメインを発生し易く、かつ
エッジ部の反射によって光モレを起こしてコントラスト
を低下させていた。これを防ぐため対向基板側のブラッ
クマスクを大きくする必要が生じ、駆動基板２と対向基
板３の貼り合わせずれにより開口率の低下を招くという
問題点があった。
【０００８】前述の駆動基板２および対向基板３の配向
膜２Ｂ、３Ｂは、液晶６の配向性を高めるためにラビン
グ工程により表面を一定方向にラビングしているが、そ
の際、透明導電膜２Ａのエッジ部にてラビング材が削ら
れ、エッジ部に積層されて透明導電膜間ショートを引き
起こし、輝点不良等を生じる。また、透明導電膜と、透
明導電膜に隣接する走査線をオーバラップして形成する
場合もあるが、その場合にもオーバラップ量が１μｍ程
度であり、走査線に電圧をかけて駆動状態とした場合、
走査線に沿って固定ドメインが発生して光抜けを起こ
し、コントラスト低下を引き起こすという問題点があっ
た。
膜２Ｂ、３Ｂは、液晶６の配向性を高めるためにラビン
グ工程により表面を一定方向にラビングしているが、そ
の際、透明導電膜２Ａのエッジ部にてラビング材が削ら
れ、エッジ部に積層されて透明導電膜間ショートを引き
起こし、輝点不良等を生じる。また、透明導電膜と、透
明導電膜に隣接する走査線をオーバラップして形成する
場合もあるが、その場合にもオーバラップ量が１μｍ程
度であり、走査線に電圧をかけて駆動状態とした場合、
走査線に沿って固定ドメインが発生して光抜けを起こ
し、コントラスト低下を引き起こすという問題点があっ
た。
【０００９】
【発明が解決しようとする課題】本発明はかかる問題点
に鑑みてなされたもので、その課題は、従来の液晶表示
装置における信号線および走査線と、透明導電膜とがオ
ーバラップして形成されないことによるコントラスト低
下や、これに伴うブラックマスクを必要とすることによ
る開口率低下などを排除して表示品質の向上を図った液
晶表示装置を提供することである。
に鑑みてなされたもので、その課題は、従来の液晶表示
装置における信号線および走査線と、透明導電膜とがオ
ーバラップして形成されないことによるコントラスト低
下や、これに伴うブラックマスクを必要とすることによ
る開口率低下などを排除して表示品質の向上を図った液
晶表示装置を提供することである。
【００１０】
【課題を解決するための手段】上述した本発明の課題を
解決するために以下の手段を講じた。すなわち、本発明
の液晶表示装置の基本的な構成として、互いに交差して
マトリクス状に配設された複数の走査線と、複数の信号
線と、その走査線および信号線の交差部に形成された薄
膜トランジスタと、薄膜トランジスタに接続された画素
電極となる透明導電膜とを備えた駆動基板を有する液晶
表示装置において、透明導電膜の平面形状を、透明導電
膜の周辺に隣接する走査線および信号線上に、所定量を
有してオーバラップして形成した。
解決するために以下の手段を講じた。すなわち、本発明
の液晶表示装置の基本的な構成として、互いに交差して
マトリクス状に配設された複数の走査線と、複数の信号
線と、その走査線および信号線の交差部に形成された薄
膜トランジスタと、薄膜トランジスタに接続された画素
電極となる透明導電膜とを備えた駆動基板を有する液晶
表示装置において、透明導電膜の平面形状を、透明導電
膜の周辺に隣接する走査線および信号線上に、所定量を
有してオーバラップして形成した。
【００１１】具体的実施の形態として請求項２記載の液
晶表示装置は、互いに隣接する透明導電膜の上下左右の
間隔を１．５μｍ以上離して形成することとした。これ
により、ラビング工程時に発生するラビング材料カス
（バフカス）の発生を抑え、バフカスによる画素間ショ
ートや画素欠陥の発生を抑えることができる。
晶表示装置は、互いに隣接する透明導電膜の上下左右の
間隔を１．５μｍ以上離して形成することとした。これ
により、ラビング工程時に発生するラビング材料カス
（バフカス）の発生を抑え、バフカスによる画素間ショ
ートや画素欠陥の発生を抑えることができる。
【００１２】請求項３記載の液晶表示装置は、透明導電
膜と、透明導電膜の下方に位置する走査線とのオーバラ
ップ量を１．５μｍ以上有して形成した。これにより、
従来、走査線のエッジ部で発生していた固定ドメイン
を、走査線内に抑えることができ、コントラスト比の向
上とそれに伴う開口率の向上を図ることができる。
膜と、透明導電膜の下方に位置する走査線とのオーバラ
ップ量を１．５μｍ以上有して形成した。これにより、
従来、走査線のエッジ部で発生していた固定ドメイン
を、走査線内に抑えることができ、コントラスト比の向
上とそれに伴う開口率の向上を図ることができる。
【００１３】更に、請求項４記載の液晶表示装置は、透
明導電膜と、透明導電膜の左右に位置する信号線とのオ
ーバラップ量を０．５μｍ以上有して形成した。そのた
め、薄膜トランジスタのスイッチングに合わせた白黒表
示が、信号線のエッジ部においても可能となり、これに
より、コントラスト比の向上およびそれに伴う開口率の
向上を図ることができる。
明導電膜と、透明導電膜の左右に位置する信号線とのオ
ーバラップ量を０．５μｍ以上有して形成した。そのた
め、薄膜トランジスタのスイッチングに合わせた白黒表
示が、信号線のエッジ部においても可能となり、これに
より、コントラスト比の向上およびそれに伴う開口率の
向上を図ることができる。
【００１４】
【発明の実施の形態】以下、本発明の具体的な実施の形
態につき添付図面を参照して説明する。
態につき添付図面を参照して説明する。
【００１５】先ず、図１を参照して本発明の液晶表示装
置の一例を説明する。図１は本発明の液晶表示装置の１
画素領域を示す平面図である。なお、従来技術で記載し
た事項と共通する部分には同一参照符合を付すものとす
る。
置の一例を説明する。図１は本発明の液晶表示装置の１
画素領域を示す平面図である。なお、従来技術で記載し
た事項と共通する部分には同一参照符合を付すものとす
る。
【００１６】この表示素子は、駆動基板２に配設された
Ｈシフトレジスタ（図示省略）に接続されるとともに、
各画素部に映像信号を入力する信号線７Ａ、７Ｂ、同じ
くＶシフトレジスタに接続されるとともに、各画素部に
走査パルスを供給する走査線８Ａ、８Ｂを内挿して構成
される。そして、例えば信号線７Ａや走査線８Ａの交差
部には各画素部をスイッチング駆動するＴＦＴが配設さ
れ、ＴＦＴの１Ｐｏｌｙ（ソースＳ）は第１コンタクト
９を介して信号線７Ａに接続され、ＴＦＴのゲートＧは
走査線８Ａに接続され、ドレインＤは第２コンタクト１
０を介して透明導電膜２０に接続されている。
Ｈシフトレジスタ（図示省略）に接続されるとともに、
各画素部に映像信号を入力する信号線７Ａ、７Ｂ、同じ
くＶシフトレジスタに接続されるとともに、各画素部に
走査パルスを供給する走査線８Ａ、８Ｂを内挿して構成
される。そして、例えば信号線７Ａや走査線８Ａの交差
部には各画素部をスイッチング駆動するＴＦＴが配設さ
れ、ＴＦＴの１Ｐｏｌｙ（ソースＳ）は第１コンタクト
９を介して信号線７Ａに接続され、ＴＦＴのゲートＧは
走査線８Ａに接続され、ドレインＤは第２コンタクト１
０を介して透明導電膜２０に接続されている。
【００１７】本発明の特徴事項たる透明導電膜２０は、
図示の如く、互いに隣合う透明導電膜２０の上下左右の
間隔を１．５μｍ以上離して形成するとともに、透明導
電膜２０と、透明導電膜２０の下方に位置する走査線８
Ｂとのオーバラップ量を１．５μｍ以上備えて形成し
た。また、透明導電膜２０と、透明導電膜２０の両隣に
位置する信号線７Ａ、７Ｂとのオーバラップ量を０．５
μｍ以上備えて形成した。
図示の如く、互いに隣合う透明導電膜２０の上下左右の
間隔を１．５μｍ以上離して形成するとともに、透明導
電膜２０と、透明導電膜２０の下方に位置する走査線８
Ｂとのオーバラップ量を１．５μｍ以上備えて形成し
た。また、透明導電膜２０と、透明導電膜２０の両隣に
位置する信号線７Ａ、７Ｂとのオーバラップ量を０．５
μｍ以上備えて形成した。
【００１８】次に、本発明の液晶表示装置の断面構造を
図２に示して説明する。図２は図１におけるＡ−Ａ線上
の断面図である。
図２に示して説明する。図２は図１におけるＡ−Ａ線上
の断面図である。
【００１９】図２に示した液晶表示装置１の駆動基板は
以下のように形成される。すなわち、透明ガラス基板上
に形状されたＴＦＴと、このＴＦＴをＰＳＧ、ＮＳＧ等
の第１層間膜２１で被覆する。その後、ＴＦＴのソース
側およびドレイン側となる部分をパターニング形成する
とともに、スパッタリング法またはＣＶＤ法にて信号線
等となる配線層２２を成膜しパターニング形成する。
以下のように形成される。すなわち、透明ガラス基板上
に形状されたＴＦＴと、このＴＦＴをＰＳＧ、ＮＳＧ等
の第１層間膜２１で被覆する。その後、ＴＦＴのソース
側およびドレイン側となる部分をパターニング形成する
とともに、スパッタリング法またはＣＶＤ法にて信号線
等となる配線層２２を成膜しパターニング形成する。
【００２０】その後、ＰＳＧ、ＮＳＧ、ＳｉＯ2 、Ｓｉ
Ｎ等からなる第２層間膜２３を成膜して覆い、ブラック
マスク２４となるＴｉ、Ｍｏ、Ｗ、Ｃｒ等の金属膜をス
パッタリング法やＣＶＤ法にて成膜してパターニング形
成する。ブラックマスク２４は平坦化膜２５によって被
覆される。ドレイン側配線層２２にはコンタクトホール
を介して本発明の特徴事項たる透明導電膜２０がＩＴＯ
(Indium-Tin Oxide)膜等によって前述の如き平面形状で
形成される。透明導電膜２０上には、図示を省略したポ
リイミド膜等の配向膜が形成される。
Ｎ等からなる第２層間膜２３を成膜して覆い、ブラック
マスク２４となるＴｉ、Ｍｏ、Ｗ、Ｃｒ等の金属膜をス
パッタリング法やＣＶＤ法にて成膜してパターニング形
成する。ブラックマスク２４は平坦化膜２５によって被
覆される。ドレイン側配線層２２にはコンタクトホール
を介して本発明の特徴事項たる透明導電膜２０がＩＴＯ
(Indium-Tin Oxide)膜等によって前述の如き平面形状で
形成される。透明導電膜２０上には、図示を省略したポ
リイミド膜等の配向膜が形成される。
【００２１】本発明の液晶表示装置は、透明導電膜２０
を形成するに際し、互いに隣接する透明導電膜２０の上
下左右の間隔を１．５μｍ以上離して形成した。これに
より、ラビング工程時に発生するバフカスによる画素間
のショートや画素欠陥の発生を抑えることができる。ま
た、透明導電膜２０と、透明導電膜２０の下方に位置す
る走査線８Ｂとのオーバラップ量を１．５μｍ以上有し
て形成したため、走査線８Ｂのエッジ部に発生していた
固定ドメインの発生を抑えることができる。
を形成するに際し、互いに隣接する透明導電膜２０の上
下左右の間隔を１．５μｍ以上離して形成した。これに
より、ラビング工程時に発生するバフカスによる画素間
のショートや画素欠陥の発生を抑えることができる。ま
た、透明導電膜２０と、透明導電膜２０の下方に位置す
る走査線８Ｂとのオーバラップ量を１．５μｍ以上有し
て形成したため、走査線８Ｂのエッジ部に発生していた
固定ドメインの発生を抑えることができる。
【００２２】本発明は前記実施の形態例に限定されず、
種々の実施形態を採ることができる。例えば、本実施の
形態例では透明導電膜にＩＴＯ膜を用いた例を例示した
が、ＳｎＯ2 等の他の透明導電膜でも良く、駆動基板は
前述の構成に限定されない。また、本発明は以上示した
実施形態にとらわれず様々な形態に発展できることは言
うまでもない。
種々の実施形態を採ることができる。例えば、本実施の
形態例では透明導電膜にＩＴＯ膜を用いた例を例示した
が、ＳｎＯ2 等の他の透明導電膜でも良く、駆動基板は
前述の構成に限定されない。また、本発明は以上示した
実施形態にとらわれず様々な形態に発展できることは言
うまでもない。
【００２３】
【発明の効果】以上の説明から明らかなように、本発明
の液晶表示装置によれば、駆動基板上に形成される透明
導電膜の平面形状を、透明導電膜の周辺に隣接する走査
線および信号線上に、所定量を有してオーバラップして
形成した。これにより、走査線および信号線のエッジ部
にも液晶が配向するようになり、かつエッジ部の反射に
よる光モレがなくなり、コントラストや開口率の向上を
図ることが可能となり、有用である。
の液晶表示装置によれば、駆動基板上に形成される透明
導電膜の平面形状を、透明導電膜の周辺に隣接する走査
線および信号線上に、所定量を有してオーバラップして
形成した。これにより、走査線および信号線のエッジ部
にも液晶が配向するようになり、かつエッジ部の反射に
よる光モレがなくなり、コントラストや開口率の向上を
図ることが可能となり、有用である。
【００２４】請求項２記載の液晶表示装置では、互いに
隣接する透明導電膜の上下左右の間隔を１．５μｍ以上
離して形成したため、ラビング工程時に発生するラビン
グ材料カスの発生を抑え、バフカスによる画素間ショー
トや画素欠陥の発生を抑えることが可能となる。
隣接する透明導電膜の上下左右の間隔を１．５μｍ以上
離して形成したため、ラビング工程時に発生するラビン
グ材料カスの発生を抑え、バフカスによる画素間ショー
トや画素欠陥の発生を抑えることが可能となる。
【００２５】請求項３記載の液晶表示装置では、透明導
電膜と、透明導電膜の下方に位置する走査線とのオーバ
ラップ量を１．５μｍ以上有して形成したため、従来、
走査線のエッジ部で発生していた固定ドメインを、走査
線内に抑えることができ、コントラスト比の向上と、そ
れに伴う開口率の向上を図ることが可能となる。
電膜と、透明導電膜の下方に位置する走査線とのオーバ
ラップ量を１．５μｍ以上有して形成したため、従来、
走査線のエッジ部で発生していた固定ドメインを、走査
線内に抑えることができ、コントラスト比の向上と、そ
れに伴う開口率の向上を図ることが可能となる。
【図１】 本発明の液晶表示装置の１画素領域を示す平
面図である。
面図である。
【図２】 図１におけるＡ−Ａ線上の断面図である。
【図３】 本発明に係わる液晶表示装置の基本的な構成
を模式的に示す断面図である。
を模式的に示す断面図である。
【図４】 従来の液晶表示装置における１画素領域を示
す平面図である。
す平面図である。
１…液晶表示装置、２…駆動基板、３…対向基板、４…
スペーサ、５…シール材、６…液晶、７Ａ、７Ｂ…信号
線、８Ａ、８Ｂ…走査線、９…第１コンタクト、１０…
第２コンタクト、２Ａ，２０…透明導電膜、２１…第１
層間膜、２２…配線層、２３…第２層間膜、２４…ブラ
ックマスク、２５…平坦化膜
スペーサ、５…シール材、６…液晶、７Ａ、７Ｂ…信号
線、８Ａ、８Ｂ…走査線、９…第１コンタクト、１０…
第２コンタクト、２Ａ，２０…透明導電膜、２１…第１
層間膜、２２…配線層、２３…第２層間膜、２４…ブラ
ックマスク、２５…平坦化膜
Claims (4)
- 【請求項１】 互いに交差してマトリクス状に配設され
た複数の走査線と、複数の信号線と、前記走査線および
信号線の交差部に形成された薄膜トランジスタと、前記
薄膜トランジスタに接続された画素電極となる透明導電
膜とを備えた駆動基板を有する液晶表示装置において、 前記透明導電膜の平面形状を、透明導電膜の周辺に隣接
する前記走査線および信号線上に、所定量を有してオー
バラップして形成することを特徴とする液晶表示装置。 - 【請求項２】 互いに隣接する透明導電膜の上下左右の
間隔を、１．５μｍ以上離間して形成することを特徴と
する請求項１に記載の液晶表示装置。 - 【請求項３】 透明導電膜と、前記透明導電膜の下方に
位置する走査線とのオーバラップ量を、１．５μｍ以上
有して形成することを特徴とする請求項１に記載の液晶
表示装置。 - 【請求項４】 透明導電膜と、前記透明導電膜の左右に
位置する信号線とのオーバラップ量を、０．５μｍ以上
有して形成することを特徴とする請求項１に記載の液晶
表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9500196A JPH09281523A (ja) | 1996-04-17 | 1996-04-17 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9500196A JPH09281523A (ja) | 1996-04-17 | 1996-04-17 | 液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09281523A true JPH09281523A (ja) | 1997-10-31 |
Family
ID=14125634
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9500196A Pending JPH09281523A (ja) | 1996-04-17 | 1996-04-17 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09281523A (ja) |
-
1996
- 1996-04-17 JP JP9500196A patent/JPH09281523A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4024901B2 (ja) | アクティブマトリックス型液晶表示装置 | |
| US7557886B2 (en) | Liquid crystal display device and method of fabricating the same | |
| KR100860523B1 (ko) | 횡전계방식 액정 표시 소자 및 그 제조방법 | |
| JPH06194687A (ja) | 透過型アクティブマトリクス型液晶素子 | |
| JP2003295207A (ja) | 横電界方式のアクティブマトリクス型液晶表示装置 | |
| JP2003195330A (ja) | 液晶表示装置 | |
| JP3956562B2 (ja) | 電気光学装置 | |
| US7936424B2 (en) | Liquid crystal display panel with light leakage prevention film and method for manufacturing the same | |
| US7414681B2 (en) | Liquid crystal display device having black matrix covering periphery of display region | |
| KR20000045318A (ko) | 고개구율 및 고투과율 액정표시장치 | |
| JP3864036B2 (ja) | 液晶表示装置 | |
| JPH09230378A (ja) | 液晶表示装置およびその製造方法 | |
| JP2858499B2 (ja) | 液晶素子の駆動方法 | |
| JP2904173B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JP3552086B2 (ja) | 液晶表示装置 | |
| JP3583534B2 (ja) | アクティブマトリックス型液晶表示パネル | |
| JPH0980473A (ja) | 液晶表示素子 | |
| JP3323880B2 (ja) | 液晶表示装置 | |
| KR100687329B1 (ko) | 액정표시장치와 그 제조방법 | |
| JPH09281523A (ja) | 液晶表示装置 | |
| JP3282542B2 (ja) | アクティブマトリックス型液晶表示装置 | |
| JPH05196963A (ja) | 液晶素子 | |
| JPH1172801A (ja) | 液晶表示装置 | |
| JP3418684B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JP2002006329A (ja) | 液晶表示パネル |