JPH0926791A - 楽音発生方法及び波形記憶方法 - Google Patents

Abstract

(57)【要約】 【目的】 小容量のキャッシュメモリを有効に使用して
アクセス速度を向上させ、高価なＳＲＡＭを使用しなく
ても音源処理能力を向上させることができる楽音発生方
法及び波形記憶方法を提供する。 【構成】 ＲＡＭ６の領域をキャッシングの対象とする
データを記憶するキャッシュオン領域とキャッシングの
対象としないデータを記憶するキャッシュオフ領域とに
分け、楽音のアタック部波形データをキャッシュオフ領
域に記憶し、ループ部波形データをキャッシュオフ領域
に記憶する。ループ部波形データの読み出し時は、キャ
ッシュメモリ１０１に当該データが記憶されているかを
調べて、キャッシュメモリ１０１にない場合は、ＲＡＭ
６から読み出すとともにキャッシュメモリ１０１に記憶
する。以後、当該ループ部波形データをキャッシュメモ
リ１０１から繰り返し読み出すことより、ループ部波形
の再生を行う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、メモリに記憶され
た波形データを読み出して楽音を発生する楽音発生方法
及び装置並びにその方法の実施に適する波形記憶方法及
び装置に関する。

【０００２】

【従来の技術】波形メモリに波形データを記憶し、これ
を読み出して補間処理等を行って楽音を発生する楽音発
生方法は従来より知られている。

【０００３】

【発明が解決しようとする課題】上記従来の楽音発生方
法を、例えばパーソナルコンピュータのようなデータ処
理装置に適用し、ソフトウエアで楽音を発生させる場
合、すなわちデータ処理装置で音源処理を行う場合に
は、波形メモリに記憶された大量の波形データにリアル
タイムでアクセスする必要があり、高速なメモリアクセ
スが必要である。このため、メモリのアクセス速度が音
源処理能力向上のネックとなっている。特に波形メモリ
をＲＡＭで構成する場合、アクセス速度の速いＳＲＡＭ
を使用しなければならないため、装置が高価なものにな
るという問題があった。

【０００４】一方、アクセス速度の遅いメモリへのアク
セスを早めるための技術としてキャッシュメモリの技術
が知られている。しかし、この技術は通常数Ｋバイト〜
数１０Ｋバイトの容量のキャッシュメモリを使用するも
のであり、同じ小さなメモリ領域に頻繁にアクセスする
ような処理には効果を発揮するが、音源処理の波形読出
のような、一度に数１０〜数１００Ｋバイトの領域を連
続的にアクセスする処理の場合には、キャッシュメモリ
を大容量化しなければならず、単純に従来の手法を適用
したのではアクセス速度を速める効果がほとんど期待で
きない。

【０００５】本発明は上述した点に鑑みなされたもので
あり、小容量のキャッシュメモリを有効に使用してアク
セス速度を向上させ、高価なＳＲＡＭを使用しなくても
音源処理能力を向上させることができる楽音発生方法及
び波形記憶方法を提供することを目的とする。

【０００６】

【課題を解決するための手段】上記目的を達成するため
本発明は、アタック部とループ部を有する波形データを
第１の記憶手段に記憶する第１記憶ステップと、発音指
示に応じて、前記第１の記憶手段よりアタック部及びル
ープ部を続けて読み出す第１読出ステップと、読み出さ
れたループ部を、前記第１の記憶手段より高速動作可能
な第２の記憶手段に記憶する第２記憶ステップと、前記
第１読出ステップによるループ部の読み出しに続いて、
前記第２の記憶手段に記憶されたループ部波形を繰り返
し読み出す第２読出ステップと、前記第１及び第２読出
ステップにより読み出された波形データに基づき楽音を
生成する生成ステップとを有することを特徴とする請求
項１の楽音発生方法、及びアタック部とループ部を有す
る波形データを記憶する第１の記憶手段と、発音指示に
応じて、前記第１の記憶手段よりアタック部及びループ
部を続けて読み出す第１読出手段と、読み出されたルー
プ部を記憶する、前記第１の記憶手段より高速動作可能
な第２の記憶手段と、前記第１読出手段によるループ部
の読み出しに続いて、前記第２の記憶手段に記憶された
ループ部波形を繰り返し読み出す第２読出手段と、前記
第１及び第２読出手段により読み出された波形データに
基づき楽音を生成する生成手段とを有することを特徴と
する請求項３の楽音発生装置を提供する。

【０００７】本発明はさらに、記憶手段上にキャッシン
グの対象となるデータを記憶する特定領域を指定する指
定ステップと、前記記憶手段の特定領域以外の領域に複
数の波形データのアタック部をまとめて記憶するアタッ
ク部記憶ステップと、前記記憶手段の特定領域に複数の
波形データのループ部をまとめて記憶するループ部記憶
ステップとを有することを特徴とする請求項２の波形記
憶方法、及びキャッシングの対象となる複数の波形デー
タのループ部をまとめて記憶する第１の記憶領域と、キ
ャッシングの対象とならない前記複数の波形データのア
タック部をまとめて記憶する第２の記憶領域とを有する
ことを特徴とする請求項４の波形記憶装置を提供する。

【０００８】ここで、上記請求項１又は３の第１の記憶
手段及び請求項２の記憶手段は例えばＤＲＡＭで構成さ
れ、請求項１又は３の第２の記憶手段は例えばＣＰＵに
内蔵されたキャッシュメモリで構成される。

【０００９】請求項１の楽音発生方法又は請求項３の楽
音発生装置によれば、アタック部とループ部を有する波
形データが第１の記憶手段に記憶され、発音指示に応じ
て、前記第１の記憶手段よりアタック部及びループ部が
続けて読み出され、アタック部及び最初のループ部の楽
音が生成されるとともに、読み出されたループ部が、前
記第１の記憶手段より高速動作可能な第２の記憶手段に
記憶され、以後第２の記憶手段に記憶されたループ部波
形を繰り返し読み出すことにより、ループ部の楽音生成
が行われる。ループ部波形データは、データ量が比較的
少ないので第２の記憶手段は、小容量のもので足り、ア
クセス速度を向上させることができる。

【００１０】請求項２の波形記憶方法によれば、記憶手
段の一部がキャッシングの対象となるデータを記憶する
特定領域として指定され、この特定領域には複数の波形
データのループ部がまとめて記憶される一方、特定領域
以外の領域には複数の波形データのアタック部がまとめ
て記憶される。また請求項４の波形記憶装置によれば、
キャッシングの対象となる複数の波形データのループ部
が第１の記憶領域にまとめて記憶される一方、キャッシ
ングの対象とならない前記複数の波形データのアタック
部は第２の記憶領域にまとめて記憶される。このよう
に、キャッシングの対象となるデータ記憶領域と、対象
とならないデータ記憶領域を分けて記憶することによ
り、読み出すべきデータのアドレスから、キャッシュメ
モリを見に行く必要があるか否かを判断できるので、ア
クセス速度をさらに向上させることができる。

【００１１】

【発明の実施の形態】以下本発明の実施の形態を図面を
参照して説明する。

【００１２】図１は、本発明の実施の一形態にかかるデ
ータ処理装置の構成を示すブロック図である。本装置
は、キャッシュメモリ１０１を有し、種々のデータ処理
を行うＣＰＵ１と、使用者がプログラムの実行指示やデ
ータの入力を行うためのキーボード２と、種々の画像情
報及び文字情報を表示するディスプレイ３と、ＣＰＵ１
で実行されるプログラムやデータを記憶するハードディ
スク装置４と、キーボード２、ディスプレイ３、ハード
ディスク４等とのデータの入出力制御プログラム等を格
納したＲＯＭ５と、実行中のプログラムや波形データ及
び演算中のデータを格納するＲＡＭ６と、時間計測用の
タイマ７と、例えばキーボード等の演奏装置と接続さ
れ、演奏データが入力されるＭＩＤＩインターフェース
８と、ＣＰＵ１の指示に応じてＲＡＭ６に直接アクセス
し、波形データを読み出して１サンプルずつＤＡコンバ
ータ１０に入力するＤＭＡ（Direct Memory Access）制
御部９と、ＤＭＡ制御部９から供給されるディジタル信
号の波形データをアナログの楽音信号に変換するＤＡコ
ンバータ１０と、楽音信号を増幅してスピーカから出力
するサウンドシステム１１と、上記構成要素１〜９を相
互に接続するバス１２とを備えている。

【００１３】次に図２を参照して本装置による楽音生成
処理の概要について説明する。

【００１４】本装置においてはＣＰＵ１は、クロックＢ
Ｃに同期して１２８サンプル分の波形データをまとめて
読み出し、補間演算等の生成演算を実行し、演算したデ
ータをＲＡＭ６に記憶するとともに演算終了をＤＭＡ制
御部９に通知する（同図（ｂ））。ＤＭＡ制御部９は、
そのデータを読み出して再生処理を行う（同図
（ｃ））。したがって、ＭＩＤＩインターフェース８を
介して入力される演奏データのうち、前回のクロックＢ
Ｃの発生時刻ｔＢＣから今回の発生時刻ｔＢＣまでの間
に発生した演奏入力イベント（同図（ａ））に対応する
演奏データが今回の生成演算の対象となる。そして、時
刻ｔＣＥに演算が終了した生成データに基づいた波形デ
ータの読出再生処理が、時刻ｔＢＣから一定時間経過後
の時刻ｔＲＳからＤＭＡ制御部９で実行され、楽音が出
力される。なお、同図中に示した矢印Ｐは、単に生成演
算されたデータと読出再生処理との対応関係を示すもの
であり、時刻ｔＣＥに終了した演算結果が時刻ｔＲＳに
転送されることを示すものではない。

【００１５】この実施の形態では、サンプリング周波数
を例えば４４ＫＨｚとすると、クロックＢＣの発生周期
は２．９ｍｓｅｃ（１２８／４４Ｋ）となり、演奏入力
から実際の楽音発生までの遅れ時間は４ｍｓｅｃ程度で
あって、人間の聴感上は問題とならない。もちろん自動
演奏の場合にはこの遅れ時間はもっと長くても問題はな
い。

【００１６】図３はＲＡＭ６のアドレスマップを示す図
であり、本実施の形態ではＲＡＭ６の記憶領域をプログ
ラムを記憶するプログラム領域と、一度読み出されると
キャッシュメモリ１０１に格納され、当該データがキャ
ッシュメモリ１０１に格納されている間はＲＡＭ６にア
クセスすることなくキャッシュメモリ１０１から読み出
す処理（以下「キャッシング」という）の対象となるデ
ータを記憶するキャッシュオンデータ領域と、キャッシ
ングの対象としないデータを記憶するキャッシュオフデ
ータ領域とに分けている。そして、図４に示すようにア
タック波形に対応するアタック部波形データをキャッシ
ュオフデータ領域に記憶し、繰り返し再生されるループ
波形に対応するループ部波形データをキャッシュオンデ
ータ領域に記憶する。アタック部波形データ及びループ
部波形データは、それぞれ複数のデータをまとめてキャ
ッシュオフデータ領域及びキャッシュオンデータ領域に
記憶している。図４のＡＳ及びＡＥは、それぞれ当該ア
タック部波形データが記憶されている領域の開始アドレ
ス及び終了アドレスであり、ＬＳ及びＬＥは当該ループ
部波形データが記憶されている領域の開始アドレス及び
終了アドレスである。

【００１７】本実施の形態では、音色データもキャッシ
ュオンデータ領域に記憶し、また後述する音源レジス
タ、Ｘバッファ、出力バッファ及びその他のワークエリ
アをキャッシュオンデータ領域に設けているが、Ｘバッ
ファはキャッシュオフデータ領域に設けてもよい。

【００１８】なお、プログラム領域に記憶されたプログ
ラムは、キャッシュメモリ１０１のデータキャッシュ領
域とは別の命令キャッシュ領域を用いてキャッシングさ
れる。また、本装置はマルチタスク機能を有しており、
音源処理のプログラム以外のプログラムも並列して実行
可能である。したがって、ＲＡＭ６の各領域には、他の
ソフトウエアのプログラムやデータも記憶されている。

【００１９】図５はキャッシュメモリ１０１のデータキ
ャッシュ領域の構成を示す図である。キャッシュメモリ
１０１は、ウエイ０から７の８個のウエイ（データ格納
領域）を有し、１つのウエイは１２８エントリを有し、
１エントリが１６個の１バイトデータ（１６バイトのデ
ータ）及びこれらのデータのＲＡＭ６内の格納位置を示
すタグアドレスで構成されている。このように、１エン
トリあたり１６バイトとするのは、ＣＰＵ１がＲＡＭ６
からデータを読み出すときは、１６バイト単位で読み出
すからである。

【００２０】また、ＲＡＭ６のアドレスを示すデータ
（ＲＡＭアドレス）は、図６に示すように、１９ビット
のタグアドレス、７ビットのエントリ（Ｅ）アドレス及
び４ビットのライン（Ｌ）アドレスから構成される。エ
ントリアドレスは、図５の１２８エントリのうちの１つ
を示すアドレスであり、ラインアドレスは、１エントリ
中の１６個のデータの１つを示すアドレスである。ＣＰ
Ｕ１がデータを読み出すときは、先ずキャッシュメモリ
１０１のウエイ０から順にエントリアドレスが示すエン
トリのタグアドレスと、ＲＡＭアドレス中のタグアドレ
スとが一致するデータを探し、一致するデータがあれば
それを読み出し、なければＲＡＭ６の該当アドレスから
読み出す。ただし、キャッシュオフデータ領域に記憶さ
れているデータの場合は、キャッシュメモリ１０１を見
ずに直接ＲＡＭ６に読み出しにいく。このように、ＲＡ
Ｍ６のデータ記憶領域をキャッシュオフデータ領域とキ
ャッシュオンデータ領域とに分けておくことにより、キ
ャッシュオフデータ領域のデータのときには、キャッシ
ュメモリ１０１を見に行く時間を節約することができ、
アクセス速度の向上に寄与する。

【００２１】この実施の形態では、キャッシュメモリ１
０１のデータキャッシュ領域の容量は１６Ｋバイト（１
６バイト×１２８エントリ×８ウエイ）であり、この程
度の容量があれば音源チャンネルを３２チャンネル分確
保することができる。

【００２２】図７は、ＲＡＭ６に記憶される音色データ
の構成及びＲＡＭ６上に設定される入力バッファ、Ｘバ
ッファ、出力バッファ及び音源レジスタの構成を示す図
である。

【００２３】先ず同図（ａ）の音色データＰＤ１，ＰＤ
２，…は、それぞれ各音域の波形を指定するデータと、
エンベロープ制御データと、タッチ制御データと、その
他のデータから構成されている。同図（ｂ）の入力バッ
ファは、ＭＩＤＩインターフェース８を介して入力され
る演奏データが格納されるバッファであり、イベント数
を示すデータが格納される領域と、各イベントに対応し
たイベントデータＩＤ１，ＩＤ２，ＩＤ３，…が格納さ
れる領域とからなる。各イベントデータは、イベントの
内容を示すデータとイベント発生時刻を示すデータとか
らなる。発生時刻を示すデータは、ＣＰＵ１が複数のイ
ベントをまとめて処理するために必要となるものであ
る。

【００２４】同図（ｃ）のＸバッファ及び出力バッファ
は同一の構成を有する。すなわちＣＰＵ１における処理
単位となる１２８サンプル分の波形データを、ＳＤ１，
ＳＤ２，…，ＳＤ１２８として記憶する。ＣＰＵ１は、
Ｘバッファを用いて音色フィルタ処理、音量エンベロー
プ処理等を行い、該処理後のデータを出力バッファ上で
累算する。そして、出力バッファ内の１２８サンプル分
の波形データをまとめてＤＭＡ制御部９に渡し、ＤＭＡ
制御部９は１サンプルずつＤＡＣ１０に渡すことによ
り、再生処理が行われる。

【００２５】同図（ｄ）の音源レジスタは、各発音チャ
ンネル毎の制御データを記憶するものであり、本実施の
形態では３２チャンネル分のレジスタが設けられてい
る。この制御データは、音色データをタッチ等の演奏デ
ータに応じて加工して生成されたものであり、ノートナ
ンバと、波形指定データ（具体的には、波形データのＲ
ＡＭアドレスＡＳ，ＡＥ，ＬＳ，ＬＥ（図４参照））
と、アタックレート、アタックレベル等のエンベロープ
制御データと、発音中か否かを示すノートオンデータ
と、発音開始タイミングデータＴＭと、その他のデータ
とからなる。音源レジスタにはさらに発音処理用のワー
クエリアが確保されており、このワークエリアには例え
ばアドレスやエンベロープの現在値、フィルタ演算用の
過去のデータ等が格納される。

【００２６】次に図８から図１３を参照して、ＣＰＵ１
における演算処理の内容を詳細に説明する。

【００２７】図８は、メインルーチンのフローチャート
であり、当該音源処理プログラムが起動されると、処理
が開始される。また、図９は、ＭＩＤＩ受信割り込み処
理のフローチャートであり、この割り込み処理は、ＭＩ
ＤＩインターフェース８を介して演奏データが入力され
ると最優先で実行される。

【００２８】先ず図９の処理について説明すると、ステ
ップＳ１１では受信データを取り込み、ステップＳ１２
ではその受信データを受信時刻を示す時刻データととも
にＲＡＭ６の入力バッファに書き込む。

【００２９】図８のメインルーチンでは、先ずすべての
発音チャンネルをオフし、レジスタをクリアする等の初
期設定処理を行い（ステップＳ１）、次いで入力バッフ
ァに受信データがあるか否かを判別する（ステップＳ
２）。その結果受信データがなければ直ちにステップＳ
４に進み、受信データがあれば受信データに応じた処
理、例えばノートオンイベント処理、ノートオフイベン
ト処理、ペダル処理等を行い、ステップＳ４に進む。

【００３０】ステップＳ４では、音色の選択などのスイ
ッチイベントが発生したか否かを判別し、発生していな
ければ直ちに、また発生していれば音色選択スイッチの
設定に応じて、各ＭＩＤＩチャンネル毎に音色を選択す
る等のパネルスイッチイベント処理を行ってステップＳ
６に進む。

【００３１】ステップＳ６では、図１１に示す音源処理
を行い、さらにその他の処理を行ってステップＳ２に戻
る。以後、ステップＳ２〜Ｓ７を繰り返し実行する。

【００３２】図１０は、図８のステップＳ３で実行され
る受信データ処理の１つであるノートオンイベント処理
のフローチャートである。

【００３３】先ずステップＳ２１では、受信データ中の
ノートナンバ、ベロシティ及びパート別音色番号を、そ
れぞれパラメータＮＮ，ＶＥＬ及びｔとするとともに、
発生時刻（受信時刻）をパラメータＴＭとする。次い
で、音源レジスタ（図７（ｄ））のどのチャンネルに書
き込むかを決める発音割当処理を行い、割り当てたチャ
ンネル番号をパラメータｉとする（ステップＳ２２）。
続くステップＳ２３では、パート別音色番号ｔに応じて
ＲＡＭ６から読み出した音色データＴＰ（ｔ）を、ノー
トナンバＮＮ及びベロシティＶＥＬに応じて加工し、さ
らに加工された音色データ（発音ピッチＳＰを含む）を
イベント発生時刻ＴＭとともに、ｉチャンネルの音源レ
ジスタに書き込む（ステップＳ２４）。次いで、ｉチャ
ンネルの音源レジスタにノートオンを書き込み（ステッ
プＳ２５）、本処理を終了する。

【００３４】ここで、ＣＰＵ１が音源レジスタからデー
タを読み出すときは、キャッシングを行う。その際、１
チャンネル分のデータを、キャッシュメモリ１０１の１
ライン分のデータ量の整数倍の大きさとし、キャッシン
グをチャンネル単位で行うようにしている。これによ
り、書込のあった、すなわち楽音生成中のチャンネルが
選択的にキャッシングされるので、キャッシュメモリ１
０１の利用効率を向上させることができる。

【００３５】図１１は、図８のステップＳ６における音
源処理の内容を詳細に示すフローチャートである。

【００３６】先ずステップＳ３１では、音源レジスタ
（図７（ｄ））をチェックし、続くステップＳ３２で新
規書込が有ったか否かを判別する。新規書込がなければ
直ちにステップＳ３６に進む一方、新規書込があったと
きは該書込が有った発音チャンネルの番号をパラメータ
ｉとし（ステップＳ３３）、該書き込まれたデータを波
形演算を制御するための制御データに変換する（ステッ
プＳ３４）。続くステップＳ３５では、変換後のデータ
に基づいて音源制御の準備を行う。具体的には、ノート
オン時におけるｉチャンネルのアドレス現在値ＡＤ
（ｉ）を、アタック部波形データ開始アドレスＡＳに設
定し、アタック波形データの再生中であることを「１」
で示すアタックフラグＡＦを「１」に設定する等の準備
を行い、制御時刻及びこれに対応する制御データのセッ
トを作成する。ステップＳ３５の実行後はステップＳ３
６に進む。

【００３７】ステップＳ３６では、演算時刻の管理を行
う。すなわち、再生部（ＤＭＡ制御部９）における再生
波形データの読み出しが途切れないように、現在再生中
の波形データの読み出しが終了する時刻より所定時間だ
け早いタイミングを演算開始時刻ｔＢＣ（図２参照）と
して指定する。続くステップＳ３７で、演算開始時刻ｔ
ＢＣとなったか否かを判別し、なっていなければ直ちに
本処理を終了する。

【００３８】演算開始時刻となったときは、先ず各発音
チャンネルが生成すべき楽音に応じて演算順序及び消音
するチャンネルを決定するチャンネル制御を行う（ステ
ップＳ３８）。演算順序を決定するのは、演算を終了す
べき時刻までに演算が終了しない（演算が打ち切りとな
る）場合を考慮して、重要度の高い演算から先に処理す
るためである。次いでステップＳ３５で準備したデータ
を時間軸上で展開することにより、波形演算の準備を行
う（ステップＳ３９）。続くステップＳ４０では、ステ
ップＳ３９で展開したデータに基づいてＲＡＭ６から波
形データを読み出して１単位区間分（１２８サンプル
分）の再生波形データを算出する波形演算を行う。そし
て、ステップＳ４１では、作成した再生波形データ（Ｒ
ＡＭ６の出力バッファ内に作成される）の再生予約を再
生部（ＤＭＡ制御部９）に対して行い、本処理を終了す
る（図２、時刻ｔＣＥ）。

【００３９】図１２は、図１１のステップＳ４０におけ
る波形演算処理のフローチャートであり、先ずステップ
Ｓ５１では、演算順序１番の発音チャンネルの演算準備
を行い、次いでＦナンバＦＮを発音ピッチ、時間変動等
に応じて発生させる（ステップＳ５２）。ＦナンバＦＮ
は、１サンプルあたりのアドレスの進み量を表すパラメ
ータであり、続くステップＳ５３における処理（後述す
る図１３の処理）で波形データの補間サンプルの生成に
用いる。

【００４０】ステップＳ５３では、ＲＡＭ６から波形デ
ータを読み出し、サンプル毎に設けられた演算用のＸバ
ッファに一杯の（すなわち１２８サンプル分の）補間サ
ンプルデータを生成する波形読出・補間処理を行い、次
いでＸバッファ上で、生成した補間サンプルデータに音
色フィルタ処理、音量エンベロープ処理等を施し、該処
理後のデータを出力バッファに足し込む（ステップＳ５
４）。そして、演算すべき全チャンネルについて演算が
終了したか否かを判別し（ステップＳ５５）、終了して
いなければ、次の発音チャンネルの演算準備を行い（ス
テップＳ５６）、前記ステップＳ５２に戻る。このよう
にして、演算すべきすべてのチャンネルについて演算が
終了すると、本処理を終了する。ただし、演算時間が無
くなったときは、演算打ち切りとなって強制的に本処理
を終了する。

【００４１】図１２の処理により、発音すべきチャンネ
ルの波形データが出力バッファで累算されて、１２８サ
ンプル分の波形データが出力バッファ内に準備される。

【００４２】図１３は、図１２のステップＳ５３におけ
る波形読出・補間処理、すなわちＸバッファに一杯の補
間サンプルデータを生成する処理のフローチャートであ
る。

【００４３】先ずステップＳ６１では、何番目のサンプ
ルかを表すパラメータｓを「１」に設定し、次いでｉチ
ャンネルのアドレスの現在値ＡＤ（ｉ）にＦナンバＦＮ
を加算して、アドレス値の更新を行う（ステップＳ６
２）。続くステップＳ６３では、アタックフラグＡＦが
「１」か否かを判別する。最初はＡＦ＝１であるので、
ステップＳ６４に進み、アドレス値ＡＤ（ｉ）が、アタ
ック部波形データ終了アドレスＡＥ（ｉ）を越えたか否
かを判別する。

【００４４】最初はＡＤ（ｉ）＜ＡＥ（ｉ）であるの
で、直ちにステップＳ６９に進み、アドレス値ＡＤ
（ｉ）の整数部に応じてＣＰＵ１内部の４つのレジスタ
Ａ，Ｂ，Ｃ，Ｄに必要な数だけ波形サンプルデータを読
み出す。ここで、アドレス値ＡＤ（ｉ）の整数部がアタ
ック部波形データ開始アドレスＡＳ（ｉ）であるとき
は、例えば４点補間を行うために４つの波形サンプルデ
ータを読み出す必要があり、またループ部波形データ開
始アドレスＬＳ（ｉ）であるときも同様であるが、それ
以外のアドレスでは、先述したアドレス更新によるアド
レス整数部の進行量に応じた数、例えば、該整数部が１
だけ進んだ場合、サンプルを１つだけ読み出して、レジ
スタＡ〜Ｄの中で１番古いデータを、その読み出したデ
ータで更新すればよい。 続くステップＳ７０では、レ
ジスタＡ〜Ｄのサンプル波形データと、アドレス値ＡＤ
（ｉ）の小数部に基づいて補間サンプルデータを算出
し、次いで算出した補間サンプルデータを演算用のＸバ
ッファの第ｓ番目のサンプルに対応する領域（ＸＢＵＦ
（ｓ））に格納する（ステップＳ７１）。そして、パラ
メータｓが１２８に達したか否かを判別し（ステップＳ
７２）、最初はｓ＝１なので、ｓ値を「１」だけインク
リメントして（ステップＳ７３）、ステップＳ６２に戻
る。

【００４５】前記ステップＳ６４で、ＡＤ（ｉ）＞ＡＥ
（ｉ）となり、アタック部波形データの読出が終了する
と、ステップＳ６５に進み、下記式によりアドレス値Ａ
Ｄ（ｉ）の更新を行う。これにより、アタック部からル
ープ部へ滑らかにアドレスをつなげることができる。

【００４６】 ＡＤ（ｉ）＝ＬＳ（ｉ）＋ＡＤ（ｉ）−ＡＥ（ｉ） 次いでアタックフラグＡＦを「０」にリセットして（ス
テップＳ６６）、ステップＳ６９に進む。

【００４７】ＡＦ＝０となると、ステップＳ６３からス
テップＳ６７に進み、アドレス値ＡＤ（ｉ）がループ部
波形データ終了アドレスＬＥ（ｉ）を越えたか否かを判
別する。最初は、ＡＤ（ｉ）＜ＬＥ（ｉ）であるので、
直ちに前記ステップＳ６９に進む。このとき、前述した
ように４つのサンプルデータを読み込んでレジスタＡ〜
Ｄに格納するが、ループ部波形データの場合には先ずキ
ャッシュメモリ１０１内で該当データを探し、無い場合
にＲＡＭ６から読み出す。そしてＲＡＭ６から読み出し
たときは、その読み出したデータをキャッシュメモリ１
０１に格納する。以後、１サンプルづつレジスタＡ〜Ｄ
の最も古いデータを更新し、ＡＤ（ｉ）＞ＬＥ（ｉ）と
なると、下記式によりアドレス値ＡＤ（ｉ）の更新を行
って（ステップＳ６８）、前記ステップＳ６９に進む。

【００４８】 ＡＤ（ｉ）＝ＬＳ（ｉ）＋ＡＤ（ｉ）−ＬＥ（ｉ） これにより、ループ部の終端からループ部の先頭へ滑ら
かにアドレスをつなげることができる。

【００４９】以上のように、ループ部波形データの読出
については、キャッシングを行い、１度ＲＡＭ６から読
み出した後は、キャッシュメモリ１０１から繰り返し読
み出すので、アクセス速度を向上させることができる。

【００５０】また、ＣＰＵ１内のレジスタＡ〜Ｄに、各
時点の補間演算に必要な過去の読出サンプルデータを保
持するようにしたので、各サンプルデータは１回ずつ読
み出せばよく、２回以上読み出す必要がない。したがっ
て、処理の高速化を図ることができる。

【００５１】なお、上述した実施の形態ではキャッシュ
メモリとしてＣＰＵに内蔵されているものを用いたが、
これに限るものではなく、ＣＰＵの外部に設けたキャッ
シュメモリ（２次キャッシュ）等を用いてもよい。

【００５２】なお、本実施の形態では、波形データの補
間のために、補間に必要なサンプルと同数（４つ）のＣ
ＰＵレジスタが用意され、（キャッシュを含め）メモリ
のアクセス回数を最小限に抑えるようになっていた。こ
の方法は、特にキャッシュの使えないアタック部波形の
読出しには有効である。キャッシュが使用可能なループ
部の読出しでは、必ずしもこのようにしなくても良い
が、ループ部といえども、何らかの要因でキャッシュメ
モリの取り合いが起こり、キャッシュのヒット率が落ち
る場合もあるので、このような方式をとることには意味
がある。

【００５３】また、波形のスタート時、あるいは、ルー
プスタート時の効率を考えると、前記アドレスＡＳおよ
びＬＳで補間のために読み出される複数サンプルが、そ
れぞれ、１つのエントリの１６バイトデータの中に含ま
れるように、前記アドレスＡＳおよびＬＳを設定した方
がよい。

【００５４】また本発明では、特にループ部をキャッシ
ングするようにしたが、キャッシュの使い方としては、
例えば、自動演奏等で曲の途中で複数の波形を一度に読
出す必要があることが予め判っている場合に、その時に
読み出される波形を空読みして予めキャッシュ・メモリ
に入れておくことも考えられる。

【００５５】また本実施の形態で説明した音源処理のプ
ログラムで、ステップＳ６の音源処理は、繰り返し実行
する確度の極めて高いプログラムであるので、命令キャ
ッシュ領域の使用にあたっては、該処理のキャッシング
の優先順位を、本実施の形態のその他のプログラムより
高く設定することが望まれる。また、コンピュータで実
行される一般的なアプリケーション・プログラムと比べ
ても、該ステップＳ６の繰り返し確度は高い。

【００５６】また、発音チャンネルの音源レジスタ領
域、ワーク領域をキャッシングする場合、各チャンネル
の該領域の境界を各エントリの１６バイトの境界と一致
させておくと効率良くキャッシングされる。

【００５７】さらに、本実施の形態では、複数波形のル
ープ部波形データをキャッシュオンデータ領域にまとめ
て記憶しているのであるが、その際、使用頻度の高い波
形のループ部波形データが記憶される領域のエントリア
ドレスがなるべく重ならないように配置して記憶させ
る。使用頻度の高い波形とは、複数音色パート同時演奏
の場合の、音数の多いパートで使用される波形である。
また、各音色の波形の中で言えば、その音色が最もよく
使われる音域がそれぞれあるので、その音域を担当する
波形である。

【００５８】さらに本実施の形態では、所定周期の演算
時刻毎に楽音波形を所定サンプル数ずつ生成する方式を
とっていたが、楽音生成の方式はこのやり方に限らな
い。ＤＡコンバータ１０のサンプリング周期毎に１サン
プルの波形データを生成するようにしても良いし、非定
期的なトリガにより、その時点で必要な数の波形サンプ
ルを生成するような方式でも良い。

【００５９】さらに、本実施の形態では、ＣＰＵの実行
するソフトウェアとして発明を実現していたが、これに
限らず例えばＤＳＰ（ディジタル・シグナル・プロセッ
サ）等のプログラムで動作する演算装置一般で実現する
ことが可能である。

【００６０】

【発明の効果】以上詳述したように請求項１の楽音発生
方法又は請求項３の楽音発生装置によれば、アタック部
とループ部を有する波形データが第１の記憶手段に記憶
され、発音指示に応じて、前記第１の記憶手段よりアタ
ック部及びループ部が続けて読み出され、アタック部及
び最初のループ部の楽音が生成されるとともに、読み出
されたループ部が、前記第１の記憶手段より高速動作可
能な第２の記憶手段に記憶され、以後第２の記憶手段に
記憶されたループ部波形を繰り返し読み出すことによ
り、ループ部の楽音生成が行われる。ここでループ部波
形データは、データ量が比較的少ないので第２の記憶手
段は、小容量のもので足り、アクセス速度を向上させる
ことができる。

【００６１】また、請求項２の波形記憶方法によれば、
記憶手段の一部がキャッシングの対象となるデータを記
憶する特定領域として指定され、この特定領域には複数
の波形データのループ部がまとめて記憶される一方、特
定領域以外の領域には複数の波形データのアタック部が
まとめて記憶される。また請求項４の波形記憶装置によ
れば、キャッシングの対象となる複数の波形データのル
ープ部が第１の記憶領域にまとめて記憶される一方、キ
ャッシングの対象とならない前記複数の波形データのア
タック部は第２の記憶領域にまとめて記憶される。この
ように、キャッシングの対象となるデータ記憶領域と、
対象とならないデータ記憶領域を分けて記憶することに
より、読み出すべきデータのアドレスから、キャッシュ
メモリを見に行く必要があるか否かを判断できるので、
アクセス速度をさらに向上させることができる。

【図面の簡単な説明】

【図１】本発明の実施の一形態にかかるデータ処理装置
の構成を示すブロック図である。

【図２】図１の装置による楽音生成処理の概要を説明す
るための図である。

【図３】図１のＲＡＭのアドレスマップを示す図であ
る。

【図４】楽音のアタック部波形データとループ部波形デ
ータの記憶領域を説明するための図である。

【図５】キャッシュメモリの構成を示す図である。

【図６】ＲＡＭアドレスデータの構成を示す図である。

【図７】ＲＡＭに記憶されるデータの構成を示す図であ
る。

【図８】図１のＣＰＵで実行されるメインルーチンのフ
ローチャートである。

【図９】ＭＩＤＩ受信割り込み処理のフローチャートで
ある。

【図１０】ＭＩＤＩインターフェースを介してデータを
受信したときのノートオンイベント処理のフローチャー
トである。

【図１１】図８の音源処理の内容を詳細に示すフローチ
ャートである。

【図１２】図１１の波形演算処理の内容を詳細に示すフ
ローチャートである。

【図１３】図１２の波形読出・補間演算処理の内容を詳
細に示すフローチャートである。

【符号の説明】

１ ＣＰＵ ５ ＲＯＭ ６ ＲＡＭ ８ ＭＩＤＩインターフェース ９ ダイレクトメモリアクセス制御部 １０ ＤＡコンバータ

Claims (4)

【特許請求の範囲】
1. 【請求項１】 アタック部とループ部を有する波形デー
   タを第１の記憶手段に記憶する第１記憶ステップと、 発音指示に応じて、前記第１の記憶手段よりアタック部
   及びループ部を続けて読み出す第１読出ステップと、 読み出されたループ部を、前記第１の記憶手段より高速
   動作可能な第２の記憶手段に記憶する第２記憶ステップ
   と、 前記第１読出ステップによるループ部の読み出しに続い
   て、前記第２の記憶手段に記憶されたループ部波形を繰
   り返し読み出す第２読出ステップと、 前記第１及び第２読出ステップにより読み出された波形
   データに基づき楽音を生成する生成ステップとを有する
   ことを特徴とする楽音発生方法。
2. 【請求項２】 記憶手段上にキャッシングの対象となる
   データを記憶する特定領域を指定する指定ステップと、 前記記憶手段の特定領域以外の領域に複数の波形データ
   のアタック部をまとめて記憶するアタック部記憶ステッ
   プと、 前記記憶手段の特定領域に複数の波形データのループ部
   をまとめて記憶するループ部記憶ステップとを有するこ
   とを特徴とする波形記憶方法。
3. 【請求項３】 アタック部とループ部を有する波形デー
   タを記憶する第１の記憶手段と、 発音指示に応じて、前記第１の記憶手段よりアタック部
   及びループ部を続けて読み出す第１読出手段と、 読み出されたループ部を記憶する、前記第１の記憶手段
   より高速動作可能な第２の記憶手段と、 前記第１読出手段によるループ部の読み出しに続いて、
   前記第２の記憶手段に記憶されたループ部波形を繰り返
   し読み出す第２読出手段と、 前記第１及び第２読出手段により読み出された波形デー
   タに基づき楽音を生成する生成手段とを有することを特
   徴とする楽音発生装置。
4. 【請求項４】 キャッシングの対象となる複数の波形デ
   ータのループ部をまとめて記憶する第１の記憶領域と、 キャッシングの対象とならない前記複数の波形データの
   アタック部をまとめて記憶する第２の記憶領域とを有す
   ることを特徴とする波形記憶装置。