JPH0926758A - 蛍光表示管駆動回路 - Google Patents
蛍光表示管駆動回路Info
- Publication number
- JPH0926758A JPH0926758A JP17519295A JP17519295A JPH0926758A JP H0926758 A JPH0926758 A JP H0926758A JP 17519295 A JP17519295 A JP 17519295A JP 17519295 A JP17519295 A JP 17519295A JP H0926758 A JPH0926758 A JP H0926758A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- anode
- resistor
- output terminal
- grid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】
【目的】 ＬＳＩ化した際に消費電力を許容範囲内にお
さめながら、希望しないアノード（セグメント）が淡く
点灯することを確実に防止する。 【構成】 アノード信号もしくはグリッド信号の信号出
力端子１１と＋５Ｖの電源電圧ＶDDとの間に、Ｐチャン
ネルＭＯＳトランジスタ１２のソースドレイン路を接続
し、そのゲート電極にドライブ信号ＤＲＶを入力する。
また、−３０〜−４０Ｖ等の負電圧を供給する電源電圧
端子１３と信号出力端子１１との間に、プルダウン抵抗
１４を接続する。更に、電源電圧端子１３と信号出力端
子１１との間に、トランスミッションゲート１５と抵抗
１６との直列回路を、プルダウン抵抗１４に並列に接続
し、ブランキング期間のみ、トランスミッションゲート
１５がオンする構成する。
さめながら、希望しないアノード（セグメント）が淡く
点灯することを確実に防止する。 【構成】 アノード信号もしくはグリッド信号の信号出
力端子１１と＋５Ｖの電源電圧ＶDDとの間に、Ｐチャン
ネルＭＯＳトランジスタ１２のソースドレイン路を接続
し、そのゲート電極にドライブ信号ＤＲＶを入力する。
また、−３０〜−４０Ｖ等の負電圧を供給する電源電圧
端子１３と信号出力端子１１との間に、プルダウン抵抗
１４を接続する。更に、電源電圧端子１３と信号出力端
子１１との間に、トランスミッションゲート１５と抵抗
１６との直列回路を、プルダウン抵抗１４に並列に接続
し、ブランキング期間のみ、トランスミッションゲート
１５がオンする構成する。
Description
【０００１】
【産業上の利用分野】本発明は、複数桁の蛍光表示管を
ダイナミック方式で発光駆動する蛍光表示管駆動回路に
関する。
ダイナミック方式で発光駆動する蛍光表示管駆動回路に
関する。
【０００２】
【従来の技術】一般に、蛍光表示管の駆動回路において
は、図４に示すように、基準クロックＣＫに基づいてタ
イミング制御回路１によってアノードタイミング信号Ａ
Ｄ及びグリッドタイミング信号ＧＤを発生させ、アノー
ドタイミング信号ＡＤに応じてアノードドライバ２が図
５のク〜サに示す各セグメント毎のアノード信号ａ１〜
ａｎを出力し、これらアノード信号が蛍光表示管３のア
ノード電極４に印加される。
は、図４に示すように、基準クロックＣＫに基づいてタ
イミング制御回路１によってアノードタイミング信号Ａ
Ｄ及びグリッドタイミング信号ＧＤを発生させ、アノー
ドタイミング信号ＡＤに応じてアノードドライバ２が図
５のク〜サに示す各セグメント毎のアノード信号ａ１〜
ａｎを出力し、これらアノード信号が蛍光表示管３のア
ノード電極４に印加される。
【０００３】一方、グリッドタイミング信号ＧＤは、デ
コーダ５によりデコードされてスキャン信号に変換さ
れ、このスキャン信号に応じてグリッドドライバ６が図
５のア〜キに示す各桁毎のグリッド信号ｇ１〜ｇｎを出
力し、これらグリッド信号が蛍光表示管３のグリッド電
極７に印加される。タイミング制御回路１は、非発光期
間であるブランキング期間を示すブランキング信号ＢＬ
Ｋの発生回路１０１を有しており、アノードドライバ２
と、デコーダ５もしくはグリッドドライバ６は、このブ
ランキング信号ＢＬＫに応じてブランキング期間信号レ
ベルをＬレベルにするゲート回路を含んでいる。
コーダ５によりデコードされてスキャン信号に変換さ
れ、このスキャン信号に応じてグリッドドライバ６が図
５のア〜キに示す各桁毎のグリッド信号ｇ１〜ｇｎを出
力し、これらグリッド信号が蛍光表示管３のグリッド電
極７に印加される。タイミング制御回路１は、非発光期
間であるブランキング期間を示すブランキング信号ＢＬ
Ｋの発生回路１０１を有しており、アノードドライバ２
と、デコーダ５もしくはグリッドドライバ６は、このブ
ランキング信号ＢＬＫに応じてブランキング期間信号レ
ベルをＬレベルにするゲート回路を含んでいる。
【０００４】更に、蛍光表示管３のフィラメント８は、
トランス９を介してフィラメント回路１０からの交流電
源により駆動され、フィラメント回路１０では、トラン
ス９のセンタータップにカットオフバイアス電圧を加え
て漏れ発光を防いでいる。また、蛍光表示管において
は、グリッド電極は各桁毎に別々に引き出されている
が、アノード電極は各桁の対応するアノード同士（同一
セグメント）が共通に内部接続されて引き出されてお
り、これら共通接続されたアノード電極に上記アノード
信号が印加され、独立して別々に引き出されたグリッド
電極に上記グリッド信号が印加されている。
トランス９を介してフィラメント回路１０からの交流電
源により駆動され、フィラメント回路１０では、トラン
ス９のセンタータップにカットオフバイアス電圧を加え
て漏れ発光を防いでいる。また、蛍光表示管において
は、グリッド電極は各桁毎に別々に引き出されている
が、アノード電極は各桁の対応するアノード同士（同一
セグメント）が共通に内部接続されて引き出されてお
り、これら共通接続されたアノード電極に上記アノード
信号が印加され、独立して別々に引き出されたグリッド
電極に上記グリッド信号が印加されている。
【０００５】上記のタイミング制御回路１について、更
に詳しく説明すれば、図４に示すように、基準クロック
ＣＫを分周する分周回路１０２と、基準クロックＣＫを
カウントするアドレスカウンタ１０３と、表示データを
記憶しアドレスカウンタ１０３により読み出しアドレス
が指定される表示データメモリ１０４とを有しており、
分周回路１０２の出力をグリッドタイミング信号ＧＤと
して出力し、表示データメモリ１０４から読み出したデ
ータをアノードタイミング信号ＡＤとして出力してい
る。
に詳しく説明すれば、図４に示すように、基準クロック
ＣＫを分周する分周回路１０２と、基準クロックＣＫを
カウントするアドレスカウンタ１０３と、表示データを
記憶しアドレスカウンタ１０３により読み出しアドレス
が指定される表示データメモリ１０４とを有しており、
分周回路１０２の出力をグリッドタイミング信号ＧＤと
して出力し、表示データメモリ１０４から読み出したデ
ータをアノードタイミング信号ＡＤとして出力してい
る。
【０００６】ところで、複数桁の蛍光表示管を発光駆動
するためには、アノード電圧、グリッド電圧として数十
ボルトの電圧が必要となり、このため、従来は、アノー
ドドライバ２及びグリッドドライバ６の出力段は、図６
に示すように構成されていた。即ち、アノード信号もし
くはグリッド信号の信号出力端子１１と＋５Ｖの電源電
圧ＶDDとの間に、ＰチャンネルＭＯＳトランジスタ１２
のソースドレイン路を接続し、そのゲート電極にドライ
ブ信号ＤＲＶを入力するようにしている。更に、−３０
〜−４０Ｖ等の負電圧を供給する電源電圧端子１３と信
号出力端子１１との間に、プルダウン抵抗１４を接続し
ている。
するためには、アノード電圧、グリッド電圧として数十
ボルトの電圧が必要となり、このため、従来は、アノー
ドドライバ２及びグリッドドライバ６の出力段は、図６
に示すように構成されていた。即ち、アノード信号もし
くはグリッド信号の信号出力端子１１と＋５Ｖの電源電
圧ＶDDとの間に、ＰチャンネルＭＯＳトランジスタ１２
のソースドレイン路を接続し、そのゲート電極にドライ
ブ信号ＤＲＶを入力するようにしている。更に、−３０
〜−４０Ｖ等の負電圧を供給する電源電圧端子１３と信
号出力端子１１との間に、プルダウン抵抗１４を接続し
ている。
【０００７】
【発明が解決しようとする課題】蛍光表示管駆動回路を
ＬＳＩ化した場合、従来のドライバ出力段において、プ
ルダウン抵抗１４の抵抗値Ｒ１は、ＬＳＩの許容消費電
力（Ｐdmax)を超えない範囲で決定する必要があり、こ
のため、あまり小さくすることができない。また、アノ
ード及びグリッドの出力端子１１に接続される蛍光表示
管やプリント基板の配線容量が存在するため、これらの
容量と上述のプルダウン抵抗１４により、出力端子１１
から出力されるアノード信号及びグリッド信号は、図７
に示すようにその立ち下がりがなまってしまう。このよ
うに、アノード信号やグリッド信号の波形がなまると、
本来点灯していないはずのアノード（セグメント）が淡
く点灯してしまうことが起こる。
ＬＳＩ化した場合、従来のドライバ出力段において、プ
ルダウン抵抗１４の抵抗値Ｒ１は、ＬＳＩの許容消費電
力（Ｐdmax)を超えない範囲で決定する必要があり、こ
のため、あまり小さくすることができない。また、アノ
ード及びグリッドの出力端子１１に接続される蛍光表示
管やプリント基板の配線容量が存在するため、これらの
容量と上述のプルダウン抵抗１４により、出力端子１１
から出力されるアノード信号及びグリッド信号は、図７
に示すようにその立ち下がりがなまってしまう。このよ
うに、アノード信号やグリッド信号の波形がなまると、
本来点灯していないはずのアノード（セグメント）が淡
く点灯してしまうことが起こる。
【０００８】例えば、図７ケに示すようにセグメントｂ
に対応するアノード信号ａ２が、グリッド信号ｇ１（図
７ア）がＨレベルとなる１桁目においてＬレベルであ
り、グリッド信号ｇ２（図７イ）がＨレベルとなる２桁
目においてＨレベルになるとすると、この場合、グリッ
ド信号ｇ１が図７アの如くなまると、アノード信号ａ２
が立ち上がったときにもグリッド信号ｇ１はＬレベルに
なっていないので、２桁目のセグメントｂが点灯する際
に１桁目のセグメントｂも淡く点灯してしまう。
に対応するアノード信号ａ２が、グリッド信号ｇ１（図
７ア）がＨレベルとなる１桁目においてＬレベルであ
り、グリッド信号ｇ２（図７イ）がＨレベルとなる２桁
目においてＨレベルになるとすると、この場合、グリッ
ド信号ｇ１が図７アの如くなまると、アノード信号ａ２
が立ち上がったときにもグリッド信号ｇ１はＬレベルに
なっていないので、２桁目のセグメントｂが点灯する際
に１桁目のセグメントｂも淡く点灯してしまう。
【０００９】また、セグメントａに対応するアノード信
号ａ１が、１桁目でＨレベルとなり２桁目でＬレベルに
なるとき、図７クに示すようにアノード信号ａ１がなま
ると、グリッド信号ｇ２がＨレベルに立ち上がった際、
アノード信号ａ１はＬレベルになっていないので、２桁
目のセグメントｂが点灯する際に隣のセグメントａも淡
く点灯してしまうこととなる。
号ａ１が、１桁目でＨレベルとなり２桁目でＬレベルに
なるとき、図７クに示すようにアノード信号ａ１がなま
ると、グリッド信号ｇ２がＨレベルに立ち上がった際、
アノード信号ａ１はＬレベルになっていないので、２桁
目のセグメントｂが点灯する際に隣のセグメントａも淡
く点灯してしまうこととなる。
【００１０】
【課題を解決するための手段】本発明は、アノード信号
及びグリッド信号を各々出力するアノードドライバ及び
グリッドドライバと、ブランキング信号を発生するタイ
ミング制御回路とを備えた蛍光表示管駆動回路であっ
て、前記アノードドライバ及びグリッドドライバの出力
段において、第１の電源端子と信号出力端子との間にド
ライブ信号出力に応じてオンオフするＭＯＳトランジス
タを接続し、第２の電源端子と前記信号出力端子との間
に第１の抵抗を接続すると共に、前記ブランキング信号
に応じてブランキング期間のみ、前記第２の電源端子と
信号出力端子との間の抵抗値を前記第１の抵抗の抵抗値
より小さくするようにして、上記課題を解決するもので
ある。
及びグリッド信号を各々出力するアノードドライバ及び
グリッドドライバと、ブランキング信号を発生するタイ
ミング制御回路とを備えた蛍光表示管駆動回路であっ
て、前記アノードドライバ及びグリッドドライバの出力
段において、第１の電源端子と信号出力端子との間にド
ライブ信号出力に応じてオンオフするＭＯＳトランジス
タを接続し、第２の電源端子と前記信号出力端子との間
に第１の抵抗を接続すると共に、前記ブランキング信号
に応じてブランキング期間のみ、前記第２の電源端子と
信号出力端子との間の抵抗値を前記第１の抵抗の抵抗値
より小さくするようにして、上記課題を解決するもので
ある。
【００１１】また、本発明では、前記ブランキング信号
に応じてブランキング期間のみ、前記第１の抵抗に並列
に第２の抵抗を接続するようにしたことを特徴とする。
また、本発明は、前記ブランキング信号に応じてブラン
キング期間のみ、前記第２の電源端子と信号出力端子と
の間に、前記第１の抵抗に代えて第１の抵抗より抵抗値
が小さい第２の抵抗を挿入するようにしたことを特徴と
する。
に応じてブランキング期間のみ、前記第１の抵抗に並列
に第２の抵抗を接続するようにしたことを特徴とする。
また、本発明は、前記ブランキング信号に応じてブラン
キング期間のみ、前記第２の電源端子と信号出力端子と
の間に、前記第１の抵抗に代えて第１の抵抗より抵抗値
が小さい第２の抵抗を挿入するようにしたことを特徴と
する。
【００１２】
【作用】本発明では、ブランキング期間中は、第２の電
源端子と信号出力端子との間の抵抗値が通常接続されて
いる第１の抵抗の抵抗値より小さくなるので、蛍光表示
管やプリント基板の配線容量とにより決定される時定数
が小さくなり、アノード及びグリッド信号波形のなまり
が少なくなって、希望しないアノードが淡く点灯するこ
とがなくなる。また、ブランキング期間以外は、第２の
電源端子と信号出力端子との間の抵抗値が通常接続され
ている第１の抵抗の抵抗値に戻るので、消費電力を少な
くして、許容消費電力（Ｐdmax)の範囲内におさめるこ
とができる。
源端子と信号出力端子との間の抵抗値が通常接続されて
いる第１の抵抗の抵抗値より小さくなるので、蛍光表示
管やプリント基板の配線容量とにより決定される時定数
が小さくなり、アノード及びグリッド信号波形のなまり
が少なくなって、希望しないアノードが淡く点灯するこ
とがなくなる。また、ブランキング期間以外は、第２の
電源端子と信号出力端子との間の抵抗値が通常接続され
ている第１の抵抗の抵抗値に戻るので、消費電力を少な
くして、許容消費電力（Ｐdmax)の範囲内におさめるこ
とができる。
【００１３】
【実施例】本発明の実施例の全体構成は，図４に示すブ
ロック図と同一であるので、ここでは、アノードドライ
バ２及びグリッドドライバ６の出力段についてのみ、図
１に詳細に説明する。図１において、アノード信号もし
くはグリッド信号の信号出力端子１１と＋５Ｖの電源電
圧ＶDD端子との間には、従来と同様、ＰチャンネルＭＯ
Ｓトランジスタ１２のソースドレイン路が接続され、そ
のゲート電極にドライブ信号ＤＲＶが入力される。ま
た、−３０〜−４０Ｖ等の負電圧を供給する電源電圧端
子１３と信号出力端子１１との間にも、同様にプルダウ
ン抵抗１４が接続されている。
ロック図と同一であるので、ここでは、アノードドライ
バ２及びグリッドドライバ６の出力段についてのみ、図
１に詳細に説明する。図１において、アノード信号もし
くはグリッド信号の信号出力端子１１と＋５Ｖの電源電
圧ＶDD端子との間には、従来と同様、ＰチャンネルＭＯ
Ｓトランジスタ１２のソースドレイン路が接続され、そ
のゲート電極にドライブ信号ＤＲＶが入力される。ま
た、−３０〜−４０Ｖ等の負電圧を供給する電源電圧端
子１３と信号出力端子１１との間にも、同様にプルダウ
ン抵抗１４が接続されている。
【００１４】本実施例では、更に、電源電圧端子１３と
信号出力端子１１との間に、トランスミッションゲート
１５と抵抗１６との直列回路が、プルダウン抵抗１４に
並列に接続されている。このトランスミッションゲート
１５には、タイミング制御回路１からのブランキング信
号ＢＬＫが入力されており、ブランキング信号がＨレベ
ルであるブランキング期間のみ、トランスミッションゲ
ート１５がオンするよう構成されている。
信号出力端子１１との間に、トランスミッションゲート
１５と抵抗１６との直列回路が、プルダウン抵抗１４に
並列に接続されている。このトランスミッションゲート
１５には、タイミング制御回路１からのブランキング信
号ＢＬＫが入力されており、ブランキング信号がＨレベ
ルであるブランキング期間のみ、トランスミッションゲ
ート１５がオンするよう構成されている。
【００１５】従って、ブランキング期間では、抵抗１４
に並列に抵抗１６が接続されることとなり、抵抗１６の
抵抗値をＲ２とすれば、抵抗１４と１６の並列合成抵抗
値Ｒは、Ｒ＝Ｒ１・Ｒ２／（Ｒ１＋Ｒ２）となる。ここ
で、抵抗値Ｒ１は通常５０ＫΩ〜２００ＫΩであるが、
これに比べ抵抗値Ｒ２は１０ＫΩ程度とかなり小さく設
定されているので、並列合成抵抗値Ｒは、通常時のプル
ダウン抵抗の抵抗値Ｒ１より非常に小さくなる。
に並列に抵抗１６が接続されることとなり、抵抗１６の
抵抗値をＲ２とすれば、抵抗１４と１６の並列合成抵抗
値Ｒは、Ｒ＝Ｒ１・Ｒ２／（Ｒ１＋Ｒ２）となる。ここ
で、抵抗値Ｒ１は通常５０ＫΩ〜２００ＫΩであるが、
これに比べ抵抗値Ｒ２は１０ＫΩ程度とかなり小さく設
定されているので、並列合成抵抗値Ｒは、通常時のプル
ダウン抵抗の抵抗値Ｒ１より非常に小さくなる。
【００１６】電源電圧端子１３と信号出力端子１１との
間の抵抗値が非常に小さくなると、配線容量とでなる時
定数が小さくなるため、アノード信号ａｎ及びグリッド
信号ｇｎの信号波形は、図３に示すようにほとんどなま
らなくなり、このため、希望しないセグメントへのアノ
ード信号とグリッド信号の少なくとも一方がＬレベルに
なるので、これらセグメントが淡く点灯することが起こ
らなくなる。
間の抵抗値が非常に小さくなると、配線容量とでなる時
定数が小さくなるため、アノード信号ａｎ及びグリッド
信号ｇｎの信号波形は、図３に示すようにほとんどなま
らなくなり、このため、希望しないセグメントへのアノ
ード信号とグリッド信号の少なくとも一方がＬレベルに
なるので、これらセグメントが淡く点灯することが起こ
らなくなる。
【００１７】一方、ブランキング信号ＢＬＫがＬレベル
になると、トランスミッションゲート１５がオフするの
で抵抗１６は切り離され、電源電圧端子１３と信号出力
端子１１との間には、従来同様プルダウン抵抗１４のみ
が接続された状態になる。この抵抗１４の抵抗値Ｒ１は
消費電力を低く押さえることができるようにある程度大
きく設定されているので、消費電力をＬＳＩの許容消費
電力（Ｐdmax)の範囲内におさめることができる。
になると、トランスミッションゲート１５がオフするの
で抵抗１６は切り離され、電源電圧端子１３と信号出力
端子１１との間には、従来同様プルダウン抵抗１４のみ
が接続された状態になる。この抵抗１４の抵抗値Ｒ１は
消費電力を低く押さえることができるようにある程度大
きく設定されているので、消費電力をＬＳＩの許容消費
電力（Ｐdmax)の範囲内におさめることができる。
【００１８】ところで、図２に示すように、プルダウン
抵抗１４と直列に第２のトランスミッションゲート１７
を接続し、ブランキング信号ＢＬＫをインバータ１８で
反転した信号をこのトランスミッションゲート１７に印
加して、ブランキング期間では抵抗１４の接続を遮断し
て、電源電圧端子１３と信号出力端子１１との間に抵抗
１６のみを接続するようにしてもよい。この場合、ブラ
ンキング信号がＬレベルとなるブランキング期間以外で
は、トランスミッションゲート１７はオンし、トランス
ミッションゲート１５はオフするので、従来と全く同様
に動作する。
抵抗１４と直列に第２のトランスミッションゲート１７
を接続し、ブランキング信号ＢＬＫをインバータ１８で
反転した信号をこのトランスミッションゲート１７に印
加して、ブランキング期間では抵抗１４の接続を遮断し
て、電源電圧端子１３と信号出力端子１１との間に抵抗
１６のみを接続するようにしてもよい。この場合、ブラ
ンキング信号がＬレベルとなるブランキング期間以外で
は、トランスミッションゲート１７はオンし、トランス
ミッションゲート１５はオフするので、従来と全く同様
に動作する。
【００１９】
【発明の効果】本発明によれば、ＬＳＩ化した際に消費
電力を許容範囲内におさめながら、アノード信号もしく
はグリッド信号波形がなまることにより、希望しないア
ノードが淡く点灯することを、確実に防止できるように
なる。
電力を許容範囲内におさめながら、アノード信号もしく
はグリッド信号波形がなまることにより、希望しないア
ノードが淡く点灯することを、確実に防止できるように
なる。
【図１】本発明の実施例の構成を示す回路図である。
【図２】本発明の他の実施例の構成を示す回路図であ
る。
る。
【図３】実施例におけるアノード及びグリッド信号波形
を示す波形図である。
を示す波形図である。
【図４】蛍光表示管駆動回路の全体構成を示すブロック
図である。
図である。
【図５】蛍光表示管駆動回路のアノード及びグリッド信
号の概略を示す波形図である。
号の概略を示す波形図である。
【図６】従来のドライバ出力段の構成を示す回路図であ
る。
る。
【図７】従来例におけるアノード及びグリッド信号波形
を示す波形図である。
を示す波形図である。
１ タイミング制御回路 ２ アノードドライバ ３ 蛍光表示管 ４ アノード電極 ５ デコーダ ６ グリッドドライバ ７ グリッド電極 １１ 信号出力端子 １２ ＰチャンネルＭＯＳトランジスタ １３ 電源電圧端子 １４ プルダウン抵抗 １５、１７ トランスミッションゲート １６ 抵抗 １８ インバータ
Claims (3)
- 【請求項１】 アノード信号及びグリッド信号を各々出
力するアノードドライバ及びグリッドドライバと、ブラ
ンキング信号を発生するタイミング制御回路とを備えた
蛍光表示管駆動回路であって、前記アノードドライバ及
びグリッドドライバの出力段において、第１の電源端子
と信号出力端子との間にドライブ信号出力に応じてオン
オフするＭＯＳトランジスタを接続し、第２の電源端子
と前記信号出力端子との間に第１の抵抗を接続すると共
に、前記ブランキング信号に応じてブランキング期間の
み、前記第２の電源端子と信号出力端子との間の抵抗値
を前記第１の抵抗の抵抗値より小さくするようにしたこ
とを特徴とする蛍光表示管駆動回路。 - 【請求項２】 前記ブランキング信号に応じてブランキ
ング期間のみ、前記第１の抵抗に並列に第２の抵抗を接
続するようにしたことを特徴とする請求項１記載の蛍光
表示管駆動回路。 - 【請求項３】 前記ブランキング信号に応じてブランキ
ング期間のみ、前記第２の電源端子と信号出力端子との
間に、前記第１の抵抗に代えて第１の抵抗より抵抗値が
小さい第２の抵抗を挿入するようにしたことを特徴とす
る請求項１記載の蛍光表示管駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17519295A JPH0926758A (ja) | 1995-07-11 | 1995-07-11 | 蛍光表示管駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17519295A JPH0926758A (ja) | 1995-07-11 | 1995-07-11 | 蛍光表示管駆動回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0926758A true JPH0926758A (ja) | 1997-01-28 |
Family
ID=15991904
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17519295A Pending JPH0926758A (ja) | 1995-07-11 | 1995-07-11 | 蛍光表示管駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0926758A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7655992B2 (en) | 2006-06-01 | 2010-02-02 | Sanyo Electric Co., Ltd. | Semiconductor device |
-
1995
- 1995-07-11 JP JP17519295A patent/JPH0926758A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7655992B2 (en) | 2006-06-01 | 2010-02-02 | Sanyo Electric Co., Ltd. | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6956547B2 (en) | Driving circuit and method of driving an organic electroluminescence device | |
| US20220199022A1 (en) | Display panel, pixel circuit and method for driving the pixel circuit | |
| US7408541B2 (en) | Liquid crystal display device | |
| JP2003108067A (ja) | 表示装置 | |
| US20090309824A1 (en) | Discharge circuit and display device with the same | |
| EP1708163A2 (en) | Buffer and organic light emitting display and a data driving circuit using the buffer | |
| JP3150929B2 (ja) | 液晶表示装置のパワーオフ放電回路およびこれを用いた液晶表示装置 | |
| CN113593469B (zh) | 像素电路及显示面板 | |
| JPH0926758A (ja) | 蛍光表示管駆動回路 | |
| CN114038396B (zh) | 一种驱动补偿电路、显示装置以及显示单元的驱动方法 | |
| CN115881033A (zh) | 一种发光驱动电路、显示面板和终端设备 | |
| JP4136167B2 (ja) | 半導体集積回路装置 | |
| US4250504A (en) | Gas discharge display circuit | |
| JP2002008858A (ja) | 有機ｅｌ駆動回路 | |
| JPH08278762A (ja) | 蛍光表示管用電源回路 | |
| KR100697269B1 (ko) | 액정 디스플레이 장치를 위한 고속 방전회로 | |
| JP3160047B2 (ja) | 半導体装置 | |
| US20240144868A1 (en) | Pixel circuit with pulse width compensation and operation method thereof | |
| US11948499B2 (en) | Driving circuit and driving method | |
| CN113990247B (zh) | 像素驱动电路及显示装置 | |
| JPH07199156A (ja) | 液晶表示装置 | |
| CN111564137B (zh) | 发光二极管驱动电路及发光二极管显示装置 | |
| CN114170957B (zh) | 一种发光二极管显示驱动实现方法 | |
| US6876254B2 (en) | Dual amplifier circuit and TFT display driving circuit using the same | |
| KR0153598B1 (ko) | 진공형광관의 디스플레이 제어방법 |