JPH09265927A - フラット・パネル・ディスプレイ用導体アレイ - Google Patents
フラット・パネル・ディスプレイ用導体アレイInfo
- Publication number
- JPH09265927A JPH09265927A JP9088697A JP8869797A JPH09265927A JP H09265927 A JPH09265927 A JP H09265927A JP 9088697 A JP9088697 A JP 9088697A JP 8869797 A JP8869797 A JP 8869797A JP H09265927 A JPH09265927 A JP H09265927A
- Authority
- JP
- Japan
- Prior art keywords
- cathode
- gate
- conductor
- conductive member
- conductors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J29/00—Details of cathode-ray tubes or of electron-beam tubes of the types covered by group H01J31/00
- H01J29/46—Arrangements of electrodes and associated parts for generating or controlling the ray or beam, e.g. electron-optical arrangement
- H01J29/467—Control electrodes for flat display tubes, e.g. of the type covered by group H01J31/123
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2201/00—Electrodes common to discharge tubes
- H01J2201/30—Cold cathodes
- H01J2201/304—Field emission cathodes
- H01J2201/30403—Field emission cathodes characterised by the emitter shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2329/00—Electron emission display panels, e.g. field emission display panels
Landscapes
- Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Protection Of Static Devices (AREA)
- Cold Cathode And The Manufacture (AREA)
Abstract
(57)【要約】
【課題】 カソード・ゲート間の電気的短絡を容易に除
去し、ディスプレイ機能の損失を最少に抑えるフラット
・パネル・ディスプレイ用導体アレイを提供する。 【解決手段】 複数の電界エミッタ（１３０）を指定す
るための導体アレイ（１００）は、導電性カソード接続
器（１２６）を有する複数のカソード導体（１０６，１
０８，１１０）と、複数の導電性ゲート接続器（１１
６，１１８，１２０）を有する複数のゲート導体（１０
４）と、複数の可融性リンク（１３４，１３８）とを含
む。複数の可融性リンク（１３４，１３８）は、カソー
ド導体（１０６，１０８，１１０）とゲート導体（１０
４）との複数の重複領域（１０３）に配置され、電気的
に切断され、重複領域（１０３）に存在する電気的短絡
箇所を絶縁することができる。
去し、ディスプレイ機能の損失を最少に抑えるフラット
・パネル・ディスプレイ用導体アレイを提供する。 【解決手段】 複数の電界エミッタ（１３０）を指定す
るための導体アレイ（１００）は、導電性カソード接続
器（１２６）を有する複数のカソード導体（１０６，１
０８，１１０）と、複数の導電性ゲート接続器（１１
６，１１８，１２０）を有する複数のゲート導体（１０
４）と、複数の可融性リンク（１３４，１３８）とを含
む。複数の可融性リンク（１３４，１３８）は、カソー
ド導体（１０６，１０８，１１０）とゲート導体（１０
４）との複数の重複領域（１０３）に配置され、電気的
に切断され、重複領域（１０３）に存在する電気的短絡
箇所を絶縁することができる。
Description
【０００１】
【発明の属する技術分野】本発明は、 一般的に、フラ
ット・パネル・ディスプレイ(flat panel display)の分
野に関し、更に特定すれば、ゲート導体およびカソード
導体間の電気的短絡を容易に除去することができ、しか
もゲート導体およびカソード導体間の電気的短絡による
ディスプレイ機能の損失の大幅な減少を図った、ゲート
導体およびカソード導体のパターニングに関するもので
ある。
ット・パネル・ディスプレイ(flat panel display)の分
野に関し、更に特定すれば、ゲート導体およびカソード
導体間の電気的短絡を容易に除去することができ、しか
もゲート導体およびカソード導体間の電気的短絡による
ディスプレイ機能の損失の大幅な減少を図った、ゲート
導体およびカソード導体のパターニングに関するもので
ある。
【０００２】
【従来の技術】電界放出ディスプレイ(field emissiond
isplay)のようなフラット・パネル・ディスプレイは、
当技術では既知である。電界放出ディスプレイは、電界
放出素子（ＦＥＤ:field emission device）のアレイを
使用する。ＦＥＤは、抽出電子に適切な電界を加えるこ
とによって活性化する。電界放出ディスプレイでは、こ
の抽出電子は、面板(face plate)上の発光物質に向けら
れている。ＦＥＤの一例が、１９９２年８月２５日にRo
bert C. Kaneに特許された、米国特許番号第５，１４
２，１８４号に記載されている。典型的に、電界放出デ
ィスプレイにおいてＦＥＤのアレイを選択的に指定する
(address) ためには、導体のアレイが用いられる。導体
アレイは、典型的に、少なくとも２つのタイプの電極、
即ち、カソード導体とゲート導体とを含み、各電極に適
切な電圧を印加すると、所定の電界強度の電界を発生す
る。通常、カソード導体およびゲート導体は、電子放出
構造の選択的指定が容易となるように、互いに直角に形
成されている。典型的に、カソード導体は、非導電性の
誘電体層によって、ゲート導体から電気的に絶縁されて
いる。しかしながら、ディスプレイの形成の間に、ピン
ホールのような欠陥が誘電体層に形成する可能性があ
り、その結果、欠陥の部位においてカソード導体とゲー
ト導体との間に電気的短絡が発生する。単一のカソード
・ゲート間短絡が、事実上電界放出ディスプレイ全体を
使用不可としてしまう可能性がある。このような短絡は
位置を突き止めるのが困難であり、除去するのも困難ま
たは不可能である。
isplay)のようなフラット・パネル・ディスプレイは、
当技術では既知である。電界放出ディスプレイは、電界
放出素子（ＦＥＤ:field emission device）のアレイを
使用する。ＦＥＤは、抽出電子に適切な電界を加えるこ
とによって活性化する。電界放出ディスプレイでは、こ
の抽出電子は、面板(face plate)上の発光物質に向けら
れている。ＦＥＤの一例が、１９９２年８月２５日にRo
bert C. Kaneに特許された、米国特許番号第５，１４
２，１８４号に記載されている。典型的に、電界放出デ
ィスプレイにおいてＦＥＤのアレイを選択的に指定する
(address) ためには、導体のアレイが用いられる。導体
アレイは、典型的に、少なくとも２つのタイプの電極、
即ち、カソード導体とゲート導体とを含み、各電極に適
切な電圧を印加すると、所定の電界強度の電界を発生す
る。通常、カソード導体およびゲート導体は、電子放出
構造の選択的指定が容易となるように、互いに直角に形
成されている。典型的に、カソード導体は、非導電性の
誘電体層によって、ゲート導体から電気的に絶縁されて
いる。しかしながら、ディスプレイの形成の間に、ピン
ホールのような欠陥が誘電体層に形成する可能性があ
り、その結果、欠陥の部位においてカソード導体とゲー
ト導体との間に電気的短絡が発生する。単一のカソード
・ゲート間短絡が、事実上電界放出ディスプレイ全体を
使用不可としてしまう可能性がある。このような短絡は
位置を突き止めるのが困難であり、除去するのも困難ま
たは不可能である。
【０００３】
【発明が解決しようとする課題】したがって、カソード
・ゲート間の電気的短絡形成を大幅に減少させ、カソー
ド・ゲート間の電気的短絡を容易に除去し、ディスプレ
イ機能の損失を最少に抑えることが可能な、フラット・
パネル・ディスプレイ用導体アレイが必要とされてい
る。
・ゲート間の電気的短絡形成を大幅に減少させ、カソー
ド・ゲート間の電気的短絡を容易に除去し、ディスプレ
イ機能の損失を最少に抑えることが可能な、フラット・
パネル・ディスプレイ用導体アレイが必要とされてい
る。
【０００４】
【課題を解決するための手段】本発明は、複数の電界エ
ミッタを指定するための導体アレイを提供する。この導
体アレイは、導電性カソード接続器を有する複数のカソ
ード導体と、複数の導電性ゲート接続器を有する複数の
ゲート導体と、複数の可融性リンクとを含む。複数の可
融性リンクは、カソード導体とゲート導体との複数の重
複領域に配置され、電気的に切断され、重複領域に存在
する電気的短絡箇所を絶縁することができる。
ミッタを指定するための導体アレイを提供する。この導
体アレイは、導電性カソード接続器を有する複数のカソ
ード導体と、複数の導電性ゲート接続器を有する複数の
ゲート導体と、複数の可融性リンクとを含む。複数の可
融性リンクは、カソード導体とゲート導体との複数の重
複領域に配置され、電気的に切断され、重複領域に存在
する電気的短絡箇所を絶縁することができる。
【０００５】
【発明の実施の形態】まず図１を参照すると、本発明に
よるフラット・パネル・ディスプレイ用導体アレイ１０
０の好適実施例が平面図で示されている。導体アレイ１
００は、複数のカソード導体１０６，１０８，１１０お
よびゲート導体１０４を含む。カソード導体１０６，１
０８，１１０およびゲート導体１０４は、モリブデンの
ような導電性物質で作られ、物理蒸着のような当技術で
は既知の方法によって導電性物質を堆積し、パターニン
グを行う。ガラスまたはシリコン層を含む基板１０１を
用意する。基板１０１は、更に、ガラスまたはシリコン
層上に堆積された接着層のような、他の層を含んでもよ
い。カソード導体１０６，１０８，１１０は基板１０１
上に形成される。カソード導体１０６，１０８，１１０
の各々は、第１冗長導電性部材１２２と、この第１冗長
導電性部材１２２にほぼ平行な、第２冗長導電性部材１
２４とを含む。冗長導電性部材１２２，１２４は冗長な
電流経路を与え、絶縁された電気的短絡の周囲を電流が
通過できるようにする。これについては以下で詳しく説
明する。更に、カソード導体１０６，１０８，１１０
は、複数の導電性カソード接続器１２６も含み、これら
も導電性物質で作られ、第１冗長導電性部材１２２およ
び第２冗長導電性部材１２４間に延在し、第１冗長導電
性部材１２２および第２冗長導電性部材１２４間に電流
経路を設ける。当業者には既知の堆積方法を用いて、誘
電体層１４４を基板１０１およびカソード導体１０６，
１０８，１１０上に形成する。従ってゲ−ト導体１０４
が誘電体層１４４上に形成される。誘電体層１４４は、
二酸化シリコンのような、非導電性物質の層を含み、カ
ソード導体１０６，１０８，１１０をゲート導体１０４
から電気的に絶縁する。ゲート導体１０４は、第１冗長
導電性部材１１２と、この第１冗長導電性部材１１２に
ほぼ平行な、第２冗長導電性部材１１４とを含む。冗長
導電性部材１１２，１１４は、冗長な電流経路を与え、
絶縁された電気的短絡の周囲を電流が通過できるように
する。これについては以下で詳しく説明する。複数の導
電性ゲート接続器１１６，１１８，１２０も導電性物質
で作られ、第１冗長導電性部材１１２および第２冗長導
電性部材１１４間に延在し、第１冗長導電性部材１１２
および第２冗長導電性部材１１４間に電流路を設ける。
ゲート接続器１０４は、ほぼ直角にカソード導体１０
６，１０８，１１０の上に位置し、複数の副画素(subpi
xel)１０２を形成する。副画素１０２は、ゲート導体１
０４とカソード導体１０６，１０８，１１０との交差部
を含み、その１つを図１では、破線のボックスで囲って
示している。この特定実施例では、導電性カソード接続
器群１２６は、副画素群１０２の外側に配置されてい
る。この構成は、ゲート導体１０４およびカソード導体
１０６，１０８，１１０間の重なり合う量を少なくし、
これによって、導電性カソード接続器１２６と導電性ゲ
ート接続器１１６，１１８，１２０との間に電気的短絡
が生じる確率を低く抑える。導体アレイ１００を用いて
副画素１０２のアレイを形成し、１行以上の副画素１０
２をこのアレイに含ませると、導電性カソード接続器１
２６は、各副画素１０２毎に１つ、または各副画素１０
２毎に１つ未満が配されるが、少なくとも１つの導電性
カソード接続器１２６がカソード導体１０６，１０８，
１１０の各々に含まれる。抵抗性物質で形成した複数の
バラスト抵抗１２８を副画素１０２内に配置する。バラ
スト抵抗群１２８は、カソード導体１０６，１０８，１
１０および導電性ゲート接続器１１６，１１８，１２０
間に延在する。また、バラスト抵抗群１２８は複数の電
界エミッタ１３０の下に位置する。この電界エミッタ群
１３０も複数の副画素１０２の中に形成されている。導
電性ゲート接続器１１６，１１８，１２０がバラスト抵
抗１２８と重なり合う位置の各々に、１つ以上の電界エ
ミッタ１３０を配置する。バラスト抵抗群１２８は、数
メガオーム程度の高い電気抵抗を有し、このために均一
な放出が得られ、導電性ゲート接続器１１６，１１８，
１２０およびバラスト抵抗１２８間に形成し得る電気的
短絡による電流を制限する。電圧源（図示せず）をカソ
ード導体１０６，１０８，１１０に動作可能に結合し、
別の電圧源（図示せず）をゲート導体１０４に動作可能
に結合し、カソード導体１０６，１０８，および／また
は１１０、ならびにゲート導体１０４間に電位差を与え
ることによって、所定の電界強度を有する電界が、選択
された電界エミッタ群１３０に供給される。電界エミッ
タ群１３０は、低電圧で電子放出状態となる電子放出構
造を含む。このような構造、この構造を形成する物質、
およびその放出特性を制御するために必要な条件は、当
業者には既知であり、既知のスピント・チップ(Spindt
tip)のような構造を含む。図１の好適実施例では、導体
アレイ１００は、更に、複数の可融性リンク(fusible l
ink)１３４，１３８を含む。これらは、ゲート導体１０
４とカソード導体１０６，１０８，１１０との間に電気
的短絡が発生する傾向がある、導体アレイ１００の位置
またはその付近に配置されている。この特定実施例で
は、ゲート導体１０４はカソード導体１０６，１０８，
１００と、複数の重複領域１０３において重なり合い、
各重複領域は、カソード導体１０６，１０８，または１
１０の下側区域と、ゲート導体１０４の上側区域とを含
む。重複領域群１０３は、ゲート・カソード間短絡の形
成の可能性がある部位である。例えば、処理中に、重複
領域群１０３の１つの導電性物質間において、ピンホー
ルが誘電体層１４４に形成されると、望ましくない電流
経路が重複領域１０３に形成され、これによって事実上
素子は使用不可能となる。この問題を解決するために、
可融性リンク１３４，１３８を、重複領域１０３の導電
性物質内に形成する。可融性リンク１３４は、ゲート導
体１０４の冗長導電性部材１１２，１１４のテーパ状部
分を含み、複数の幅広部分１３２間に位置する。可融性
リンク１３８は、カソード導体１０６，１０８，１１０
の冗長導電性部材１２２，１２４のテーパ状部分を含
み、複数の幅広部分１３６の間に位置する。本発明の他
の実施例では、可融性リンク群１３４または可融性リン
ク群１３８のみが含まれる場合もある。また、本発明の
他の実施例は、バラスト抵抗１２８内の電界エミッタ１
３０および冗長導電性部材１２２，１２４間の部分に、
可融性リンクを含む場合もある。図１の好適実施例で
は、可融性リンク群１３４，１３８は、約５マイクロメ
ートルの幅まで徐々に狭くなり、一方幅広部分１３２，
１３６は、約１５マイクロメートルの幅を有する。可融
性リンク群１３４，１３８の幅および幅広部分１３２，
１３６は次のように選択する。即ち、ゲート・カソード
間に電気的短絡が生じているカソード導体１０６，１０
８または１１０に所定の電流を導入したときに、当該短
絡箇所またはその付近に位置する可融性リンク群１３
４，１３８のみが破壊されることにより、この短絡箇所
を残りの導体アレイ１００から電気的に絶縁するよう
に、これら可融性リンク群１３４，１３８の幅および幅
広部分１３２，１３６を決定する。この吹き消し電流(b
low-out current)の値は、導体アレイ１００の通常動作
のための導体搬送要件によって、その下端が限定され
る。また、吹き出し電流は、吹き出し過程の間、可融性
リンク群１３４，１３８のみが吹き飛び、幅広部分１３
２，１３６は無傷のまま残るという要件によって、その
上端が限定される。吹き消し電流は経験的に決定される
ものであり、この特定実施例では、約３０ミリアンペア
の値を有する。電気的短絡が発生した導体アレイ１００
に電流を印加するとき、冗長カソードおよびゲート導体
ならびにカソード接続器およびゲート接続器の構成によ
って、電気的短絡の位置またはその付近にある可融性リ
ンク群１３４，１３８には、他の全可融性リンク１３
４，１３８における電流密度よりも２倍高い電流密度が
与えられる。導体アレイ１００に吹き消し電流を印加す
ると、電気的短絡箇所またはその付近に位置する可融性
リンク群１３４，１３８の電流密度の上昇は、可融性リ
ンク群１３４，１３８を切断するのに十分となり、一
方、短絡箇所またはその付近にはない可融性リンク群１
３４，１３８における低い電流密度は、可融性リンク群
を切断するには十分でない。このように、電気的短絡箇
所またはその付近に位置する可融性リンク１３４，１３
８を選択的に切断して電気的短絡を絶縁することによっ
て、導体アレイ１００の機能を保持する。このゲート・
カソード間の電気的短絡を除去する過程は、一般的な電
気検査機器を利用することによって簡単に実施すること
ができる。導体アレイ１００を製造した後、電気検査機
器（TeradyneまたはKeithleyのような製造者によって供
給されている）を利用して、電気的短絡およびその他の
電気的欠陥の有無をチェックする。標準的なオーム・メ
ータによって、カソード導体１０６，１０８，１１０お
よびゲート導体１０４の電気抵抗を測定する。一緒に短
絡させた５０個のゲート導体および一緒に短絡させた５
０個のカソード導体間の抵抗は、カソード導体およびゲ
ート導体間に電気的短絡が存在しない場合よりも、約１
メガオーム以上高いことは既知であり、この５０ｘ５０
の構成において、抵抗が１メガオームよりも認め得る程
に低い場合、少なくとも１カ所で電気的短絡が存在する
と判定される。この測定値では、電気的短絡箇所（群）
を正確に特定することはできないが、以下で明らかにな
るように、電気的短絡を除去し導体アレイの機能を復元
するためには、正確な電気的短絡箇所を突き止める必要
はない。例えば、ＶＧＡディスプレイにおける導体アレ
イは、４８０個のゲート導体と１９２０個のカソード導
体を含む。したがって、５０ｘ５０マトリクスの検査お
よび吹き消しを行う場合、多数の短絡があり、それらを
絶縁する必要があるとしても、かなり短い時間（約１分
未満）で補正過程を行うことができる。低抵抗を測定す
る場合、先に詳しく述べた、所定の吹き消し電流を電気
検査機器に印加することによって、短絡箇所（群）を電
気的に絶縁する。再度抵抗を測定して、高抵抗と短絡箇
所（群）が首尾良く除去されたことを確認する。
よるフラット・パネル・ディスプレイ用導体アレイ１０
０の好適実施例が平面図で示されている。導体アレイ１
００は、複数のカソード導体１０６，１０８，１１０お
よびゲート導体１０４を含む。カソード導体１０６，１
０８，１１０およびゲート導体１０４は、モリブデンの
ような導電性物質で作られ、物理蒸着のような当技術で
は既知の方法によって導電性物質を堆積し、パターニン
グを行う。ガラスまたはシリコン層を含む基板１０１を
用意する。基板１０１は、更に、ガラスまたはシリコン
層上に堆積された接着層のような、他の層を含んでもよ
い。カソード導体１０６，１０８，１１０は基板１０１
上に形成される。カソード導体１０６，１０８，１１０
の各々は、第１冗長導電性部材１２２と、この第１冗長
導電性部材１２２にほぼ平行な、第２冗長導電性部材１
２４とを含む。冗長導電性部材１２２，１２４は冗長な
電流経路を与え、絶縁された電気的短絡の周囲を電流が
通過できるようにする。これについては以下で詳しく説
明する。更に、カソード導体１０６，１０８，１１０
は、複数の導電性カソード接続器１２６も含み、これら
も導電性物質で作られ、第１冗長導電性部材１２２およ
び第２冗長導電性部材１２４間に延在し、第１冗長導電
性部材１２２および第２冗長導電性部材１２４間に電流
経路を設ける。当業者には既知の堆積方法を用いて、誘
電体層１４４を基板１０１およびカソード導体１０６，
１０８，１１０上に形成する。従ってゲ−ト導体１０４
が誘電体層１４４上に形成される。誘電体層１４４は、
二酸化シリコンのような、非導電性物質の層を含み、カ
ソード導体１０６，１０８，１１０をゲート導体１０４
から電気的に絶縁する。ゲート導体１０４は、第１冗長
導電性部材１１２と、この第１冗長導電性部材１１２に
ほぼ平行な、第２冗長導電性部材１１４とを含む。冗長
導電性部材１１２，１１４は、冗長な電流経路を与え、
絶縁された電気的短絡の周囲を電流が通過できるように
する。これについては以下で詳しく説明する。複数の導
電性ゲート接続器１１６，１１８，１２０も導電性物質
で作られ、第１冗長導電性部材１１２および第２冗長導
電性部材１１４間に延在し、第１冗長導電性部材１１２
および第２冗長導電性部材１１４間に電流路を設ける。
ゲート接続器１０４は、ほぼ直角にカソード導体１０
６，１０８，１１０の上に位置し、複数の副画素(subpi
xel)１０２を形成する。副画素１０２は、ゲート導体１
０４とカソード導体１０６，１０８，１１０との交差部
を含み、その１つを図１では、破線のボックスで囲って
示している。この特定実施例では、導電性カソード接続
器群１２６は、副画素群１０２の外側に配置されてい
る。この構成は、ゲート導体１０４およびカソード導体
１０６，１０８，１１０間の重なり合う量を少なくし、
これによって、導電性カソード接続器１２６と導電性ゲ
ート接続器１１６，１１８，１２０との間に電気的短絡
が生じる確率を低く抑える。導体アレイ１００を用いて
副画素１０２のアレイを形成し、１行以上の副画素１０
２をこのアレイに含ませると、導電性カソード接続器１
２６は、各副画素１０２毎に１つ、または各副画素１０
２毎に１つ未満が配されるが、少なくとも１つの導電性
カソード接続器１２６がカソード導体１０６，１０８，
１１０の各々に含まれる。抵抗性物質で形成した複数の
バラスト抵抗１２８を副画素１０２内に配置する。バラ
スト抵抗群１２８は、カソード導体１０６，１０８，１
１０および導電性ゲート接続器１１６，１１８，１２０
間に延在する。また、バラスト抵抗群１２８は複数の電
界エミッタ１３０の下に位置する。この電界エミッタ群
１３０も複数の副画素１０２の中に形成されている。導
電性ゲート接続器１１６，１１８，１２０がバラスト抵
抗１２８と重なり合う位置の各々に、１つ以上の電界エ
ミッタ１３０を配置する。バラスト抵抗群１２８は、数
メガオーム程度の高い電気抵抗を有し、このために均一
な放出が得られ、導電性ゲート接続器１１６，１１８，
１２０およびバラスト抵抗１２８間に形成し得る電気的
短絡による電流を制限する。電圧源（図示せず）をカソ
ード導体１０６，１０８，１１０に動作可能に結合し、
別の電圧源（図示せず）をゲート導体１０４に動作可能
に結合し、カソード導体１０６，１０８，および／また
は１１０、ならびにゲート導体１０４間に電位差を与え
ることによって、所定の電界強度を有する電界が、選択
された電界エミッタ群１３０に供給される。電界エミッ
タ群１３０は、低電圧で電子放出状態となる電子放出構
造を含む。このような構造、この構造を形成する物質、
およびその放出特性を制御するために必要な条件は、当
業者には既知であり、既知のスピント・チップ(Spindt
tip)のような構造を含む。図１の好適実施例では、導体
アレイ１００は、更に、複数の可融性リンク(fusible l
ink)１３４，１３８を含む。これらは、ゲート導体１０
４とカソード導体１０６，１０８，１１０との間に電気
的短絡が発生する傾向がある、導体アレイ１００の位置
またはその付近に配置されている。この特定実施例で
は、ゲート導体１０４はカソード導体１０６，１０８，
１００と、複数の重複領域１０３において重なり合い、
各重複領域は、カソード導体１０６，１０８，または１
１０の下側区域と、ゲート導体１０４の上側区域とを含
む。重複領域群１０３は、ゲート・カソード間短絡の形
成の可能性がある部位である。例えば、処理中に、重複
領域群１０３の１つの導電性物質間において、ピンホー
ルが誘電体層１４４に形成されると、望ましくない電流
経路が重複領域１０３に形成され、これによって事実上
素子は使用不可能となる。この問題を解決するために、
可融性リンク１３４，１３８を、重複領域１０３の導電
性物質内に形成する。可融性リンク１３４は、ゲート導
体１０４の冗長導電性部材１１２，１１４のテーパ状部
分を含み、複数の幅広部分１３２間に位置する。可融性
リンク１３８は、カソード導体１０６，１０８，１１０
の冗長導電性部材１２２，１２４のテーパ状部分を含
み、複数の幅広部分１３６の間に位置する。本発明の他
の実施例では、可融性リンク群１３４または可融性リン
ク群１３８のみが含まれる場合もある。また、本発明の
他の実施例は、バラスト抵抗１２８内の電界エミッタ１
３０および冗長導電性部材１２２，１２４間の部分に、
可融性リンクを含む場合もある。図１の好適実施例で
は、可融性リンク群１３４，１３８は、約５マイクロメ
ートルの幅まで徐々に狭くなり、一方幅広部分１３２，
１３６は、約１５マイクロメートルの幅を有する。可融
性リンク群１３４，１３８の幅および幅広部分１３２，
１３６は次のように選択する。即ち、ゲート・カソード
間に電気的短絡が生じているカソード導体１０６，１０
８または１１０に所定の電流を導入したときに、当該短
絡箇所またはその付近に位置する可融性リンク群１３
４，１３８のみが破壊されることにより、この短絡箇所
を残りの導体アレイ１００から電気的に絶縁するよう
に、これら可融性リンク群１３４，１３８の幅および幅
広部分１３２，１３６を決定する。この吹き消し電流(b
low-out current)の値は、導体アレイ１００の通常動作
のための導体搬送要件によって、その下端が限定され
る。また、吹き出し電流は、吹き出し過程の間、可融性
リンク群１３４，１３８のみが吹き飛び、幅広部分１３
２，１３６は無傷のまま残るという要件によって、その
上端が限定される。吹き消し電流は経験的に決定される
ものであり、この特定実施例では、約３０ミリアンペア
の値を有する。電気的短絡が発生した導体アレイ１００
に電流を印加するとき、冗長カソードおよびゲート導体
ならびにカソード接続器およびゲート接続器の構成によ
って、電気的短絡の位置またはその付近にある可融性リ
ンク群１３４，１３８には、他の全可融性リンク１３
４，１３８における電流密度よりも２倍高い電流密度が
与えられる。導体アレイ１００に吹き消し電流を印加す
ると、電気的短絡箇所またはその付近に位置する可融性
リンク群１３４，１３８の電流密度の上昇は、可融性リ
ンク群１３４，１３８を切断するのに十分となり、一
方、短絡箇所またはその付近にはない可融性リンク群１
３４，１３８における低い電流密度は、可融性リンク群
を切断するには十分でない。このように、電気的短絡箇
所またはその付近に位置する可融性リンク１３４，１３
８を選択的に切断して電気的短絡を絶縁することによっ
て、導体アレイ１００の機能を保持する。このゲート・
カソード間の電気的短絡を除去する過程は、一般的な電
気検査機器を利用することによって簡単に実施すること
ができる。導体アレイ１００を製造した後、電気検査機
器（TeradyneまたはKeithleyのような製造者によって供
給されている）を利用して、電気的短絡およびその他の
電気的欠陥の有無をチェックする。標準的なオーム・メ
ータによって、カソード導体１０６，１０８，１１０お
よびゲート導体１０４の電気抵抗を測定する。一緒に短
絡させた５０個のゲート導体および一緒に短絡させた５
０個のカソード導体間の抵抗は、カソード導体およびゲ
ート導体間に電気的短絡が存在しない場合よりも、約１
メガオーム以上高いことは既知であり、この５０ｘ５０
の構成において、抵抗が１メガオームよりも認め得る程
に低い場合、少なくとも１カ所で電気的短絡が存在する
と判定される。この測定値では、電気的短絡箇所（群）
を正確に特定することはできないが、以下で明らかにな
るように、電気的短絡を除去し導体アレイの機能を復元
するためには、正確な電気的短絡箇所を突き止める必要
はない。例えば、ＶＧＡディスプレイにおける導体アレ
イは、４８０個のゲート導体と１９２０個のカソード導
体を含む。したがって、５０ｘ５０マトリクスの検査お
よび吹き消しを行う場合、多数の短絡があり、それらを
絶縁する必要があるとしても、かなり短い時間（約１分
未満）で補正過程を行うことができる。低抵抗を測定す
る場合、先に詳しく述べた、所定の吹き消し電流を電気
検査機器に印加することによって、短絡箇所（群）を電
気的に絶縁する。再度抵抗を測定して、高抵抗と短絡箇
所（群）が首尾良く除去されたことを確認する。
【０００６】次に図２を参照すると、ゲート導体１０４
内の可融性リンク１３５とカソード導体１１０内の可融
性リンク１３７とを含む重複領域１４５において、カソ
ード導体１１０とゲート導体１０４との間に電気的短絡
が存在する場合の、カソード導体１１０における電流の
流れが概略的に示されている。図２の下部にある上向き
矢印で表されている電流がカソード導体１１０（ゲート
導体１０４は接地されている）を上に向かって流れてく
る場合、第２冗長導電性部材１２４内の電流が重複領域
１４５に達し、この位置で電流が電気的短絡を通ってゲ
ート導体１０４に流れるまで、第１および第２冗長導電
性部材１２２，１２４は等しい電流密度を有する。第１
冗長導電性部材１２２内の電流は最も抵抗が少ない経路
を探し、導電性カソード接続器１２７を横切ってカソー
ド導体１１０の第１冗長導電性部材１２２を上に向かっ
て流れ、次いで、電気的短絡に向かって、第２冗長導電
性部材１２４を下方向に流れる。このように、可融性リ
ンク１３７および可融性リンク１３５における電流密度
は、カソード導体１１０およびゲート導体１０４内の他
の可融性リンク群１３４，１３８における電流密度の２
倍となるために、重複領域１４５において、可融性リン
ク１３５，１３７を効果的に切断する。
内の可融性リンク１３５とカソード導体１１０内の可融
性リンク１３７とを含む重複領域１４５において、カソ
ード導体１１０とゲート導体１０４との間に電気的短絡
が存在する場合の、カソード導体１１０における電流の
流れが概略的に示されている。図２の下部にある上向き
矢印で表されている電流がカソード導体１１０（ゲート
導体１０４は接地されている）を上に向かって流れてく
る場合、第２冗長導電性部材１２４内の電流が重複領域
１４５に達し、この位置で電流が電気的短絡を通ってゲ
ート導体１０４に流れるまで、第１および第２冗長導電
性部材１２２，１２４は等しい電流密度を有する。第１
冗長導電性部材１２２内の電流は最も抵抗が少ない経路
を探し、導電性カソード接続器１２７を横切ってカソー
ド導体１１０の第１冗長導電性部材１２２を上に向かっ
て流れ、次いで、電気的短絡に向かって、第２冗長導電
性部材１２４を下方向に流れる。このように、可融性リ
ンク１３７および可融性リンク１３５における電流密度
は、カソード導体１１０およびゲート導体１０４内の他
の可融性リンク群１３４，１３８における電流密度の２
倍となるために、重複領域１４５において、可融性リン
ク１３５，１３７を効果的に切断する。
【０００７】再度図１を参照する。場合によっては、単
一の副画素１０２の２カ所以上の重複領域の各々におい
て短絡が存在することもある。この特別な状況では、こ
れらの短絡を絶縁する場合、２カ所以上の短絡を有する
副画素１０２を規定するカソード導体またはゲート導体
を不動作状態(disfunctional) とする。しかしながら、
導体アレイ１００は、他のほぼ全ての短絡構成(shortin
g configuration)において、上述の短絡絶縁過程によっ
て動作状態となり、これによって、従来技術に対して顕
著な改善が得られる。ゲート・カソード間の短絡を電気
的に絶縁した後、導体アレイ１００に印加された動作電
流は、導電性カソード接続器群１２６および導電性ゲー
ト接続器１１６，１１８，１２０によって与えられる電
流経路を利用し、更に冗長導電性部材１１２，１１４，
１２２，１２４によって与えられる冗長な、即ち、別の
電流経路を利用することによって、破壊された可融性リ
ンク群１３４，１３８の回りを流れることができる。こ
うして、電界エミッタ１３０は動作電流によってアクセ
スされ、電界エミッタ１３０において所定の電界を確立
することができるので、電気的短絡の補正後には、その
機能を与えることができる。可融性リンク群１３４，１
３８の幅を漸減したことによって、重複領域１０３にお
いて導電性物質の全重複領域が減少するという付加的な
利点も得られ、これによって電気的短絡が形成される確
率も低下する。このように、好適実施例は、単にカソー
ド導体１０６，１０８，１１０またはゲート導体１０４
だけでなく、カソード導体１０６，１０８，１１０にお
いて可融性リンク群１３４を、そしてゲート導体１０４
において可融性リンク群１３８を備えるものである。但
し、カソード導体１０６，１０８，１１０またはゲート
導体１０４のいずれか一方のみに可融性リンクを備える
構成も、本発明の他の実施例に含まれるものであり、こ
の場合でも、上述のように電気的短絡を絶縁する過程を
実行ことができる。
一の副画素１０２の２カ所以上の重複領域の各々におい
て短絡が存在することもある。この特別な状況では、こ
れらの短絡を絶縁する場合、２カ所以上の短絡を有する
副画素１０２を規定するカソード導体またはゲート導体
を不動作状態(disfunctional) とする。しかしながら、
導体アレイ１００は、他のほぼ全ての短絡構成(shortin
g configuration)において、上述の短絡絶縁過程によっ
て動作状態となり、これによって、従来技術に対して顕
著な改善が得られる。ゲート・カソード間の短絡を電気
的に絶縁した後、導体アレイ１００に印加された動作電
流は、導電性カソード接続器群１２６および導電性ゲー
ト接続器１１６，１１８，１２０によって与えられる電
流経路を利用し、更に冗長導電性部材１１２，１１４，
１２２，１２４によって与えられる冗長な、即ち、別の
電流経路を利用することによって、破壊された可融性リ
ンク群１３４，１３８の回りを流れることができる。こ
うして、電界エミッタ１３０は動作電流によってアクセ
スされ、電界エミッタ１３０において所定の電界を確立
することができるので、電気的短絡の補正後には、その
機能を与えることができる。可融性リンク群１３４，１
３８の幅を漸減したことによって、重複領域１０３にお
いて導電性物質の全重複領域が減少するという付加的な
利点も得られ、これによって電気的短絡が形成される確
率も低下する。このように、好適実施例は、単にカソー
ド導体１０６，１０８，１１０またはゲート導体１０４
だけでなく、カソード導体１０６，１０８，１１０にお
いて可融性リンク群１３４を、そしてゲート導体１０４
において可融性リンク群１３８を備えるものである。但
し、カソード導体１０６，１０８，１１０またはゲート
導体１０４のいずれか一方のみに可融性リンクを備える
構成も、本発明の他の実施例に含まれるものであり、こ
の場合でも、上述のように電気的短絡を絶縁する過程を
実行ことができる。
【０００８】次に図３を参照すると、本発明の他の実施
例による、複数の電界エミッタ２３０を指定(addressin
g)するための導体アレイ２００の、図１において破線ボ
ックスで包囲した部分と類似した部分が、拡大図で示さ
れている。図３の実施例において、図１の素子と同一の
素子には「２」で始まる同様の番号を付けることとす
る。導体アレイ２００は複数の可融性リンク２３４を含
み、これらは複数の交差部２０３内に配置されている。
複数の交差部２０３の各々において、２つの可融性リン
ク２３４間に幅広部分２３２が配置されている。ゲート
導体２０４およびカソード導体２０６間の交差部２０３
において電気的短絡が存在する場合、導体アレイ２００
に吹き消し電流を印加し、短絡箇所の両側にある可融性
リンク２３４を切断することにより、短絡箇所を絶縁す
る。
例による、複数の電界エミッタ２３０を指定(addressin
g)するための導体アレイ２００の、図１において破線ボ
ックスで包囲した部分と類似した部分が、拡大図で示さ
れている。図３の実施例において、図１の素子と同一の
素子には「２」で始まる同様の番号を付けることとす
る。導体アレイ２００は複数の可融性リンク２３４を含
み、これらは複数の交差部２０３内に配置されている。
複数の交差部２０３の各々において、２つの可融性リン
ク２３４間に幅広部分２３２が配置されている。ゲート
導体２０４およびカソード導体２０６間の交差部２０３
において電気的短絡が存在する場合、導体アレイ２００
に吹き消し電流を印加し、短絡箇所の両側にある可融性
リンク２３４を切断することにより、短絡箇所を絶縁す
る。
【０００９】次に図４を参照すると、図１の線４−４に
沿った断面図において、導体アレイ１００（図１）を含
む電界放出ディスプレイ３００の一部が示されている。
電界放出ディスプレイ３００は、更に、面板１４０も含
む。面板１４０はほぼ光透過性であり、電界エミッタ１
３０から放出された電子を受けると、光を放出するよう
に設計された、陰極ルミネセンス物質層１４２がその上
に配されている。面板１４０は、導体アレイ１００およ
び電界エミッタ１３０に対して、固定間隔の関係で、離
れて位置付けられている。また、面板１４０は光透過性
導体層も含み、この光透過性導体層は層１４２の直下に
配され、外部から供給電圧源が結合されているので、面
板１４０に加速電位を供給し、層１４２に向けて電子を
加速することが可能となっている。また、電界放出ディ
スプレイ３００は、面板１４０と導体アレイ１００とに
よって規定された、減圧チャンバ１４６も含む。電界放
出ディスプレイ３００の動作の間、カソード導体１０
６，１０８，１１０に第１電圧が印加され、ゲート導体
１０４には第２電圧が印加されることにより、電界エミ
ッタ群１３０において所定の電界が確立され、選択され
た電界エミッタ群１３０から電子放出が得られる。放出
された電子は、面板１４０に向かって加速され、減圧チ
ャンバ１４６を横断する。本発明の他の実施例では、バ
ラスト抵抗１２８と導電性ゲート接続器１１６，１１
８，１２０との重複部分の各々に、１つ以上の電界エミ
ッタ１３０を設ける。電界放出ディスプレイ３００内の
副画素１０２は、赤色光、青色光、または緑色光を放出
する部分を有する、層１４２を活性化するために用いら
れる。３つの副画素１０２から成る１群が１つの画素を
構成し、電界放出ディスプレイ３００には複数の画素が
含まれている。所与の画素内では、副画素群１０２の１
つが、赤色光を放出する層１４２の部分に対向し、副画
素群１０２の別の１つが、青色光を放出する層１４２の
部分に対向し、第３の副画素群１０２が、緑色光を放出
する層１４２の部分に対応し、これによって、カラー・
ディスプレイが得られる。他の実施例では、層１４２の
全部分が同一タイプの光を放出することによって、白黒
ディスプレイとなる。図１を参照して説明した電気的短
絡絶縁過程を実行して、電界放出ディスプレイ３００の
導体アレイ１００を検査すれば、コスト削減、歩留まり
上昇、生産性向上のような多くの利点が実現されるた
め、低コストのディスプレイを提供することができる。
沿った断面図において、導体アレイ１００（図１）を含
む電界放出ディスプレイ３００の一部が示されている。
電界放出ディスプレイ３００は、更に、面板１４０も含
む。面板１４０はほぼ光透過性であり、電界エミッタ１
３０から放出された電子を受けると、光を放出するよう
に設計された、陰極ルミネセンス物質層１４２がその上
に配されている。面板１４０は、導体アレイ１００およ
び電界エミッタ１３０に対して、固定間隔の関係で、離
れて位置付けられている。また、面板１４０は光透過性
導体層も含み、この光透過性導体層は層１４２の直下に
配され、外部から供給電圧源が結合されているので、面
板１４０に加速電位を供給し、層１４２に向けて電子を
加速することが可能となっている。また、電界放出ディ
スプレイ３００は、面板１４０と導体アレイ１００とに
よって規定された、減圧チャンバ１４６も含む。電界放
出ディスプレイ３００の動作の間、カソード導体１０
６，１０８，１１０に第１電圧が印加され、ゲート導体
１０４には第２電圧が印加されることにより、電界エミ
ッタ群１３０において所定の電界が確立され、選択され
た電界エミッタ群１３０から電子放出が得られる。放出
された電子は、面板１４０に向かって加速され、減圧チ
ャンバ１４６を横断する。本発明の他の実施例では、バ
ラスト抵抗１２８と導電性ゲート接続器１１６，１１
８，１２０との重複部分の各々に、１つ以上の電界エミ
ッタ１３０を設ける。電界放出ディスプレイ３００内の
副画素１０２は、赤色光、青色光、または緑色光を放出
する部分を有する、層１４２を活性化するために用いら
れる。３つの副画素１０２から成る１群が１つの画素を
構成し、電界放出ディスプレイ３００には複数の画素が
含まれている。所与の画素内では、副画素群１０２の１
つが、赤色光を放出する層１４２の部分に対向し、副画
素群１０２の別の１つが、青色光を放出する層１４２の
部分に対向し、第３の副画素群１０２が、緑色光を放出
する層１４２の部分に対応し、これによって、カラー・
ディスプレイが得られる。他の実施例では、層１４２の
全部分が同一タイプの光を放出することによって、白黒
ディスプレイとなる。図１を参照して説明した電気的短
絡絶縁過程を実行して、電界放出ディスプレイ３００の
導体アレイ１００を検査すれば、コスト削減、歩留まり
上昇、生産性向上のような多くの利点が実現されるた
め、低コストのディスプレイを提供することができる。
【図１】本発明によるフラット・パネル・ディスプレイ
用導体アレイの好適実施例の平面図。
用導体アレイの好適実施例の平面図。
【図２】図１の導体アレイの部分平面図。
【図３】本発明によるフラット・パネル・ディスプレイ
用導体アレイの他の実施例の部分平面図。
用導体アレイの他の実施例の部分平面図。
【図４】本発明による電界放出ディスプレイを構成する
更に別の素子を示す、図１の構造の部分拡大断面図。
更に別の素子を示す、図１の構造の部分拡大断面図。
１００ フラット・パネル・ディスプレイ用導体アレ
イ １０１ 基板 １０２ 副画素 １０６，１０８，１１０ カソード導体 １０４ ゲート導体 １１２ 第１冗長導電性部材 １１４ 第２冗長導電性部材 １１６，１１８，１２０ 導電性ゲート接続器 １２２ 第１冗長導電性部材 １２４ 第２冗長導電性部材 １２６ 導電性カソード接続器 １２７ 導電性カソード接続器 １２８ バラスト抵抗 １３０ 電界エミッタ １３４，１３５，１３７，１３８ 可融性リンク １４０ 面板 １４２ 層 １４４ 誘電体層 １４５ 重複領域 １４６ 減圧チャンバ ２００ 導体アレイ ２０３ 交差部 ２３０ 電界エミッタ ２３２ 幅広部分 ２３４ 可融性リンク ３００ 電界放出ディスプレイ
イ １０１ 基板 １０２ 副画素 １０６，１０８，１１０ カソード導体 １０４ ゲート導体 １１２ 第１冗長導電性部材 １１４ 第２冗長導電性部材 １１６，１１８，１２０ 導電性ゲート接続器 １２２ 第１冗長導電性部材 １２４ 第２冗長導電性部材 １２６ 導電性カソード接続器 １２７ 導電性カソード接続器 １２８ バラスト抵抗 １３０ 電界エミッタ １３４，１３５，１３７，１３８ 可融性リンク １４０ 面板 １４２ 層 １４４ 誘電体層 １４５ 重複領域 １４６ 減圧チャンバ ２００ 導体アレイ ２０３ 交差部 ２３０ 電界エミッタ ２３２ 幅広部分 ２３４ 可融性リンク ３００ 電界放出ディスプレイ
Claims (3)
- 【請求項１】複数の電界エミッタ（１３０）を指定する
ための導電性アレイ（１００）であって：基板（１０
１）の主面上に配置され、第１冗長導電性部材（１２
２）と、該第１冗長導電性部材（１２２）とほぼ平行な
第２冗長導電性部材（１２４）と、前記第１冗長導電性
部材（１２２）および前記第２冗長導電性部材（１２
４）間に延在する導電性カソード接続器（１２６）とを
有するカソード導体（１０６）であって、前記導電性カ
ソード接続器（１２６）は第１および第２対向端部を有
し、前記導電性カソード接続器（１２６）の第１対向端
部は前記カソード導体（１０６）の第１冗長導電性部材
（１２２）に電気的に接続され、前記導電性カソード接
続器（１２６）の第２対向端部は前記カソード導体（１
０６）の第２冗長導電性部材（１２４）に電気的に接続
されている前記カソード導体（１０６）；前記カソード
導体（１０６）上に形成された誘電体層（１４４）上に
配置されたゲート導体（１０４）であって、該ゲート導
体（１０４）は前記カソード導体（１０６）の上に位置
することによって、副画素（１０２）を規定する交差部
を形成し、前記ゲート導体（１０４）は、第１冗長導電
性部材（１２２）と該第１冗長導電性部材（１２２）に
ほぼ平行な第２冗長導電性部材（１２４）とを有するこ
とにより、前記カソード導体（１０６）の下側区域と前
記ゲート導体（１０４）の上側区域とを含む複数の重複
領域（１０３）を規定し、前記ゲート導体（１０４）
は、更に、第１および第２対向端部を有する導電性ゲー
ト接続器（１１６）を含み、該導電性ゲート接続器（１
１６）の第１対向端部は前記ゲート導体（１０４）の第
１冗長導電性部材（１１２）に電気的に接続され、前記
導電性ゲート接続器（１１６）の第２対向端部は前記ゲ
ート導体（１０４）の第２冗長導電性部材（１１４）に
電気的に接続されている前記カソード導体（１０６）；
および各々複数の重複領域（１０３）に配置され、複数
の幅広部分（１３２，１３６）を規定する複数の可融性
リンク（１３４，１３８）；から成り、 前記複数の電界エミッタ（１３０）は、前記副画素（１
０２）内に形成され、前記カソード導体（１０６）およ
び前記ゲート導体（１０４）に電気的に接続され、所定
の電界が前記複数の電界エミッタ（１３０）において形
成され、放出を行うことを特徴とする導電性アレイ（１
００）。 - 【請求項２】電界放出ディスプレイ（３００）であっ
て：主面を有する基板（１０１）；前記基板（１０１）
の主面上に配置された複数のカソード導体（１０６，１
０８，１１０）であって、該複数のカソード導体（１０
６，１０８，１１０）の各々は、第１冗長導電性部材
（１２２）と、該第１冗長導電性部材（１２２）にほぼ
平行な第２冗長導電性部材（１２４）と、前記第１冗長
導電性部材（１２２）および前記第２冗長導電性部材
（１２４）間に延在する導電性カソード接続器（１２
６）とを有し、前記導電性カソード接続器（１２６）は
第１および第２対向端部を有し、前記導電性カソード接
続器（１２６）の第１対向端部は前記第１冗長導電性部
材（１２２）に電気的に接続され、前記導電性カソード
接続器（１２６）の第２対向端部は前記第２冗長導電性
部材（１２４）に電気的に接続されている前記カソード
導体（１０６，１０８，１１０）；前記複数のカソード
導体（１０６，１０８，１１０）上に形成された誘電体
層（１４４）；前記誘電体層（１４４）上に形成され、
前記複数のカソード導体（１０６，１０８，１１０）の
上に位置することによって、複数の副画素（１０２）を
規定する複数の交差部を与える複数のゲート導体（１０
４）であって、前記複数のゲート導体（１０４）の各々
は、第１冗長導電性部材（１１２）と、該第１冗長導電
性部材（１１２）にほぼ平行な第２冗長導電性部材（１
１４）とを有することにより、前記複数のカソード導体
（１０６，１０８，１１０）の１つの下側区域と前記複
数のゲート導体（１０４）の１つの上側区域とを含む複
数の重複領域（１０３）を規定し、前記複数のゲート導
体（１０４）は、前記複数のゲート導体（１０４）の少
なくとも１つに配置された複数の導電性ゲート接続器
（１１６，１１８，１２０）を含み、前記複数の導電性
ゲート接続部（１１６，１１８，１２０）の各々は第１
および第２対向端部を有し、前記複数の導電性ゲート接
続部（１１６，１１８，１２０）の各々の第１対向端部
は前記複数のゲート導体（１０４）の１つの前記第１冗
長導電性部材（１１２）に電気的に接続され、前記複数
の導電性ゲート接続器（１１６，１１８，１２０）の各
々の前記第２対向端部は前記複数のゲート導体（１０
４）の同一のものの前記第２冗長導電性部材（１１４）
に接続されている前記ゲート導体（１０４）；前記複数
の重複領域（１０３）の各々に１つ配置されている複数
の可融性リンク（１３４，１３８）；前記複数の副画素
（１０２）の各々の中に少なくとも１つ配置されている
複数の電界エミッタ（１３０）であって、前記複数の電
界エミッタ（１３０）の前記少なくとも１つは、前記カ
ソード導体（１０６，１０８，１１０）と、それが配置
されている前記副画素（１０２）の前記ゲート導体（１
０４）とに電気的に接続されている前記電界エミッタ
（１３０）；および前記複数の電界エミッタ（１３０）
に対向する主面を有し、それらの間に減圧チャンバ（１
４６）を規定する面板（１４０）；から成ることを特徴
とする電界放出ディスプレイ（３００）。 - 【請求項３】電界放出ディスプレイ（３００）の製造方
法であって：主面を有する基板（１０１）を用意する段
階；前記基板（１０１）の主面上に複数のカソード導体
（１０６，１０８，１１０）を形成する段階；前記複数
のカソード導体（１０６，１０８，１１０）上に誘電体
層（１４４）を形成する段階；複数のゲート導体（１０
４）を前記複数のカソード導体（１０６，１０８，１１
０）の上に配置するように、前記誘電体層（１４４）上
に前記複数のゲート導体（１０４）形成することによっ
て、複数の副画素（１０２）を規定する複数の交差部を
設け、更に、前記カソード導体（１０６，１０８，１１
０）の下側区域と前記ゲート導体（１０４）の上側区域
とを含む複数の重複領域（１０３）を設ける段階；前記
複数の重複領域（１０３）毎に１つづつ、複数の可融性
リンク（１３４，１３８）を形成する段階；前記複数の
副画素（１０２）の各々の中に複数の電界エミッタ（１
３０）を形成する段階；前記複数の電界エミッタ（１３
０）を、前記カソード導体（１０６，１０８，１１０）
と、前記副画素（１０２）の前記ゲート導体（１０４）
とに電気的に結合し、所定の電界を前記複数の電界エミ
ッタ（１３０）に形成し、放出を可能にする段階；およ
び前記複数の電界エミッタ（１３０）に対向する主面を
有し、その間に減圧チャンバ（１４６）を規定する面板
（１４０）を設ける段階；から成ることを特徴とする方
法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US623034 | 1996-03-28 | ||
| US08/623,034 US5633561A (en) | 1996-03-28 | 1996-03-28 | Conductor array for a flat panel display |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09265927A true JPH09265927A (ja) | 1997-10-07 |
| JP3749592B2 JP3749592B2 (ja) | 2006-03-01 |
Family
ID=24496510
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08869797A Expired - Fee Related JP3749592B2 (ja) | 1996-03-28 | 1997-03-25 | フラット・パネル・ディスプレイ用導体アレイ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5633561A (ja) |
| EP (1) | EP0801412A1 (ja) |
| JP (1) | JP3749592B2 (ja) |
| KR (1) | KR100469547B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7579763B2 (en) | 2005-03-31 | 2009-08-25 | Samsung Sdi Co., Ltd. | Electron emission device having electrodes with line portions and subsidiary electrode |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001266735A (ja) | 2000-03-22 | 2001-09-28 | Lg Electronics Inc | 電界放出型冷陰極構造及びこの陰極を備えた電子銃 |
| FR2853985B1 (fr) * | 2003-04-19 | 2005-07-08 | Inanov | Ecran flexible a microtubes cathodiques |
| KR20050014430A (ko) * | 2003-07-31 | 2005-02-07 | 삼성에스디아이 주식회사 | 평판 표시소자의 전자 방출원 형성용 조성물 및 이로부터제조되는 전자 방출원 |
| KR20060104652A (ko) * | 2005-03-31 | 2006-10-09 | 삼성에스디아이 주식회사 | 전자 방출 소자 |
| US7406222B2 (en) * | 2006-02-16 | 2008-07-29 | Pavel Kornilovich | Composite evanescent waveguides and associated methods |
| JP5151667B2 (ja) * | 2008-05-12 | 2013-02-27 | パナソニック株式会社 | マトリックス型冷陰極電子源装置 |
| WO2013004514A1 (en) * | 2011-07-01 | 2013-01-10 | Paul Scherrer Institut | Field emission cathode structure and driving method thereof |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2561019B1 (fr) * | 1984-03-09 | 1987-07-17 | Etude Surfaces Lab | Procede de realisation d'ecrans de visualisation plats et ecrans plats obtenus par la mise en oeuvre dudit procede |
| JP2627620B2 (ja) * | 1987-07-15 | 1997-07-09 | キヤノン株式会社 | 電子放出素子およびその製造方法 |
| US5142184B1 (en) * | 1990-02-09 | 1995-11-21 | Motorola Inc | Cold cathode field emission device with integral emitter ballasting |
| US5216324A (en) * | 1990-06-28 | 1993-06-01 | Coloray Display Corporation | Matrix-addressed flat panel display having a transparent base plate |
| US5157309A (en) * | 1990-09-13 | 1992-10-20 | Motorola Inc. | Cold-cathode field emission device employing a current source means |
| DE69221174T2 (de) * | 1991-02-01 | 1997-12-04 | Fujitsu Ltd | Anordnung für Feldemissions-Mikrokathoden |
| FR2687839B1 (fr) * | 1992-02-26 | 1994-04-08 | Commissariat A Energie Atomique | Source d'electrons a cathodes emissives a micropointes et dispositif de visualisation par cathodoluminescence excitee par emission de champ utilisant cette source. |
| US5210472A (en) * | 1992-04-07 | 1993-05-11 | Micron Technology, Inc. | Flat panel display in which low-voltage row and column address signals control a much pixel activation voltage |
| US5283500A (en) * | 1992-05-28 | 1994-02-01 | At&T Bell Laboratories | Flat panel field emission display apparatus |
| CA2112180C (en) * | 1992-12-28 | 1999-06-01 | Yoshikazu Banno | Electron source and manufacture method of same, and image forming device and manufacture method of same |
| JPH07245074A (ja) * | 1994-03-02 | 1995-09-19 | Fujitsu Ltd | 微小電界放出陰極アレイの製造方法 |
| US5528098A (en) * | 1994-10-06 | 1996-06-18 | Motorola | Redundant conductor electron source |
| US5502347A (en) * | 1994-10-06 | 1996-03-26 | Motorola, Inc. | Electron source |
| US5543691A (en) * | 1995-05-11 | 1996-08-06 | Raytheon Company | Field emission display with focus grid and method of operating same |
-
1996
- 1996-03-28 US US08/623,034 patent/US5633561A/en not_active Expired - Lifetime
-
1997
- 1997-03-03 KR KR1019970006916A patent/KR100469547B1/ko not_active IP Right Cessation
- 1997-03-12 EP EP97104106A patent/EP0801412A1/en not_active Withdrawn
- 1997-03-25 JP JP08869797A patent/JP3749592B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7579763B2 (en) | 2005-03-31 | 2009-08-25 | Samsung Sdi Co., Ltd. | Electron emission device having electrodes with line portions and subsidiary electrode |
Also Published As
| Publication number | Publication date |
|---|---|
| KR970067440A (ko) | 1997-10-13 |
| US5633561A (en) | 1997-05-27 |
| KR100469547B1 (ko) | 2005-05-19 |
| JP3749592B2 (ja) | 2006-03-01 |
| EP0801412A1 (en) | 1997-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08236047A (ja) | 電気的に保護されたフラットディスプレイスクリーンの陽極 | |
| US20060091781A1 (en) | Image display device | |
| JP3749592B2 (ja) | フラット・パネル・ディスプレイ用導体アレイ | |
| JP4196490B2 (ja) | 冷陰極電界電子放出表示装置用カソード・パネル及び冷陰極電界電子放出表示装置、並びに、冷陰極電界電子放出表示装置用カソード・パネルの製造方法 | |
| JP2001035423A5 (ja) | ||
| US5759078A (en) | Field emission device with close-packed microtip array | |
| KR100289638B1 (ko) | 전계전자 방출소자 | |
| JPH0992131A (ja) | 電界放出型表示装置 | |
| US5631518A (en) | Electron source having short-avoiding extraction electrode and method of making same | |
| US5528098A (en) | Redundant conductor electron source | |
| JP3540502B2 (ja) | フラットディスプレイスクリーンのアノード | |
| US6045426A (en) | Method to manufacture field emission array with self-aligned focus structure | |
| JP2001229805A (ja) | 電界放出カソードならびに電界放出型表示装置 | |
| US6414249B1 (en) | Reduction of the probability of interlevel oxide failures by minimization of lead overlap area through bus width reduction | |
| TW200301497A (en) | Structure, fabrication, and corrective test of electron-emitting device having electrode configured to reduce cross-over capacitance and/or facilitate short-circuit repair | |
| US7545088B2 (en) | Field emission device | |
| JPH07153369A (ja) | 電界放出形電子源 | |
| US20070024178A1 (en) | Field emission device having insulated column lines and method of manufacture | |
| US20100148670A1 (en) | Electron source substrate and image display apparatus | |
| JPH05144370A (ja) | 微小電界放出陰極アレイ | |
| KR101104436B1 (ko) | 유기발광장치의 누설전류 검사 방법 | |
| KR20050078330A (ko) | 전계 방출 표시 소자 | |
| JP2004511005A (ja) | 電界放出ディスプレイ | |
| KR100362535B1 (ko) | 형광 표시관 | |
| WO2001039236A1 (en) | Cathode structure for planar emitter field emission displays |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040219 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040219 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050630 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050823 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051020 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051115 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051202 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081209 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091209 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |