JPH09261452A - 解像度変換装置 - Google Patents

Abstract

(57)【要約】 【課題】 オリジナル格子と生成格子の干渉によって生
じるモアレの発生を抑圧し、ハ−フト−ン画像に対して
も良好な画質が得られる解像度変換装置を提供する。 【解決手段】 生成格子内の面積Ｓｉｊの最大値ｍａｘ
｛Ｓｉｊ｝とそれに対応する画素（以下、優勢シンボ
ル）の色によってしきい値を決定し、孤立した黒画素や
白画素が保存できるようにする。また、複数のしきい値
を設定する設定手段と、この設定手段によって設定され
た複数のしきい値から変換率に応じて所定のしきい値を
選択する選択手段とを備え、しきい値選択に適応性を持
たせる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はファクシミリ装置や
ディジタル複写機などで画像を縮小する際に用いられる
解像度変換装置に関する。

【０００２】

【従来の技術】ファクシミリ装置では、スキャナから画
像デ−タを入力して２値化処理、圧縮処理を施して一時
的にメモリに蓄積し、送信時に相手の能力に合わせるた
めに、Ｂ４版からＡ４版などに画像を縮小することがあ
る。また、定形紙記録紙を使ったファクシミリ装置で
は、記録紙の範囲内に記録画像を納めるために数％の縮
小を行うことがある。

【０００３】従来からこのような用途で画像を縮小する
方法の一つとして投影法が用いられている。投影法は図
４に示すように、変換画像を表す格子（以下、生成格子
と呼び実線で示す）に投影される原画像を表す格子（以
下、オリジナル格子と呼び波線で示す）の面積をフィル
タ係数として生成画素を出力する２次元フィルタであ
る。このとき主走査方向の縮小率は生成格子の幅に対す
るオリジナル格子の幅で表される。図中Ｘ＿ｒａｔｉｏ
が主走査変換率を表す。副走査方向についても同様であ
る。

【０００４】例えば、図中の網掛け画素に対するフィル
タ出力（ＦｉｌＯｕｔ）は、 ＦｉｌＯｕｔ＝（Ｐ２，２×Ｓ００＋Ｐ２，３×Ｓ０１
＋Ｐ３，２×Ｓ１０＋Ｐ３，３×Ｓ１１） で表される。ここで、Ｐ２，２などは原画素を表し、こ
こでは黒画素は”２５５”、白画素は”０”の値をとる
ものとする。Ｓ００は生成格子内部のＰ２，２の格子の
占める面積である。他の面積も同様である。ＦｉｌＯｕ
ｔは多値の信号として得られるので、それをしきい値Ｔ
ｈと比べて２値画像が得られる。すなわち、
ＦｉｌＯｕｔ ≧ Ｔｈ → ”黒画素” ＦｉｌＯｕｔ ＜ Ｔｈ → ”白画素” と判定される。しきい値は、あらかじめ定められた定数
で原画素が２５６階調であれば、中間値の”１２８”と
することが多い。

【０００５】

【発明が解決しようとする課題】しかし、上述のように
構成された解像度変換装置は、文書画像に対しては良好
な画質が得られるが、誤差拡散のようなハ−フト−ン画
像では、わずかに縮小した場合には低周波のモアレが発
生し階調性が著しく低下する。

【０００６】このモアレはオリジナル格子と生成格子の
干渉によって生じるものである。図５は、この様子を示
したものである。ハ−フト−ンでは孤立画素が多いので
Ｐｊ、ｉは黒画素とし、その両端は白画素とする。黒画
素Ｐｊ、ｉが図示したように生成格子によって約１／２
に分かれた場合、Ｓ１０が”０”でなければ、Ｓ００の
生成格子に対する面積比率は１／２以下になるため、し
きい値”１２８”でスライスすると隣接する生成格子の
どちらに対してもＰｊ、ｉは反映されない。このような
格子の位相状態の部分では、変換画素は”白画素”が続
き、格子の位相が少しずつずれるにつれてこの状態は解
消され、黒画素がどちらかの生成格子に保存されるよう
になる。黒画素を背景とする白の孤立画素につても同様
になる。これが低周波モアレの発生原因である。

【０００７】本発明は上述の問題点に鑑みてなされたも
ので、ハ−フト−ン画像に対してモアレの発生を抑圧す
る解像度変換装置を提供することを目的とする。

【０００８】

【課題を解決するための手段】本発明は、上述の課題を
解決するため、変換画素の格子の分割領域の最大値を検
出し、検出された最大領域に対応する画素を検出して、
２値化のしきい値を画素ごとに制御することによって、
孤立点を保存して、画像を僅かに縮小した場合にもモア
レの発生を抑圧した良好な画像が得ることを可能にした
ものである。

【０００９】また、本発明は、複数のしきい値を設定し
て、しきい値から変換率に応じたしきい値が選択される
ように、しきい値選択を適応化することによって、より
広い範囲で良好な画質が得るようにしたものである。

【００１０】

【発明の実施の形態】本発明は、生成格子内の面積Ｓｉ
ｊの最大値ｍａｘ｛Ｓｉｊ｝とそれに対応する画素（以
下、優勢シンボル）の色によってしきい値を決定し、孤
立した黒画素や白画素が保存できるようにした。

【００１１】例えば、図５でｍａｘ｛Ｓｉｊ｝＝Ｓ００
とし、Ｐｊ、ｉが黒画素とする。Ｐｊ、ｉが生成格子に
投影する面積はＳ００であるから、しきい値をＳ００よ
り僅かに低く、Ｓ００−εとすれば生成画素は黒画素に
なり、Ｐｊ、ｉが保存される。ここで、εは小さな正の
数である。

【００１２】同様の考えにより、Ｐｊ、ｉが白画素のと
きは原画像が２５６階調であると仮定すると、しきい値
を２５５−［ｍａｘ｛Ｓｉｊ｝−ε］とすればよい。

【００１３】従って、本発明によれば、黒の孤立点や白
の孤立点が保存されるため、僅かに縮小した場合でもハ
−フト−ン画像の階調性は失われることはない。

【００１４】また、複数のしきい値を設定する設定手段
と、この設定手段によって設定された複数のしきい値か
ら変換率に応じて所定のしきい値を選択する選択手段と
を備え、しきい値選択に適応性を持たせた。

【００１５】さらに、本発明は、変換画素の格子内部に
含まれる原画像の主走査方向及び副走査方向の格子数を
求める手段と、変換画素の格子にかかる主走査方向の原
画素数、副走査方向のライン数を求める手段と、原画素
の複数ワ−ドを記憶する前記ライン数分のシフトレジス
タと、前記ワ−ド長のビット数を計数するカウンタとを
有し、変換画素を１画素生成する毎に、前記主走査方向
の原画素数だけ前記複数のシフトレジスタを同時にシフ
トし、シフトに応じて前記カウンタを計数し、ワ−ド長
のビット数を計数したときに前記シフトレジスタに原画
像を入力するようにした。

【００１６】

【実施例】以下、本発明の第１の実施例を図面を参照し
て説明する。

【００１７】図１は本発明の第１の実施例を示す解像度
変換装置のブロック図である。本実施例は縮小率が１．
０〜０．５の場合を示しており、生成格子内に入るオリ
ジナル格子の数は主走査方向（以下、Ｘ方向）、副走査
方向（以下、Ｙ方向）でそれぞれ最大３本と仮定してい
る。

【００１８】まず、本実施例の構成要素を説明し、次に
処理フロ−図に従って動作を説明することにする。１は
解像度変換装置全体を制御する制御部であり、シ−ケン
ス制御回路１ａ、算術論理演算回路１ｂ（ＡＬＵ）、各
種の制御パラメ−タを格納するパラメ−タレジスタ１ｃ
から構成される。レジスタ２〜４はＸ方向の格子幅を格
納するレジスタである。同様にレジスタ５〜７はＹ方向
の格子幅を格納するレジスタである。投影フィルタ８は
３個の積和演算回路８ａ〜８ｃによって構成される。

【００１９】投影フィルタ８への入力はＸ方向、Ｙ方向
の格子幅と参照画素である。参照画素は３ラインの画像
デ−タを同時に参照できる構成である。それらは参照画
素シフトレジスタ９〜１１に格納される。９は第ｊライ
ン目の参照画像デ−タを画像メモリ１２から入力する。
画像デ−タは、このレジスタの下位側に入力される。１
０、１１についても同一の構成である。１３はしきい値
計算回路である。１４、１５はそれぞれＸ方向、Ｙ方向
の格子幅の最大値がセットされる。

【００２０】１６は各積和演算回路の出力を加算する加
算器である。加算器１６の出力がフィルタの出力であ
る。

【００２１】セレクタ１７は、生成格子内の面積の最大
値ｍａｘ｛Ｓｉｊ｝に対応する優勢シンボルＳＹＭを選
択する。１８は比較器であり、フィルタ出力をしきい値
ＳＬと比較して２値化する。シフトレジスタ１９は、２
値化した画素が生成される毎に１ビットシフトし、バイ
トデ−タにパッキングする回路である。８画素生成され
る毎に、画像デ−タバス２０を通して画像メモリ１２に
転送する。２１は参照画素シフトレジスタ９〜１１への
シフト信号入力部であり、２２はシフトレジスタ１９へ
のシフト信号入力部である。２３、２４はセレクタ１７
に対するＸ方向およびＹ方向の選択信号であり、２５は
ＡＬＵのデ−タバスである。

【００２２】図２は積和演算回路１ａの構成例を示した
ものである。構成要素は乗算器３１〜３３、加算器３
４、セレクタ３５〜３７からなり、セレクタ３５〜３７
は参照画素が黒画素であれば”ｆｆ”を、白画素であれ
ば”０”を出力する。また、参照画素シフトレジスタ９
は、８ビットデ−タ単位で画素シフトを行うシフトレジ
スタ９ａ、９ｂから構成されている。

【００２３】図３は、しきい値計算回路１３の構成例を
示したもので、乗算器１３ａ、減算器１３ｂ、１３ｃ、
及び２つの減算器の出力を優勢シンボルＳＹＭの色によ
って選択するセレクタ１３ｄから構成されている。

【００２４】次に、図７（ａ）のフロ−図を用いて本発
明の動作を説明する。まず、フロ−図に表れるシンボル
を図６によって説明する。Ｘ＿ｉｎｉｔｉａｌは生成格
子内の最初の格子幅、Ｘ＿ｒａｔｉｏは縮小率であり、
Ｒｘは最後の格子幅である。Ｙ方向についても同様にシ
ンボルを定義する。参照ラインは上から第ｊライン、第
（ｊ＋１）ライン、第（ｊ＋２）ラインとする。生成格
子がオリジナル格子によって分割される領域の面積は添
え字を付けてＳ００のように表す。それ以外のシンボル
は必要に応じて説明する。

【００２５】再び図７（ａ）に戻って、図中、加算、減
算は算術論理演算回路１ｂによって実行されるものとす
る。処理７０１はペ−ジの先頭におけるレジスタの初期
化として、Ｙ方向のオリジナル格子のアドレスを計算す
るレジスタであるＹｌａｔｔｉｃｅＲｅｇとＹ＿ｉｎｉ
ｔｉａｌをクリアする。図８に示すように、これらのレ
ジスタはパラメ−タレジスタ１ｃに含まれている。

【００２６】処理７０２は参照画素シフトレジスタ９、
１０、１１に参照画像デ−タを入力する。まず、シフト
レジスタ９ｂ（下位バイト）に第１ライン（ｊ＝１）の
先頭のバイトデ−タを画像メモリ１２から入力し、それ
を８ビット左にシフトする。シフト操作はシフト信号＃
１を８回入力することにより行われる。シフト信号＃１
はシ−ケンス制御回路１ａから出力される制御信号の一
部である。その後再度、シフトレジスタ９ｂ（下位バイ
ト）に次の１バイトを入力する。シフトレジスタ１０に
は第２ラインの参照画像デ−タを、１１には第３ライン
の参照画像デ−タを同様にして入力する。

【００２７】処理７０３は処理７０１同様に、Ｘ方向の
オリジナル格子のアドレスを計算するレジスタＸｌａｔ
ｔｉｃｅＲｅｇとＸ＿ｉｎｉｔｉａｌをクリアする。Ｃ
Ｔはカウンタで、初期値は８を設定する。

【００２８】処理７０４はＹ方向の格子アドレスを計算
し、その値から格子幅を計算しレジスタ５〜７に設定す
る。

【００２９】図９に処理７０４の詳細を示す。処理９０
０はＹ＿ｓｈｉｆｔとＹ＿ｎｕｍをクリアする。Ｙ＿ｓ
ｈｉｆｔは生成格子に含まれるオリジナル格子数であ
り、Ｙ＿ｎｕｍは生成格子にかかる参照ライン数であ
る。図６のを例にすると、Ｙ＿ｓｈｉｆｔ＝２、Ｙ＿ｎ
ｕｍ＝３となる。

【００３０】処理９０１の判断でＹ＿ｉｎｉｔｉａｌ
が”０”でなければ処理９０２でワ−クレジスタにＹ＿
ｉｎｉｔｉａｌの値を書き込み、処理９０３でＹ＿ｓｈ
ｉｆｔ、Ｙ＿ｎｕｍをインクリメントする。ペ−ジの先
頭では、Ｙ＿ｉｎｉｔｉａｌは”０”であるから、これ
らの処理は行われない。

【００３１】処理９０４でＹ＿ｉｎｉｔｉａとＹ方向の
縮小率Ｙ＿ｒａｔｉｏの加算を算術論理演算器１ｂによ
って行い、演算結果はアキュムレ−タ（ａｃｃａ）に一
時的に格納される。生成格子の幅は１００００Ｈに正規
化し、縮小率は生成格子の幅に対するオリジナル格子の
幅と定義する。例えば、縮小率が０．９であれば、６５
５３６×０．９＝５８９８２＝Ｅ６６６Ｈ であるか
ら、パラメ−タレジスタＹ＿ｒａｔｉｏには、あらかじ
めＥ６６６Ｈを設定しておく。Ｘ方向についても同様で
ある。処理９０４の結果、処理９０５でオ−バフロ−を
示すキャリ−信号がＯＮするかどうかの判断を行う。キ
ャリ−信号は、加算結果が１００００Ｈに等しいか、越
えた場合にＯＮとなる。これは算術論理演算回路１ｂか
ら出力する状態信号の一部である（図１、図８）。キャ
リ−信号がＯＦＦの間は、オリジナル格子が生成格子の
内部にあることを示している。処理９０６では、処理９
０４の結果をＹｌａｔｔｉｃｅＲｅｇに格納する。処理
９０７ではＹ＿ｒａｔｉｏをワ−クレジスタに書き込
む。処理９０８ではＹ＿ｓｈｉｆｔとＹ＿ｎｕｍをイン
クリメントする。

【００３２】処理９０５の判断で処理９０９に移ったと
する。処理９０９は生成格子とオリジナル格子が重なる
かどうか判断する。重ならなければ、処理９１１で最終
の格子幅Ｒｙを求め、ワ−クレジスタに書き込む。格子
が重なるときには、最終幅はＹ＿ｒａｔｉｏに等しいの
で処理９１４で、これをワ−クレジスタに書き込む。処
理９１２と処理９１５では、Ｙ＿ｓｈｉｆｔの値が”
１”だけ異なる。格子が重なるときは、Ｙ＿ｓｈｉｆｔ
＝Ｙ＿ｎｕｍであるが、普通はＹ＿ｎｕｍ＝Ｙ＿ｓｈｉ
ｆｔ＋１である。処理９１６で次の生成格子内の演算の
初期値Ｙ＿ｉｎｉｔｉａｌを更新する。以上で格子アド
レスの計算が終わる。例えば、縮小率０．９とすると、
第１ライン目ではこれらの値は次のようになる。

【００３３】 Ｙ＿ｒａｔｉｏ ＝Ｅ６６６Ｈ Ｙｗｏｒｋ＃［０］＝Ｅ６６６Ｈ Ｙｗｏｒｋ＃［１］＝１９９ａＨ Ｙｗｏｒｋ＃［２］＝０ Ｙ＿ｉｎｉｔｉａｌ＝ｃｃｃｃＨ Ｙ＿ｓｈｉｆｔ ＝１ Ｙ＿ｎｕｍ ＝２ 処理９１９〜処理９２１で上記の格子幅を、格子幅レジ
スタ５〜７に設定する。処理９１８で生成格子のＹ方向
の分割数が２のときには、格子幅レジスタ１０に”０”
が書き込まれるようにしている。以上が図７（ａ）の処
理７０４の詳細な内容である。

【００３４】再び図７（ａ）に戻って、処理７０５では
処理７０４で得られた格子幅の最大値を図１のレジスタ
１５に書き込む。また、それが何番目であるかをＹ方向
選択信号２３に出力する。この信号はシ−ケンス制御回
路１ａの出力信号の一部である。最大値の検出は、一般
には算術論理演算回路１ｂによってＹｗｏｒｋの内容を
順次比較すれば得られるが、本実施例では最大の分割数
を３にしているので、分割数が３のときは２番目が最大
であり、分割数が２のときは、それらを比較することに
よって判断できる。

【００３５】処理７０６〜処理７１３までが１ラインの
処理である。処理７０６では処理７０４同様に、Ｘ方向
の格子幅を計算し格子幅レジスタ２〜４に設定する。詳
細は図９でＹをＸと読み替えたものと同一である。処理
７０７は処理７０５の内容をＸ方向について行う。

【００３６】処理７０８はフィルタ計算、しきい値処
理、２値化処理である。フィルタ計算は従来例で説明し
た積和演算が行われる。図２の構成要素は既に説明した
とおりである。フィルタ出力は、ここでは２５６階調
（８ビット）を仮定しているので、積和演算結果の上位
８ビットが図１の加算器１６から得られる。

【００３７】しきい値計算については、図３を参照して
説明することにする。Ｘ方向、Ｙ方向の格子幅の最大値
はそれぞれレジスタ１４、１５に設定済みである。乗算
器１３ａの出力は分割領域の最大値ｍａｘ｛Ｓｉｊ｝で
ある。この値はフィルタ計算の途中でも得られるので、
それを使うように構成してもよい。減算器１３ｂ、１３
ｃではそれぞれ、ｍａｘ｛Ｓｉｊ｝−１と２５５−｛ｍ
ａｘ｛Ｓｉｊ｝−１｝を計算する。セレクタ１３ｄに
は、ｍａｘ｛Ｓｉｊ｝に対応する画素が選択信号として
入力し、黒画素であればｍａｘ｛Ｓｉｊ｝がしきい値と
して選択され、そうでなければ２５５−｛ｍａｘ｛Ｓｉ
ｊ｝−１｝が選択される。

【００３８】２値化は比較器１８によってフィルタ出力
がしきい値より大きければ黒画素として”１”、そうで
なければ白画素”０”とする。

【００３９】処理７０９はシフト信号＃２をＯＮして、
２値化画素１ビットをシフトレジスタ２０に書き込む。
以上で１画素のフィルタ処理が終了する。

【００４０】処理７１０では、参照画素シフトレジスタ
９〜１１をＸ＿ｓｈｉｆｔビットだけ左にシフトし、同
時にカウンタＣＴを減算し、これが”０”になったら参
照画素シフトレジスタ９ｂ（下位バイト）に画像デ−タ
を入力する。詳細は図７（ｂ）の処理７１００〜７１０
８に示した通りである。

【００４１】また、図７（ａ）に戻って、処理７０６〜
７１０を８回繰り返すと縮小画像デ−タが１バイト生成
される。これを処理７１２で画像メモリ１２に書き込
む。処理７０６〜７１２を１ライン分繰り返す。処理７
１４ではライン端の１バイトに満たない縮小画像デ−タ
に”０”ビットを詰めてバイトデ−タとしてメモリに書
き込む。以上で縮小画像が１ライン生成される。

【００４２】次のラインを生成するには参照ラインを更
新する必要がある。Ｙ＿ｓｈｉｆｔに相当するライン数
は次のラインの処理には使用しないので、それをもとに
してリ−ドすべき画像メモリ１２のアドレスを更新すれ
ばよい。以上の処理を原画像のライン数分繰り返せば１
ペ−ジの処理が終了する。

【００４３】上述した第１の実施例は、縮小率が８５％
程度までは階調性が良いが、それ以上に縮小すると階調
特性が劣化する。縮小率を下げると生成格子に入るオリ
ジナル画素の数が増えるが、優勢シンボルによるしきい
値選択では、これらの画素の値が平均化されず投影処理
が本来持っているロ−パスフィルタの性質が著しく損な
われるためであると考えられる。

【００４４】次に示す第２の実施例では、これを改善す
るため縮小率があらかじめ定めた値を越えるときには、
解像度変換装置の外部から与えられる固定しきい値を選
択し、そうでないときには第１の実施例で説明したしき
い値を選択するように構成したものである。

【００４５】図１０、図１１が第２の実施例を示すブロ
ック図である。第１の実施例と共通する部分の説明は省
略する。第２の実施例においては、しきい値計算回路の
みが第１の実施例と異なる。図１０に示すように、しき
い値計算回路１３の周辺で新たに必要なものは、固定し
きい値を設定するレジスタ４０と切替信号Ｃである。切
替信号Ｃは固定しきい値と第１の実施例で説明したしき
い値とを切り替える信号であり、シ−ケンス制御回路１
ａから出力される。

【００４６】図１１は、しきい値計算回路１３の構成例
を示すものである。セレクタ４１によって第１の実施例
によるしきい値と固定しきい値を切り替えている。

【００４７】図１２は縮小率に対するしきい値の設定例
を示したものである。ここでは、縮小率が１．０〜Ｒ２
までは優勢シンボルによるしきい値選択とし、Ｒ２〜Ｒ
１は固定しきい値Ｌ２、Ｒ１以下は固定しきい値Ｌ１と
した。縮小率が小さくなるにつれて縮小画像は黒くつぶ
れる傾向にあるので、固定しきい値の設定を上げる方式
とした。パラメ−タＲ２、Ｒ１、Ｌ２、Ｌ１は解像度変
換器にあらかじめ設定された定数であり、パラメ−タレ
ジスタ１ｃに格納されている。

【００４８】第２の実施例による動作は、第７図と同様
であるが、処理７０１を図１３で置き換えることによっ
て実行される。図１３では１ペ−ジの処理の開始時に、
解像度変換装置にあらかじめ設定された縮小率Ｘ＿ｒａ
ｔｉｏ、Ｙ＿ｒａｔｉｏの小さい方の値によってしきい
値の値を図１２のように設定する処理例である。フロ−
図中ｗｏｒｋとは、パラメ−タレジスタ１ｃ内部のワ−
クレジスタである。切替信号とは、図１０の切替信号Ｃ
のことである。

【００４９】以上、本発明の実施例について説明した
が、各構成において他の公知な代替手段により構成する
ことも可能である。

【００５０】

【発明の効果】以上の説明から明らかなように、画素ご
とにしきい値を制御することによって孤立点が保存され
るため、画像を僅かに縮小した場合にもモアレの発生を
抑圧した良好な画像が得られる。また、しきい値選択を
適応化することによって、より広い範囲で良好な画質が
えられる。

【図面の簡単な説明】

【図１】本発明の第１の実施例のブロック構成図

【図２】積和演算回路の詳細ブロック図

【図３】しきい値計算回路の詳細ブロック図

【図４】従来の投影法による画像処理の説明図

【図５】本発明の画像処理の説明図

【図６】シンボルの定義を表わす説明図

【図７】本発明の第１の実施例の処理を示すフロ−図

【図８】本発明の第１の実施例の処理を示すフロ−図

【図９】算術論理演算回路とその周辺を示す詳細ブロッ
ク図

【図１０】本発明の第１の実施例の処理の詳細を示すフ
ロ−図

【図１１】本発明の第１の実施例の処理の詳細を示すフ
ロ−図

【図１２】本発明の第２の実施例のブロック構成図

【図１３】積和演算回路の詳細ブロック図

【図１４】しきい値選択を説明するための説明図

【図１５】本発明の第２の実施例の処理の詳細を示すフ
ロ−図

【符号の説明】

１ 制御部 １ａ シ−ケンス制御回路 １ｂ 算術論理演算回路 １ｃ パラメ−タレジスタ ２ レジスタ ３ レジスタ ４ レジスタ ５ レジスタ ６ レジスタ ７ レジスタ ８ 投影フィルタ ８ａ 積和演算回路 ８ｂ 積和演算回路 ８ｃ 積和演算回路 ９ 参照画素シフトレジスタ １０ 参照画素シフトレジスタ １１ 参照画素シフトレジスタ １２ 画像メモリ １３ しきい値計算回路 １４ レジスタ １５ レジスタ １７ セレクタ １８ 比較器 １９ シフトレジスタ ２０ 画像デ−タバス

Claims (7)

【特許請求の範囲】
1. 【請求項１】 原画像を表す格子が変換画像の作る格子
   に投影する領域の大きさを原画素の重みとして変換画素
   の値を計算し、それをしきい値と比較して２値化する解
   像度変換装置において、変換画素の格子の分割領域の最
   大値を検出する第１の検出手段と、この第１の検出手段
   によって検出された最大領域に対応する画素を検出する
   第２の検出手段と、これら第１、第２の検出手段からの
   出力に基づいて２値化のしきい値を決定する決定手段と
   を備えたことを特徴とする解像度変換装置。
2. 【請求項２】 原画像の階調を２ｎ 、分割領域の最大
   値をｍａｘ｛Ｓｉｊ｝、εを正の数とするとき、ｍａｘ
   ｛Ｓｉｊ｝に対応する画素の色に応じて、しきい値とし
   て、 ｍａｘ｛Ｓｉｊ｝−ε または ２ｎ −［ｍａｘ｛Ｓ
   ｉｊ｝−ε］ を選択することを特徴とする請求項１記載の解像度変換
   装置。
3. 【請求項３】 原画像を表す格子が変換画像の作る格子
   に投影する領域の大きさを原画素の重みとして変換画素
   の値を計算し、それをしきい値と比較して２値化する解
   像度変換装置において、複数のしきい値を設定する設定
   手段と、この設定手段によって設定された複数のしきい
   値から変換率に応じて所定のしきい値を選択する選択手
   段とを備えたことを特徴とする解像度変換装置。
4. 【請求項４】 前記設定手段により設定される複数のし
   きい値の１つが、原画像の階調を２ｎ 、分割領域の最
   大値をｍａｘ｛Ｓｉｊ｝、εを正の数とするとき、ｍａ
   ｘ｛Ｓｉｊ｝に対応する画素の色に応じて設定される、 ｍａｘ｛Ｓｉｊ｝−ε または ２ｎ −［ｍａｘ｛Ｓ
   ｉｊ｝−ε］ のしきい値に設定されることを特徴とする請求項３記載
   の解像度変換装置。
5. 【請求項５】 原画像を表す格子が変換画像の作る格子
   に投影する領域の大きさを原画素の重みとして変換画素
   の値を計算し、それをしきい値と比較して２値化する解
   像度変換装置において、変換画素の格子内部に含まれる
   原画像の主走査方向及び副走査方向の格子数を求める手
   段と、変換画素の格子にかかる主走査方向の原画素数、
   副走査方向のライン数を求める手段と、原画素の複数ワ
   −ドを記憶する前記ライン数分のシフトレジスタと、前
   記ワ−ド長のビット数を計数するカウンタとを有し、変
   換画素を１画素生成する毎に、前記主走査方向の原画素
   数だけ前記複数のシフトレジスタを同時にシフトし、シ
   フトに応じて前記カウンタを計数し、ワ−ド長のビット
   数を計数したときに前記シフトレジスタに原画像を入力
   することを特徴とする解像度変換装置。
6. 【請求項６】 変換画素の格子の分割領域の最大値を検
   出する第１の検出手段と、この第１の検出手段によって
   検出された最大領域に対応する画素を検出する第２の検
   出手段と、これら第１、第２の検出手段からの出力に基
   づいて２値化のしきい値を決定する決定手段とを備えた
   ことを特徴とする請求項５記載の解像度変換装置。
7. 【請求項７】 複数のしきい値を設定する設定手段と、
   この設定手段によって設定された複数のしきい値から変
   換率に応じて所定のしきい値を選択する選択手段とを備
   えたことを特徴とする請求項５記載の解像度変換装置。