JPH09261226A - Programmable controller - Google Patents

Programmable controller

Info

Publication number
JPH09261226A
JPH09261226A JP8069545A JP6954596A JPH09261226A JP H09261226 A JPH09261226 A JP H09261226A JP 8069545 A JP8069545 A JP 8069545A JP 6954596 A JP6954596 A JP 6954596A JP H09261226 A JPH09261226 A JP H09261226A
Authority
JP
Japan
Prior art keywords
data
controller
trace
sampling
buffer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8069545A
Other languages
Japanese (ja)
Inventor
Norio Fukui
憲男 福井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Meidensha Corp
Meidensha Electric Manufacturing Co Ltd
Original Assignee
Meidensha Corp
Meidensha Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Meidensha Corp, Meidensha Electric Manufacturing Co Ltd filed Critical Meidensha Corp
Priority to JP8069545A priority Critical patent/JPH09261226A/en
Publication of JPH09261226A publication Critical patent/JPH09261226A/en
Pending legal-status Critical Current

Links

Landscapes

  • Computer And Data Communications (AREA)
  • Programmable Controllers (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Small-Scale Networks (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide the programmable controller that stores lots of I/O data while sampling the data at a high speed and minimizes a load of a transmission means. SOLUTION: An I/O controller 13 of the programmable controller 1 is provided with a dual port memory 131 storing input output data with time data added to them and an I/O trace controller 15 sampling trace data from data in the memory. Furthermore, this controller is provided with plural buffers storing the I/O trace data sequentially through automatic changeover and transferring data of a buffer fully occupied with data among the plural buffers to a host monitor 3 via a LAN interface 14.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、プログラマブル・
コントローラに係り、特に入出力データのトレースバッ
ク方式に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention
The present invention relates to a controller, and particularly to a traceback method for input / output data.

【0002】[0002]

【従来の技術】プログラマブル・コントローラは、その
入出力(I/O)データをトレースバックすることによ
り入出力タイムチャートの作成やトレンドグラフ表示を
可能にする。
2. Description of the Related Art A programmable controller enables input / output time chart creation and trend graph display by tracing back its input / output (I / O) data.

【0003】このI/Oデータのトレースバック方式と
して、プログラマブル・コントローラ内に設けるサンプ
リング・プログラムによりI/Oデータをサンプリング
する方式と、プログラマブル・コントローラに結合され
る上位装置によりI/Oデータをサンプリングする方式
がある。
As a traceback method of this I / O data, a method of sampling the I / O data by a sampling program provided in the programmable controller and a method of sampling the I / O data by a host device connected to the programmable controller There is a method to do.

【0004】図3は、上位装置としての監視装置により
I/Oデータをサンプリングする場合を示す。複数のプ
ログラマブル・コントローラ1がI/O装置2を通して
制御対象と結合され、各プログラマブル・コントローラ
1がLANを通して監視装置3にネットワーク結合され
るシステムにおいて、プログラマブル・コントローラ1
がI/O装置2を通して入出力するデータをLANを通
して監視装置3に伝送し、監視装置3でサンプリングす
る。
FIG. 3 shows a case where I / O data is sampled by a monitoring device as a host device. In a system in which a plurality of programmable controllers 1 are coupled to a controlled object through an I / O device 2 and each programmable controller 1 is network-coupled to a monitoring device 3 through a LAN, the programmable controller 1
The data input and output through the I / O device 2 is transmitted to the monitoring device 3 through the LAN and is sampled by the monitoring device 3.

【0005】[0005]

【発明が解決しようとする課題】プログラマブル・コン
トローラ自身でI/Oデータをサンプリングする方式
は、高速サンプリングが可能であるが、プログラマブル
・コントローラ内のメモリにI/Oデータを蓄積するこ
とになり、該メモリの容量によって長時間のトレースバ
ックにはそのデータを保持できなくなる場合がある。
The method of sampling I / O data by the programmable controller itself enables high-speed sampling, but the I / O data is stored in the memory in the programmable controller. Depending on the capacity of the memory, the data may not be retained in the traceback for a long time.

【0006】また、複数のプログラマブル・コントロー
ラによるI/Oデータのサンプリングは、互いに同期が
取れていないため、各プログラマブル・コントローラ間
のデータの相関関係を把握しにくい。
Further, since the sampling of I / O data by a plurality of programmable controllers is not synchronized with each other, it is difficult to grasp the data correlation between the programmable controllers.

【0007】一方、上位装置でサンプリングする方式
は、LAN経由などデータ伝送手段を介してデータが転
送されるため、高速サンプリングが難しくなる。また、
伝送手段にはトレースバック用のI/Oデータが頻繁に
伝送されるため、伝送手段の負荷が大きくなる。
On the other hand, in the method of sampling by the host device, high-speed sampling becomes difficult because the data is transferred via the data transmission means such as LAN. Also,
Since the traceback I / O data is frequently transmitted to the transmission means, the load on the transmission means increases.

【0008】本発明の目的は、I/Oデータを高速サン
プリングしながら大量に保存でき、しかも伝送手段の負
荷を最小限にするプログラマブル・コントローラを提供
することにある。
An object of the present invention is to provide a programmable controller capable of storing a large amount of I / O data while sampling at high speed and minimizing the load on transmission means.

【0009】[0009]

【課題を解決するための手段】本発明は、I/O装置と
の間で入出力データを授受するI/Oコントローラと、
LANを介して上位装置との間でデータ伝送するLAN
インタフェースを備えたプログラマブル・コントローラ
において、前記I/Oコントローラは、入出力データを
時刻データを付加して一時保存するデュアルポートメモ
リを設け、このデュアルポートメモリに一時保存される
データからI/Oトレース用データをサンプリングする
I/Oトレースコントローラを設け、このI/Oトレー
スコントローラは、前記時刻データを持つI/Oトレー
ス用データを複数のバッファに順次自動切換で格納する
複数のバッファを設け、各バッファのうちI/Oトレー
ス用データが満杯になったバッファのデータを前記LA
Nインタフェースを介して前記上位装置に伝送する手段
を備えたことを特徴とする。
SUMMARY OF THE INVENTION The present invention includes an I / O controller for exchanging input / output data with an I / O device,
LAN for data transmission with host device via LAN
In a programmable controller having an interface, the I / O controller is provided with a dual port memory for temporarily storing input / output data by adding time data, and I / O trace is performed from the data temporarily stored in the dual port memory. I / O trace controller for sampling data for I / O is provided, and this I / O trace controller is provided with a plurality of buffers for sequentially and automatically storing I / O trace data having the time data in a plurality of buffers. The data in the buffer, which is full of I / O trace data in the buffer, is stored in the LA
It is characterized in that it comprises means for transmitting to the higher-level device via the N interface.

【0010】[0010]

【発明の実施の形態】図1は、本発明の実施形態を示す
トレースバックのための構成である。同図は、各プログ
ラマブル・コントローラ1の1つを示し、CPU11、
メモリ12、I/Oコントローラ13、LANインタフ
ェース14の他に、I/Oトレースコントローラ15が
PCバスで結合される。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1 is a configuration for traceback showing an embodiment of the present invention. The figure shows one of the programmable controllers 1, the CPU 11,
In addition to the memory 12, the I / O controller 13 and the LAN interface 14, the I / O trace controller 15 is connected by the PC bus.

【0011】LANインタフェース14は、プログラマ
ブル・コントローラ1がLANを通して監視装置3との
間でデータ伝送するのに供される。I/Oコントローラ
13は、プログラマブル・コントローラ1がLANを通
して複数のI/O装置2との間でデータ伝送するのに供
される。
The LAN interface 14 is used by the programmable controller 1 to transmit data to and from the monitoring device 3 through the LAN. The I / O controller 13 is used for the programmable controller 1 to transmit data to and from the plurality of I / O devices 2 through the LAN.

【0012】ここで、I/Oコントローラには入出力さ
れるI/Oデータを一時保存するメモリをデュアルポー
トメモリ131とし、このデュアルポートメモリ131
はI/Oトレースコントローラ15からもアクセスで
き、該I/Oトレースコントローラ15内のメモリへの
転送を可能にする。
Here, the memory for temporarily storing the I / O data input / output to / from the I / O controller is the dual port memory 13 1 , and the dual port memory 13 1 is also accessed from the I / O trace controller 15. It is possible to transfer to the memory in the I / O trace controller 15.

【0013】I/Oトレースコントローラ15は、I/
Oコントローラ13経由で入出力されるI/Oデータか
らI/Oトレース用データのサンプリングを行うもの
で、内部のメモリはダブルバッファ方式とし、第1のバ
ッファがトレース用データで満杯になると、第2のバッ
ファにデータを格納するもので、データを2つのバッフ
ァに交互に格納する自動切換がなされる。
The I / O trace controller 15 is an I / O trace controller.
The I / O trace data is sampled from the I / O data input / output via the O controller 13. The internal memory is of double buffer type, and when the first buffer is full of the trace data, Data is stored in the two buffers, and automatic switching is performed to alternately store the data in the two buffers.

【0014】以上の構成において、プログラマブル・コ
ントローラによる通常のI/Oデータの処理は、ルート
A及びBで示すように、ルートAではI/Oコントロー
ラ13が一定周期で入力データをサンプリングしてCP
U11及びメモリ12へ送信し、ルートBではCPU1
1が演算した結果のデータを一定周期でI/O装置2へ
出力する。
In the above-described configuration, the normal I / O data processing by the programmable controller is, as shown by routes A and B, in the route A, the I / O controller 13 samples the input data at a constant cycle and outputs CP.
Send to U11 and memory 12, CPU1 on route B
The data calculated by 1 is output to the I / O device 2 at a constant cycle.

【0015】I/O装置2からのI/Oトレース用デー
タは、I/Oコントローラ13内のデュアルポートメモ
リ131を介してI/Oトレースコントローラ15内の
メモリに格納される。このメモリにI/Oトレース用デ
ータが格納されるときに、図2に示すように、データの
最初のワードにサンプリング時刻データが付加され、ま
た、ダブルバッファ方式で格納される。
The I / O trace data from the I / O device 2 is stored in the memory in the I / O trace controller 15 via the dual port memory 13 1 in the I / O controller 13. When the I / O trace data is stored in this memory, as shown in FIG. 2, the sampling time data is added to the first word of the data and is also stored in the double buffer method.

【0016】このダブルバッファ方式によるI/Oトレ
ース用データの格納において、第1のバッファ151
満杯になり、第2のバッファ152に自動切換を行った
とき、I/Oトレースコントローラ15は第1のバッフ
ァ151のI/Oトレース用データをLANを介して監
視装置3に伝送する。同様に、第2のバッファ152
満杯になり、第1のバッファ151へのデータ格納が開
始されたときにI/Oトレースコントローラ15が第2
のバッファ152のデータを監視装置3に伝送する。
When storing the I / O trace data by the double buffer method, when the first buffer 15 1 is full and the second buffer 15 2 is automatically switched, the I / O trace controller 15 The I / O trace data of the first buffer 15 1 is transmitted to the monitoring device 3 via the LAN. Similarly, when the second buffer 15 2 is full and data storage in the first buffer 15 1 is started, the I / O trace controller 15 is set to the second buffer 15 2.
And transmits the data in the buffer 15 2 to the monitoring device 3.

【0017】したがって、本実施形態では、I/Oコン
トローラ13内のデュアルポートメモリ131を介して
I/Oトレースコントローラ15にデータを転送するた
め、プログラマブル・コントローラの動作可能な最短の
時間でトレース用データの収集ができる。
Therefore, in this embodiment, since data is transferred to the I / O trace controller 15 via the dual port memory 13 1 in the I / O controller 13, the trace can be performed in the shortest time in which the programmable controller can operate. Data can be collected.

【0018】また、I/Oトレース用データのサンプリ
ングをI/Oトレースコントローラ15が行うため、プ
ログラマブル・コントローラ1内にデータサンプリング
用のプログラムを用意することを不要にする。
Further, since the I / O trace controller 15 samples the I / O trace data, it is not necessary to prepare a data sampling program in the programmable controller 1.

【0019】また、I/Oトレースコントローラ15で
は、I/Oトレース用データを2つのバッファに交互に
格納し、一方のバッファへのデータ格納中に満杯になっ
た他方のバッファのデータを監視装置3に伝送しておく
ため、I/Oトレースコントローラ15内のメモリを最
小限に抑えると共に、監視装置3へのデータ伝送が間欠
的になってLANの負荷が軽減される。また、監視装置
3への伝送によって大量のトレース用データ保存が可能
となる。
Further, the I / O trace controller 15 stores I / O trace data alternately in two buffers, and monitors the data in the other buffer which is full while the data is stored in one buffer. 3, the memory in the I / O trace controller 15 is minimized, and the data transmission to the monitoring device 3 is intermittent so that the load on the LAN is reduced. In addition, a large amount of trace data can be stored by transmission to the monitoring device 3.

【0020】また、I/Oトレース用データのサンプリ
ングは、先頭のワードに時刻データが負荷されているた
め、複数のプログラマブル・コントローラから監視装置
3に伝送されるもこれら複数のデータ間の時間関係が明
確にされ、データ間の相関関係を確実に保持できる。
In the sampling of the I / O trace data, the time data is loaded in the first word, so that the data is transmitted from the plurality of programmable controllers to the monitoring device 3, but the time relationship between the plurality of data is also sampled. Is clarified, and the correlation between data can be surely maintained.

【0021】なお、I/Oトレースコントローラに設け
るバッファは2つに限らず、同等の容量のものを3つ以
上に領域分離し、監視装置3への伝送効率上好ましい容
量に分割することができる。
The number of buffers provided in the I / O trace controller is not limited to two, but a buffer having an equivalent capacity can be divided into three or more areas to divide the buffer into a capacity that is preferable in terms of transmission efficiency to the monitoring device 3. .

【0022】[0022]

【発明の効果】以上のとおり、本発明によれば、I/O
コントローラのデュアルポートメモリに一時保存される
データからI/Oトレース用データをサンプリングする
I/Oトレースコントローラを設け、このI/Oトレー
スコントローラがI/Oトレース用データを複数のバッ
ファに順次自動切換で格納して満杯になったバッファの
データを上位装置に伝送するようにしたため、プログラ
マブル・コントローラの動作可能な最短の時間かつ最小
のメモリ容量でトレース用データを収集でき、トレース
用データを上位装置へ伝送するのに伝送負荷を軽減して
大量のデータ保存ができ、さらに時刻データの負荷によ
り他のデータとの相関関係を確保できる。
As described above, according to the present invention, I / O
An I / O trace controller for sampling I / O trace data from the data temporarily stored in the controller dual port memory is provided, and this I / O trace controller automatically switches the I / O trace data to a plurality of buffers in order. Since the data in the buffer that was filled in and stored in the host computer is transmitted to the host device, the trace data can be collected in the shortest time that the programmable controller can operate and the minimum memory capacity. It is possible to reduce the transmission load and to store a large amount of data when transmitting to, and to secure the correlation with other data by the time data load.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施形態を示すトレース用データ収集
のための構成図。
FIG. 1 is a configuration diagram for collecting trace data according to an embodiment of the present invention.

【図2】実施形態におけるトレース用データの格納態様
図。
FIG. 2 is a diagram showing a storage mode of trace data according to the embodiment.

【図3】監視装置を用いてトレース用データをサンプリ
ングする従来方式の例。
FIG. 3 is an example of a conventional method for sampling trace data using a monitoring device.

【符号の説明】[Explanation of symbols]

1…プログラマブル・コントローラ 2…I/O装置 3…監視装置 13…I/Oコントローラ 131…デュアルポートメモリ 14…LANインタフェース 15…I/Oトレースコントローラ 151、152…バッファ1 ... Programmable controller 2 ... I / O device 3 ... Monitoring device 13 ... I / O controller 13 1 ... Dual port memory 14 ... LAN interface 15 ... I / O trace controller 15 1 , 15 2 ... Buffer

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 G06F 13/00 353 H04L 11/00 310C H04L 12/46 12/28 ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification code Internal reference number FI Technical display location G06F 13/00 353 H04L 11/00 310C H04L 12/46 12/28

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 I/O装置との間で入出力データを授受
するI/Oコントローラと、LANを介して上位装置と
の間でデータ伝送するLANインタフェースを備えたプ
ログラマブル・コントローラにおいて、 前記I/Oコントローラは、入出力データを時刻データ
を付加して一時保存するデュアルポートメモリを設け、 このデュアルポートメモリに一時保存されるデータから
I/Oトレース用データをサンプリングするI/Oトレ
ースコントローラを設け、 このI/Oトレースコントローラは、前記時刻データを
持つI/Oトレース用データを複数のバッファに順次自
動切換で格納する複数のバッファを設け、各バッファの
うちI/Oトレース用データが満杯になったバッファの
データを前記LANインタフェースを介して前記上位装
置に伝送する手段を備えたことを特徴とするプログラマ
ブル・コントローラ。
1. A programmable controller comprising an I / O controller for exchanging input / output data with an I / O device, and a LAN interface for transmitting data with a host device via a LAN. The / O controller is provided with a dual port memory for temporarily storing input / output data with time data added, and an I / O trace controller for sampling I / O trace data from the data temporarily stored in the dual port memory. This I / O trace controller is provided with a plurality of buffers for sequentially storing the I / O trace data having the time data in a plurality of buffers, and the I / O trace data of each buffer is full. The data in the buffer that has become the above is transmitted to the host device via the LAN interface. A programmable controller having means for transmitting.
JP8069545A 1996-03-26 1996-03-26 Programmable controller Pending JPH09261226A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8069545A JPH09261226A (en) 1996-03-26 1996-03-26 Programmable controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8069545A JPH09261226A (en) 1996-03-26 1996-03-26 Programmable controller

Publications (1)

Publication Number Publication Date
JPH09261226A true JPH09261226A (en) 1997-10-03

Family

ID=13405805

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8069545A Pending JPH09261226A (en) 1996-03-26 1996-03-26 Programmable controller

Country Status (1)

Country Link
JP (1) JPH09261226A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6813732B2 (en) 2001-04-25 2004-11-02 Renesas Technology Corp. Trace circuit
JP2008293260A (en) * 2007-05-24 2008-12-04 Renesas Technology Corp Trace device
US7769906B2 (en) 2004-08-05 2010-08-03 Robert Bosch Gmbh FlexRay communication module

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6813732B2 (en) 2001-04-25 2004-11-02 Renesas Technology Corp. Trace circuit
US7769906B2 (en) 2004-08-05 2010-08-03 Robert Bosch Gmbh FlexRay communication module
JP2008293260A (en) * 2007-05-24 2008-12-04 Renesas Technology Corp Trace device

Similar Documents

Publication Publication Date Title
US4490788A (en) Well-logging data processing system having segmented serial processor-to-peripheral data links
EP0485507B1 (en) Modular input/output system for supercomputers
US4916692A (en) TDM bus controller
US6463072B1 (en) Method and apparatus for sharing access to a bus
WO2000075789A1 (en) A method and apparatus for automatically transferring i/o blocks between a host system and a host adapter
US7035956B2 (en) Transmission control circuit, reception control circuit, communications control circuit, and communications control unit
JPH09261226A (en) Programmable controller
KR980013132A (en) Data processing and communication system with high-performance peripheral component interconnect bus
US5671370A (en) Alternating data valid control signals for high performance data transfer
US6591326B1 (en) Method and information processing apparatus controlling information transfer among a plurality of processors
JP2000244585A (en) Bus interface circuit
JP2546901B2 (en) Communication control device
JPH1063617A (en) Serial communication device
JPH01191967A (en) Data communication processing system
JPH064401A (en) Memory access circuit
JP2953362B2 (en) LAN switching device
JPH07319823A (en) Inter-processor communication system
KR100243101B1 (en) Structure of window memory for multimedia server
JP2536260B2 (en) Extended memory data transfer method
JPH0246967B2 (en)
JPS61196353A (en) Multiplexing bus control system
JPH04225452A (en) Optical i/o interface
JPH0535693A (en) Data transfer device
JP2003044424A (en) Data bus transfer system
JPH05143561A (en) Compound mode multiprocessing system