JPH09260989A - インピーダンス整合回路 - Google Patents
インピーダンス整合回路Info
- Publication number
- JPH09260989A JPH09260989A JP8710996A JP8710996A JPH09260989A JP H09260989 A JPH09260989 A JP H09260989A JP 8710996 A JP8710996 A JP 8710996A JP 8710996 A JP8710996 A JP 8710996A JP H09260989 A JPH09260989 A JP H09260989A
- Authority
- JP
- Japan
- Prior art keywords
- impedance
- matching
- load impedance
- load
- signal source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Transmitters (AREA)
- Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
Abstract
(57)【要約】
【課題】従来のインピーダンス整合回路では、整合素子
の値と負荷インピーダンスの関係が直感的に掴み難く、
等価回路が複雑になり回路解析が困難であった問題を解
決する。 【解決手段】負荷インピーダンス２を信号源１の内部イ
ンピーダンスに等しく合わせるためのインピーダンス整
合回路において、信号源１にその信号源１の内部インピ
ーダンスｒ0 と負荷インピーダンス２との整合を採るた
めにその１次巻線Ｎ1 が接続される可変トランス１１
と、可変トランス１１の２次巻線Ｎ2 と負荷インピーダ
ンス２との間に、負荷インピーダンス２のリアクタンス
を打ち消すように直列に接続される整合素子１２，１
４，１５，１６等とを備えたものである。
の値と負荷インピーダンスの関係が直感的に掴み難く、
等価回路が複雑になり回路解析が困難であった問題を解
決する。 【解決手段】負荷インピーダンス２を信号源１の内部イ
ンピーダンスに等しく合わせるためのインピーダンス整
合回路において、信号源１にその信号源１の内部インピ
ーダンスｒ0 と負荷インピーダンス２との整合を採るた
めにその１次巻線Ｎ1 が接続される可変トランス１１
と、可変トランス１１の２次巻線Ｎ2 と負荷インピーダ
ンス２との間に、負荷インピーダンス２のリアクタンス
を打ち消すように直列に接続される整合素子１２，１
４，１５，１６等とを備えたものである。
Description
【０００１】
【発明の属する技術分野】本発明はインピーダンス整合
回路に関し、特に分布定数回路やアンテナ等の負荷イン
ピーダンスを高周波信号源の内部インピーダンスに等し
く合わせるためのインピーダンス整合回路に関するもの
である。
回路に関し、特に分布定数回路やアンテナ等の負荷イン
ピーダンスを高周波信号源の内部インピーダンスに等し
く合わせるためのインピーダンス整合回路に関するもの
である。
【０００２】
【従来の技術】図８は従来のインピーダンス整合回路の
一例を示すもので、図８（ａ）はＬ型の整合回路、図８
（ｂ）はπ型の整合回路である。図８において１は内部
インピーダンスｒ0 を有する信号源、２は負荷インピー
ダンス（Ｚ）、３，４，５は可変コンデンサ又は可変イ
ンダクタの整合素子で、信号源１の内部インピーダンス
ｒ0 と負荷インピーダンス２とは、整合素子３，４，５
を容量性、誘導性の任意の値に選ぶことにより、整合を
とり得るようにしたものである。
一例を示すもので、図８（ａ）はＬ型の整合回路、図８
（ｂ）はπ型の整合回路である。図８において１は内部
インピーダンスｒ0 を有する信号源、２は負荷インピー
ダンス（Ｚ）、３，４，５は可変コンデンサ又は可変イ
ンダクタの整合素子で、信号源１の内部インピーダンス
ｒ0 と負荷インピーダンス２とは、整合素子３，４，５
を容量性、誘導性の任意の値に選ぶことにより、整合を
とり得るようにしたものである。
【０００３】
【発明が解決しようとする課題】しかしながら、従来の
インピーダンス整合回路では、整合素子３，４，５の値
と負荷インピーダンス２の関係が直感的に掴み難く、等
価回路が複雑になり回路解析が困難になるという問題が
ある。即ち、整合素子３，４，５は、負荷インピーダン
ス２に対して直列接続と並列接続の組み合わせであるた
め、例えば図９（ａ）の例では、Ｚ＝Ｒ＋ｊＸ（直列イ
ンピーダンスとして見た場合）となり、ＺIN＝ｒ0 にな
るようＸp ，Ｘs の組合せを求めるためには、ＺINを次
式で先ず求める操作が必要である。
インピーダンス整合回路では、整合素子３，４，５の値
と負荷インピーダンス２の関係が直感的に掴み難く、等
価回路が複雑になり回路解析が困難になるという問題が
ある。即ち、整合素子３，４，５は、負荷インピーダン
ス２に対して直列接続と並列接続の組み合わせであるた
め、例えば図９（ａ）の例では、Ｚ＝Ｒ＋ｊＸ（直列イ
ンピーダンスとして見た場合）となり、ＺIN＝ｒ0 にな
るようＸp ，Ｘs の組合せを求めるためには、ＺINを次
式で先ず求める操作が必要である。
【数１】ＺIN＝Ｘp //（Ｒ＋ｊＸ＋ｊＸs ）……（１） 従って、整合素子３，４のＸp ，Ｘs を見ても、実際に
ＺIN＝ｒ0 になっているか否かはその都度計算しなけれ
ば分からないのである。また、図９（ｂ）に示すように
整合素子３の可変インダクタＸp のＱは、整合素子４の
可変コンデンサＸs に比較し低いため、実際には可変イ
ンダクタＸp のみの等価回路で表すと、並列接続の可変
インダクタＸp に抵抗分ｒ1 が生じるため、計算が複雑
となり解析が困難になる。
ＺIN＝ｒ0 になっているか否かはその都度計算しなけれ
ば分からないのである。また、図９（ｂ）に示すように
整合素子３の可変インダクタＸp のＱは、整合素子４の
可変コンデンサＸs に比較し低いため、実際には可変イ
ンダクタＸp のみの等価回路で表すと、並列接続の可変
インダクタＸp に抵抗分ｒ1 が生じるため、計算が複雑
となり解析が困難になる。
【０００４】
【課題を解決するための手段】本発明は、負荷インピー
ダンスを信号源の内部インピーダンスに等しく合わせる
ためのインピーダンス整合回路において、前記信号源に
その信号源の内部インピーダンスと前記負荷インピーダ
ンスとの整合を採るためにその１次巻線が接続される可
変トランスと、該可変トランスの２次巻線と前記負荷イ
ンピーダンスとの間に、該負荷インピーダンスのリアク
タンスを打ち消すように直列に接続される整合素子とを
備えたものである。
ダンスを信号源の内部インピーダンスに等しく合わせる
ためのインピーダンス整合回路において、前記信号源に
その信号源の内部インピーダンスと前記負荷インピーダ
ンスとの整合を採るためにその１次巻線が接続される可
変トランスと、該可変トランスの２次巻線と前記負荷イ
ンピーダンスとの間に、該負荷インピーダンスのリアク
タンスを打ち消すように直列に接続される整合素子とを
備えたものである。
【０００５】
【発明の実施の形態】図１に本発明に係るインピーダン
ス整合回路の一実施例を示す。内部抵抗ｒ0を有する信
号源１に可変トランス１１の１次巻線Ｎ1 が接続されて
おり、その２次巻線Ｎ2 と負荷インピーダンス２との間
に、その負荷インピーダンス２と直列に整合素子１２が
設けられたものである。この回路においては、先ず負荷
インピーダンス２の直列インピーダンスＺをＺ＝Ｒ＋ｊ
Ｘとみなし、整合素子１２を負荷インピーダンス２のリ
アクタンスｊＸと打ち消すーｊＸとなるように選定し、
負荷インピーダンス２のリアクタンスｊＸを消去する。
これにより図１のＡ地点から負荷インピーダンス２を見
たときのインピーダンスＺA は、ＺA ＝Ｒとなる。次
に、可変トランス１１の２次巻線Ｎ2 を調整して、信号
源１の内部インピーダンスｒ0 と負荷側のインピーダン
スＺA （＝Ｒ）との整合を行う。この内部インピーダン
スｒ0 と負荷側のインピーダンスＲとの整合条件は、可
変トランス１１の１次巻線Ｎ1 と２次巻線Ｎ2 の巻線比
をＮ1 ：Ｎ2 としたとき次式で表せられる。
ス整合回路の一実施例を示す。内部抵抗ｒ0を有する信
号源１に可変トランス１１の１次巻線Ｎ1 が接続されて
おり、その２次巻線Ｎ2 と負荷インピーダンス２との間
に、その負荷インピーダンス２と直列に整合素子１２が
設けられたものである。この回路においては、先ず負荷
インピーダンス２の直列インピーダンスＺをＺ＝Ｒ＋ｊ
Ｘとみなし、整合素子１２を負荷インピーダンス２のリ
アクタンスｊＸと打ち消すーｊＸとなるように選定し、
負荷インピーダンス２のリアクタンスｊＸを消去する。
これにより図１のＡ地点から負荷インピーダンス２を見
たときのインピーダンスＺA は、ＺA ＝Ｒとなる。次
に、可変トランス１１の２次巻線Ｎ2 を調整して、信号
源１の内部インピーダンスｒ0 と負荷側のインピーダン
スＺA （＝Ｒ）との整合を行う。この内部インピーダン
スｒ0 と負荷側のインピーダンスＲとの整合条件は、可
変トランス１１の１次巻線Ｎ1 と２次巻線Ｎ2 の巻線比
をＮ1 ：Ｎ2 としたとき次式で表せられる。
【０００６】
【数２】
【０００７】
【実施例】図２は、負荷インピーダンス１３の並列イン
ピーダンス（アドミタンス）ＹをＹ＝Ｇ＋ｊＢとみな
し、整合素子１４を負荷インピーダンス１３のサセプタ
ンスｊＢと打ち消すーｊＢとなるように選定し、負荷イ
ンピーダンス１３のサセプタンスｊＢを消去する。従っ
て、このとき図２のＡ地点から負荷インピーダンス１３
を見たときのインピーダンス（アドミタンス）ＹA は、
ＹA ＝Ｇとなる。次に、可変トランス１１の２次巻線Ｎ
2 を調整して、信号源１の内部インピーダンスｇ0 と負
荷側のインピーダンスＹA （＝Ｇ）との整合を行う。こ
の内部インピーダンスｇ0 と負荷側のインピーダンスＧ
との整合条件は、可変トランス１１の１次巻線Ｎ1 と２
次巻線Ｎ2 の巻線比をＮ1 ：Ｎ2 としたとき次式で表せ
られる。
ピーダンス（アドミタンス）ＹをＹ＝Ｇ＋ｊＢとみな
し、整合素子１４を負荷インピーダンス１３のサセプタ
ンスｊＢと打ち消すーｊＢとなるように選定し、負荷イ
ンピーダンス１３のサセプタンスｊＢを消去する。従っ
て、このとき図２のＡ地点から負荷インピーダンス１３
を見たときのインピーダンス（アドミタンス）ＹA は、
ＹA ＝Ｇとなる。次に、可変トランス１１の２次巻線Ｎ
2 を調整して、信号源１の内部インピーダンスｇ0 と負
荷側のインピーダンスＹA （＝Ｇ）との整合を行う。こ
の内部インピーダンスｇ0 と負荷側のインピーダンスＧ
との整合条件は、可変トランス１１の１次巻線Ｎ1 と２
次巻線Ｎ2 の巻線比をＮ1 ：Ｎ2 としたとき次式で表せ
られる。
【０００８】
【数３】
【０００９】図３は、負荷インピーダンス２が誘導性の
直列インピーダンスＺL で、ＺL ＝Ｒ＋ｊＸL として表
わされる場合と、負荷インピーダンス２が容量性の直列
インピーダンスＺC で、ＺC ＝Ｒ＋ｊＸC として表わさ
れる場合との、両者に対応することができる回路を示す
ものである。この場合の整合素子は、誘導性の直列イン
ピーダンスＺL のリアクタンスｊＸL を打ち消す容量性
リアクタンス−ｊＸCを有する整合素子１５と、容量性
の直列インピーダンスＺC のリアクタンスｊＸC を打ち
消す誘導性リアクタンス−ｊＸL を有する整合素子１６
とを、負荷インピーダンス２の特性に合わせて、例えば
リレー（図示せず）の接点１７ａ，１７ｂで切り換える
ようにしたもので、これにより整合範囲を拡大すること
ができる。
直列インピーダンスＺL で、ＺL ＝Ｒ＋ｊＸL として表
わされる場合と、負荷インピーダンス２が容量性の直列
インピーダンスＺC で、ＺC ＝Ｒ＋ｊＸC として表わさ
れる場合との、両者に対応することができる回路を示す
ものである。この場合の整合素子は、誘導性の直列イン
ピーダンスＺL のリアクタンスｊＸL を打ち消す容量性
リアクタンス−ｊＸCを有する整合素子１５と、容量性
の直列インピーダンスＺC のリアクタンスｊＸC を打ち
消す誘導性リアクタンス−ｊＸL を有する整合素子１６
とを、負荷インピーダンス２の特性に合わせて、例えば
リレー（図示せず）の接点１７ａ，１７ｂで切り換える
ようにしたもので、これにより整合範囲を拡大すること
ができる。
【００１０】図４は、負荷インピーダンス１３が誘導性
の並列インピーダンス（アドミタンス）ＹL で、ＹL ＝
Ｇ＋ｊＢL として表わされる場合と、負荷インピーダン
ス１３が容量性の並列インピーダンス（アドミタンス）
ＹC で、ＹC ＝Ｇ＋ｊＢC として表わされる場合との、
両者に対応することができる回路を示すものである。こ
の場合の整合素子は、誘導性の並列インピーダンス（ア
ドミタンス）ＹL のサセプタンスｊＢL を打ち消す−ｊ
ＢC を有する整合素子１８と、容量性の並列インピーダ
ンス（アドミタンス）ＹC のサセプタンスｊＢC を打ち
消す−ｊＢL を有する整合素子１９とを、負荷インピー
ダンス１３の特性に合わせて、例えばリレー（図示せ
ず）の接点１７ａ，１７ｂで切り換えるようにしたもの
で、これにより整合範囲を拡大することができる。
の並列インピーダンス（アドミタンス）ＹL で、ＹL ＝
Ｇ＋ｊＢL として表わされる場合と、負荷インピーダン
ス１３が容量性の並列インピーダンス（アドミタンス）
ＹC で、ＹC ＝Ｇ＋ｊＢC として表わされる場合との、
両者に対応することができる回路を示すものである。こ
の場合の整合素子は、誘導性の並列インピーダンス（ア
ドミタンス）ＹL のサセプタンスｊＢL を打ち消す−ｊ
ＢC を有する整合素子１８と、容量性の並列インピーダ
ンス（アドミタンス）ＹC のサセプタンスｊＢC を打ち
消す−ｊＢL を有する整合素子１９とを、負荷インピー
ダンス１３の特性に合わせて、例えばリレー（図示せ
ず）の接点１７ａ，１７ｂで切り換えるようにしたもの
で、これにより整合範囲を拡大することができる。
【００１１】図５は、短波空中線整合器に応用したブロ
ック回路図で、信号源１と可変トランス１１との間に検
出回路２１を設け、整合状態と共にこの検出回路２１か
ら見たインピーダンスの変化を検出してその情報に基づ
いて制御回路２２を動作させて、図３で示した整合素子
１５又は１６を調整して、負荷インピーダンス２に対応
するアンテナ２３のリアクタンスｊＸL 又はｊＸC を打
ち消すと共に、可変トランス１１の巻線比を調整して自
動的に整合をとるようにしたものである。
ック回路図で、信号源１と可変トランス１１との間に検
出回路２１を設け、整合状態と共にこの検出回路２１か
ら見たインピーダンスの変化を検出してその情報に基づ
いて制御回路２２を動作させて、図３で示した整合素子
１５又は１６を調整して、負荷インピーダンス２に対応
するアンテナ２３のリアクタンスｊＸL 又はｊＸC を打
ち消すと共に、可変トランス１１の巻線比を調整して自
動的に整合をとるようにしたものである。
【００１２】なお、可変トランス１１の構造は、図６及
び図７にその実施例を示してあるが、例えば図６（ａ）
に１１ａとして示すように、コア２４に１次巻線Ｎ1 と
２次巻線Ｎ2 を巻回し、２次巻線Ｎ2 から複数のタップ
を引き出し、切換スイッチ２５で自動的に切換えてイン
ピーダンス整合を採るものである。図６（ｂ）の可変ト
ランス１１ｂは、コア２４に巻回された１次巻線Ｎ1 及
び２次巻線Ｎ2 の双方の巻線から複数のタップを引き出
し、両者を切換スイッチ２５で切換えるようにしたもの
で、整合ステップを細かくすることができる。また、図
７（ａ）の可変トランス１１ｃは、１次巻線Ｎ1 と２次
巻線Ｎ2 との巻線比が異なる複数の可変トランス１１
１，１１２，１１３，，１１４を切換スイッチ２５で切
換えるようにしたものである。図７（ｂ）の可変トラン
ス１１ｄは、２次巻線Ｎ2 から引き出された複数のタッ
プを、図示していないリレーの接点Ｌ1 ，Ｌ2 で切換え
るようにしたものである。
び図７にその実施例を示してあるが、例えば図６（ａ）
に１１ａとして示すように、コア２４に１次巻線Ｎ1 と
２次巻線Ｎ2 を巻回し、２次巻線Ｎ2 から複数のタップ
を引き出し、切換スイッチ２５で自動的に切換えてイン
ピーダンス整合を採るものである。図６（ｂ）の可変ト
ランス１１ｂは、コア２４に巻回された１次巻線Ｎ1 及
び２次巻線Ｎ2 の双方の巻線から複数のタップを引き出
し、両者を切換スイッチ２５で切換えるようにしたもの
で、整合ステップを細かくすることができる。また、図
７（ａ）の可変トランス１１ｃは、１次巻線Ｎ1 と２次
巻線Ｎ2 との巻線比が異なる複数の可変トランス１１
１，１１２，１１３，，１１４を切換スイッチ２５で切
換えるようにしたものである。図７（ｂ）の可変トラン
ス１１ｄは、２次巻線Ｎ2 から引き出された複数のタッ
プを、図示していないリレーの接点Ｌ1 ，Ｌ2 で切換え
るようにしたものである。
【００１３】
【発明の効果】以上説明したように本発明は、負荷イン
ピーダンスを実数部と虚数部とに別けて、実数部は整合
素子を調整してリアクタンス分又はサセプタンス分を打
ち消すと共に、可変トランスの１次巻線と２次巻線の巻
線比を調整し信号源側と負荷側とのインピーダンス整合
を採るようにしたもので、整合の解析が極めて容易とな
る効果を奏するものである。
ピーダンスを実数部と虚数部とに別けて、実数部は整合
素子を調整してリアクタンス分又はサセプタンス分を打
ち消すと共に、可変トランスの１次巻線と２次巻線の巻
線比を調整し信号源側と負荷側とのインピーダンス整合
を採るようにしたもので、整合の解析が極めて容易とな
る効果を奏するものである。
【図１】本発明のインピーダンス整合回路の一実施例の
ブロック回路図である。
ブロック回路図である。
【図２】本発明のインピーダンス整合回路の他の実施例
のブロック回路図である。
のブロック回路図である。
【図３】本発明のインピーダンス整合回路のその他の実
施例のブロック回路図である。
施例のブロック回路図である。
【図４】本発明のインピーダンス整合回路のその他の実
施例のブロック回路図である。
施例のブロック回路図である。
【図５】本発明のインピーダンス整合回路をアンテナ整
合回路に応用したブロック回路図である。
合回路に応用したブロック回路図である。
【図６】本発明のインピーダンス整合回路に用いられる
可変トランスの例を示す模式図である。
可変トランスの例を示す模式図である。
【図７】本発明のインピーダンス整合回路に用いられる
可変トランスの他の例を示す模式図である。
可変トランスの他の例を示す模式図である。
【図８】従来例のインピーダンス整合回路の一例を示す
ブロック回路図である。
ブロック回路図である。
【図９】従来例のインピーダンス整合回路を説明するた
めのブロック回路図である。
めのブロック回路図である。
１ 信号源 ２，１３ 負荷インピーダンス ３，４，５，１２，１４，１５，１６，１８，１９ 整
合素子 １１ 可変トランス １７ａ，１７ｂ，１７ｃ リレーの接点 ２１ 検出回路 ２２ 制御回路 ２３ アンテナ ２４ コア ２５切換スイッチ
合素子 １１ 可変トランス １７ａ，１７ｂ，１７ｃ リレーの接点 ２１ 検出回路 ２２ 制御回路 ２３ アンテナ ２４ コア ２５切換スイッチ
Claims (3)
- 【請求項１】 負荷インピーダンスを信号源の内部イン
ピーダンスに等しく合わせるためのインピーダンス整合
回路において、 前記信号源にその信号源の内部インピーダンスと前記負
荷インピーダンスとの整合を採るためにその１次巻線が
接続される可変トランスと、 該可変トランスの２次巻線と前記負荷インピーダンスと
の間に、該負荷インピーダンスのリアクタンスを打ち消
すように直列に接続される整合素子とを備えたインピー
ダンス整合回路。 - 【請求項２】 負荷インピーダンスを信号源の内部イン
ピーダンスに等しく合わせるためのインピーダンス整合
回路において、 前記信号源にその信号源の内部インピーダンスと前記負
荷インピーダンス（アドミタンス）との整合をとるため
にその１次巻線が接続される可変トランスと、 該可変トランスの２次巻線と前記負荷インピーダンス
（アドミタンス）との間に、該負荷インピーダンス（ア
ドミタンス）のサセプタンスを打ち消すように並列に接
続される整合素子とを備えたインピーダンス整合回路。 - 【請求項３】 前記整合素子が前記負荷インピーダンス
（アドミタンス）の誘導リアクタンス（サセプタンス）
を打ち消す整合素子と、前記負荷インピーダンス（アド
ミタンス）の容量リアクタンス（サセプタンス）を打ち
消す整合素子とを設け、前記負荷インピーダンスの特性
によりいずれか一方の整合素子が切替接続されるように
設けられた請求項１又は２記載のインピーダンス整合回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8710996A JPH09260989A (ja) | 1996-03-18 | 1996-03-18 | インピーダンス整合回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8710996A JPH09260989A (ja) | 1996-03-18 | 1996-03-18 | インピーダンス整合回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09260989A true JPH09260989A (ja) | 1997-10-03 |
Family
ID=13905793
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8710996A Pending JPH09260989A (ja) | 1996-03-18 | 1996-03-18 | インピーダンス整合回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09260989A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010226423A (ja) * | 2009-03-24 | 2010-10-07 | Sharp Corp | 電力線通信装置および電力線通信装置における通信方法 |
| JP2011061662A (ja) * | 2009-09-14 | 2011-03-24 | Yoshinori Ideno | アンテナ整合装置 |
| JP2011512712A (ja) * | 2008-01-14 | 2011-04-21 | エプコス アクチエンゲゼルシャフト | ポータブルワイヤレスデバイスの改良又はその関連 |
| JP2012010083A (ja) * | 2010-06-24 | 2012-01-12 | Netcomsec Co Ltd | アンテナ整合回路 |
| CN117459011A (zh) * | 2023-12-22 | 2024-01-26 | 深圳市瀚强科技股份有限公司 | 射频电路、射频电源设备及电抗补偿方法 |
-
1996
- 1996-03-18 JP JP8710996A patent/JPH09260989A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011512712A (ja) * | 2008-01-14 | 2011-04-21 | エプコス アクチエンゲゼルシャフト | ポータブルワイヤレスデバイスの改良又はその関連 |
| KR101532281B1 (ko) * | 2008-01-14 | 2015-06-29 | 퀄컴 테크놀로지스, 인크. | 휴대용 무선 장치들의 개선점 또는 그에 관련된 개선점 |
| JP2010226423A (ja) * | 2009-03-24 | 2010-10-07 | Sharp Corp | 電力線通信装置および電力線通信装置における通信方法 |
| JP2011061662A (ja) * | 2009-09-14 | 2011-03-24 | Yoshinori Ideno | アンテナ整合装置 |
| JP2012010083A (ja) * | 2010-06-24 | 2012-01-12 | Netcomsec Co Ltd | アンテナ整合回路 |
| CN117459011A (zh) * | 2023-12-22 | 2024-01-26 | 深圳市瀚强科技股份有限公司 | 射频电路、射频电源设备及电抗补偿方法 |
| CN117459011B (zh) * | 2023-12-22 | 2024-04-09 | 深圳市瀚强科技股份有限公司 | 射频电路、射频电源设备及电抗补偿方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5986617A (en) | Multiband antenna matching unit | |
| JPH07183836A (ja) | 配電線搬送通信用結合フィルタ装置 | |
| US9298873B2 (en) | Method of designing impedance transformation circuit | |
| US10305184B2 (en) | Antenna matching circuit, antenna matching module, antenna device and wireless communication device | |
| US7453330B2 (en) | Line filter | |
| CN105428773A (zh) | 用于定向耦合器的系统和方法 | |
| US20100085129A1 (en) | Impedance matching apparatus for plasma-enhanced reaction reactor | |
| CN110311647A (zh) | 一种高低频段滤波装置、电器设备及其高低频段滤波方法 | |
| JPH09260989A (ja) | インピーダンス整合回路 | |
| CA2318610A1 (en) | Power conditioning circuit | |
| CN115206763A (zh) | 一种射频电源和半导体工艺设备 | |
| US4481663A (en) | Network for use with piezoceramic transducer | |
| US5331271A (en) | Compensation scheme for reducing effective transformer leakage inductance | |
| CN210041770U (zh) | 一种高低频段滤波装置及电器设备 | |
| JP2004519941A (ja) | 電子装置における電力増幅器の入力側インピーダンス整合用の回路及び方法 | |
| US8058948B2 (en) | Signal splitter with improved transmisson line transformer | |
| US3231837A (en) | All-pass transformer coupling network utilizing high frequency and low frequency transformers in parallel connection | |
| US6577155B2 (en) | Apparatus and method for impedance control | |
| RU2713867C1 (ru) | Фильтр гармоник портативного радиопередатчика | |
| JP2002373812A (ja) | 搬送波フィルタ | |
| JP3373659B2 (ja) | 配電線搬送通信用結合フィルタの通過帯域の制御方法 | |
| US2259788A (en) | Repeater for telephone systems | |
| RU2685979C1 (ru) | Фильтр гармоник коротковолнового передатчика | |
| JP3243674B2 (ja) | Ｃｍ型方向性結合器 | |
| JPH036911A (ja) | インピーダンス整合回路 |