JPH09260718A

JPH09260718A - 光電変換装置とその駆動方法及びそれを有するシステム

Info

Publication number: JPH09260718A
Application number: JP8072501A
Authority: JP
Inventors: Isao Kobayashi; 功小林; Noriyuki Umibe; 紀之海部
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1996-03-27
Filing date: 1996-03-27
Publication date: 1997-10-03
Anticipated expiration: 2016-03-27
Also published as: JP3560298B2

Abstract

(57)【要約】【課題】光電変換素子の駆動でフラットバンド電圧の
移動を抑え、ダイナミックレンジを維持し、ＳＮ比が高
く、特性が安定していることを課題とする。【解決手段】絶縁基板上に、第一の電極層、第一の型
のキャリアおよび前記第一の型のキャリアとは正負の異
なる第二のキャリア両方のキャリアの通過を阻止する第
一の絶縁層、光電変換半導体層、該半導体層への前記第
一の型のキャリアの注入を阻止する注入阻止層、第二の
電極層を堆積した光電変換素子を有する光電変換装置に
おいて、前記光電変換素子の各層に電界を与える以下の
三つの動作モード、（１）入射光量に応じて電荷を発生
し蓄積する光電変換モード、（２）光電変換素子内に蓄
積された電荷をリフレッシュするリフレッシュモード、
（３）光電変換素子のフラットバンド電圧の移動を抑制
するフラットバンド電圧シフト抑制モード、を一定の順
序で繰り返し動作させる為のスイッチ手段を有すること
を特徴とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、光電変換装置、そ
の駆動方法及びそれを有するシステムに係わり、たとえ
ばファクシミリ、デジタル複写機あるいはＸ線撮像装置
等の等倍読み取りを行う事の可能な一次元もしくは二次
元の光電変換装置、その駆動方法及びそれを有するシス
テムに関する。

【０００２】

【従来技術】従来、ファクシミリ、デジタル複写機ある
いはＸ線撮像装置等の読み取り系としては縮小光学系と
ＣＣＤ型センサを用いた読み取り系が用いられていた
が、近年、水素化アモルファスシリコン（以下、「ａ−
Ｓｉ」と記す）に代表される光電変換半導体材料の開発
により、光電変換素子及び信号処理部を大面積の基板に
形成し、情報源と等倍の光学系で読み取る、いわゆる密
着型センサの開発がめざましい。特にａ−Ｓｉは光電変
換材料としてだけでなく、薄膜電界効果型トランジスタ
（以下、「ＴＦＴ」と記す）としても用いることができ
るので光電変換半導体層とＴＦＴの半導体層とを同時に
形成することができる利点を有している。

【０００３】図２１は従来の光センサの構成断面図を示
す。図２１（ａ）、図２１（ｂ）は二種類の光センサの
層構成を示し、図２１（ｃ）は共通した代表的な駆動方
法を示している。図２１（ａ）、図２１（ｂ）は共にフ
ォト・ダイオード型の光センサであり、図２１（ａ）は
ＰＩＮ型、図２１（ｂ）はショットキー型と称されてい
る。図中、１は絶縁基板、２は下部電極、３はｐ型半導
体層（以下、「ｐ層」と記す）、４は真性半導体層（以
下、「ｉ層」と記す）、５はｎ型半導体層（以下、「ｎ
層」と記す）、および６は透明電極である。ショットキ
ー型図２１（ｂ）では下部電極２の材料を適当に選び、
下部電極２からｉ層４に電子が注入されないようショッ
トキーバリア層が形成されている。１０は上記光センサ
を記号化して表わした光センサを示し、１１は電源、１
２は電流アンプ等の検出部を示している。光センサ１０
中Ｃで示された方向は図２１（ａ）、図２１（ｂ）中の
透明電極６側、Ａで示された方向が下部電極２側であ
り、電源１１はＡ側に対しＣ側に正の電圧が加わるよう
に設定されている。

【０００４】ここで動作を簡単に説明する。矢印で示さ
れた方向から光が入射され、ｉ層４に達すると、光は吸
収され電子とホールが発生する。ｉ層４には電源１１に
より電界が印加されているため電子はＣ側、つまりｎ層
５を通過して透明電極６に移動し、ホールはＡ側、つま
り下部電極２に移動する。よって光センサ１０に光電流
が流れたことになる。また、光が入射しない場合ｉ層４
で電子もホールも発生せず、また、透明電極６内のホー
ルはｎ層５がホールの注入阻止層として働き、下部電極
２内の電子はＰＩＮ型図２１（ａ）ではｐ層３が、ショ
ットキー型図２１（ｂ）ではショットキーバリア層が、
電子の注入阻止層として働き、電子、ホール共に移動で
きず、電流は流れない。したがって、光の入射の有無で
電流が変化し、これを図２１（ｃ）の検出部１２で検出
すれば光センサとして動作する。

【０００５】

【発明が解決しようとする課題】しかしながら、上記従
来の光センサでＳＮ比が高く、低コストの光電変換装置
を生産するのは困難であった。以下その理由について説
明する。

【０００６】第一の理由は、ＰＩＮ型図２１（ａ）、シ
ョットキー型図２１（ｂ）は共に２カ所に注入阻止層が
必要なところにある。ＰＩＮ型センサにおいて注入阻止
層であるｎ層５は電子を透明電極６に導くのを阻止する
と同時にホールがｉ層４に注入するのを阻止する特性が
必要である。また、ショットキー型センサにおいては、
ショットキーバリア層４が下部電極からの電子を阻止
し、ｎ層５からのホールを阻止する特性がある。このど
ちらかの特性を逸すれば光電流が低下したり、光が入射
しない時の電流（以下、「暗電流」と記す）が発生、増
加することになりＳＮ比の低下の原因になる。この暗電
流はそれ自身がノイズと考えられると同時にショットノ
イズと呼ばれるゆらぎ、いわゆる量子ノイズを含んでお
り、たとえ検出部１２で暗電流を差し引く処理をして
も、暗電流に伴う量子ノイズを小さくすることはできな
い。

【０００７】通常この特性を向上させるため、ｉ層４や
ｎ層５の成膜の条件や、作成後のアニールの条件の最適
化を図る必要がある。しかし、もう一つの注入阻止層で
あるｐ層３についても電子ホールが逆ではあるが同等の
特性が必要であり、同様に各条件の最適化が必要であ
る。

【０００８】通常、前者ｎ層の最適化と後者ｐ層の最適
化の条件は同一でなく、両者の条件を同時に満足させる
のは困難である。つまり、同一光センサ内に二カ所の注
入阻止層が必要なことは高ＳＮ比の光センサの形成を困
難にする。これはショットキー型図２１（ｂ）において
も同様である。またショットキー型図２１（ｂ）におい
ては片方の注入阻止層にショットキーバリア層を用いて
いるが、これは下部電極２とｉ層４の仕事関数の差を利
用するもので、下部電極２の材料が限定されたり、界面
の局在準位の影響が特性に大きく影響し、条件を満足さ
せるのはさらに困難である。また、さらにショットキー
バリア層の特性を向上させるために、下部電極２とｉ層
４の間に１００オングストローム前後の薄いシリコンや
金属の酸化膜、窒化膜を形成することも報告されている
が、これはトンネル効果を利用し、ホールを下部電極２
に導き、電子のｉ層４への注入を阻止する効果を向上さ
せるもので、やはり仕事関数の差を利用しているため下
部電極２の材料の限定は必要であるし、電子の注入の阻
止とトンネル効果によるホールの移動という逆の性質を
利用するため、酸化膜や窒化膜は１００オングストロー
ム前後と非常に薄いところに限定され、かつ、厚さや膜
質の制御は難しく生産性を低下させられる。

【０００９】また、注入阻止層が２カ所必要なことは生
産性を低下させコストもアップする。これは注入阻止層
が特性上重要なため２カ所中１カ所でもゴミ等で欠陥が
生じた場合、光センサとしての特性が得られないからで
ある。

【００１０】第二の理由を図２２を用いて説明する。図
２２は薄膜の半導体層で形成した電界効果型トランジス
タ（ＴＦＴ）の層構成を示している。ＴＦＴは光電変換
装置を形成するうえで制御部の一部として利用すること
がある。図中、図２１と同一なものは同番号で示してあ
る。７はゲート絶縁膜であり、６０は上部電極である。
形成法を順を追って説明する。絶縁基板１上にゲート電
極として働く下部電極２、ゲート絶縁膜７、ｉ層４、ｎ
層５、ソース、ドレイン電極として働く上部電極６０を
順次成膜し、上部電極６０をエッチングによりソース、
ドレイン電極を形成し、その後ｎ層５をエッチングによ
りチャネル部を構成している。ＴＦＴの特性はゲート絶
縁膜７とｉ層４の界面の状態に敏感で通常その汚染を防
ぐために同一真空内で連続的に堆積する。

【００１１】従来の光センサをこのＴＦＴと同一基板上
に形成する場合この層構成が問題となり、コストアップ
や特性の低下を招く。この理由は図２１で示した従来の
光センサの構成が、図２１（ａ）のＰＩＮ型センサが電
極／ｐ層／ｉ層／ｎ層／電極、図２１（ｂ）のショット
キー型センサが電極／ｉ層／ｎ層／電極という構成であ
るのに対し、ＴＦＴは電極／絶縁膜／ｉ層／ｎ層／電極
という構成で両者が異なるからである。これは同一プロ
セスで形成できないことを示し、プロセスの複雑化によ
る歩留まりの低下、コストアップを招く。また、ｉ層／
ｎ層を共通化するにはゲート絶縁層７やｐ層３のエッチ
ング工程が必要となり、先に述べた光センサの重要な層
である注入阻止層のｐ層３とｉ層４が同一真空内で成膜
できなかったり、ＴＦＴの重要なゲート絶縁膜７とｉ層
４の界面がゲート絶縁膜のエッチングにより汚染され、
特性の劣化やＳＮ比の低下の原因になる。

【００１２】また、前述した図２１（ｂ）のショットキ
ー型センサの特性を改善するため、下部電極２とｉ層４
の間に酸化膜や窒化膜を形成したものは膜構成の順は同
一ではあるが、先に述べたように酸化膜や窒化膜は１０
０オングストローム前後である必要があり、ゲート絶縁
膜７と共用することは困難である。図２３にゲート絶縁
膜７とＴＦＴの歩留まりについて、我々が実験した結果
を示す。ゲート絶縁膜厚が１０００オングストローム以
下で歩留まりは急激に低下し、８００オングストローム
で約３０％、５００オングストロームで歩留まり０％、
２５０オングストロームではＴＦＴの動作すら確認でき
なかった。トンネル効果を利用した光センサの酸化膜や
窒化膜と、電子やホールを絶縁しなければならないＴＦ
Ｔのゲート絶縁膜を共用化することは明らかに困難であ
り、これをデータが示している。

【００１３】またさらに、図示はしていないが電荷や電
流の積分値を得るのに必要となる素子である容量素子
（以下、「コンデンサ」と記す）を従来の光センサと同
一の構成でリークが少ない良好な特性ものを作るのは難
しい。コンデンサは２つの電極間に電荷を蓄積するのを
目的とするため、電極間の中間層には必ず電子とホール
の移動を阻止する層が必要であるのに対し、従来の光セ
ンサは電極間に半導体層のみ利用しているため熱的に安
定したリークの少ない良好な特性の中間層を得るのは難
しいからである。

【００１４】このように光電変換装置を構成するうえで
重要な素子であるＴＦＴやコンデンサと、プロセス的に
または特性的にマッチングが良くないことは複数の光セ
ンサを一次元もしくは二次元に多数配置しこの光信号を
順次検出するようなシステム全体を構成するうえで工程
が多くかつ複雑になるため歩留まりが非常に悪く、低コ
ストで高性能多機能な装置を作るうえで重大な問題にな
る。

【００１５】［発明の目的］本発明の目的はＳＮ比が高
く、特性が安定している光電変換装置、及びその駆動方
法及びそれを有するシステムを提供することを目的とす
る。

【００１６】具体的には、本発明の光電変換装置は、光
電変換素子のフラットバンド電圧の移動を抑えるため
に、光電変換動作をしているときと逆方向の電界を光電
変換素子に印加し、結果的にダイナミックレンジを小さ
くしないこと、即ちＳＮ比が高く、特性が安定している
ことを目的とする。

【００１７】又、本発明は、歩留まりが高く、特性が安
定している光電変換装置及びそれを有するシステムを提
供することを目的とする。

【００１８】加えて本発明は、ＴＦＴと同一プロセスで
形成することが可能で、生産プロセスの複雑化を生じる
こと無く、低コストで作製可能な光電変換装置、及びそ
の駆動方法及びそれを有するシステムを提供することを
目的とする。

【００１９】

【課題を解決するための手段】本発明は、上記課題を解
決するためになされたもので、絶縁基板上に、第一の電
極層、第一の型のキャリアおよび前記第一の型のキャリ
アとは、正負の異なる第二のキャリア両方のキャリアの
通過を阻止する第一の絶縁層、光電変換半導体層、該半
導体層への前記第一の型のキャリアの注入を阻止する注
入阻止層、第二の電極層を堆積した光電変換素子を有す
る光電変換装置に於いて、前記光電変換素子の各層に電
界を与える以下の三つの動作モード、（１）入射光量に
応じて電荷を発生し蓄積する光電変換モード、（２）光
電変換素子内に蓄積された電荷をリフレッシュするリフ
レッシュモード、（３）光電変換素子のフラットバンド
電圧の移動を抑制するフラットバンド電圧シフト抑制モ
ード、を一定の順序で繰り返し動作させる為のスイッチ
手段を有することを特徴とする光電変換装置を提供す
る。

【００２０】又、本発明は、前記光電変換素子の各層に
電界を与える以下の三つの動作モード、（１）入射光量
に応じて電荷を発生し蓄積する光電変換モード、（２）
光電変換素子内に蓄積された電荷をリフレッシュするリ
フレッシュモード、（３）光電変換素子のフラットバン
ド電圧の移動を抑制するフラットバンド電圧シフト抑制
モード、をスイッチ手段により切り替え、さらに前記三
つの動作モードを一定の順序で繰り返し動作させること
を特徴とする光電変換装置の駆動方法を提案する。

【００２１】更に、本発明は、光電変換装置が蛍光体を
有し、該光電変換装置からの信号を処理する信号処理手
段と、前記信号処理手段からの信号を記録する為の記録
手段と、前記信号処理手段からの信号を表示する為の表
示手段と、前記信号処理手段からの信号を電送する為の
電送手段と、前記光電変換装置に入力される光情報を発
生させるためのＸ線源を有するシステムを提供する。

【００２２】

【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照しつつ詳細に説明する。

【００２３】［実施形態１］本発明の実施形態１の説明
の前に、以前発明者等が提案した先行技術の特願平６−
３１３３９２号及びそのリフレッシュ動作の説明を行
う。

【００２４】図１０（ａ）及び図１０（ｂ）は、それぞ
れ順に、発明者等が以前提案した光電変換装置の光電変
換素子を説明するための模式的層構成図、光電変換装置
の概略的回路図である。

【００２５】図１０（ａ）においては、１はガラスなど
で形成される絶縁基板、２はＡ１やＣｒなどで形成され
る下部電極である。７０は電子、ホ−ル共に通過を阻止
する窒化シリコン（ＳｉＮ）などで形成される絶縁層で
あり、その厚さはトンネル効果により電子、ホ−ルが通
過できないほどの厚さである５００オングストロ−ム以
上に設定される。４は水素化アモルファスシリコン（ａ
−Ｓｉ：Ｈ）の真性半導体ｉ層で形成される光電変換半
導体層、５は光電変換半導体層４に透明電極６側からの
ホ−ルの注入を阻止するａ−Ｓｉのｎ⁺層で形成される
注入阻止層、透明電極６はＩＴＯのようなインジウム又
はスズを含む化合物、酸化物などで形成される。

【００２６】図１０（ｂ）において、１００は図１０
（ａ）で示した光電変換素子を記号化したものでＤが透
明電極６側、Ｇが下部電極２側の電極を示している。１
２０は光電変換素子１００に流れる電流を検出する検出
部、１１０は電源部であり、電源部１１０はＤ電極に正
の電位を与える正電源１１１、負の電位を与える負電源
１１２と、その両者を切り換えるスイッチ１１３で構成
される。スイッチ１１３はリフレッシュモ−ドではｒｅ
ｆｒｅｓｈ側の負電源１１２に、光電変換モ−ドではｒ
ｅａｄ側の正電源１１１に接続されるよう制御される。

【００２７】ここで光電変換素子１００の動作について
説明する。図１１（ａ）、図１１（ｂ）はそれぞれ光電
変換素子１００のリフレッシュモ−ドおよび光電変換モ
−ドの動作を示す光電変換部のエネルギ−バンド図で、
光電変換素子の各層の厚さ方向の状態を表している。

【００２８】図１１（ａ）のリフレッシュモ−ド（ａ）
において、Ｄ電極はＧ電極に対して負の電位が与えられ
ているため、ｉ層４中の黒丸で示されたホ−ルは電界に
よりＤ電極に導かれる。同時に白丸で示された電子はｉ
層４に注入される。この時一部のホ−ルと電子はｎ層
５、ｉ層４において再結合して消滅する。充分に長い時
間この状態が続けばｉ層４内のホ−ルはｉ層４から掃き
出される。

【００２９】この状態で図１１（ｂ）の光電変換モ−ド
（ｂ）になると、Ｄ電極はＧ電極に対して正の電位が与
えられるため、ｉ層４中の電子は瞬時にＤ電極に導かれ
る。しかしホ−ルはｎ層５が注入阻止層として働くため
ｉ層４に導かれることはない。この状態でｉ層４内に光
が入射すると光は吸収され、電子・ホ−ル対が発生す
る。この電子は電界によりＤ電極に導かれ、ホ−ルはｉ
層４内を移動し絶縁層７０の界面に達する。しかし、絶
縁層７０内には移動できないため、ｉ層４内に留まるこ
とになる。この時電子はＤ電極に移動し、ホ−ルはｉ層
４内の絶縁層７０界面に移動するため、素子内の電気的
中性を保つため、電流がＧ電極から検出部１２０に流れ
る。この電流は光により発生した電子・ホ−ル対に対応
するため入射した光に比例する。

【００３０】ある期間光電変換モ−ド（ｂ）を保った
後、再びリフレッシュモ−ド（ａ）の状態になると、ｉ
層４内に留まっていたホ−ルは前述のようにＤ電極に導
かれ、同時にこのホ−ルに対応した電荷が検出部１２０
に流れる。このホ−ルの量は光電変換モ−ド期間に入射
した光の総量に対応し、検出部１２０に流れる電荷は光
の総量に対応する。この時ｉ層４内に注入される電子の
量に対応した電荷も流れるが、この量はおよそ一定なた
め差し引いて検出すればよい。

【００３１】つまり、光電変換部１００は、リアルタイ
ムに入射する光の量を出力すると同時に、ある期間に入
射した光の総量を出力することもできる。このことは発
明者等が以前提案した構成例の大きな特徴といえる。検
出部１２０は目的に応じて電子の流れ又はホールの流れ
のどちらか一方、もしくは両方を検出すればよい。ま
た、図１１（ｃ）は後述するように、入射する光の照度
が強い場合の図１１（ｂ）からしばらく経過した結果の
状態図を示す。

【００３２】ここで図１２を用いて発明者等が以前提案
した光電変換装置の動作について説明する。

【００３３】図１２は、図１０の光電変換装置における
動作のタイミングチャ−トである。図中、Ｖdgは光電変
換部１００のＧ電極に対するＤ電極の電位であり、Ｐは
光の入射の状態を示し、オンで光が入射の状態、オフで
光の入射がない。つまりダ−ク状態を示している。ＩS
は検出部１２０に流れ込む電流を示し、横軸方向は時間
の経過を示す。

【００３４】初めにスイッチ１１３がｒｅｆｒｅｓｈ方
向に接続されるとリフレッシュモ−ドに入り、Ｖdgは負
電圧となり、図１１（ａ）のようにホ−ルが掃き出さ
れ、また電子がｉ層４に注入されるにともない検出部１
２０には図１２のＥで示される負の突入電流Ｅが流れ
る。その後リフレッシュモ−ドは終了し、スイッチ１１
３がｒｅａｄ方向に接続されるとｉ層４内の電子が掃き
出され正の突入電流Ｅ’が流れ光電変換モ−ドに入る。
この時光が入射されているとＡで示される光電流Ａが流
れる。もし同様な動作でダ−ク状態であればＡ’で示さ
れるように電流は流れない。よって光電流Ａを直接、も
しくは一定の期間、光電流Ａを積分すれば光の入射を検
出できる。

【００３５】また、Ａの状態からスイッチ１１３がｒｅ
ｆｒｅｓｈ方向に接続されると突入電流Ｂが流れる。こ
れは直前の光電変換モ−ド期間における光の入射の総量
に反映された量になり、この突入電流Ｂを積分もしくは
積分相当の値を得ればよい。直前の光電変換モ−ドで光
が入射していなければ突入電流はＢ’のように小さくな
り、その差を検出すれば、光の入射を検出できる。また
前述の突入電流Ｅ’やＥ”はおよそ突入電流Ｂ’と等し
いため、突入電流Ｂからこれらを差し引いてもよい。

【００３６】また、さらに、同じ光電変換モ−ド期間で
あっても光の入射の状態が変化すれば、Ｃ、Ｃ’のよう
に電流ＩSは変化する。これを検出しても光の入射状態
を検出できる。つまり、必ずしも検出機会ごとに毎回リ
フレッシュモ−ドにする必要はないことを示している。
しかしながら、何らかの理由により、光電変換モ−ドの
期間が長くなったり、入射する光の照度が強い場合、Ｄ
のように光の入射があるにもかかわらず電流が流れない
ことがある。これは図１１（ｃ）のように、ｉ層４内に
ホールが多数留まり、このホールのためｉ層４内の電界
が小さくなり、発生した電子がＤ電極に導びかれなくな
り、ｉ層４内のホールと再結合してしまうからである。
この状態で光の入射の状態が変化すると、電流が不安定
に流れることもあるが、再びリフレッシュモードにすれ
ばｉ層４内のホールは掃き出され、次の光電変換モード
ではＡ”のようにＡと等しい電流が得られる。

【００３７】以上の説明において、入射光は一定で説明
したが、入射光の強弱によりＡ，Ｂ，Ｃの電流はともに
連続的に変化し、入射光の有無の検出に限らず、強弱に
ついても定量的に検出できることはいうまでもない。

【００３８】また、前述の説明において、リフレッシュ
モードで、ｉ層４内のホールを掃き出す場合、全てのホ
ールを掃き出すのが理想であるが、一部のホールを掃き
出すだけでも効果はあり、光電流であるＡもしくはＣに
おいて全てを掃き出した場合と値は変わらず、問題はな
い。また、常に一定量が残るように掃き出せば、Ｂの電
流によっても光の量を定量的に検出することができる。
つまり、次の光電変換モードでの検出機会において電流
値がＤの状態、すなわち図１１（ｃ）の状態にならなけ
ればよく、リフレッシュモードのＶdgの電圧、リフレッ
シュモードの期間、および、ｎ層５の注入阻止層の特性
を決めればよい。

【００３９】また、さらに、リフレッシュモードにおい
て、ｉ層４への電子の注入は必要条件でなく、Ｖdgの電
圧は負に限定されるものでもない。ホールの一部がｉ層
４から掃き出されればよい。ホールが多数ｉ層４に留ま
っている場合には、たとえＶdgが正の電圧であってもｉ
層４内の電界はホールをＤ電極に導く方向に加わるから
である。ｎ層５の注入阻止層の特性も同様に電子をｉ層
４に注入できることが必要条件ではない。

【００４０】図１３（ａ）、図１３（ｂ）、図１３
（ｃ）、図１３（ｄ）は、それぞれ検出部の較正例を示
したものである。１２１は電流Ａｍｐで代表される電流
計、１２２は電圧計、１２３は抵抗器、１２４はコンデ
ンサ、１２５はスイッチ素子、１２６はオペアンプであ
る。

【００４１】図１３（ａ）は直接電流を検出するもの
で、電流計１２１の出力は電圧や、増幅された電流であ
る。図１３（ｂ）は電流を抵抗器１２３に流して電圧を
電圧計１２２で検出している。図１３（ｃ）は電荷をコ
ンデンサ１２４に蓄積し、その電圧を電圧計１２２で検
出している。図１３（ｄ）はオペアンプ１２６により電
流の積分値を電圧として検出している。図１３（ｃ）、
図１３（ｄ）においてスイッチ素子１２５は毎回の検出
に対して初期値を与える役割をし、検出の方法によって
高抵抗の抵抗器に置き換えることも可能である。

【００４２】電流計や電圧計は、トランジスタやこれを
組み合せたオペアンプ、抵抗、コンデンサ等で構成し、
高速で動作するものを使用することができる。検出部は
これら４種に限定するものでなく、電流もしくは電荷を
直接もしくは積分値を検出できればよく、電流もしくは
電圧値を検出する検出器と、抵抗器、コンデンサ、スイ
ッチ素子を組合せ、複数の光電変換部を同時もしくは順
次出力するよう構成することもできる。

【００４３】ラインセンサやエリアセンサを構成する場
合は、電源部の配線やスイッチ素子と組合せてマトリッ
クスで、例えば１０００ケ以上の光電変換部の電位を制
御し、また検出して電気信号として出力する。この場
合、スイッチ素子やコンデンサ、抵抗の一部は光電変換
部と同一基板上に構成すると、ＳＮ比や、コスト面で有
利である。この場合、発明者等が以前提案した構成例の
光電変換部は、代表的なスイッチ素子であるＴＦＴと同
一膜構成のため、同一プロセスで同時に形成することが
可能であり、低コストで、高ＳＮ比の光電変換装置が実
現できる。

【００４４】次に、リフレッシュモードにおけるリフレ
ッシュ電圧値による光電変換装置の特性の違いについ
て、以前発明者等が提案した光電変換装置を用いて説明
する。

【００４５】図１４はＴＦＴ１７００及び電源１１１５
で構成される光電変換装置の１ビット等価回路図であ
り、図１５がその動作を示すタイミングチャートであ
る。

【００４６】ここでは、ＴＦＴ１７００を介して光電変
換素子１００のＧ電極に正の電位を与えるリフレッシュ
の場合であるところの図１４に示した光電変換装置の１
ビット等価回路図を用いて説明を行う。そして光電変換
素子１００のＤ電極の電位は電源１１４によりＶDに設
計され、リフレッシュ動作時のＧ電極の電位は電源１１
１５によりＶrGに設定されるものとする。

【００４７】まず図１０（ａ）に示すように光電変換素
子１００のＧ電極の電位（Ｖo）をＤ電極の電位（ＶD）
以上にリフレッシュする場合（Ｖ0＝ＶrG≧ＶD）につい
て説明する。このような状態にリフレッシュされると光
電変換素子１００のｉ層４内に留まっていたホール及び
ｉ層４と絶縁層７０との界面に存在する界面欠陥にトラ
ップされていたホールの全てがＤ電極に完全に掃き出さ
れる。逆に電子はこの時Ｄ電極からｉ層４内へ流れ込
み、その一部はｉ層４と絶縁層７０との界面に存在する
界面欠陥にトラップされる。以下この電流を負の突入電
流Ｂ，Ｂ’という。そしてリフレッシュ動作終了後、光
電変換素子１００のＧ電極の電位をＧＮＤ電位等に初期
化する時、ｉ層４内及び界面欠陥にトラップされていた
電子が全てＤ電極へ掃き出される。以下この電流を正の
突入電流Ｅ，Ｅ’という。ｉ層４と絶縁層７０との界面
に存在する界面欠陥は一般にエネルギー準位が深い為、
界面欠陥位置に存在する電子及びホールを移動させるエ
ネルギー、及びほかの位置から界面欠陥位置へ電子及び
ホールを移動させるエネルギーは相対的に高く、見かけ
上の移動度も低くなる。その為、正の突入電流がゼロに
なるまで、即ち界面欠陥にトラップされていた電子の全
てがＤ電極へ掃き出されるまで数十マイクロ秒から数秒
かかることになり、Ｇ電極リセット動作が終了しても大
きな突入電流が流れる。その結果、Ｇ電極が持つ容量に
蓄積された電荷の中にはノイズ成分である突入電流によ
る電荷が含まれ、結果的にその電荷分ＳＮ比が低下して
しまうのである。

【００４８】上記の理由について、更に図１４と図１５
を用いて詳細に説明する。図１４のＰａ、Ｐｂ、Ｐｃ、
Ｐｄは、各々図１４におけるスイッチ素子１１２５、転
送用ＴＦＴ１３００、リフレッシュ用ＴＦＴ１７００、
リセット用ＴＦＴ１４００を駆動するパルスのタイミン
グを示している。ここでＨは各駆動素子をオン状態にす
るハイレベルを示しており、一般に結晶シリコン半導体
スイッチ素子では＋５ｖ〜＋１２ｖ、ａ−ＳiのＴＦＴ
では＋８ｖ〜＋１５ｖ位が用いられる。又、Ｌは一般的
に０ｖが多く用いられる。ＩsとＶ0は、図１４中の矢印
で示す様に、各々光電変換素子１００に一定の信号光が
照射された状態において、矢印の方向へ流れる電流とＧ
電極の電位を示している。ここで、Ｐａ〜Ｐｄのパルス
幅を２０μｓの動作時におけるＩsとＶ0を図１５に示し
ている。

【００４９】図１５において、光電変換素子１００のＧ
電極電位Ｖ0は、リフレッシュ用パルスＰｃの立ち上が
りから、Ｐｄのリセット用パルス立ち上がりまで一定の
高い電位に保たれている。その為正の突入電流はその間
に発生せず、Ｐｄのパルス立ち上がり時に初めて、界面
欠陥にトラップされていた電子の掃き出しによると考え
られる。正の突入電流が発生している。この正の突入電
流が減衰し、ほぼゼロになるまで、発明者等の作製した
装置では約８０〜１００μ秒かかる為、Ｇ電極がもつ容
量に信号電荷を蓄積しはじめるＰｄのパルスの立ち下が
り時には、正の突入電流が多く発生しており、図中の斜
線で示した部分の電荷及び電圧値がノイズ成分として蓄
積されてしまうのである。その結果、その蓄積分ＳＮ比
が低下してしまうのである。正の突入電流を低減する方
法としてはＰｄの初期化パルスの時間を長くすることが
考えられるが、その時間にも限界があり、又時間を長く
することにより装置全体の信号読み取り時間が長くな
り、装置の低速化即ち性能ダウンを引き起こすことにな
る。

【００５０】次に、図１６を用いて光電変換素子１００
をリフレッシュさせる時の印加電圧の条件について説明
する。図１６は光電変換素子１００のエネルギーバンド
図であり、両端の各々の電極（Ｄ電極及びＧ電極）は開
放（オープン）状態である。光電変換素子１００は一般
にいわれているＭＩＳ（Metal-Insulator-Semiconducto
r)構造であり両端の電極に加わる電圧条件により全容量
が相対的に小さい状態（デプレッション状態）と全容量
が相対的に大きい状態（アキュムレーション状態）が現
れる。

【００５１】図１６における各デバイスの両端はオープ
ンであるが、エネルギーバンド図については図１６
（ｂ）の場合が上記デプレッション状態のエネルギーバ
ンド図と同じであり、図１６（ｃ）の場合がアキュムレ
ーション状態のエネルギーバンド図と同じである。

【００５２】一般にＭＩＳ型のコンデンサは、作製直後
において図１６の（ａ）の状態、即ちｉ層のバンドがフ
ラットな状態（フラットバンド電圧ＶFB＝０V）又は図
１６（ｂ）の状態即ち若干デプレッション状態（３V≧
ＶFB＞０V）である事が多い。又、ＭＩＳコンデンサの
両端に電圧を加える事によりＶFBはある程度任意の正及
び負の値にする事も可能である。

【００５３】図１０に示す１ビット回路を図１２に示す
タイミングで駆動する場合、リフレッシュ時間は光電変
換時間より短くすることが可能となる。２次元的に光電
変換素子を配列しマトリクス駆動を行う場合は、光電変
換素子の数が増えれば増えるほどリフレッシュ時間と光
電変換時間の比は大きくなる。

【００５４】又、一般にＭＩＳ型コンデンサのフラット
バンド電圧ＶFBは、電界、時間、温度に大きく依存する
ことが知られているが、本発明の光電変換装置における
光電変換素子はリフレッシュ時においてフラットバンド
電圧ＶFBは正の電圧方向へ移動し、反対に光電変換時に
はフラットバンド電圧ＶFBは負の電圧方向へ移動する。

【００５５】よって本発明の図１０に示す光電変換装置
における光電変換素子はフラットバンド電圧ＶFBが結果
的に負の電圧方向に移動し、光電変換素子のダイナミッ
クレンジを小さくしてしまう。そうなると、光電変換装
置としてのＳＮ比は小さくなり、安定した特性が得られ
なくなってしまう。

【００５６】又、ここで正の突入電流（減衰時間が長
く、且つ電流値が大であること）をもたらす電圧値の条
件を以下においてまとめる。まず、光電変換素子１００
のｉ層のフラットバンド電圧ＶFBがゼロの時はリフレッ
シュ時のＧ電極の電位（ＶrG）はＤ電極の電位（ＶD)よ
り高ければ、即ちＶrG＞ＶDであれば、上述した問題の
正の突入電流が流れる。

【００５７】又、光電変換素子１００のｉ層のフラット
バンド電圧ＶFBがゼロでない時はリフレッシュ時のＧ電
極の電位（ＶrG）はＤ電極の電位（ＶD)からＶFBを差し
引いた電圧値よりも高ければ、即ちＶrG≧ＶD−ＶFBで
あれば上述した問題の正の突入電流が流れるのである。

【００５８】上記のメカニズムを図１７を用いて説明す
る。図１７はＶrG≧ＶD−ＶFBの場合の光電変換素子１
００のエネルギーバンド図で、図１７（ａ）の下部電極
２から透明電極６の各層の厚さ方向の状態を表してい
る。リフレッシュ動作の図１７（ａ）において、Ｄ電極
はＧ電極に対して負の電位が与えられているため、ｉ層
４中の黒丸で示されたホールは電界によりＤ電極に導か
れる。同時に白丸で示された電子はｉ層４に注入され
る。又、ｉ層４と絶縁層７０の界面欠陥にトラップされ
ていたホールはある程度の時間を費しＤ電極に導かれ、
ｉ層４に注入された電子のうち一部は逆に、ある程度の
時間を費してｉ層４と絶縁層７０の界面欠陥にトラップ
される。この時一部のホールと電子はｎ層５、ｉ層４に
おいて再結合して消滅する。十分に長い時間この状態が
続けばｉ層４内のホールはｉ層４から掃き出される。こ
の状態で光電変換動作の図１７（ｂ）になるとＤ電極は
Ｇ電極に対して正の電位が与えられるためｉ層４中の電
子は瞬時にＤ電極に導かれる。そしてｉ層４と絶縁層７
０の界面欠陥にトラップされていた電子は、ある程度時
間を費してＤ電極へ導かれる。この界面欠陥にトラップ
されていた電子が前述した問題の突入電流の原因であ
る。ここでホールはｎ層５が注入阻止層として働く為、
ｉ層４に導かれることはない。この状態でｉ層４内に光
が入射すると、光は吸収され電子・ホール対が発生す
る。この電子は電界によりＤ電極に導かれ、ホールはｉ
層４内を移動しｉ層４と絶縁層７０の界面に達する。し
かし、絶縁層７０内には移動できない為、ｉ層４内に留
まることになる。そしてある期間光電変換動作の図１７
（ｂ）を保った後の状態が図１７（ｃ）である。

【００５９】次に、このようなリフレッシュ条件におけ
る光電変換素子１００のダイナミックレンジ（Ｄ・Ｒ）
について説明する。図１４に示される光電変換素子１０
０のＤ・Ｒを電荷量で示すと、Ｄ・Ｒ＝ＶrG×Ｃsとな
る。ここでＣsは光電変換素子１００の容量である。よ
って、光電変換素子１００のダイナミックレンジ（Ｄ・
Ｒ）はリフレッシュ電圧ＶrGが高いほど大きくなる。そ
のため光電変換素子１００に照射される信号光が多く得
られる場合は光による信号量を多く得ることができるの
でＳＮ比が大きくなる。

【００６０】次に、光電変換素子１００のＧ電極の電位
（Ｖ0）以下にリフレッシュする場合（ＶrG＜ＶD−ＶF
B）について説明する。

【００６１】図１８は、光電変換装置の１ビットの概略
的等価回路図である。図１９は図１８の光電変換装置を
実際に駆動した時のタイミングチャートである。

【００６２】図１８において図１４と同じ番号で示され
る部分については同じものを示しているので説明は省略
する。図１４に示される概略的等価回路と図１８に示さ
れる概略的等価回路との違いはＴＦＴ１７００に接続さ
れる電源１１１５の大きさである。なお、ここで光電変
換素子１００は図１０（ａ）と同一の構造をしているの
で、ｉ層と第２の電極層との間の注入阻止層はｎ型であ
り、注入が阻止されるキヤリアはホールである。その為
注入が阻止されるキヤリア１個の電荷をｑとすると、こ
の場合もｑ＞０となる。

【００６３】なお、図１８において信号検出部は図１８
の点線内の検出手段とＴＦＴ１３００及びハイレベルパ
ルスＰｂを印加する手段を含む。

【００６４】図１８において図１４と異なる点は、光電
変換素子１００のリフレッシュ動作においてＧ電極に正
の電位を与える電源１１１５の電位ＶrGが、Ｄ電極に正
の電位を与える電源１１４の電位ＶDに比べて低くして
いる点のみである。詳細にいえば、光電変換素子１００
には、ｉ層のエネルギーバンドをフラットにする為にＧ
電極に印加するフラットバンド電圧（ＶFB）が存在する
ので実際には、図１４の例ではＶrG≧ＶD−ＶFBの状態
で駆動していたのに対し、図１８ではＶrG＜ＶD−ＶFB
の状態で駆動するのである。

【００６５】次に図１９においてＶrG＜ＶD−ＶFBの状
態での光電変換装置の動作を説明する。図１９において
図１５と異なる点は、光電変換素子１００の電流ＩSと
電流ＩSによるＧ電極の電位Ｖ0の振舞いである。

【００６６】図１９において、Ｐｃのリフレッシュパル
スが立ち上がり、光電変換素子１００のＧ電極に電圧Ｖ
rG（ＶrG＜ＶD−ＶFB）が印加されると光電変換素子１
００のｉ層内に留まっていたホールの一部がＤ電極に掃
き出される。この時、ｉ層と絶縁層の界面欠陥にトラッ
プされていたホールのほぼ全てはそのままの状態である
と考えられる。又、この時電子はＤ電極に掃き出された
一部のホールに相当する量もしくはそれ以下の数量がＤ
電極からｉ層内へ流れ込むが、ｉ層内における電界はＧ
電極側の電位が低い為、ｉ層と絶縁層の界面欠陥にトラ
ップされる電子はほぼゼロであると考えられる。よって
図１９におけるＩSはＰｃのリフレッシュパルス立ち上
がり時において小さな負の突入電流しか生じることな
く、又減衰時間も短くなっている。又、Ｐｃのリフレッ
シュパルス立ち上がりからＰｄのＧ電極リセットパルス
立ち上がりまでのＧ電極の電圧Ｖ0はＶrGにほぼ一致し
ており、その電位はＶD−ＶFBより下がっていることを
図１９は示している。

【００６７】次にＧ電極リセットパルスが立ち上がり、
光電変換素子１００のＧ電極がＧＮＤに接地されるとｉ
層内に留まっていた若干の電子は全てＤ電極に流れ出す
ことになる。この時、ｉ層と絶縁層の界面欠陥には電子
は存在しない為、電子は少量で且つ瞬時に流れ出ると考
えられる。又、この時界面欠陥に存在するホールはほと
んど移動しないと思われる。よってＰｄのＧ電極リセッ
トパルス立ち上がり時において、ＩSは小さな正の突入
電流しか生じることなく、又減衰時間も短くなってい
る。ＰｄのＧ電極リセットパルスの立ち上がりから立ち
下がりまでを約２０マイクロ秒で動作させると、図のよ
うに光電変換動作開始となるＰｄのパルスの立ち下がり
時には、ほぼ突入電流はゼロになる。よってＰｄのパル
スの立ち下がりから蓄積されはじめる電荷は、ほぼすべ
てが光電変換素子１００内に入射した信号光による電荷
となり、その信号電圧を読み出すことによりＳＮ比の高
い情報を得ることが可能となる。

【００６８】発明者等が以前提案した構成例における基
本的なメカニズムについて図を用いてさらに以下で説明
する。

【００６９】図２０（ａ）〜図２０（ｃ）はＶrG＜ＶD
−ＶFBの場合の光電変換素子１００の動作を示すエネル
ギーバンド図であり、図１７（ａ）〜図１７（ｃ）に示
したエネルギーバンド図に対応している。

【００７０】リフレッシュ動作の図２０（ａ）におい
て、Ｄ電極はＧ電極に対して正の電位が与えられている
為、ｉ層４中の黒丸で示されたホールの一部が電界によ
りＤ電極に導かれる。同時に白丸で示された電子はｉ層
４に注入される。ここでｉ層４と絶縁層７０の界面欠陥
にトラップされていたホールはほとんど移動せず、又電
子が界面欠陥にトラップされることもない。

【００７１】この状態で光電変換動作の図２０（ｂ）に
なるとＧ電極はＤ電極に対して更に大きな負の電位が与
えられる為、ｉ層４中の電子は瞬時にＤ電極に導かれる
が、界面欠陥にトラップされた電子はほとんど存在しな
い為、先に説明した図１４の光電変換装置で問題となる
突入電流はほとんど存在しなくなる。

【００７２】そしてある期間光電変換動作の図２０
（ｂ）を保った後の状態の図２０（ｃ）になる。

【００７３】このようにＶrG＜ＶD−ＶFBの条件にリフ
レッシュする場合においては、ｉ層４と絶縁層７０の界
面欠陥に電子が存在することはほとんどない為、電子の
出入りに長い時間を費すことがなくなり、結果的にノイ
ズ成分となる突入電流を大きく削減することが可能とな
る。

【００７４】しかしながら、このようなリフレッシュ条
件であり、図１８に示される光電変換素子１００のダイ
ナミックレンジ（Ｄ・Ｒ）は、Ｄ・Ｒ＝ＶrG×Ｃsとな
り、ＶrG≧ＶD−ＶFBの場合に比べて、ＶrG＜ＶD−ＶFB
の場合のダイナミックレンジは小さくなる。その為、信
号処理が多い場合には、信号光による発生電荷が飽和
し、ＳＮ比を下げることが生じる。

【００７５】ここで以前発明者等が提案した光電変換装
置において、ＳＮ比を保ち特性を安定させるべき項目に
ついて再度説明する。

【００７６】図１０に示す１ビット回路を図１２に示す
タイミングで駆動する場合リフレッシュ時間は光電変換
時間より短くすることが可能となる。２次元的に光電変
換素子を配列しマトリクス駆動を行う場合は光電変換素
子の数が増えれば増えるほどリフレッシュ時間と光電変
換時間の比は大きくなる。

【００７７】又、一般にＭＩＳ型コンデンサのフラット
バンド電圧ＶFBは、電界、時間、温度に大きく依存する
ことが知られているが、本発明の光電変換装置における
光電変換素子はリフレッシュ時においてフラットバンド
電圧ＶFBは正の電圧方向へ移動し、反対に光電変換時に
はフラットバンド電圧ＶFBは負の電圧方向へ移動する。

【００７８】よって本発明の図１０に示す光電変換装置
における光電変換素子はフラットバンド電圧ＶFBが結果
的に負の電圧方向に移動し、光電変換素子のダイナミッ
クレンジを小さくしてしまう。そうなると、光電変換装
置としてのＳＮ比は小さくなり、安定した特性が得られ
なくなってしまう。

【００７９】以上の点を鑑み、本発明において新たに考
案した実施形態が以下に示すものである。

【００８０】図１は本発明による第１の実施形態に係る
光電変換装置の１ビットの等価回路図である。図１にお
いて、図１０（ｂ）と同じ番号で示される部分は同じも
のを示す。

【００８１】図１０（ｂ）と異なる点は、光電変換素子
１００のフラットバンド電圧（ＶFB）の移動を抑えるた
めの電源１１５が追加されており、光電変換素子１００
が光電変換モード時とは逆の電界が印加されるよう電源
１１５が配置されている。

【００８２】図１においては、光電変換モードとして電
源１１１を光電変換素子１００のＤ電極に正の電圧を印
加して光電変換の電荷を読出し、次にリフレッシュモー
ドとして電源１１２の負の電圧を印加して光電変換素子
に蓄えられて読み出されなかった残余の電荷を放電し、
その後に更にフラットバンド電圧シフト抑制モードとし
て負の大きな電圧を印加して光電変換素子の残余の電荷
を放電することで、光量に応じた正確な電荷を読み出す
ことができ、且つサイクル的に高速で短時間の繰り返し
読出しを可能として、Ｓ／Ｎの高い画像信号を得ること
ができる。ここで、光電変換素子１００のＤ電極のリフ
レッシュ電源１１２を負の値に設定しているが、上記で
説明したように突入電流を小さくする目的でリフレッシ
ュ電源１１２を正の値で用いることも可能である。

【００８３】また、ここでは電源１１５を比較的大きな
電圧を印加できる電源にすることにより、フラットバン
ド電圧の移動を抑制する時間、即ち電源１１５をスイッ
チ１１３の可動接点を接続する時間を比較的短くするこ
とを可能とし、総合的な光電変換装置の駆動時間を短く
することが可能となる。

【００８４】このような回路にすることにより、光電変
換素子１００は光電変換モード（ｒｅａｄ側にスイッチ
１１３が接続された状態）とリフレッシュモード（ｒｅ
ｆｒｅｓｈ側にスイッチ１１３が接続された状態）とフ
ラットバンド電圧シフト抑制モード（ｃｏｍｐｅｎｓａ
ｔｉｏｎ側にスイッチ１１３が接続された状態）を、順
番に切り替えて駆動することが可能となり、上記で説明
したフラットバンド電圧のシフトを小さくすることが可
能となる。この為センサのダイナミックレンジが小さく
なることを防ぐことができ、高いＳＮ比を保ち、安定し
た特性を得ることが可能となる。

【００８５】上記フラットバンド電圧シフト抑制モード
の場合を言い換えれば、フラットバンド電圧抑制モード
が、光電変換素子の第一の電極層の電圧（ＶrG）と第一
の型のキャリアの電荷（ｑ）との積（ＶrG・ｑ）が第二
の電極層の電圧（ＶD）から、フラットバンド電圧（ＶF
B）を差し引いた電圧（ＶD−ＶFB）と前記第一の型のキ
ャリアの電荷（ｑ）との積｛（ＶD−ＶFB）・ｑ｝より
大きい条件（ＶrG・ｑ）≧（ＶD・ｑ−ＶFB・ｑ）により各層に電界を与えられる動作モードであることを
意味する。

【００８６】具体的に説明すれば、本光電変換装置の使
用において、長時間駆動される状態、即ち光電変換モー
ドでは（（ＶrG・ｑ）＜（ＶD・ｑ−ＶFB・ｑ）の状態
となり、光電変換素子のフラットバンド電圧が負の方向
へ移動してしまう。これを戻すために、本発明において
は、フラットバンド電圧シフト抑制モードを設定し、上
記と反対の状態、即ち（ＶrG・ｑ）≧（ＶD・ｑ−ＶFB
・ｑ）の状態にすることにより、フラットバンド電圧の
移動を戻し、それによりダイナミックレンジの低下を防
いでいる。

【００８７】［実施形態２］図２は本発明の光電変換装
置の第２の実施形態を示す全体回路図であり、図３
（ａ）は本実施形態中の１画素に相当する各素子の平面
図、図３（ｂ）は図３（ａ）のＡ−Ｂ線断面図である。

【００８８】図２において、Ｓ１１〜Ｓ３３は光電変換
素子で下部電極側をＧ、上部電極側をＤで示している。
Ｃ１１〜Ｃ３３は蓄積用コンデンサ、Ｔ１１〜Ｔ３３は
転送用ＴＦＴである。Ｖsは読み出し用電源、Ｖgはリフ
レッシュ用電源、Ｖcはフラットバンド電圧シフト抑制
用電源であり、各電源は各々スイッチＳＷs、スイッチ
ＳＷg、スイッチＳＷcを介して全光電変換素子Ｓ１１〜
Ｓ３３のＧ電極に接続されている。ここで、センサのＧ
電極に印加される各電源の電位はＶc＞Ｖg＞０＞Ｖsと
設定している。スイッチＳＷs、スイッチＳＷg、スイッ
チＳＷcは直接にシフトレジスタＳＲ３に接続されてお
り、スイッチＳＷs、スイッチＳＷg、スイッチＳＷcは
同時にオンしないように制御されている。又、各スイッ
チのオン時間は任意に設定可能である。

【００８９】１画素は１個の光電変換素子とコンデン
サ、およびＴＦＴで構成され、その信号出力は信号配線
ＳＩＧにより検出用集積回路ＩＣに接続されている。本
実施形態の光電変換装置は計９個の画素を３つのブロッ
クに分け１ブロックあたり３画素の出力を同時に転送し
この信号配線ＳＩＧを通して検出用集積回路ＩＣによっ
て順次出力に変換され出力される（Ｖｏｕｔ）。また１
ブロック内の３画素を横方向に配置し、３ブロックを順
に縦に配置することにより各画素を二次元的に配置して
いる。

【００９０】図中破線で囲んだ部分は大面積の同一絶縁
基板上に形成されているが、このうち第１画素に相当す
る部分の平面図を図３（ａ）に示す。また図中破線Ａ−
Ｂで示した部分の断面図を図３（ｂ）に示す。Ｓ１１は
光電変換素子、Ｔ１１はＴＦＴ、Ｃ１１はコンデンサ、
およびＳＩＧは信号配線である。本実施形態においては
コンデンサＣ１１と光電変換素子Ｓ１１とは特別に素子
を分離しておらず、光電変換素子Ｓ１１の電極の面積を
大きくすることによりコンデンサＣ１１を形成してい
る。これは本実施形態の光電変換素子とコンデンサが同
じ層構成であるから可能なことである。また、画素上部
にはパッシベーション用窒化シリコン膜ＳｉＮとヨウ化
セシウム等の蛍光体ＣsＩが形成されている。上方より
Ｘ線（Ｘ−ｒａｙ）が入射すると蛍光体ＣsＩより光
（破線矢印）に変換され、この光が光電変換素子に入射
される。なお、パシベーション材や蛍光体材料は上記に
限らず、本機能を有すれば、他の材料でもよい。

【００９１】次に図２乃至図４を用いて本実施形態の光
電変換装置の動作について説明する。

【００９２】図４は本実施形態の動作を示すタイミング
チャートである。はじめにシフトレジスタＳＲ１および
ＳＲ２により制御配線ｇ１〜ｇ３、ｓｇ１〜ｓｇ３にＨ
ｉが印加される。すると転送用ＴＦＴ・Ｔ１１〜Ｔ３３
とスイッチＭ１〜Ｍ３がオンして導通し、全光電変換素
子Ｓ１１〜Ｓ３３のＤ電極はＧＮＤ電位になる（積分検
出器Ａｍｐの入力端子はＧＮＤ電位に設計されているた
め）。

【００９３】これと同時にシフトレジスタＳＲ３がＲＦ
にＨｉを出力しスイッチＳＷｇがオンし全光電変換素子
Ｓ１１〜Ｓ３３のＧ電極はリフレッシュ用電源Ｖgにな
る。リフレッシュ用電源のＶg＞０を選択した場合は、
先に図１４で説明したＶrG≧ＶD−ＶFBと同じ条件にな
る為、先に説明したようにＶg＜０を選択した図１８の
ＶrG＜ＶD−ＶFBの条件と比較して突入電流が多く発生
し、ノイズが増える。しかしながら光電変換素子のダイ
ナミックレンジは増大する。その後全光電変換素子Ｓ１
１〜Ｓ３３はリフレッシュモードになりリフレッシュさ
れる。

【００９４】つぎにシフトレジスタＳＲ３がＲＦにＬo
を、ＲＥにＨiを出力しスイッチＳＷgがオフし、スイッ
チＳＷｓがオンし、全光電変換素子Ｓ１１〜Ｓ３３のＧ
電極は読み取り用電源Ｖsにより負電位になる。すると
全光電変換素子Ｓ１１〜Ｓ３３は光電変換モードになり
同時にコンデンサＣ１１〜Ｃ３３は初期化される。この
状態でシフトレジスタＳＲ１およびＳＲ２により制御配
線ｇ１〜ｇ３、ｓｇ１〜ｓｇ３にＬｏが印加される。す
ると転送用ＴＦＴ・Ｔ１１〜Ｔ３３のスイッチＭ１〜Ｍ
３がオフし全光電変換素子Ｓ１１〜Ｓ３３のＤ電極はＤ
Ｃ的にはオープンになるがコンデンサＣ１１〜Ｃ３３に
よって電位は保持される。しかしこの時点ではＸ線は入
射されていないため全光電変換素子Ｓ１１〜Ｓ３３には
光は入射されず光電流は流れない。この状態でＸ線がパ
ルス的出射され人体等を通過し蛍光体ＣｓＩに入射さる
と光に変換され、その光がそれぞれの光電変換素子Ｓ１
１〜Ｓ３３に入射する。この光は人体等の内部構造の情
報が含まれている。この光により流れた光電流は電荷と
してそれぞれのコンデンサＣ１１〜Ｃ３３に蓄積されＸ
線の入射終了後も保持される。つぎにシフトレジスタＳ
Ｒ１により制御配線ｇ１にＨｉの制御パルスが印加さ
れ、シフトレジスタＳＲ２の制御配線ｓｇ１〜ｓｇ３へ
の制御パルス印加によって転送用ＴＦＴ・Ｔ１１〜Ｔ３
３、スイッチＭ１〜Ｍ３を通してｖ１〜ｖ３が順次出力
される。これにより人体等の内部構造の二次元的情報が
ｖ１〜ｖ９として得られる。

【００９５】その後、シフトレジスタＳＲ３のＲＥはＬ
oになり、ＣＯがＨiとなる。又、シストレジスタＳＲ１
およびＳＲ２により制御配線ｇ１〜ｇ３、ｓｇ１〜ｓｇ
３にＨｉが印加される。すると転送用ＴＦＴ・Ｔ１１〜
Ｔ３３とスイッチＭ１〜Ｍ３がオンし導通し、全光電変
換素子Ｓ１１〜Ｓ３３のＤ電極はＧＮＤ電位になる（積
分検出器Ａｍｐの入力端子はＧＮＤ電位に設計されてい
るため）。よって、全光電変換素子Ｓ１１〜Ｓ３３のＧ
電極は正の電位（Ｖc）になり、全光電変換素子Ｓ１１
〜Ｓ３３はフラットバンド電圧シフトモードになる。

【００９６】静止画像を得る場合はここまでの動作であ
るが、動画像を得る場合はここまでの動作を繰り返す。
一般に動画像を得る場合は静止画像を得る場合と比較し
て照射されるＸ線の強度は弱いが、照射時間は長い場合
が多い。その為、信号光量が多くなり、大きなダイナミ
ックレンジが必要となる。また、一般に動画像を得る場
合は、おおまかな位置決めをする場合が多く、多少のノ
イズ等は無視できる場合が多い。よって動画像を得る場
合はダイナミックレンジが大きいＶrG≧ＶD−ＶFBの条
件即ちＶg＞０を選択する方がよい。このように本実施
形態においては必要とする画像毎にリフレッシュ電圧を
変えることが可能となる。

【００９７】また、第１の実施形態と同様に、ほん実施
形態においても、フラットバンド電圧抑制モードが、光
電変換素子の第一の電極層の電圧（ＶrG）と第一の型の
キャリアの電荷（ｑ）との積（ＶrG・ｑ）が、第二の電
極層の電圧（ＶD）から、フラットバンド電圧（ＶFB）
を差し引いた電圧（ＶD−ＶFB）と、第一の型のキャリ
アの電荷（ｑ）との積｛（ＶD−ＶFB）・ｑ｝より大き
い条件、（ＶrG・ｑ）≧（ＶD・ｑ−ＶFB・ｑ）により各層に電界を与えられる動作モードであれば、ダ
イナミックレンジ（Ｄ・Ｒ）を高く、Ｓ／Ｎの良い特性
を得ることができる。

【００９８】より具体的に説明すれば、本光電変換装置
の使用において、長時間駆動される状態、即ち光電変換
モードでは（（ＶrG・ｑ）＜（ＶD・ｑ−ＶFB・ｑ）の
状態となり、光電変換素子のフラットバンド電圧が負の
方向へ移動してしまう。これを戻すために、本発明にお
いては、フラットバンド電圧シフト抑制モードを設定
し、上記と反対の状態、即ち（ＶrG・ｑ）≧（ＶD・ｑ
−ＶFB・ｑ）の状態にすることにより、フラットバンド
電圧の移動を戻し、それによりダイナミックレンジを高
くすることができる。

【００９９】図１と同様に、図２においては光電変換素
子１００のＧ電極のリフレッシュ電源Ｖgを正の値に設
定しているが、上記で説明したように突入電流を小さく
する目的でリフレッシュ電源Ｖgを負の値で用いること
も可能である。

【０１００】また、ここでは電源Ｖcを比較的大きな電
圧を印加できる電源にすることにより、フラットバンド
電圧の移動を抑制する時間即ち、ＳＷcをオンする時間
を比較的短くすることを可能とし、総合的な光電変換装
置の駆動時間を短くすることが可能となる。

【０１０１】本実施形態の光電変換装置は第１の実施形
態と同様に、光電変換モードとリフレッシュモードとフ
ラットバンド電圧シフト抑制モードを、順番に切り替え
て駆動することが可能となり、上記で説明したフラット
バンド電圧のシフトを小さくすることが可能となる。こ
の為センサのダイナミックレンジが小さくなることを防
ぐことができ、高いＳＮ比を保ち、安定した特性を得る
ことが可能となる。

【０１０２】本実施形態では光電変換素子のＧ電極が共
通に接続され、この共通の配線をスイッチＳＷgとスイ
ッチＳＷsとスイッチＳＷcを介してリフレッシュ用電源
Ｖg、読み出し用電源Ｖs及びフラットバンド電圧抑制電
源Ｖcに接続しているため、全光電変換素子を同時にリ
フレッシュモードと光電変換モード及びフラットバンド
電圧抑制モードに切り換えることができる。このため複
雑な制御なくして１画素あたり１個のＴＦＴで光出力を
得ることができる。

【０１０３】又、本実施形態では９個の画素を３×３に
二次元配置し３画素ずつ同時に、３回に分割して転送・
出力したがこれに限らず、例えば縦横１ｍｍあたり５×
５個の画素を、２０００×２０００個の画素として二次
元的に配置すれば４０ｃｍ×４０ｃｍのＸ線検出器が得
られる。これをＸ線フィルムの代わりにＸ線発生器と組
み合わせ、Ｘ線レントゲン装置を構成すれば胸部レント
ゲン検診や乳ガン検診に使用できる。するとフィルムと
異なり瞬時にその出力をＣＲＴで映し出すことが可能
で、さらに出力をディジタルに変換しコンピュータで画
像処理して目的に合わせた出力に変換することも可能で
ある。また光磁気ディスクに保管もでき、過去の画像を
瞬時に検索することもできる。また感度もフィルムより
良く人体に影響の少ない微弱なＸ線で鮮明な画像を得る
こともできる。

【０１０４】図５、図６に２０００×２０００個の画素
を持つ検出器の実装を示す概念図を示す。２０００×２
０００個の検出器を構成する場合、図２で示した破線内
の素子を縦・横に数を増せば良いが、この場合制御配線
もｇ１〜ｇ２０００と２０００本になり信号配線ＳＩＧ
もｓｉｇ１〜ｓｉｇ２０００と２０００本になる。また
シフトレジスタＳＲ１や検出用集積回路ＩＣも２０００
本の制御・処理をしなければならず大規模となる。これ
をそれぞれ１チップの素子で行なうことは１チップが非
常に大きくなり製造時の歩留りや価格等で不利である。
そこで、シフトレジスタＳＲ１は例えば１００段ごと１
個のチップに形成し、２０個（ＳＲ１−１〜ＳＲ１−２
０）を使用すればよい。また検出用集積回路も１００個
の処理回路ごと１個のチップに形成し、２０個（ＩＣ１
〜ＩＣ２０）を使用する。

【０１０５】図５には左側（Ｌ）に２０チップ（ＳＲ１
−１〜ＳＲ１−２０）と下側（Ｄ）に２０チップ実装
し、１チップあたり１００本の制御配線、信号配線をお
のおのワイヤーボンディングでチップと接続している。
図５中破線部は図２の破線部に相当する。また外部への
接続は省略している。また、ＳＷg、ＳＷs、ＳＷx、Ｖg
1、Ｖg2、ＲＦ等も省略している。集積用回路ＩＣ１〜
ＩＣ２０からは２０本の出力（Ｖｏｕｔ）があるが、こ
れらはスイッチ等を介して１本にまとめたり、２０本を
そのまま出力し並列処理すればよい。

【０１０６】あるいは図６に示すように左側（Ｌ）に１
０チップ（ＳＲ１−１〜ＳＲ１−１０）、右側（Ｒ）に
１０チップ（ＳＲ１−１１〜ＳＲ１−２０）と上側に１
０チップ（ＩＣ１〜１０）、下側（Ｄ）に１０チップ
（ＩＣ１１〜２０）を実装してもよい。この構成は上・
下・左・右側（Ｕ・Ｄ・Ｌ・Ｒ）にそれぞれ各配線を１
０００本ずつに振り分けているため、各辺の配線の密度
が小さくなり、また各辺のワイヤーボンディングの密度
も小さく、歩留りが向上する。配線の振り分けは左側
（Ｌ）にｇ１，ｇ３，ｇ５，…ｇ１９９９、右側（Ｒ）
にｇ２，ｇ４，ｇ６，…ｇ２０００とし、つまり奇数番
目の制御線を左側（Ｌ）、偶数番目の制御線を右側
（Ｒ）に振り分ける。こうすると各配線は等間隔に引き
出され配線されるので密度の集中なく一層歩留りが向上
する。また、上側（Ｕ）下側（Ｄ）への配線も同様に振
り分ければよい。また、図示していないが別の実施形態
として配線の振り分けは左側（Ｌ）にｇ１〜ｇ１００，
ｇ２０１〜ｇ３００，…ｇ１８０１〜ｇ１９００、右側
（Ｒ）にｇ１０１〜ｇ２００，ｇ３０１〜ｇ４００，…
ｇ１９０１〜ｇ２０００を振り分け、つまり、１チップ
ごと連続な制御線を振り分け、これを左・右側（Ｌ・
Ｒ）交互に振り分ける。こうすると、１チップ内は連続
に制御でき、駆動タイミングが楽で回路を複雑にしなく
てよく安価なものが使用できる。上側（Ｕ）、下側
（Ｄ）についても同様で、連続な処理が可能で安価な回
路が使用できる。

【０１０７】また図５、図６に示される例は共に１枚の
基板上に破線部の回路を形成した後、その基板上にチッ
プを実装してもよいし、別の大きな基板上に破線部の回
路基板とチップを実装してもよい。また、チップをフレ
キシブル基板上に実装して破線部の回路基板に貼り付け
接線してもよい。

【０１０８】またこのような非常に多くの画素をもつ大
面積の光電変換装置は従来の光センサを用いた複雑な工
程では不可能であったが、本発明の光電変換装置の工程
は各素子を共通な膜で同時に形成しているため工程数が
少なく、簡易的な工程で済むため高歩留まりが可能で低
コストで大面積・高性能の光電変換装置の生産を可能と
している。また、コンデンサと光電変換素子とが同じ素
子内で構成でき、実質上素子を半減することが可能でさ
らに歩留まりを向上できる。

【０１０９】本実施形態をまとめれば、光電変換素子を
一次元または二次元的に複数個配置し、光電変換素子毎
にスイッチ素子を接続すると共に、全光電変換素子を複
数のｎブロックに分割し、各ブロック毎に前記スイッチ
素子を動作させることにより複数のｎブロックに分割し
たｎ×ｍ個の全光電変換素子の光信号をマトリクス信号
配線により出力し、マトリクス信号配線の交差部が、少
なくとも第一電極層、絶縁層、半導体層、第二の電極層
の順の積層構造で構成され、この積層構造の各層が光電
変換素子の第一の電極層、絶縁層、光電変換半導体層、
第二の電極層の各層と同一層から形成されており、且つ
同じ膜厚であることを特徴とし、かかる構成によって、
フラットバンド電圧抑制電源の供給を適切に行うこと
で、ダイナミックレンジ、Ｓ／Ｎ等で優れた特性を得る
ことができる。フラットバンド電圧抑制駆動も各ライン
毎に同時に行うことができるため、読み取り時間を殆ど
増加させることなく、ＶFB戻しを２次元的な大面積にお
いても行うことができる。

【０１１０】［実施形態３］図７は本発明の光電変換装
置を用いたシステム全体を表す模式的ブロック図であ
る。６００１はａ−Ｓｉセンサ基板である。この図では
複数のシフトレジスタＳＲ１を直列に、また検出用集積
回路ＩＣも複数で駆動している。検出用集積回路ＩＣの
出力は処理回路６００８内のアナログ−デジタル変換器
６００２に入力されデジタル化される。この出力は固定
パターン補正用の引き算器６００３を介してメモリ６０
０４に記憶される。メモリ６００４の中の情報はコント
ローラ６００５により制御されバッファ６００６を介し
信号処理手段としてのイメージプロセッサ６００７に転
送され、そこで画像処理される。

【０１１１】図８（ａ）、図８（ｂ）は本発明をＸ線検
出用の光電変換装置に適用した場合の模式的構成図及び
模式的断面図である。

【０１１２】光電変換素子とＴＦＴは、ａ−Ｓｉセンサ
基板６０１１内に複数個形成され、シフトレジスタＳＲ
１と検出用集積回路ＩＣが実装されたフレキシブル回路
基板６０１０が接続されている。フレキシブル回路基板
６０１０の逆側は回路基板ＰＣＢ１、ＰＣＢ２に接続さ
れている。前記ａ−Ｓｉセンサ基板６０１１の複数枚が
基台６０１２の上に接着され、大型の光電変換装置を構
成する基台６０１２の下には基板６０１８に搭載された
処理回路６０１９内のメモリ６０１４をＸ線から保護す
るため鉛板６０１３が実装されている。ａ−Ｓｉセンサ
基板６０１１上にはＸ線を可視光に変換するための蛍光
体６０３０、例えばＣsＩが、塗布または貼り付けられ
ている。前述の図２で説明したＸ線検出方法と同じ原理
に基き、この光電変換装置は、Ｘ線を検出することがで
きる。本実施形態では図８（ｂ）に示されるように全体
をカーボンファイバー製のケース６０２０に収納してい
る。

【０１１３】図９は本発明の光電変換装置のＸ線診断シ
ステムへの応用例を示したものである。

【０１１４】Ｘ線チューブ６０５０で発生したＸ線６０
６０は患者あるいは被験者６０６１の胸部６０６２を透
過し、蛍光体を上部に実装した光電変換装置６０４０に
入射する。この入射したＸ線には患者６０６１の体内部
の情報が含まれている。Ｘ線の入射に対応して蛍光体は
発光し、これを光電変換して、電気的情報を得る。この
情報はディジタルに変換されイメージプロセッサ６０７
０により画像処理され制御室のディスプレイ６０８０で
観察できる。

【０１１５】また、この情報は電話回線６０９０等の伝
送手段により遠隔地へ転送でき、別の場所のドクタール
ームなどで、ディスプレイ６０８１に表示もしくは光デ
ィスク等の保存手段に保存することができ、遠隔地の医
師が診断することも可能である。またフィルムプロセッ
サ６１００によりフィルム６１１０に記録することもで
きる。

【０１１６】

【発明の効果】以上説明したように、本発明の光電変換
装置は、光電変換モードとリフレッシュモードとフラッ
トバンド電圧シフト抑制モードを順番に切り替えて駆動
することが可能となり、フラットバンド電圧のシフトを
小さくすることが可能となる。この為センサのダイナミ
ックレンジが小さくなることを防ぐことができ、高いＳ
Ｎ比を保ち、安定した特性を得ることが可能となる。

【０１１７】さらに、以上説明したように本発明によれ
ばＳＮ比が高く、特性が安定している光電変換装置、そ
の駆動方法及びそれを有するシステムを提供することが
できる。

【０１１８】また上記したような優れた特性を有する光
電変換装置を利用することでより低コストで大面積・高
機能・高特性のファクシミリやＸ線レントゲン装置を提
供できる。

【図面の簡単な説明】

【図１】本発明の実施形態１の光電変換装置を説明する
ための１ビット等価回路図である。

【図２】本発明の実施形態２の光電変換装置を説明する
ための概略的回路図である。

【図３】本発明の光電変換装置の一例を説明する為の模
式的平面図（ａ）及び模式的断面図（ｂ）である。

【図４】本発明の光電変換装置の動作の一例を説明する
ためのタイミングチャートである。

【図５】本発明の光電変換装置の実装例を説明するため
の模式的配置構成図である。

【図６】本発明の光電変換装置の実装例を説明するため
の模式的配置構成図である。

【図７】本発明の光電変換装置を有するシステムの一例
を説明するためのシステム構成図である。

【図８】Ｘ線検出用装置に適用した場合の一例を説明す
る模式的構成図（ａ）、模式的断面図（ｂ）である。

【図９】本発明の光電変換装置を有するシステムの一例
を説明するためのシステム構成図である。

【図１０】発明者等が以前提案した電変換部の構成例を
説明する模式的断面図（ａ）、及び概略的回路図（ｂ）
である。

【図１１】光電変換部のエネルギー状態を説明するため
のエネルギーバンド図である。

【図１２】発明者等が以前提案した光電変換装置の動作
の一例を説明するためのタイミングチャートである。

【図１３】検出部の構成例を説明するための概略的回路
図である。

【図１４】本発明の光電変換装置を説明するための概略
的回路図である。

【図１５】光電変換装置の動作の一例を説明するための
タイミングチャートである。

【図１６】光電変換部のエネルギー状態を説明するため
のエネルギーバンド図である。

【図１７】光電変換部のエネルギー状態を説明するため
のエネルギーバンド図である。

【図１８】光電変換装置を説明するための概略的回路図
である。

【図１９】光電変換装置の動作の一例を説明するための
タイミングチャートである。

【図２０】光電変換部のエネルギー状態を説明するため
のエネルギーバンド図である。

【図２１】光センサの構成の一例を説明する模式的断面
図である。

【図２２】光センサの構成の一例を説明する模式的断面
図である。

【図２３】光センサのゲート絶縁膜の厚さに対する歩留
まりの関係グラフである。

【符号の説明】

１絶縁基板２下部電極４ｉ層５ｎ層６，６０透明電極７，７０絶縁層１００光電変換素子１１１読出し用電源１１２リフレッシュ用電源１１３電源切り換えスイッチ１１５フラットバンド電圧シフト用電源１２０電流検出器２００リフレッシュ用ＴＦＴ３００転送用ＴＦＴ４００リセット用ＴＦＴ１１２５スイッチ素子１３００転送用ＴＦＴ１４００リセット用ＴＦＴ１７００リフレッシュ用ＴＦＴ

Claims

【特許請求の範囲】

【請求項１】絶縁基板上に、第一の電極層、第一の型
のキャリアおよび前記第一の型のキャリアとは正負の異
なる第二のキャリア両方のキャリアの通過を阻止する第
一の絶縁層、光電変換半導体層、該半導体層への前記第
一の型のキャリアの注入を阻止する注入阻止層、第二の
電極層を順次堆積した光電変換素子を有する光電変換装
置において、前記光電変換素子の各層に電界を与える以下の三つの動
作モード、（１）入射光量に応じて電荷を発生し蓄積す
る光電変換モード、（２）光電変換素子内に蓄積された
電荷をリフレッシュするリフレッシュモード、（３）光
電変換素子のフラットバンド電圧の移動を抑制するフラ
ットバンド電圧シフト抑制モード、を一定の順序で繰り返し動作させる為のスイッチ手段を
有することを特徴とする光電変換装置。
【請求項２】前記フラットバンド電圧抑制モードが、
前記光電変換素子の第一の電極層の電圧（ＶrG）と前記
第一の型のキャリアの電荷（ｑ）との積（ＶrG・ｑ）が
第二の電極層の電圧（ＶD）から、フラットバンド電圧
（ＶFB）を差し引いた電圧（ＶD−ＶFB）と前記第一の
型のキャリアの電荷（ｑ）との積｛（ＶD−ＶFB）・
ｑ｝より大きい条件｛（ＶrG・ｑ）≧（ＶD・ｑ−ＶFB
・ｑ）｝により各層に電界を与えられる動作モードであ
ることを特徴とする請求項１に記載の光電変換装置。
【請求項３】前記光電変換素子を一次元または二次元
的に複数個配置し、前記光電変換素子毎に前記スイッチ
素子を接続すると共に、全光電変換素子を複数のｎブロ
ックに分割し、各ブロック毎に前記スイッチ素子を動作
させることにより前記複数のｎブロックに分割したｎ×
ｍ個の全光電変換素子の光信号をマトリクス信号配線に
より出力し、前記マトリクス信号配線の交差部が、少な
くとも第一電極層、絶縁層、半導体層、第二の電極層の
順の積層構造で構成され、この積層構造の各層が前記光
電変換素子の第一の電極層、絶縁層、光電変換半導体
層、第二の電極層の各層と同一層から形成されており、
且つ同じ膜厚であることを特徴とする請求項２に記載の
光電変換装置。
【請求項４】請求項１又は、２，３に記載の光電変換
装置は、蛍光体を有し、該光電変換装置からの信号を処
理する信号処理手段と、前記信号処理手段からの信号を
記録する為の記録手段と、前記信号処理手段からの信号
を表示する為の表示手段と、前記信号処理手段からの信
号を電送する為の電送手段と、前記光電変換装置に入力
される光情報を発生させるためのＸ線源を有することを
特徴とするシステム。
【請求項５】絶縁基板上に、第一の電極層、第一の型
のキャリアおよび前記第一の型のキャリアとは正負の異
なる第二のキャリア両方のキャリアの通過を阻止する第
一の絶縁層、光電変換半導体層、該半導体層への前記第
一の型のキャリアの注入を阻止する注入阻止層、第二の
電極層を順次堆積した光電変換素子を有する光電変換装
置において、前記光電変換素子の各層に電界を与える以下の三つの動
作モード、（１）入射光量に応じて電荷を発生し蓄積す
る光電変換モード、（２）光電変換素子内に蓄積された
電荷をリフレッシュするリフレッシュモード、（３）光
電変換素子のフラットバンド電圧の移動を抑制するフラ
ットバンド電圧シフト抑制モード、をスイッチ手段により切り替え、さらに前記三つの動作
モードを一定の順序で繰り返し動作させることを特徴と
する光電変換装置の駆動方法。
【請求項６】前記フラットバンド電圧抑制モードが、
前記光電変換素子の第一の電極層の電圧（ＶrG）と前記
第一の型のキャリアの電荷（ｑ）との積（ＶrG・ｑ）が
第二の電極層の電圧（ＶD）から、フラットバンド電圧
（ＶFB）を差し引いた電圧（ＶD−ＶFB）と前記第一の
型のキャリアの電荷（ｑ）との積｛（ＶD−ＶFB）・
ｑ｝より大きい条件｛（ＶrG・ｑ）≧（ＶD・ｑ−ＶFB
・ｑ）｝により前記各層に電界を与えられる動作モード
であることを特徴とする請求項５に記載の光電変換装置
の駆動方法。