JPH09246705A

JPH09246705A - 電子部品、その実装方法、及び電子デバイス

Info

Publication number: JPH09246705A
Application number: JP8106399A
Authority: JP
Inventors: Toshiaki Kori; 利明郡; Isao Kubota; 勲久保田
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 1996-03-12
Filing date: 1996-03-12
Publication date: 1997-09-19

Abstract

(57)【要約】【解決手段】表面処理装置７の放電部１３において、
大気圧又はその近傍の圧力下で気体放電を発生させるこ
とによりフレオンを含むガスの励起活性種を生成し、該
励起活性種に、パレット８に収容した多数の半導体部品
を曝露させて表面処理した後、パレットごとチップマウ
ンタ３に供給する。はんだ印刷機２は、従来より少ない
量のクリームはんだを予め基板の電極パッドに塗布して
チップマウンタに送り、チップマウンタは、該基板に半
導体部品を装着してリフロー装置４に送る。リフロー装
置は、熱風によりクリームはんだを溶融させて、リフロ
ーにより半導体部品のリードを基板の電極パッドにはん
だ付けする。【効果】リード表面は、フッ化化合物が形成されては
んだのぬれ性が大幅に向上する。ブリッジを生じること
なく、十分な接合強度を有する良好なはんだ付けが実現
できる。歩留まり、品質が向上し、コストが低減する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、特にＳＭＤ（表面
実装部品）、例えば多数のリードを有するＱＦＰ、ＳＯ
Ｐやリードを有しない他の半導体部品、抵抗、コンデン
サ等のチップ部品、その他の電子部品を基板上にリフロ
ーはんだ付けで実装する方法、及びそれらのはんだ付け
による実装に適した電子部品、並びにかかる電子部品を
基板に実装した電子デバイスに関する。

【０００２】

【従来の技術】従来、ＱＦＰ、ＳＯＰ等のような多数の
リードを有する半導体部品をはんだ付けにより基板に実
装する方法として、予め基板上のパッドにはんだを印刷
等により付着させ、半導体部品を基板上の所定位置に、
そのリードを対応する各パッドに合わせて載置した後に
リフロー炉又はヒータで加熱して、一度の工程で全リー
ドを一括してはんだ付けするリフロー法が多く使用され
ている。また、半導体部品を基板上に載せるために、チ
ップマウンタと呼ばれる自動装置が一般に用いられ、こ
れらを連続的にライン化して生産性の向上が図られてい
る。

【０００３】他方、電子機器の高機能化・小型化の傾向
に伴い、半導体部品はリード数が大幅に増加し、またそ
の高密度化・小型化を図るためにリード及びリードピッ
チのファイン化が進んでいる。このため、半導体部品を
はんだ付けする際には、ブリッジの形成を防止するため
に使用するはんだ量を少なくし、かつ良好な結合状態を
得るためにはんだのぬれ性を向上させることが重要であ
る。従来より、Ｎ2 リフロー炉を用いて窒素雰囲気内で
加熱することによって、リード表面の酸化防止によるは
んだのぬれ性向上を図りながら同時にはんだ付けする方
法が知られている。

【０００４】はんだのぬれ性を向上させる別の従来技術
として、特開平３−１７４９７２号公報には、減圧下で
発生させた放電ガスのプラズマを基板表面に衝突させる
ことによって、該表面の不純物、汚れを除去し、ぬれ性
を改善した後にはんだ材料を付着させる基板のはんだ付
け方法が開示されている。また、特開平６−２１０４４
５号公報に記載される方法では、電極間の放電により水
素と不活性ガスとからなる混合ガスを大気圧下で励起
し、それにより作られる原子状水素を含むプラズマを用
いて、金属製品の表面から金属酸化物を除去し、又は該
表面をろう付けもしくは金属被覆する表面処理を行う。

【０００５】

【発明が解決しようとする課題】しかしながら、上述し
たＮ2 リフロー炉では、基板上に半導体部品を載置した
状態でその全体が表面処理されるため、リードだけでな
く基板表面までぬれ性が改善されるので、加熱により溶
融したはんだが、パッド上からリード以外の部分即ち基
板表面にも広がるように流れる。このため、半導体部品
のリード及びそのピッチがファイン化すればするほど、
使用するはんだ量が少ないときには、リードとパッドと
の間に良好な接合強度が得られず、将来に剥離等にはん
だ劣化を起こしたり、全く又は十分にはんだ付けされな
いはんだ不足を生じる虞がある。このため、歩留まりが
低下し、生産性が低下してコストが上昇する。逆に、は
んだ使用量が多いときには、隣接するリード間又はパッ
ド間でブリッジを生じる虞がある。更に、かかる高価な
リフロー炉をライン毎に設けることになるので、機械・
設備及び製造コストが大幅に増大し、価格の高騰を招
く。

【０００６】また、特開平３−１７４９７２号に開示さ
れる真空中又は減圧下でのプラズマによる表面処理は、
真空設備を必要とするために、装置全体が大がかりで広
いスペースを必要とし、ライン化が困難であり、かつコ
ストが高くなる。また、常圧状態と真空又は減圧状態と
の間で移行するために多大の手間と時間を要するので、
生産性の向上が図れない。しかも、半導体部品のリード
以外の部分まで表面処理されて、ダメージを与える虞が
ある。これに対し、特開平６−２１０４４５号記載の方
法は、大気圧下でのプラズマを用いるため、真空設備を
必要としないが、金属表面を清浄化し、金属酸化物を除
去するものであるから、リフロー炉での加熱により金属
表面に再び酸化物が形成されて、はんだのぬれ性が低下
する虞がある。

【０００７】そこで、本発明の電子部品の実装方法は、
上述した従来の問題点に鑑みてなされたものであり、そ
の目的とするところは、表面実装用の電子部品につい
て、リード及びリードピッチのファイン化に対応可能
で、ブリッジを生じない適正な少ないはんだ使用量で十
分な接合強度を有する良好なリフローはんだ付けを可能
にし、かつ比較的簡単な構成により歩留まりを向上させ
てコストの低減を図り得る電子部品の実装方法を提供す
ることにある。

【０００８】また、本発明の目的は、従来より少ないは
んだ使用量で十分な接合強度を発揮するはんだ付けによ
る実装を可能にし、リード及びリードピッチをより一層
ファイン化し得る電子部品を提供することにある。

【０００９】更に本発明の目的は、そのような電子部品
を基板に表面実装することにより、電子機器の小型化・
高機能化に対応した高密度実装化・小型化を実現した電
子デバイスを提供することにある。

【００１０】

【課題を解決するための手段】本発明は、上述した目的
を達成するためのものであり、以下にその内容を図面に
示した実施例を用いて説明する。本発明の電子部品の実
装方法は、電子部品を実装しようとする基板の電極には
んだを予め付着させる過程と、大気圧又はその近傍の圧
力下において気体放電を発生させることにより所定のガ
スの励起活性種を生成し、該励起活性種に前記電子部品
の接続部、例えばリードを曝露させて表面処理する過程
と、表面処理した電子部品を基板に装着する過程と、基
板上の前記はんだを溶融させて電子部品を前記電極には
んだ付けする過程とからなることを特徴とする。

【００１１】このように大気圧下で作られるプラズマに
よる表面処理を予め施すことによって、電子部品の接続
部表面は、比較的簡単な設備及び工程ではんだのぬれ性
が向上するので、従来より少ないはんだ使用量でブリッ
ジを生じることなく、かつ十分な接合強度を有する良好
なはんだ付けを実現することができる。従って、歩留ま
り及び品質の向上を図り、かつコストの低減を達成する
ことができる。

【００１２】前記放電にガス種としてフレオンを使用す
ると、電子部品の接続部表面にはフッ化化合物が形成さ
れるので、はんだのぬれ性がより一層確実に促進され
る。また、パレットに多数の電子部品を載せて前記励起
活性種に曝露し、一括して表面処理すると、生産性の向
上を図ることができ、好都合である。はんだは、基板の
電極にクリームはんだを印刷することによって供給する
ことができる。

【００１３】また、本発明によれば、はんだ付けにより
基板の電極に接合される接続部を有し、かつ該接続部の
表面が、大気圧又は近傍の圧力下で気体放電させること
により所定のガス中に生成される励起活性種に暴露する
ことによって予め処理されていることを特徴とする電子
部品が提供される。

【００１４】はんだ付けされる接続部の表面が、大気圧
下で作られるプラズマによる表面処理で予めはんだのぬ
れ性促進が図られているので、従来より少ないはんだ使
用量でブリッジを生じることなく、かつ十分な接合強度
を発揮するようにはんだ付けすることができる。かかる
電子部品を搭載することによって電子機器の品質が向上
し、また、製造上歩留まりの低下、コストの低減が図ら
れる。

【００１５】更に本発明によれば、上述した大気圧下で
作られるプラズマによる表面処理を予め電子部品の接続
部に施し、かつその電子部品をリフローはんだ付けによ
り基板に表面実装した電子デバイスであって、電子部品
の接続部を基板の電極に接合するはんだのフィレットの
表面に、電極側から接続部側へ延びる細い筋状に形成さ
れたしわを有することを特徴とする電子デバイスが提供
される。

【００１６】

【発明の実施の形態】図１は、本発明を適用した半導体
部品の実装ラインの構成を概略的に示している。この実
装ライン１は、リフロー法により半導体チップを基板上
に表面実装するための従来の実装ラインと略同じ構成を
有し、基板表面にはんだを付着させるはんだ印刷機２
と、基板上に半導体部品を装着するチップマウンタ３
と、リフロー装置４と、実装検査機５とを備える。これ
らの装置２〜５は、コンベア手段６によってインライン
化されている。

【００１７】前記半導体部品は、実装ライン１とは別個
に設けた表面処理装置７からチップマウンタ３に供給さ
れる。表面処理装置７は、前記半導体部品のリードを予
め表面処理して、はんだに対するぬれ性を向上させるた
めのものである。本実施例では、多数の半導体部品を一
括してバッチ処理するために、図２に示すようなパレッ
ト８を使用する。パレット８の上面には、多数の四角い
凹所９が設けられ、前記各凹所内に半導体部品１０が１
個ずつ載置されている。半導体部品１０は、図３に示す
ように、４方向にリード１１を導出させたＱＦＰ（Quad
Flat Package）と呼ばれる表面実装用パッケージタイ
プのＩＣチップであり、そのリードピッチは０．５mmの
ファインピッチである。

【００１８】多数の前記半導体部品を載せたパレット８
は、コンベアによって表面処理装置７の送出部１２から
放電部１３を通過して受取部１４へ搬送される。放電部
１３は、図４に示すように、狭い空隙を介して対向する
１対の石英ガラス板１５の両側に配置された電源電極１
６及び接地電極１７を備える。両電極１６、１７は、ガ
ラス材料、アルミナなどの誘電体からなる上下ブロック
１８、１９で上下両側から固定されている。前記両電極
及び下ブロックの外側には、電磁波防止カバー２０が取
り付けられている。石英ガラス板１５は異常放電を解消
するためのものであり、従って接地電極１７側を省略し
て電源電極１６側にのみ設けても良く、また石英ガラス
以外のガラス材料、アルミナ、セラミックスなど他の誘
電体材料を用いることができる。

【００１９】前記ガラス板の間に画定されるスロット状
のガス通路２１に外部のガス供給源から所定のガスを送
給しつつ、電源２２から電源電極１６に所定の電圧を印
加して、大気圧又はその近傍の圧力下において接地電極
１７との間で気体放電を発生させる。この気体放電によ
ってガス通路２１の放電領域２３には、プラズマによる
前記ガスの解離、電離、励起などが起こり、イオン、電
子、励起された原子・分子、ラジカル（遊離原子）など
の励起活性種が生成される。これら励起活性種は、ガス
通路２１の下端に開口するノズル部２４から下向きに噴
射される。

【００２０】コンベア２５は、ノズル部２４の直ぐ下側
を僅かな隙間をもって通過するようにパレット８を搬送
する。前記パレットの各凹所９内に収容された前記半導
体部品のリード１１は、ノズル部２４から噴射される前
記励起活性種に曝露されて表面処理される。ただし、リ
ード１１の裏側は、前記励起活性種に曝露され難いた
め、その表側に比して表面処理の効果は少ない。このと
き、前記電極から生じる電磁波は、上述したように前記
電極の周囲に設けた電磁波防止カバー２０に吸収される
ので、パレット８上の各半導体部品にダメージなどの悪
影響を与える虞はない。

【００２１】本実施例では、前記ガスにフレオンの商品
名で知られるフッ化炭化水素（例えばＣＦ4 ）を含むガ
スを使用した。ＣＦ4 を用いてプラズマを作った場合、
放電領域２３には、フッ素のラジカル、イオンや、電
子、ＣＦ2 、ＣＦ3 などの分解生成物が存在すると考え
られ、特にフッ素ラジカルは化学的に極めて活性である
ことが知られている。従って、これら励起活性種に曝露
されたリード１１の表面にはフッ素化合物が形成され、
はんだに対するぬれ性を大幅に向上させることができ
た。また、フレオン以外のガス種として、少なくともフ
ッ素を含む化合物又はフッ素単体を用いてプラズマを作
っても、同様にフッ素のラジカルなどの励起活性種が生
成されるので、前記リード表面にフッ素化合物を形成し
てぬれ性の向上を図ることができる。尚、前記ガスにヘ
リウムなどの希ガスを混合すると、大気圧下での気体放
電を発生させ易いことは、当業者において既に知られる
通りである。

【００２２】このようにしてパレット毎に表面処理され
た前記半導体部品は、そのまま前記パレットに載せた状
態で受取部１４から取り出され、実装ライン１のチップ
マウンタ３に供給される。本発明によれば、オフライン
に配設した１台の表面処理装置７からその処理能力に応
じて複数の実装ラインに前記半導体部品を供給すること
ができる。従って、従来のように各実装ライン毎にＮ2
リフロー炉を用いた場合に比して、設備を簡単にしかつ
製造コストを大幅に低減させることができる。また、同
じ基板に異なる型の半導体部品を搭載するために実装ラ
イン１が複数のチップマウンタを備える場合には、１台
の表面処理装置７でそれぞれ異なる型の半導体部品を収
容したパレットを処理し、かつ各パレットを対応するチ
ップマウンタに供給することができる。

【００２３】他方、実装ライン１の基板送出部２６から
はんだ印刷機２に送り出された基板２７は、図５Ａに示
すように、例えばメタルスクリーンを用いた従来のスク
リーン印刷法で所定位置の電極パッド２８に適正量のク
リームはんだ２９が塗布される。ここで、上述したよう
に前記基板に搭載される半導体部品１０のリード１１は
ぬれ性が改善されているので、基板２７の前記各電極パ
ッドに使用するはんだ量は、従来より少なくすることが
できる。本実施例では、はんだ使用量を従来よりも１０
〜２０％程度減らした。クリームはんだ２９を印刷した
基板２７は、コンベア手段６によってチップマウンタ３
に送られる。

【００２４】チップマウンタ３は、表面処理装置７から
受け取った前記パレットから半導体部品を１個ずつ取り
出し、その各リード１１を前記基板の対応する電極パッ
ド２８に位置決めして所定位置に装着する。このときリ
ード１１は、図５Ｂに示すように、その先端部３０がク
リームはんだ２９内に部分的に没入して固定される。前
記半導体部品を装着した基板２７は、チップマウンタ３
からコンベア手段６によってリフロー装置４に送られ
る。

【００２５】クリームはんだ２９は、リフロー装置４内
部を通過する際に熱風で加熱されて溶融し、リード１１
を電極パッド２８にはんだ付けする。上述したようには
んだ使用量を従来よりも１０〜２０％程度少なくしたの
で、全くブリッジが発生せず、しかも図５Ｃに示すよう
な良好な接合状態が得られた。リード１１の表面張力
は、はんだのぬれ性が促進されることにより従来より非
常に大きくなっているので、溶融したはんだは、電極パ
ッド２８の平面から従来より強い力でリード先端部に上
向きに吸い寄せられる。この結果、はんだは、電極パッ
ド２８側に流れ過ぎることなく、リード先端部３０の上
端まで上昇して先端フィレット３１及びサイドフィレッ
ト３２を形成する。特に先端フィレット３１の表面に
は、図６に併せて良く示すように、従来より少ないはん
だにリード側から従来より強い表面張力が作用した結
果、電極側からリード側へ延びる細い筋状にいくつかの
しわ３３が生じている。また、サイドフィレット３２
は、リード１１の屈曲部３４を包む位置まで付着してい
る。他方、屈曲部３４の裏側に形成されるヒール部フィ
レット３５は、上述したように表面処理の効果が少な
く、ぬれ性があまり向上していないので、前記先端フィ
レット及びサイドフィレットに比べてはんだの付着が少
ない。

【００２６】このように本発明によれば、ファインピッ
チのリードを、従来より少ないはんだ量でもはんだ付け
不良や欠陥を生じることなく十分な接合強度をもって良
好にはんだ付けすることができる。これに対して、図７
は、リード３６に本発明の表面処理を施していない従来
の半導体部品を、上記実施例と同じはんだ量のクリーム
はんだを電極パッド２８に印刷した基板２７にリフロー
によりはんだ付けした場合のリードの接合状態を示して
いる。同図に示す先端フィレット３７及びサイドフィレ
ット３８の形状を図５Ｃと比較すれば分かるように、は
んだが、リード３６表面のぬれ不足から基板２７の電極
パッド２８側に流れ過ぎた結果、はんだ付け不良を生じ
ている。そうでないとしても、接合面積が小さいので、
十分な接合強度が得られず、剥離等のはんだ劣化を容易
に起こす虞がある。

【００２７】リフロー装置４ではんだ付けされた前記各
基板は、実装検査機５に送られて電気的検査を受けた
後、基板受取部３９から搬出される。尚、本実施例で
は、基板上の電子部品やデバイスに対する熱ストレスを
低減させるために、温度分布を均一にできる熱風炉をリ
フロー装置４として使用した。しかしながら、本発明に
よれば、赤外線、レーザ、光ビーム、ヒータブロック、
超音波等により加熱する他の方式のリフロー炉を用いる
ことができる。

【００２８】また、本発明は、その技術的範囲内におい
て、上記実施例に様々な変形・変更を加えて実施するこ
とができる。例えば、半導体部品にはＱＦＰのみを例示
したが、本発明は、リフローはんだ付けにより実装され
るものであれば、同様のリードを有するＳＯＰやＴＣＰ
等の表面実装用半導体部品、その他様々な表面実装用の
電子部品についても、同様に適用することができる。更
に、リフローはんだ付けに使用するはんだは、クリーム
はんだに限らず、成形はんだ又ははんだめっきにより供
給されるものでも良い。また、半導体部品は、パレット
を用いないで１個ずつ表面処理して使用することもでき
る。その場合、表面処理装置７をチップマウンタ３に一
体的に組み込み、半導体部品を表面処理してから基板に
装着することができる。

【００２９】

【発明の効果】本発明は、以上のように構成されている
ので、以下に記載されるような効果を奏する。本発明の
電子部品の実装方法によれば、電子部品の接続部表面
は、大気圧下で作られるプラズマによる表面処理によっ
てはんだのぬれ性が予め促進されているので、従来より
少ない適正なはんだ使用量でブリッジを生じることな
く、かつ十分な接合強度を有する良好な接合状態のはん
だ付けが実現でき、それによりリード及びリードピッチ
のファイン化に対応して電子部品の小型化・高性能化を
図ると同時に、歩留まり及び品質の向上、並びにコスト
の低減を図ることができる。

【００３０】また、本発明の電子部品によれば、はんだ
付けされる接続部の表面は、大気圧下でのプラズマによ
る表面処理で予めはんだのぬれ性が促進されているの
で、従来より少ないはんだ使用量でブリッジを生じるこ
となく、かつ十分な接合強度をもって良好にはんだ付け
することができ、歩留まりの低下及びコストの低減と共
に、リード及びリードピッチのファイン化を実現して小
型化・高性能化を図ることができる。従って、これを搭
載する電子機器の品質向上及び小型化・高機能化が図ら
れる。

【００３１】更に本発明の電子デバイスによれば、実装
される電子部品のリード及びリードピッチのファイン化
によって、最近の電子機器の小型化・高機能化に対応し
た高密度実装化・小型化を実現することができる。

【図面の簡単な説明】

【図１】本発明を適用した半導体部品の実装ラインの構
成を示す概略図である。

【図２】多数の半導体部品を載せたパレットの斜視図で
ある。

【図３】図２の半導体部品を示す斜視図である。

【図４】本発明により表面処理される半導体部品のリー
ドを示す部分拡大図である。

【図５】表面処理した半導体部品のリードを基板上のパ
ッドにはんだ付けするリフロー工程を示すＡ図乃至Ｃ図
からなる部分拡大図である。

【図６】図５ＣのVI−VI線における矢視図である。

【図７】従来技術によりリフローはんだ付けした半導体
部品のリードを示す部分拡大図である。

【符号の説明】

１実装ライン２はんだ印刷機３チップマウンタ４リフロー装置５実装検査機６コンベア手段７表面処理装置８パレット９凹所１０半導体部品１１リード１２送出部１３放電部１４受取部１５石英ガラス板１６電源電極１７接地電極１８、１９上下ブロック２０電磁波防止カバー２１ガス通路２２電源２３放電領域２４ノズル部２５コンベア２６基板送出部２７基板２８電極パッド２９クリームはんだ３０先端部３１先端フィレット３２サイドフィレット３３しわ３４屈曲部３５ヒール部フィレット３６リード３７先端フィレット３８サイドフィレット３９基板受取部

Claims

【特許請求の範囲】

【請求項１】電子部品をはんだ付けにより基板上に表
面実装するための方法であって、前記基板の電極にはんだを予め付着させる過程と、大気圧又はその近傍の圧力下において気体放電を発生さ
せることにより所定のガスの励起活性種を生成し、前記
励起活性種に前記電子部品の接続部を曝露させて表面処
理する過程と、表面処理した前記電子部品を前記基板に装着する過程
と、前記はんだを溶融させて前記電子部品を前記基板にはん
だ付けする過程とからなることを特徴とする電子部品の
実装方法。
【請求項２】多数の前記電子部品を載せたパレットを
前記励起活性種に曝露することによって、前記多数の電
子部品を一括して表面処理することを特徴とする請求項
１記載の電子部品の実装方法。
【請求項３】前記所定のガスがフレオンであることを
特徴とする請求項１又は２記載の電子部品の実装方法。
【請求項４】前記はんだが前記電極に印刷されるクリ
ームはんだであることを特徴とする請求項１乃至３のい
ずれか記載の電子部品の実装方法。
【請求項５】はんだ付けにより基板の電極に接合され
る接続部を有し、前記接続部の表面が、大気圧又は近傍
の圧力下で気体放電させることにより所定のガス中に生
成される励起活性種に暴露することによって予め処理さ
れていることを特徴とする電子部品。
【請求項６】前記接続部がパッケージの外部に導出さ
れる複数のリードであることを特徴とする請求項５記載
の電子部品。
【請求項７】前記所定のガスがフレオンであることを
特徴とする請求項５又は６記載の電子部品。
【請求項８】請求項１乃至４のいずれか記載の方法に
より電子部品を基板に表面実装した電子デバイスであっ
て、前記電子部品の接続部を前記基板の電極に接合するはん
だのフィレットの表面に、前記電極側から接続部側へ延
びる細い筋状に形成されたしわを有することを特徴とす
る電子デバイス。