JPH09244578A - Plasma display device and its driving method - Google Patents
Plasma display device and its driving methodInfo
- Publication number
- JPH09244578A JPH09244578A JP8055631A JP5563196A JPH09244578A JP H09244578 A JPH09244578 A JP H09244578A JP 8055631 A JP8055631 A JP 8055631A JP 5563196 A JP5563196 A JP 5563196A JP H09244578 A JPH09244578 A JP H09244578A
- Authority
- JP
- Japan
- Prior art keywords
- period
- electrodes
- address
- electrode
- panel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、プラズマ・デスプ
レイ・パネル(PDP)において、アドレス期間を短縮
して階調数の増加を可能にしたPDP装置及びその駆動
方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a plasma display panel (PDP) and a driving method thereof for reducing the address period and increasing the number of gradations.
【0002】[0002]
【従来の技術】2枚のガラス基板の間でプラズマ放電を
発生して所定の画像を表示するPDP装置は、薄型で鮮
明な画面を実現することができる次世代の表示装置とし
て開発が行なわれている。2. Description of the Related Art A PDP device for displaying a predetermined image by generating a plasma discharge between two glass substrates has been developed as a next-generation display device capable of realizing a thin and clear screen. ing.
【0003】そのPDP装置の一つとして、交流(A
C)型のPDPがある。AC型PDPの基本的な原理
は、最初に高い電圧の書き込みパルスを電極間に印加し
て放電させ、放電に伴う壁電荷を生成し、その後極性が
異なり書き込み時より低い電圧の維持放電パルスを交互
に印加することで、壁電荷による電圧と維持放電電圧の
和電圧に従って再度放電を繰り返し行なわせるものであ
る。As one of the PDP devices, an alternating current (A
There is a CDP type PDP. The basic principle of the AC type PDP is that a high voltage write pulse is first applied between the electrodes to cause a discharge, and wall charges are generated due to the discharge. By alternately applying, the discharge is repeated again according to the sum voltage of the wall charge voltage and the sustain discharge voltage.
【0004】AC型PDPには、種々の電極構成のもの
があるが、階調表示を行なうカラーPDPの場合には、
放電により発生する紫外線で放電セル内の蛍光体を励起
していて、この蛍光体は一般に放電に伴うイオン衝撃に
弱いことから、面放電を利用した3電極構造が一般に用
いられている。そして、その3電極を2枚のガラス基板
上にどの様に配置するかについても種々の変形がある。
また、蛍光体からの可視光の取り出し方についても、透
過型と反射型があり、更に放電セルを区分けする障壁に
ついても四方囲むものや一方のみ設けられるものなどの
変形がある。AC type PDPs have various electrode configurations, but in the case of a color PDP for displaying gray scales,
The fluorescent substance in the discharge cell is excited by the ultraviolet rays generated by the discharge, and since this fluorescent substance is generally weak against the ion bombardment associated with the discharge, a three-electrode structure utilizing surface discharge is generally used. Then, there are various variations in how to arrange the three electrodes on the two glass substrates.
In addition, regarding the method of extracting visible light from the phosphor, there are a transmission type and a reflection type, and there are variations such as a barrier that divides the discharge cell in four directions and one that is provided only on one side.
【0005】本明細書では、その一例として、維持放電
を行なう2つの電極を一方の基板上に設け、アドレス放
電を行なうための第3の電極(アドレス電極)を反対側
の基板上にその2つの電極に交差して設け、障壁がアド
レス電極に平行にのみ設けられ、更に可視光を反射して
取り出すものを例にして説明することにする。しかしな
がらは、種々の変形例が可能であることは、上記の通り
である。In this specification, as an example, two electrodes for sustaining discharge are provided on one substrate, and a third electrode (address electrode) for performing address discharge is provided on the other substrate on the other side. An example will be described in which two electrodes are provided so as to intersect with each other, a barrier is provided only in parallel to the address electrodes, and visible light is further reflected and taken out. However, as described above, various modifications are possible.
【0006】図6は、その3電極で面放電のAC型PD
Pの概略平面図である。また、図7及び図8はその概略
断面図である。図6に示される通り、櫛歯状のX電極1
2と複数のY電極14が水平方向に平行に互い違いに設
けられている。そして、それと直交して複数のアドレス
電極16が設けられている。アドレス電極16の両側に
平行に障壁18が設けられ、その障壁18に挟まれた一
対のX電極12、Y電極14及びアドレス電極16の一
組でセル20を構成する。FIG. 6 shows an AC type PD having a surface discharge with its three electrodes.
It is a schematic plan view of P. 7 and 8 are schematic sectional views thereof. As shown in FIG. 6, the comb-shaped X electrode 1
2 and a plurality of Y electrodes 14 are provided alternately in parallel in the horizontal direction. Then, a plurality of address electrodes 16 are provided orthogonally thereto. Barriers 18 are provided in parallel on both sides of the address electrode 16, and a pair of a pair of X electrode 12, Y electrode 14 and address electrode 16 sandwiched by the barrier 18 constitutes a cell 20.
【0007】これらの断面構造は、図7及び図8に示さ
れる通りである。背面ガラス基板21上にアドレス電極
16、蛍光体22及び障壁18が積層されている。ま
た、前面ガラス基板23上に、透明電極24と低抵抗
(CuやCr)のバス電極25からなる維持電極28
(X電極12とY電極14)、誘電体層26及びその保
護層であるMgO層27が図示の通り積層されている。
そして、放電によって発生した紫外線によって蛍光体2
2で励起されて発生した可視光が、反射光30として透
明電極24を透過して前面ガラス基板23から放射され
る。RGBのセルを隣接させることで、カラー表示が可
能になる。The cross sectional structures of these are as shown in FIGS. 7 and 8. The address electrode 16, the phosphor 22 and the barrier 18 are laminated on the rear glass substrate 21. In addition, a sustain electrode 28 including a transparent electrode 24 and a low-resistance (Cu or Cr) bus electrode 25 on the front glass substrate 23.
(X electrode 12 and Y electrode 14), a dielectric layer 26 and a MgO layer 27 as a protective layer thereof are laminated as shown in the figure.
Then, the phosphor 2 is generated by the ultraviolet rays generated by the discharge.
Visible light generated by being excited by 2 passes through the transparent electrode 24 as reflected light 30 and is emitted from the front glass substrate 23. Adjacent RGB cells enable color display.
【0008】図9は、PDPを駆動するための周辺回路
を示すブロック図である。図1乃至3で説明したPDP
パネル32の各電極を駆動するX共通ドライバ120、
Yスキャンドライバ140、Y共通ドライバ144、及
びアドレスドライバ160がそれぞれ設けられている。
また、これらのドライバを制御する制御回路34には、
ドットクロック1、表示データ2、垂直同期信号3、及
び水平同期信号4が供給される。表示データ制御部36
では、表示データ2からの表示される画像に対応するデ
ータを記憶するフレームメモリ38を有し、また、パネ
ル駆動制御部40には、Yスキャンドライバ制御部41
と共通ドライバ制御部42が含まれる。FIG. 9 is a block diagram showing a peripheral circuit for driving the PDP. The PDP described in FIGS. 1 to 3
An X common driver 120 that drives each electrode of the panel 32,
A Y scan driver 140, a Y common driver 144, and an address driver 160 are provided respectively.
Further, the control circuit 34 that controls these drivers includes
The dot clock 1, the display data 2, the vertical synchronizing signal 3, and the horizontal synchronizing signal 4 are supplied. Display data control unit 36
Then, it has a frame memory 38 for storing data corresponding to an image to be displayed from the display data 2, and the panel drive control unit 40 has a Y scan driver control unit 41.
And a common driver control unit 42.
【0009】図10は、AC型PDPの従来の一般的な
駆動波形図である。AC型PDPの駆動は、リセット期
間、アドレス期間及び維持放電期間から構成されるサブ
フィールドの組み合わせで行なわれる。リセット期間で
は、X電極に全面書き込みパルスを一斉に印加し、全て
のセルを点灯、消滅させて、リセットする。そして、続
くアドレス期間で、Y電極をスキャンしながらアドレス
電極16に対して、点灯させるべきセルに対応する電極
にアドレスパルスを印加する。その結果、アドレス電極
16とY電極14との間に高い電位差(図10の例では
150+50=200v)が生じプラズマ放電が起こ
る。これを種火としてX電極12とY電極14との間
(同様に200v発生)にも放電が移行し、対応するX
電極とY電極上のMgO層27面に後の維持放電が可能
な量の壁電荷が蓄積する。アドレス期間では、全Y電極
14に対して放電を行なう必要がありかなりの時間を要
することになる。FIG. 10 is a conventional general drive waveform diagram of an AC PDP. The AC PDP is driven by a combination of subfields including a reset period, an address period, and a sustain discharge period. In the reset period, all the write pulses are applied to the X electrodes all at once, and all the cells are turned on and off to reset. Then, in the subsequent address period, while scanning the Y electrode, the address pulse is applied to the address electrode 16 to the electrode corresponding to the cell to be lighted. As a result, a high potential difference (150 + 50 = 200 v in the example of FIG. 10) is generated between the address electrode 16 and the Y electrode 14, and plasma discharge occurs. Using this as a pilot fire, the discharge also moves between the X electrode 12 and the Y electrode 14 (also 200 V is generated), and the corresponding X
The amount of wall charges capable of sustaining discharge later is accumulated on the surface of the MgO layer 27 on the electrodes and the Y electrodes. In the address period, it is necessary to discharge all the Y electrodes 14, which requires a considerable amount of time.
【0010】そして、アドレス期間に続く維持放電期間
では、Y電極14とX電極12との間に維持パルスVs
を交互に印加することで、点灯中のセルではアドレス期
間中に蓄積した電荷による電位に更に維持パルスVsの
電圧を追加され、両電極間で交互に放電が行なわれる。
従って、維持放電期間では、全Y電極と全X電極に対し
て維持パルスが印加されることになる。この維持放電期
間を長くすると、人間の目には明るく見え、短くすると
暗く見えることになる。即ち、維持放電期間によって輝
度が調節される。In the sustain discharge period following the address period, the sustain pulse Vs is applied between the Y electrode 14 and the X electrode 12.
Is applied alternately, the voltage of the sustain pulse Vs is further added to the potential due to the charges accumulated during the address period in the cell being lit, and the discharge is alternately performed between both electrodes.
Therefore, during the sustain discharge period, sustain pulses are applied to all Y electrodes and all X electrodes. When this sustain discharge period is lengthened, it looks bright to the human eye, and when shortened, it looks dark. That is, the brightness is adjusted depending on the sustain discharge period.
【0011】図11は、1フレーム分のタイムチャート
図であり、図10のサブフィールドを8回繰り返すこと
で1フレーム分の画像を表示することができる点を示
す。即ち、図10で説明した通り、各サブフィールドは
リセット期間、アドレス期間及び維持放電期間で構成さ
れ、その維持放電期間が例えば1:2:4:8:16:32:64:128の
比率とされている。その結果、8個のサブフィールドを
組み合わせることにより、最高で256階調の表示を行
なうことができる。従って、8個のサブフィールドで
は、それぞれ同じ長さのリセット期間及びアドレス期間
と異なる長さの維持放電期間になる。FIG. 11 is a time chart for one frame, and shows that an image for one frame can be displayed by repeating the subfield of FIG. 10 eight times. That is, as described with reference to FIG. 10, each subfield includes a reset period, an address period, and a sustain discharge period, and the sustain discharge period has a ratio of 1: 2: 4: 8: 16: 32: 64: 128, for example. Has been done. As a result, a maximum of 256 gradations can be displayed by combining eight subfields. Therefore, each of the eight subfields has a reset period having the same length and a sustain discharge period having a different length from the address period.
【0012】[0012]
【発明が解決しようとする課題】例えば60Hzのノン
インターレス方式の場合では、1フレームの時間は1/
60秒の16.6msになる。ところが、より多階調化
が進められるとサブフレームの個数を増やす必要が生じ
たり、より大画面化が進められてYスキャン電極の本数
が増加した場合には、1フレームの時間内での駆動が困
難になることが予想される。しかも、維持放電期間が短
い方のサブフィールドでは、実際にはアドレス期間が維
持放電期間やリセット期間よりかなり長くなっている。For example, in the case of the 60 Hz non-interlace system, the time for one frame is 1 /
It is 16.6 ms, which is 60 seconds. However, if the number of sub-frames needs to be increased as the number of gradations is further increased, or if the number of Y scan electrodes is increased as the screen size is further increased, driving within one frame time is required. Is expected to be difficult. Moreover, in the subfield having the shorter sustain discharge period, the address period is actually considerably longer than the sustain discharge period and the reset period.
【0013】従って、本発明の目的は、多階調化や大画
面化に対応することができるPDP装置の駆動方法およ
びその装置を提供することにある。Therefore, an object of the present invention is to provide a driving method of a PDP device and a device therefor capable of coping with multi-gradation and screen enlargement.
【0014】また、本発明の別の目的は、リセット期間
やスキャンに要する時間等を短縮することなく、多くの
サブフィールドを1フレーム内に収めることができるP
DP装置の駆動方法およびその装置を提供することにあ
る。Another object of the present invention is to allow many subfields to fit within one frame without shortening the reset period or the time required for scanning.
It is to provide a driving method of a DP device and the device.
【0015】[0015]
【課題を解決するための手段】上記の目的は、複数のX
電極と、複数のスキャン用のY電極と、該Y電極に交差
して設けられる複数のアドレス電極とが設けられたパネ
ルを有し、前記Y電極をスキャンしながら該Y電極とア
ドレス電極との間に選択的に放電させて点灯させるアド
レス期間と、該アドレス期間に続いてアドレス期間で点
灯したセルに対して前記X,Y電極間で維持放電を起こ
して点灯を維持する維持放電期間とで駆動されるプラズ
マ表示装置及びその駆動方法において、前記パネルが、
前記アドレス電極が共通に設けられ、第一の複数のY電
極を有する第一のパネル部と、第二の複数のY電極を有
する第二のパネル部に少なくとも分けられ、該第一のパ
ネル部に対して前記アドレス期間の駆動を行なう時に該
第二のパネル部に対して前記維持放電期間の駆動を行な
い、該第一のパネル部に対して前記維持放電期間の駆動
を行なう時に該第二のパネル部に対して前記アドレス期
間の駆動を行なう駆動装置を設けたことを特徴とするプ
ラズマ表示装置及びその駆動方法を提供することにより
達成される。SUMMARY OF THE INVENTION The above object is to provide a plurality of Xs.
A panel is provided with an electrode, a plurality of Y electrodes for scanning, and a plurality of address electrodes provided to intersect with the Y electrodes, and the Y electrodes and the address electrodes are formed while scanning the Y electrodes. An address period in which the cells are selectively discharged and lighted in the meantime, and a sustain discharge period in which a sustain discharge is generated between the X and Y electrodes for cells that are lighted in the address period subsequent to the address period to maintain lighting. In the driven plasma display device and the driving method thereof, the panel comprises:
The address panel is provided in common and at least divided into a first panel section having a first plurality of Y electrodes and a second panel section having a second plurality of Y electrodes. With respect to the second panel part, the second panel part is driven with the sustain discharge period, and the second panel part is driven with the second discharge part during the sustain discharge period. This is achieved by providing a plasma display device and a driving method thereof, which is provided with a driving device for driving the panel section in the address period.
【0016】一方のパネル部がアドレス駆動をしている
間に他方のパネル部が維持放電駆動を行なうことで、駆
動時間を短縮することができる。従って、より多くのサ
ブフレーム期間を設けることができるので多階調化に対
応することができる。また、より多くのY電極のスキャ
ンを行なうことができるので、大画面化に対応すること
ができる。The driving time can be shortened by performing the sustain discharge driving on the other panel portion while the one panel portion is driven on the address. Therefore, more sub-frame periods can be provided, so that it is possible to deal with multiple gradations. Moreover, since more Y electrodes can be scanned, it is possible to cope with a large screen.
【0017】更に、上記のプラズマ表示装置は、第一と
第二のパネル部でアドレス電極が共通に使用されるの
で、一方のパネル部がアドレス期間中にアドレス電極を
駆動して書き込み動作を行なっている間に、他方のパネ
ル部の維持放電期間の駆動に伴ってX,Y電極に維持電
圧を印加しているので、共通のアドレス電極によって他
方のパネル部で放電が発生することを避ける必要があ
る。Further, in the above plasma display device, since the address electrodes are commonly used in the first and second panel portions, one panel portion drives the address electrodes during the address period to perform the writing operation. During this period, the sustain voltage is applied to the X and Y electrodes in association with the driving of the sustain discharge period of the other panel section, so it is necessary to avoid the occurrence of discharge in the other panel section by the common address electrode. There is.
【0018】その為に、本発明の駆動装置または駆動方
法は、前記アドレス期間中は、該アドレス電極に基準電
位又は選択電位を与えスキャン時のY電極にスキャン電
位を与えて、両電極間に放電を発生させ、前記維持放電
期間中は、該X,Y電極間に交互に維持電圧を与えて、
両電極間に維持放電を発生させ、該基準電位と選択電位
は、前記維持電圧の間の電位であって、維持放電期間中
に該アドレス電極とXまたはY電極との間に放電が発生
する電圧より低い電圧が印加されることを特徴とする。Therefore, in the driving apparatus or the driving method of the present invention, during the address period, a reference potential or a selection potential is applied to the address electrode to apply a scan potential to the Y electrode at the time of scanning so that the two electrodes are connected to each other. A discharge is generated, and a sustain voltage is alternately applied between the X and Y electrodes during the sustain discharge period,
A sustain discharge is generated between both electrodes, the reference potential and the selection potential are potentials between the sustain voltages, and a discharge is generated between the address electrode and the X or Y electrode during the sustain discharge period. It is characterized in that a voltage lower than the voltage is applied.
【0019】また、アドレス期間と維持放電期間とを繰
り返して画像表示する為に、アドレス期間の前に全セル
をリセットする駆動期間が必要になる。その為に、本発
明の前記駆動装置または駆動方法は、前記アドレス期間
に先立つリセット期間に、全てのセルをリセットする駆
動を行い、第一または第二のパネル部がリセット期間中
の時には、他方のパネル部は休止状態にすることを特徴
とする。Further, in order to display an image by repeating the address period and the sustain discharge period, a driving period for resetting all cells is required before the address period. Therefore, the driving device or the driving method of the present invention performs driving for resetting all cells in the reset period preceding the address period, and when the first or second panel unit is in the reset period, the other The panel portion of is characterized by being in a rest state.
【0020】[0020]
【発明の実施の形態】以下、図面に従って本発明の実施
の形態について説明する。しかしながら、本発明の技術
的範囲がそのような実施の形態に限定されることはな
い。Embodiments of the present invention will be described below with reference to the drawings. However, the technical scope of the present invention is not limited to such an embodiment.
【0021】図1は、本実施の形態のPDPの概略ブロ
ック図である。図9に示された同じ部分には同じ引用番
号を付している。図1のPDPのパネルの構造は、図
6,7,8で示したのと同じであるので、ここで再度説
明することは行なわない。図9と異なる点は、パネルが
上下に二分割され、第一のパネル部321と第二のパネ
ル部322から構成され、それぞれのパネル部に対し
て、Xドライバ121,122、Yスキャンドライバ1
41,142及びY共通ドライバ1,2が設けられてい
る点である。第一、第二のパネル部321,322の分
割方法は、適宜変更することができる。必要な点は、ス
キャンされるY電極が二つのグループに分割されている
点である。従って、電極の構成が複雑にはなるが、奇数
本目のY電極を第一のパネル部にして、偶数本目のY電
極を第二のパネル部にすることも可能である。但し、構
造を単純化するには、図1に示した通り上下で二つに分
割することが望ましい。FIG. 1 is a schematic block diagram of the PDP of this embodiment. The same parts shown in FIG. 9 are denoted by the same reference numbers. The structure of the panel of the PDP of FIG. 1 is the same as that shown in FIGS. 6, 7 and 8 and will not be described again here. 9 is different from FIG. 9 in that the panel is vertically divided into two parts, and is composed of a first panel part 321 and a second panel part 322. For each panel part, the X drivers 121, 122 and the Y scan driver 1 are provided.
41, 142 and Y common drivers 1 and 2 are provided. The method of dividing the first and second panel parts 321 and 322 can be changed as appropriate. What is needed is that the Y electrodes to be scanned are divided into two groups. Therefore, although the structure of the electrodes becomes complicated, it is possible to make the odd-numbered Y electrodes the first panel portion and the even-numbered Y electrodes the second panel portion. However, in order to simplify the structure, it is desirable to divide the upper and lower parts into two as shown in FIG.
【0022】図2は、図1の如く構成したPDPを駆動
する場合の1フレーム分のタイムチャート図である。こ
の例に示される通り、第一のパネル部321には、半分
の本数のY電極しかなく、その分スキャンすべきY電極
の本数が半分になるのでアドレス期間は従来の半分にな
る。例えば、サブフィールド1において、第一のパネル
部321側では、期間t1でリセット期間となり、期間
t2でアドレス期間となる。そして必要な休止期間t3
の後、期間t4で第一のパネル部321に属するY電極
とX電極の間で維持パルスが交互に印加される。従っ
て、Y1スキャンドライバ141とX1ドライバ121
により維持パルスが印加される。FIG. 2 is a time chart for one frame when driving the PDP constructed as shown in FIG. As shown in this example, the first panel unit 321 has only half the number of Y electrodes, and the number of Y electrodes to be scanned is half, so the address period is half that of the conventional one. For example, in the subfield 1, on the first panel portion 321 side, the reset period is in the period t1 and the address period is in the period t2. And the required rest period t3
After that, in the period t4, sustain pulses are alternately applied between the Y electrodes and the X electrodes belonging to the first panel unit 321. Therefore, the Y1 scan driver 141 and the X1 driver 121
The sustain pulse is applied by.
【0023】一方、第二のパネル部322側では、期間
t3の間にリセットを行い、期間t4で第一のパネル部
321側が維持放電を行なっている間に書き込みを行な
う。従って、期間t4がアドレス期間となる。そして、
第一のパネル部321のリセット期間t5の間休止した
後、第一のパネル部321のアドレス期間t6の間に維
持放電を行なう。On the other hand, the second panel portion 322 side is reset during the period t3, and writing is performed while the first panel portion 321 side is performing the sustain discharge during the period t4. Therefore, the period t4 becomes the address period. And
After pausing during the reset period t5 of the first panel unit 321, sustain discharge is performed during the address period t6 of the first panel unit 321.
【0024】このように、基本的には第一と第二のパネ
ル部ではアドレス期間と維持放電期間とを交互に繰り返
すようにする。従って、1サブフィールドの期間内で見
ると、第一と第二のパネル部のアドレス期間の合計は、
従来の場合のアドレス期間と同等の時間であり、それぞ
れのアドレス期間中に他方の維持放電を行なうので、維
持放電の期間が要らなくなる。勿論、リッセト期間は2
回発生するが、リセット期間自体非常に短い期間である
ので支障はない。それぞれのアドレス期間の長さにもよ
るが、アドレス期間内に他方の維持放電期間が納まる場
合は、その維持放電期間の分だけ各サブフィールドの長
さは短くなり、アドレス期間より他方の維持放電期間が
長くなっても、その長くなった分のみサブフィールの長
さが長くなるだけである。As described above, basically, the address period and the sustain discharge period are alternately repeated in the first and second panel portions. Therefore, when viewed within the period of one subfield, the total address period of the first and second panel parts is
The time is the same as the address period in the conventional case, and since the other sustain discharge is performed during each address period, the sustain discharge period is unnecessary. Of course, the lisset period is 2
However, there is no problem because the reset period itself is a very short period. Depending on the length of each address period, if the other sustain discharge period falls within the address period, the length of each subfield will be shortened by the amount of that sustain discharge period, and the other sustain discharge period will be shorter than the address period. Even if the period is longer, the length of the sub-feel is only increased by the lengthened period.
【0025】従って、1フレーム全体でみると、従来と
同じサブフレーム数で比較すれば本発明の方が短い時間
になるのは明らかである。従って、その分だけサブフレ
ームの数を増やしてより多階調に対応することができる
し、また大画面に対応することもできる。Therefore, it is apparent that the present invention takes a shorter time when compared with the same number of sub-frames as in the conventional case when viewed in one frame as a whole. Therefore, the number of sub-frames can be increased by that amount to handle more gradations, and also a larger screen can be handled.
【0026】図3は、1つのサブフィールド内での駆動
波形図を示す。時間に沿って動作を説明する。従来の例
の図10と異なる点は、アドレス電極の基準電圧が50
vと高くなっている点である。FIG. 3 shows a drive waveform diagram in one subfield. The operation will be described in time. The difference from FIG. 10 of the conventional example is that the reference voltage of the address electrode is 50.
This is a high point.
【0027】先ず、期間t1において、第一のパネル部
321側では、X1電極に全面書き込みパルスとして3
30vの高い電圧を印加する。これにより、以前の表示
状態にかかわらず全てのセルで放電が行なわれる。そし
て、その直後にX1電極が0vになり、全セルにおいて
壁電荷の電圧が放電開始電圧を越えて放電が開始され
る。この放電は、電極間の電位差がないので、それによ
り壁電荷が形成されることはなく、空間電荷は自己中和
して放電が終息する。この自己消去放電によって、第一
のパネル部321内の全セルが壁電荷のない均一な状態
となり、リセットされる。First, in the period t1, on the side of the first panel portion 321, 3 is applied to the X1 electrode as a full writing pulse.
A high voltage of 30v is applied. As a result, all cells are discharged regardless of the previous display state. Immediately after that, the X1 electrode becomes 0 v, and the voltage of the wall charge exceeds the discharge start voltage in all cells to start discharge. Since this discharge has no potential difference between the electrodes, wall charges are not formed thereby, and the space charges self-neutralize to terminate the discharge. By this self-erasing discharge, all cells in the first panel portion 321 are brought into a uniform state with no wall charges and are reset.
【0028】次に、期間t2にて、負電圧のスキャンパ
ルスVY(−150v)をY1電極に印加しながら、表
示データに従ってアドレス電極16にアドレスパルスV
a(60v)を印加する。従って、Y1電極とアドレス
電極との間には200vが印加され、放電が発生する。
そしてそれを種火にしてY1電極とX1電極との間にも
放電が発生し、壁電荷が蓄積される。Next, in a period t2, while applying a negative voltage scan pulse VY (-150v) to the Y1 electrode, the address pulse V is applied to the address electrode 16 according to the display data.
a (60v) is applied. Therefore, 200 V is applied between the Y1 electrode and the address electrode, and a discharge is generated.
Then, by using it as a pilot fire, a discharge is generated between the Y1 electrode and the X1 electrode, and wall charges are accumulated.
【0029】期間t2は、第二のパネル部322では維
持放電期間に対応する。従って、維持パルスVsが交互
にX2電極とY2電極の間に印加される。この時、第二
のパネル部322側では、第一のパネル部321での書
き込み用のアドレスパルスVa(60v)が印加される
アドレス電極と第二のパネル部322での維持パルスV
sが印加されるX2,Y2電極との間で放電が発生する
ことは避けなければならない。本実施の形態の例では、
アドレス電極のアドレスパルスVaを60v、基準電圧
を50vと従来よりも高めに設定することで、かかる放
電を避けるようにしている。The period t2 corresponds to the sustain discharge period in the second panel section 322. Therefore, the sustain pulse Vs is alternately applied between the X2 electrode and the Y2 electrode. At this time, on the side of the second panel portion 322, the address electrode to which the address pulse Va (60v) for writing in the first panel portion 321 is applied and the sustain pulse V in the second panel portion 322 are applied.
It is necessary to avoid the occurrence of discharge between the X2 and Y2 electrodes to which s is applied. In the example of this embodiment,
By setting the address pulse Va of the address electrode to 60v and the reference voltage to 50v, which are higher than those in the prior art, such discharge is avoided.
【0030】即ち、図7のパネルの断面図に示される通
り、期間t2では第一のパネル部321では、アドレス
電極16とY電極14との間で書き込みの放電が発生す
る必要がある。一方、第二のパネル部322では、同じ
アドレス電極16を使用しているが、X電極12とY電
極14との間での面放電を繰り返す必要がある。従っ
て、第二のパネル部322では、アドレス電極16と
X,Y電極12,14との間での放電を発生させること
は避けなければならない。That is, as shown in the sectional view of the panel of FIG. 7, in the period t2, the writing discharge needs to be generated between the address electrode 16 and the Y electrode 14 in the first panel portion 321. On the other hand, in the second panel portion 322, the same address electrode 16 is used, but it is necessary to repeat the surface discharge between the X electrode 12 and the Y electrode 14. Therefore, in the second panel portion 322, it is necessary to avoid generating a discharge between the address electrode 16 and the X, Y electrodes 12, 14.
【0031】図4は、アドレス電極の電位と維持電極で
あるX,Y電極の電位との間の関係を示す図である。両
方の電位が所定の関係になる一定の領域(図中の安定動
作領域)に該当する場合には、両電極間での放電が発生
しないという特性を持つ。即ち、X,Y電極の基準電圧
と維持パルスVaの電圧とが極端に低い又は高い電圧で
なければ、アドレス電極の電圧をそれらの中間の領域に
することで放電を避けることができるのである。従っ
て、第二のパネル部322では、安定動作領域内に入る
電圧関係になり、第一のパネル部321での選択アドレ
ス電極では安定動作領域外に入るような電圧関係になる
ようなアドレス電極の電圧を選択すれば良いことにな
る。FIG. 4 is a diagram showing the relationship between the potential of the address electrode and the potential of the X and Y electrodes which are the sustain electrodes. When both potentials correspond to a certain area (stable operation area in the figure) where a predetermined relationship is established, there is a characteristic that discharge between both electrodes does not occur. That is, if the reference voltage of the X and Y electrodes and the voltage of the sustain pulse Va are not extremely low or high, the discharge can be avoided by setting the voltage of the address electrode in the intermediate region between them. Therefore, the second panel portion 322 has a voltage relationship that enters the stable operation area, and the selected address electrode in the first panel portion 321 has a voltage relationship that enters the stable operation area. You just have to select the voltage.
【0032】その為に、図3の例では、アドレス電極の
基準電位(OFF電位)を0vから50vに引き上げて
いる。こうすることで、第二のパネル部322側の維持
放電の電圧0vとVs(180v)に対してアドレス電
極との間に放電が発生することはなく、維持放電に影響
を与えることはない。Therefore, in the example of FIG. 3, the reference potential (OFF potential) of the address electrode is raised from 0v to 50v. By doing so, no discharge is generated between the address electrode and the sustain discharge voltages 0v and Vs (180v) on the second panel 322 side, and the sustain discharge is not affected.
【0033】図3に戻って、期間t3では、第一のパネ
ル部321で休止し、第二のパネル側322ではリセッ
ト期間となる。動作は上述したのと同等である。そし
て、期間t4では第一のパネル部で維持放電期間、第二
のパネル部でアドレス期間になる。Returning to FIG. 3, during the period t3, the first panel section 321 is suspended, and the second panel side 322 is in the reset period. The operation is equivalent to that described above. Then, in the period t4, the sustain discharge period is in the first panel portion and the address period is in the second panel portion.
【0034】図5は、別の駆動波形の例である。図3と
異なる点は、アドレス電極の基準電圧を0vに戻し、そ
の分維持放電期間におけるX,Y電極の基準電圧を維持
パルスVsの半分程度下げて−90v,+90vとした
点である。つまり、アドレス電極のアドレスパルスが印
加された時の電圧は下げられたが、維持電極であるX,
Y電極側の電圧もそれに伴い下げられている。従って、
同様にアドレス電極と維持期間中の維持電極(X,Y電
極)との間に放電が発生することはない。それ以外の点
は、図3の場合と同じであるので、説明は繰り返さな
い。FIG. 5 is an example of another drive waveform. The difference from FIG. 3 is that the reference voltage of the address electrode is returned to 0v, and the reference voltage of the X and Y electrodes in the sustain discharge period is lowered by about half of the sustain pulse Vs to −90v, + 90v. That is, although the voltage when the address pulse of the address electrode is applied is lowered, X, which is the sustain electrode,
The voltage on the Y electrode side is also reduced accordingly. Therefore,
Similarly, no discharge occurs between the address electrodes and the sustain electrodes (X, Y electrodes) during the sustain period. Since the other points are the same as those in the case of FIG. 3, the description will not be repeated.
【0035】以上の実施の形態の例では、維持電極を一
方の基板上に設けアドレス電極を他方の基板上に設け障
壁をアドレス電極に平行に設けた例で説明した。しかし
ながら、前述の通り、種々の変形構造であっても、基本
的にアドレス期間と放電維持期間が必要な場合に、本発
明によればパネルを2つに分割してアドレス期間と放電
維持期間とを交互に行なうことで、サブフレームに要す
る期間を短くすることができる。In the above-mentioned embodiment, the sustain electrodes are provided on one substrate, the address electrodes are provided on the other substrate, and the barriers are provided in parallel with the address electrodes. However, as described above, according to the present invention, when the address period and the discharge sustaining period are basically required, the panel is divided into two and the address period and the discharge sustaining period are provided even if various modified structures are required. By alternately performing the above, the period required for the subframe can be shortened.
【0036】[0036]
【発明の効果】以上説明した通り、本発明によれば、P
DPを二つのパネル部に分割し、それぞれのパネル部で
のアドレス期間と維持放電期間とを交互に行なうことが
できる。従って、各サブフレームの期間を短くすること
ができ、その結果、複数のサブフレームから構成される
フレームの期間も短くすることができる。その為、1フ
レームの期間が固定的に制限させていたとしても、より
多くのサブフレームを挿入することができ、或いはパネ
ルを大型化してより多くのY電極を備えることができ
る。従って、より多階調化あるいはより大画面化に対応
することができる。As described above, according to the present invention, P
The DP can be divided into two panel portions, and the address period and the sustain discharge period can be alternately performed in each panel portion. Therefore, the period of each subframe can be shortened, and as a result, the period of a frame composed of a plurality of subframes can also be shortened. Therefore, even if the period of one frame is fixedly limited, more subframes can be inserted, or the panel can be made larger and more Y electrodes can be provided. Therefore, it is possible to cope with more gradations or larger screens.
【図1】実施の形態のPDPの概略ブロック図である。FIG. 1 is a schematic block diagram of a PDP according to an embodiment.
【図2】実施の形態の1フレーム分のタイムチャート図
である。FIG. 2 is a time chart diagram for one frame according to the embodiment.
【図3】実施の形態の駆動波形図(1)である。FIG. 3 is a drive waveform diagram (1) according to the embodiment.
【図4】アドレス電極の電位と維持電極の電位との関係
図である。FIG. 4 is a relationship diagram between the potential of an address electrode and the potential of a sustain electrode.
【図5】実施の形態の駆動波形図(2)である。FIG. 5 is a drive waveform diagram (2) according to the embodiment.
【図6】AC型PDPの概略平面図である。FIG. 6 is a schematic plan view of an AC PDP.
【図7】AC型PDPの概略断面図である。FIG. 7 is a schematic sectional view of an AC PDP.
【図8】AC型PDPの概略断面図である。FIG. 8 is a schematic sectional view of an AC PDP.
【図9】従来のPDPを駆動するための周辺回路のブロ
ック図である。FIG. 9 is a block diagram of a peripheral circuit for driving a conventional PDP.
【図10】AC型PDPの従来の一般的な駆動波形図で
ある。FIG. 10 is a conventional general drive waveform diagram of an AC PDP.
【図11】従来の1フレーム分のタイムチャート図であ
る。FIG. 11 is a conventional time chart for one frame.
12 X電極 14 Y電極 16 アドレス電極 121,122,141,142,144,160 駆
動装置 321 第一のパネル部 322 第二のパネル部12 X electrodes 14 Y electrodes 16 address electrodes 121, 122, 141, 142, 144, 160 Driving device 321 First panel part 322 Second panel part
Claims (6)
極と、該Y電極に交差して設けられる複数のアドレス電
極とが設けられたパネルを有し、前記Y電極をスキャン
しながら該Y電極とアドレス電極との間に選択的に放電
させて点灯させるアドレス期間と、該アドレス期間に続
いてアドレス期間で点灯したセルに対して前記X,Y電
極間で維持放電を起こして点灯を維持する維持放電期間
とで駆動されるプラズマ表示装置において、 前記パネルが、前記アドレス電極が共通に設けられ、第
一の複数のY電極を有する第一のパネル部と、第二の複
数のY電極を有する第二のパネル部に少なくとも分けら
れ、 該第一のパネル部に対して前記アドレス期間の駆動を行
なう時に該第二のパネル部に対して前記維持放電期間の
駆動を行ない、該第一のパネル部に対して前記維持放電
期間の駆動を行なう時に該第二のパネル部に対して前記
アドレス期間の駆動を行なう駆動装置を設けたことを特
徴とするプラズマ表示装置。1. A panel having a plurality of X electrodes, a plurality of Y electrodes for scanning, and a plurality of address electrodes intersecting with the Y electrodes, and scanning the Y electrodes. An address period in which the Y electrode and the address electrode are selectively discharged for lighting, and a sustain discharge is generated between the X and Y electrodes in a cell that is lit in the address period following the address period to illuminate. In a plasma display device driven by a sustain discharge period for maintaining the above, the panel includes a first panel portion having the address electrodes in common and a first plurality of Y electrodes, and a second plurality of panel electrodes. At least divided into a second panel portion having a Y electrode, and when the first panel portion is driven in the address period, the second panel portion is driven in the sustain discharge period, first A plasma display apparatus characterized in that a drive unit for driving the address period with respect to said second panel when the panel unit for driving the sustain discharge period.
て、 前記駆動装置は、 前記アドレス期間中は、該アドレス電極に基準電位又は
選択電位を与えスキャン時のY電極にスキャン電位を与
えて、両電極間に放電を発生させ、 前記維持放電期間中は、該X,Y電極間に交互に維持電
圧を与えて、両電極間に維持放電を発生させ、 該基準電位と選択電位は、前記維持電圧の間の電位であ
って、維持放電期間中に該アドレス電極とXまたはY電
極との間に放電が発生する電圧より低い電圧が印加され
ることを特徴とする。2. The plasma display device according to claim 1, wherein the driving device applies a reference potential or a selection potential to the address electrode during the address period to apply a scan potential to a Y electrode during scanning, A discharge is generated between the electrodes, and during the sustain discharge period, a sustain voltage is alternately applied between the X and Y electrodes to generate a sustain discharge between both electrodes, and the reference potential and the selection potential are set to the sustain voltage. It is characterized in that a voltage, which is between the voltages, is applied between the address electrode and the X or Y electrode during the sustain discharge period, which is lower than the voltage at which discharge is generated.
おいて、 前記駆動装置は、前記アドレス期間に先立つリセット期
間に、全てのセルをリセットする駆動を行い、 第一または第二のパネル部がリセット期間中の時には、
他方のパネル部は休止状態にすることを特徴とする。3. The plasma display device according to claim 1, wherein the driving device performs driving for resetting all cells during a reset period preceding the address period, and the first or second panel unit During the reset period,
The other panel is characterized by being in a resting state.
極と、該Y電極に交差して設けられる複数のアドレス電
極とが設けられたパネルを有し、前記Y電極をスキャン
しながら該Y電極とアドレス電極との間に選択的に放電
させて点灯させるアドレス期間と、該アドレス期間に続
いてアドレス期間で点灯したセルに対して前記X,Y電
極間で維持放電を起こして点灯を維持する維持放電期間
とで駆動されるプラズマ表示装置において、 複数の第一のY電極を有する第一のパネル部に対して前
記アドレス期間の駆動を行い、複数の第二のY電極を有
する第二のパネル部に対して前記維持放電期間の駆動を
行なう第一の駆動期間と、 前記第一のパネル部に対して前記維持放電期間の駆動を
行い、前記第二のパネル部に対して前記アドレス期間の
駆動を行なう第二の駆動期間とを含むことを特徴とする
プラズマ表示装置の駆動方法。4. A panel having a plurality of X electrodes, a plurality of Y electrodes for scanning, and a plurality of address electrodes provided so as to intersect the Y electrodes, wherein the Y electrodes are scanned. An address period in which the Y electrode and the address electrode are selectively discharged for lighting, and a sustain discharge is generated between the X and Y electrodes in a cell that is lit in the address period following the address period to illuminate. In a plasma display device driven with a sustain discharge period for maintaining the above, a first panel portion having a plurality of first Y electrodes is driven in the address period and has a plurality of second Y electrodes. A first drive period for driving the sustain discharge period for a second panel unit, and a drive for the sustain discharge period for the first panel unit, and for the second panel unit Of the address period The driving method of a plasma display device which comprises a second drive period for the dynamic.
法において、 前記アドレス期間中は、該アドレス電極に基準電位又は
選択電位を表示データに従って与え、Y電極に順次スキ
ャン電位を与えてスキャンし、該スキャン電位が与えら
れたY電極と選択電位が与えられたアドレス電極との間
に放電を発生させ、 前記維持放電期間中は、該X,Y電極との間に交互に逆
極性の維持電圧を与えて両電極間に維持放電を発生さ
せ、 該基準電位、選択電位及び維持電圧が、維持放電期間中
のXまたはY電極とアドレス電極との間に放電発生に必
要な電圧より低い電圧が印加されるよう設定されている
ことを特徴とする。5. The driving method of the plasma display device according to claim 4, wherein during the address period, a reference potential or a selection potential is applied to the address electrodes according to display data, and a scan potential is sequentially applied to the Y electrodes for scanning. , A discharge is generated between the Y electrode to which the scan potential is applied and an address electrode to which the selection potential is applied, and a reverse polarity is alternately maintained between the X electrode and the Y electrode during the sustain discharge period. A voltage is applied to generate a sustain discharge between both electrodes, and the reference potential, the selection potential, and the sustain voltage are lower than the voltage required to generate the discharge between the X or Y electrode and the address electrode during the sustain discharge period. Is set to be applied.
駆動方法において、 前記第一の駆動期間と第二の駆動期間が繰り返され、第
一の駆動期間から第二の駆動期間の間に第二のパネル部
がリセットされ、第二の駆動期間から第一の駆動期間の
間に第一のパネル部がリセットされるリセット期間を含
むことを特徴とする。6. The method for driving a plasma display device according to claim 4, wherein the first driving period and the second driving period are repeated, and the first driving period and the second driving period are repeated. The second panel unit is reset, and a reset period in which the first panel unit is reset is included between the second driving period and the first driving period.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8055631A JPH09244578A (en) | 1996-03-13 | 1996-03-13 | Plasma display device and its driving method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8055631A JPH09244578A (en) | 1996-03-13 | 1996-03-13 | Plasma display device and its driving method |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH09244578A true JPH09244578A (en) | 1997-09-19 |
Family
ID=13004143
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8055631A Pending JPH09244578A (en) | 1996-03-13 | 1996-03-13 | Plasma display device and its driving method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH09244578A (en) |
Cited By (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11316571A (en) * | 1998-03-13 | 1999-11-16 | Lg Semicon Co Ltd | Method for driving ac pdp |
JP2001265281A (en) * | 2000-03-17 | 2001-09-28 | Matsushita Electric Ind Co Ltd | Display device and its driving method |
JP2002014651A (en) * | 2000-06-30 | 2002-01-18 | Mitsubishi Electric Corp | Display device |
KR20020006595A (en) * | 2000-07-13 | 2002-01-23 | 데니스 에이치. 얼백 | Method for controlling light emission of a matrix display in a display period and apparatus for carrying out the method |
KR100424252B1 (en) * | 1998-11-30 | 2004-05-17 | 삼성에스디아이 주식회사 | Method for driving a matrix plasma display panel |
KR100456146B1 (en) * | 2002-03-05 | 2004-11-09 | 엘지전자 주식회사 | Driving method of plasma display panel |
KR100468415B1 (en) * | 2002-07-12 | 2005-01-27 | 엘지전자 주식회사 | Method for driving plasma display panel |
JP2005077623A (en) * | 2003-08-29 | 2005-03-24 | Matsushita Electric Ind Co Ltd | Driving method of plasma display panel |
WO2005043503A1 (en) * | 2003-11-04 | 2005-05-12 | Matsushita Electric Industrial Co., Ltd. | Plasma display panel drive method and plasma display device |
JP2005141234A (en) * | 2003-11-08 | 2005-06-02 | Lg Electronics Inc | Method and device for driving plasma display panel |
JP2005300568A (en) * | 2004-04-06 | 2005-10-27 | Matsushita Electric Ind Co Ltd | Ac type plasma display device |
JP2005300956A (en) * | 2004-04-13 | 2005-10-27 | Matsushita Electric Ind Co Ltd | Driving method of plasma display panel |
WO2006008798A1 (en) * | 2004-07-16 | 2006-01-26 | Hitachi Plasma Patent Licensing Co., Ltd. | Display driving method |
JP2006039439A (en) * | 2004-07-29 | 2006-02-09 | Hitachi Plasma Patent Licensing Co Ltd | Driving method of plasma display panel |
KR100577999B1 (en) * | 2004-09-30 | 2006-05-11 | 엘지전자 주식회사 | Driving Device of Plasma Display Panel And Driving Method thereof |
KR100759383B1 (en) * | 2006-04-28 | 2007-09-19 | 삼성에스디아이 주식회사 | Plasma display and driving method thereof |
KR100778509B1 (en) * | 2006-07-03 | 2007-11-22 | 삼성에스디아이 주식회사 | Plasma display and driving method thereof |
US7612741B2 (en) | 2004-11-15 | 2009-11-03 | Samsung Sdi Co., Ltd. | Plasma display device and driving method thereof |
WO2009139163A1 (en) * | 2008-05-16 | 2009-11-19 | パナソニック株式会社 | Method for driving plasma display panel, and plasma display device |
WO2009139178A1 (en) * | 2008-05-16 | 2009-11-19 | パナソニック株式会社 | Method for driving plasma display panel, and plasma display device |
WO2009157181A1 (en) * | 2008-06-26 | 2009-12-30 | パナソニック株式会社 | Circuit for driving plasma display panel and plasma display device |
US7649509B2 (en) | 2005-05-10 | 2010-01-19 | Samsung Sdi Co., Ltd. | Plasma display device and driving method thereof |
WO2010137248A1 (en) * | 2009-05-27 | 2010-12-02 | パナソニック株式会社 | Plasma display device and plasma display panel driving method |
WO2010143416A1 (en) * | 2009-06-12 | 2010-12-16 | パナソニック株式会社 | Plasma display panel driving method and driving device, and plasma display device |
WO2010146787A1 (en) * | 2009-06-15 | 2010-12-23 | パナソニック株式会社 | Driving method for plasma display panel, and plasma display device |
WO2011001618A1 (en) * | 2009-07-03 | 2011-01-06 | パナソニック株式会社 | Plasma display panel driving method and plasma display device |
WO2011151957A1 (en) * | 2010-06-04 | 2011-12-08 | パナソニック株式会社 | Plasma display panel and display device |
-
1996
- 1996-03-13 JP JP8055631A patent/JPH09244578A/en active Pending
Cited By (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11316571A (en) * | 1998-03-13 | 1999-11-16 | Lg Semicon Co Ltd | Method for driving ac pdp |
KR100424252B1 (en) * | 1998-11-30 | 2004-05-17 | 삼성에스디아이 주식회사 | Method for driving a matrix plasma display panel |
JP2001265281A (en) * | 2000-03-17 | 2001-09-28 | Matsushita Electric Ind Co Ltd | Display device and its driving method |
JP2002014651A (en) * | 2000-06-30 | 2002-01-18 | Mitsubishi Electric Corp | Display device |
KR20020006595A (en) * | 2000-07-13 | 2002-01-23 | 데니스 에이치. 얼백 | Method for controlling light emission of a matrix display in a display period and apparatus for carrying out the method |
KR100456146B1 (en) * | 2002-03-05 | 2004-11-09 | 엘지전자 주식회사 | Driving method of plasma display panel |
KR100468415B1 (en) * | 2002-07-12 | 2005-01-27 | 엘지전자 주식회사 | Method for driving plasma display panel |
JP2005077623A (en) * | 2003-08-29 | 2005-03-24 | Matsushita Electric Ind Co Ltd | Driving method of plasma display panel |
WO2005043503A1 (en) * | 2003-11-04 | 2005-05-12 | Matsushita Electric Industrial Co., Ltd. | Plasma display panel drive method and plasma display device |
US7411570B2 (en) | 2003-11-04 | 2008-08-12 | Matsushita Electric Industrial Co., Ltd. | Method of driving plasma display panel and plasma display panel in which a difference between starting timings of the sustaining time periods in adjacent blocks is set substantially equal to the length of the writing time period in the adjacent blocks |
JP2005141234A (en) * | 2003-11-08 | 2005-06-02 | Lg Electronics Inc | Method and device for driving plasma display panel |
JP2005300568A (en) * | 2004-04-06 | 2005-10-27 | Matsushita Electric Ind Co Ltd | Ac type plasma display device |
JP2005300956A (en) * | 2004-04-13 | 2005-10-27 | Matsushita Electric Ind Co Ltd | Driving method of plasma display panel |
WO2006008798A1 (en) * | 2004-07-16 | 2006-01-26 | Hitachi Plasma Patent Licensing Co., Ltd. | Display driving method |
JP2006039439A (en) * | 2004-07-29 | 2006-02-09 | Hitachi Plasma Patent Licensing Co Ltd | Driving method of plasma display panel |
JP4646020B2 (en) * | 2004-07-29 | 2011-03-09 | 株式会社日立プラズマパテントライセンシング | Driving method of plasma display panel |
KR100577999B1 (en) * | 2004-09-30 | 2006-05-11 | 엘지전자 주식회사 | Driving Device of Plasma Display Panel And Driving Method thereof |
US7612741B2 (en) | 2004-11-15 | 2009-11-03 | Samsung Sdi Co., Ltd. | Plasma display device and driving method thereof |
US7649509B2 (en) | 2005-05-10 | 2010-01-19 | Samsung Sdi Co., Ltd. | Plasma display device and driving method thereof |
KR100759383B1 (en) * | 2006-04-28 | 2007-09-19 | 삼성에스디아이 주식회사 | Plasma display and driving method thereof |
KR100778509B1 (en) * | 2006-07-03 | 2007-11-22 | 삼성에스디아이 주식회사 | Plasma display and driving method thereof |
WO2009139178A1 (en) * | 2008-05-16 | 2009-11-19 | パナソニック株式会社 | Method for driving plasma display panel, and plasma display device |
WO2009139163A1 (en) * | 2008-05-16 | 2009-11-19 | パナソニック株式会社 | Method for driving plasma display panel, and plasma display device |
WO2009157181A1 (en) * | 2008-06-26 | 2009-12-30 | パナソニック株式会社 | Circuit for driving plasma display panel and plasma display device |
CN102067201A (en) * | 2008-06-26 | 2011-05-18 | 松下电器产业株式会社 | Circuit for driving plasma display panel and plasma display device |
WO2010137248A1 (en) * | 2009-05-27 | 2010-12-02 | パナソニック株式会社 | Plasma display device and plasma display panel driving method |
WO2010143416A1 (en) * | 2009-06-12 | 2010-12-16 | パナソニック株式会社 | Plasma display panel driving method and driving device, and plasma display device |
WO2010146787A1 (en) * | 2009-06-15 | 2010-12-23 | パナソニック株式会社 | Driving method for plasma display panel, and plasma display device |
WO2011001618A1 (en) * | 2009-07-03 | 2011-01-06 | パナソニック株式会社 | Plasma display panel driving method and plasma display device |
CN102124506A (en) * | 2009-07-03 | 2011-07-13 | 松下电器产业株式会社 | Plasma display panel driving method and plasma display device |
WO2011151957A1 (en) * | 2010-06-04 | 2011-12-08 | パナソニック株式会社 | Plasma display panel and display device |
US8305522B2 (en) | 2010-06-04 | 2012-11-06 | Panasonic Corporation | Plasma display panel and display device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH09244578A (en) | Plasma display device and its driving method | |
KR100737194B1 (en) | Plasma display apparatus | |
KR100264462B1 (en) | Method and apparatus for driving three-electrodes surface-discharge plasma display panel | |
JP2003345292A (en) | Method for driving plasma display panel | |
JPH10247456A (en) | Plasma display panel, plasma display device, and driving method for plasma display panel | |
JPH1165516A (en) | Method and device for driving plasma display panel | |
JP4089759B2 (en) | Driving method of AC type PDP | |
JPH11316571A (en) | Method for driving ac pdp | |
KR100330030B1 (en) | Plasma Display Panel and Method of Driving the Same | |
KR100603297B1 (en) | Panel driving method, panel driving apparatus, and display panel | |
KR100338519B1 (en) | Method of Address Plasma Display Panel | |
JPH08278766A (en) | Flat display panel driving method | |
JP2003114642A (en) | Driving method of plasma display panel | |
JP3511457B2 (en) | Driving method of PDP | |
KR100260943B1 (en) | Quad-electrode plasma display device and its driving method | |
JP2007133291A (en) | Driving method of plasma display panel | |
JP2006258924A (en) | Plasma display apparatus and driving method for the same | |
JP5107958B2 (en) | Plasma display device | |
KR20010037563A (en) | Plasma Display Panel and Method of Driving the Same | |
KR100349030B1 (en) | Plasma Display Panel and Method of Driving the Same | |
JPH07287549A (en) | Plasma display panel driving method | |
KR100340075B1 (en) | Plasma display panel and driving method thereof | |
JP3259713B2 (en) | Driving method and driving apparatus for plasma display panel | |
JP2001184025A (en) | Plasma display device | |
KR20070097199A (en) | Apparatus for driving plasma display panel and method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040126 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040309 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040706 |