KR100424252B1 - Method for driving a matrix plasma display panel - Google Patents
Method for driving a matrix plasma display panel Download PDFInfo
- Publication number
- KR100424252B1 KR100424252B1 KR10-1998-0051861A KR19980051861A KR100424252B1 KR 100424252 B1 KR100424252 B1 KR 100424252B1 KR 19980051861 A KR19980051861 A KR 19980051861A KR 100424252 B1 KR100424252 B1 KR 100424252B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- discharge
- display panel
- plasma display
- electrodes
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
- G09G3/293—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0202—Addressing of scan or signal lines
- G09G2310/0205—Simultaneous scanning of several lines in flat panels
- G09G2310/021—Double addressing, i.e. scanning two or more lines, e.g. lines 2 and 3; 4 and 5, at a time in a first field, followed by scanning two or more lines in another combination, e.g. lines 1 and 2; 3 and 4, in a second field
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/06—Adjustment of display parameters
- G09G2320/0626—Adjustment of display parameters for control of overall brightness
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
본 발명은 평판 표시 소자로 널리 사용되는 매트릭스형 플라즈마 표시 패널의 구동 방법을 기재한다. 본 발명에 따른 매트릭스형 플라즈마 표시 패널의 구동 방법은, 복수개의 방전유지전극들을 동시에 어드레싱함으로써 PDP의 어드레싱 기간이 줄어들어 상대적으로 방전유지기간이 늘어나 휘도가 높아진다.The present invention describes a method of driving a matrix plasma display panel widely used as a flat panel display device. In the method of driving the matrix plasma display panel according to the present invention, the addressing period of the PDP is shortened by simultaneously addressing a plurality of discharge sustaining electrodes, and thus the discharge sustaining period is relatively increased, thereby increasing luminance.
Description
본 발명은 평판 표시 소자로 널리 사용되는 매트릭스형 플라즈마 표시 패널의 구동 방법에 관한 것이다.The present invention relates to a method of driving a matrix plasma display panel widely used as a flat panel display device.
도 1은 일반적인 플라즈마 표시 패널의 칼라 화소(10)의 대향면간을 확대한 도면을 보여준다. 도시된 바와 같이, 통상의 플라즈마 표시 패널에 있어서, 유리 기판(11)의 일면에는 ITO막 등의 투명전극(121, 122)이 서로 평행하게 배치되고, 투명전극(121, 122)의 길리 방향에 따른 전압저하를 저감하기 위하여 구리 등의 금속 전극(131, 132)이 각각 투명전극(121, 122) 상의 중앙선을 따라 형성되어 있다. 투명전극(121)과 금속전극(131)으로 전극 X1이 형성되고, 투명전극(122)과 금속전극(132)으로 전극 Y1이 구성되어 있다. 유리 기판(11), 전극 X1 및 전극 Y1 상에는 벽전하 보지용의 유전체(14)가 피착되고, 더욱이 그 위에 MgO 보호막(15)이 피착되어 있다.FIG. 1 is an enlarged view of opposite surfaces of color pixels 10 of a typical plasma display panel. As illustrated, in a conventional plasma display panel, transparent electrodes 121 and 122, such as an ITO film, are disposed in parallel with each other on one surface of the glass substrate 11, and in the longitudinal direction of the transparent electrodes 121 and 122. In order to reduce the voltage drop, the metal electrodes 131 and 132 such as copper are formed along the center lines on the transparent electrodes 121 and 122, respectively. The electrode X1 is formed of the transparent electrode 121 and the metal electrode 131, and the electrode Y1 is formed of the transparent electrode 122 and the metal electrode 132. On the glass substrate 11, the electrode X1, and the electrode Y1, a dielectric 14 for wall charge holding is deposited, and an MgO protective film 15 is deposited thereon.
한편, 유리기판(16)의 MgO 보호막(15)과 대향하는 면에는 전극 X1 및 전극 Y1과 직교하는 방향으로 어드레스 전극 A1, A2, A3 및 이들 사이를 막는 격벽(171, 172, 173)이 형성되어 있다. 격벽(171)과 격벽(172)의 사이, 격벽(172)와 격벽(173)의 사이 및 격벽(173)과 격벽(174)의 사이에는 각각 방전에 의해 생긴 자외선이 입사하여 적색광를 발하는 형광체(181), 녹색광을 발하는 형광체(182) 및 청색광을 발하는 형광체(183)이 피착되어 있다. 형광체(181, 182, 183)와 MgO 보호막(15)의 사이의 방전공간에는 예를들면 Ne+Xe 페닝 혼합 가스가 봉입되어 있다.Meanwhile, on the surface of the glass substrate 16 that faces the MgO protective film 15, the address electrodes A1, A2, A3, and barrier ribs 171, 172, and 173 are formed in a direction orthogonal to the electrodes X1 and Y1 and formed therebetween. It is. Phosphor 181 which emits red light by ultraviolet rays generated by discharges between the partition wall 171 and the partition wall 172, between the partition wall 172 and the partition wall 173, and between the partition wall 173 and the partition wall 174, respectively. ), A phosphor 182 that emits green light and a phosphor 183 that emits blue light are deposited. For example, Ne + Xe penning mixed gas is sealed in the discharge space between the phosphors 181, 182, 183 and the MgO protective film 15.
격벽(171~174)은, 방전에 의해 생긴 자외선이 인접 화소에 입사하는 것을 방지하고, 또한, 방전공간을 형성하기 위한 스페이서로서 기능한다. 형광체(181~183)을 동일 물질로 하면, 플라즈마 표시 패널은 단색 표시용으로 된다.The partitions 171 to 174 prevent ultraviolet rays generated by the discharge from entering the adjacent pixels, and also function as spacers for forming discharge spaces. If the phosphors 181 to 183 are made of the same material, the plasma display panel is for monochrome display.
이와 같은 매트릭스형 플라즈마 표시 패널의 화소를 온/오프 구동하는 방법이 도 2에 도시되어 있다. 도시된 바와 같이, 종래의 매트릭스형 플라즈마 표시 패널의 구동 방법은 서로 다른 시간(t1 및 t2)에 각각 주사 전극들(s1, s2)에 구동 전압을 순차로 인가하고, 그에 대응해서 어드레스 전극(A1~A4)들에 적당한 전압을 인가하여 셀의 온-오프를 제어한다. 이 방법은 한 번의 시간에 하나의 방전유지전극에 걸친 방전셀만을 어드레스할 수 있는 선순차 구동 방식이다. 따라서, 어드레스 하는 시간이 길어서 서스테인 기간이 상대적으로 축소되므로 그만큼 휘도를 향상시킬 수 없게 된다.2 illustrates a method of driving on / off pixels of the matrix plasma display panel. As shown in the drawing, the driving method of the matrix plasma display panel according to the related art sequentially applies driving voltages to the scan electrodes s1 and s2 at different times t1 and t2, respectively, and correspondingly the address electrodes A1. Appropriate voltage is applied to ˜A4) to control the cell on-off. This method is a linear sequential driving method capable of addressing only discharge cells across one discharge sustaining electrode at a time. Therefore, since the addressing time is long and the sustain period is relatively reduced, the luminance cannot be improved by that amount.
본 발명은 상기와 같은 문제점을 개선하고자 창안한 것으로, 한 번에 복수 라인의 방전유지전극들을 동시에 구동하여 상대적으로 어드레싱하는 기간을 축소시킴으로써 휘도를 향상시킬 수 있는 매트릭스형 플라즈마 표시 패널의 구동 방법을 제공하는데 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and a method of driving a matrix plasma display panel which can improve luminance by reducing the period of relatively addressing by simultaneously driving a plurality of discharge sustain electrodes at a time. The purpose is to provide.
도 1은 일반적인 플라즈마 표시 패널의 구조를 보여주는 분해 사시도이고,1 is an exploded perspective view illustrating a structure of a general plasma display panel;
도 2은 종래의 플라즈마 표시 패널의 구동 방법을 설명하기 위한 도면이며,2 is a view for explaining a method of driving a conventional plasma display panel.
그리고 도 3는 본 발명에 따른 플라즈마 표시 패널의 구동 방법을 설명하기 위한 도면이다.3 is a view for explaining a method of driving a plasma display panel according to the present invention.
<도면의 주요부분에 대한 부호의 설명><Description of Symbols for Main Parts of Drawings>
10. 칼라 화소 11. 유리 기판10. Color pixel 11. Glass substrate
14. 유전체 15. MgO 보호막14. Dielectric 15. MgO protective film
16. 유리기판16. Glass substrate
121, 122. 투명전극 131, 132. 금속 전극121, 122. Transparent electrode 131, 132. Metal electrode
171, 172, 173, 174. 격벽 181, 182, 183. 형광체171, 172, 173, 174. Bulkhead 181, 182, 183. Phosphor
상기와 같은 목적을 달성하기 위하여 본 발명에 따른 매트릭스형 플라즈마 표시 패널의 구동 방법은, 서로 대향하는 두 기판; 상기 두 기판 중 일측 기판의 대향면 상에 스트라이프 상으로 형성된 데이터 전극들; 상기 타측 기판의 대향면 상에 상기 데이터 전극들과 교차하는 방향의 스트라이프 상으로 방전유지전극들;을In order to achieve the above object, a method of driving a matrix plasma display panel according to the present invention includes two substrates facing each other; Data electrodes formed in a stripe shape on opposite surfaces of one of the two substrates; Discharge sustain electrodes on a side opposite to the data electrodes on the opposite surface of the other substrate;
구비한 매트릭스형 플라즈마 표시 패널의 구동 방법에 있어서, 상기 데이터 전극과 방전유지전극을 선택하여 구동하는 어드레싱 기간에, 상기 방전유지전극을 적어도 두 라인 이상씩 동시에 선택하여 각각 다른 전압을 인가하는 단계;를 포함하는 것을 특징으로 한다.A method of driving a matrix plasma display panel provided, the method comprising: simultaneously selecting at least two or more lines of the discharge sustain electrode and applying different voltages to each other in an addressing period for selecting and driving the data electrode and the discharge sustain electrode; Characterized in that it comprises a.
본 발명에 있어서, 임의로 선택된 두 방전유지전극 라인에 인가된 전압을 각각 S1과 S2라 하고, 방전셀 온/오프를 위한 어드레스 전압 설정치를 각각 A1~A4라 하되, 임의의 데이터 전극과 이에 대응하는 상기 두 방전유지전극이 이루는 두 방전셀이 "온"일 때 상기 데이터 전극의 어드레스 전압 설정치를 A1이라하며, 임의의 데이터 전극과 이에 대응하는 상기 두 방전유지전극이 이루는 두 방전셀이 각각 "온"과 "오프"일 때 상기 데이터 전극의 어드레스 전압 설정치를 A2이라하며, 임의의 데이터 전극과 이에 대응하는 상기 두 방전유지전극이 이루는 두 방전셀이 각각 "오프"와 "온"일 때 상기 데이터 전극의 어드레스 전압 설정치를 A3이라하며, 임의의 데이터 전극과 이에 대응하는 상기 두 방전유지전극이 이루는 두 방전셀이 "오프"일 때 상기 데이터 전극의 어드레스 전압 설정치를 A4라하며, 어드레싱 전압을 Vf, 마진 전압을 Vm이라고 할 때, S1=0V인 경우, S2가 Vm≤S2＜Vf의 범위에서 설정되고, A1, A2, A3 및 A4가 각각 Vf+S2＜A1, Vf＜A2＜(Vf+Vm), -Vf＜A3＜-Vf+S2 및 -Vf+S2＜A4＜Vf의 범위로 설정된 것이 바람직하다.In the present invention, voltages applied to two arbitrarily selected discharge sustaining electrode lines are referred to as S1 and S2, respectively, and address voltage setting values for on / off discharge cells are referred to as A1 to A4, respectively. When the two discharge cells formed by the two discharge sustain electrodes are "on", the address voltage setting value of the data electrode is A1, and each of the two discharge cells formed by the arbitrary data electrode and the two discharge sustain electrodes corresponding thereto is "on". The address voltage set value of the data electrode when "and" and "off" is called A2, and the data when the two discharge cells of the arbitrary data electrode and the two discharge sustaining electrodes corresponding thereto are "off" and "on" respectively. The address voltage set value of the electrode is called A3, and when the two discharge cells formed by the arbitrary data electrode and the two discharge sustaining electrodes corresponding thereto are " off " When the address voltage setting value is A4, and the addressing voltage is Vf and the margin voltage is Vm, when S1 = 0V, S2 is set in the range of Vm≤S2 <Vf, and A1, A2, A3 and A4 are respectively Vf. It is preferable to set the range of + S2 <A1, Vf <A2 <(Vf + Vm), -Vf <A3 <-Vf + S2, and -Vf + S2 <A4 <Vf.
이하 도면을 참조하면서 본 발명에 따른 매트릭스형 플라즈마 표시 패널의 구동 방법을 상세하게 설명한다.Hereinafter, a driving method of a matrix plasma display panel according to the present invention will be described in detail with reference to the drawings.
도 3는 본 발명에 따른 매트릭스형 플라즈마 표시 패널의 구동 방법을 설명하기 위한 도면이다. 도시된 바와 같이, 본 발명에 따른 플라즈마 표시 패널의 구동 방법은 PDP에서 두 라인의 방전유지전극에 걸친 방전셀들을 동시에 어드레스하는 점에 특징이 있다. 기존에는 방전셀들을 어드레스하는 방법은 한 번에 한 라인씩 구동하였지만, 본 발명의 방법으로는 한 번에 두 라인의 방전유지전극들을 구동하게 된다.3 is a view for explaining a method of driving a matrix plasma display panel according to the present invention. As shown, the method of driving the plasma display panel according to the present invention is characterized in that the PDP simultaneously addresses discharge cells across two lines of discharge sustaining electrodes. Conventionally, a method of addressing discharge cells is driven one line at a time, but the method of the present invention drives two lines of discharge sustain electrodes at a time.
만약 방전셀들의 방전 마진 전압이 Vm 이라고 하면, 도 3에 도시된 바와 같이, 서로 다른 4가지 경우의 방전을 동시에 제어하는 전압 레벨을 S1, S2, A1~A4 전극들에 대해 다음과 같이 설정할 수 있다. 우선 모든 방전셀들의 어드레스 방전 전압이 100V이고 어드레스 방전이 어떤 방전셀에 대해서도 일어나지 않는 전압을 80V라고 하면, 방전 마진 전압은 20V가 된다. 도시된 바와 같이 어드레스 방전을 일으키려면 전극S1을 0V로 하고 S2는 20V로 설정하며, A1에는 120V를 인가한다. 이 때 도시된 바와 같이, A2는 90V, A3는 -80V, A4는 0V를 인가하면, 도시된 바와 같이, 두 방전유지전극에 걸칠 방전셀들을 동시에 어드레싱하게 된다.If the discharge margin voltage of the discharge cells is Vm, as shown in FIG. 3, voltage levels for simultaneously controlling discharges in four different cases can be set as follows for the S1, S2, and A1 to A4 electrodes. have. First, if the address discharge voltage of all the discharge cells is 100V and the voltage at which the address discharge does not occur for any discharge cell is 80V, the discharge margin voltage is 20V. As shown in the drawing, the electrode S1 is set to 0V, S2 is set to 20V, and 120V is applied to A1. At this time, as shown, when A2 is applied to 90V, A3 is -80V, and A4 is 0V, as shown in the drawing, the discharge cells across the two discharge sustaining electrodes are simultaneously addressed.
즉, 먼저 첫 번째 열의 방전셀들에 대하여는 다음과 같이 작동된다.That is, first, the discharge cells of the first column are operated as follows.
S1전극과 A1전극에는 각각 0V와 120V가 각각 인가되므로 S1전극과 A1 전극의 교차점에 형성된 방전 공간에는 결국 120V의 전압이 인가되어 80V 이상이므로 "온"된다. S1전극과 A2전극에는 각각 0V와 90V가 각각 인가되므로 S1전극과 A2 전극의 교차점에 형성된 방전 공간에는 결국 90V의 전압이 인가되어 80V 이상이므로 "온"된다. S1전극과 A3전극에는 각각 0V와 -80V가 각각 인가되므로 S1전극과 A3 전극의 교차점에 형성된 방전 공간에는 결국 80V의 전압이 인가되어 "오프"된다. S1전극과 A4전극에는 각각 0V가 각각 인가되므로 S1전극과 A1 전극의 교차점에 형성된 방전 공간에는 결국 0V의 전압이 인가되어 80V 이하이므로 "오프"된다.Since 0V and 120V are respectively applied to the S1 electrode and the A1 electrode, a voltage of 120V is eventually applied to the discharge space formed at the intersection of the S1 electrode and the A1 electrode, and is " on " Since 0V and 90V are respectively applied to the S1 electrode and the A2 electrode, a voltage of 90V is eventually applied to the discharge space formed at the intersection of the S1 electrode and the A2 electrode, and is " on " Since 0 V and -80 V are respectively applied to the S1 electrode and the A3 electrode, a voltage of 80 V is eventually applied to the discharge space formed at the intersection of the S1 electrode and the A3 electrode, thereby being "off". Since 0V is respectively applied to the S1 electrode and the A4 electrode, a voltage of 0V is applied to the discharge space formed at the intersection of the S1 electrode and the A1 electrode.
다음에, 두 번째 열의 방전셀들은 다음과 같이 동작한다.Next, the discharge cells of the second column operate as follows.
S2전극과 A1전극에는 각각 20V와 120V가 각각 인가되므로 S2전극과 A1 전극의 교차점에 형성된 방전 공간에는 결국 100V의 전압이 인가되어 80V 이상이므로 "온"된다. S2전극과 A2전극에는 각각 20V와 90V가 각각 인가되므로 S2전극과 A2 전극의 교차점에 형성된 방전 공간에는 결국 70V의 전압이 인가되어 80V 미만이 되므로 "오프"된다. S2전극과 A3전극에는 각각 20V와 -80V가 각각 인가되므로 S2전극과 A3 전극의 교차점에 형성된 방전 공간에는 결국 100V의 전압이 인가되어 80V 이상이 되어 "온"된다. S2전극과 A4전극에는 각각 20V와 0V가 각각 인가되므로 S1전극과 A1 전극의 교차점에 형성된 방전 공간에는 결국 20V의 전압이 인가되어 80V 미만이 되므로 "오프"된다.Since 20V and 120V are respectively applied to the S2 electrode and the A1 electrode, a voltage of 100V is eventually applied to the discharge space formed at the intersection of the S2 electrode and the A1 electrode, and is " on " Since 20V and 90V are respectively applied to the S2 electrode and the A2 electrode, a voltage of 70V is applied to the discharge space formed at the intersection of the S2 electrode and the A2 electrode, so that the voltage is less than 80V. Since 20V and -80V are respectively applied to the S2 electrode and the A3 electrode, a voltage of 100V is eventually applied to the discharge space formed at the intersection of the S2 electrode and the A3 electrode to be "on" at 80V or more. Since 20V and 0V are applied to the S2 electrode and the A4 electrode, respectively, a voltage of 20V is applied to the discharge space formed at the intersection of the S1 electrode and the A1 electrode, so that the voltage is less than 80V.
이 것은 하나의 예로 방전유지전극들이 어떤 형태로 떨어져 있더라도 전압 마진만 있다면 두 개의 방전유지전극들을 동시에 어드레싱할 수 있게 된다. 이러한 결과를 일반적으로 표시하면 다음 표1과 같은 조건을 만족하는 경우 두 라인을 동시에 어드레스하는 전압을 설정할 수 있게 된다. "온" 혹은 "오프"로 표시된 것이 도 3의 표시된 셀들에 해당한다.As an example, even if the discharge sustaining electrodes are separated in any form, the two discharge sustaining electrodes can be simultaneously addressed with a voltage margin. If these results are displayed in general, it is possible to set a voltage that simultaneously addresses two lines when the conditions shown in Table 1 below are met. Marked "on" or "off" corresponds to the cells shown in FIG. 3.
표 1에서, S1과 S2는 임의의 방전유지전극 라인에 인가된 전압이다. 방전유지전극들이 서로 인접할 필요는 없다. A1~A4는 어드레스 전극의 전압 설정치를 의미한다. A와 S의 전압치를 빼면 Vf~Vf3, V0~V03가 된다. 어드레싱 전압을 Vf, 마진을 Vm이라고 가정한다. S1은 꼭 0V일 필요는 없다. S1전압이 변경되면 다른 전압도 변경된다. A1은 식을 만족하는 한 작을수록 좋다.In Table 1, S1 and S2 are voltages applied to arbitrary discharge sustaining electrode lines. The discharge sustaining electrodes need not be adjacent to each other. A1 to A4 mean a voltage setting value of the address electrode. Subtracting the voltage values of A and S results in Vf to Vf3 and V0 to V03. Assume that the addressing voltage is Vf and the margin is Vm. S1 does not have to be 0V. If the voltage S1 changes, other voltages change. The smaller A1 is, the better it is.
이와 같은 결과를 42" 후지쯔 플라즈마 표시 패널에 적용할 경우, 어드레스 시간이 1/2로 줄어들 수 있으며, 이 것을 방전유지영역으로 전환할 수 있게 된다. 현재 ADS 방식으로 8비트 계조의 852×480의 플라즈마 표시 패널을 수직 방향으로 한 개의 어드레스 전극으로만 구동한다면, 어드레스 기간과 유지 방전 기간의 시간 비율은 10:6 정도이다. 이 것을 한번에 두라인씩 구동한다면, 두 개의 시간비는 5:11 정도가 된다. 즉, 휘도는 11/6=1.83배 정도 향상된다.When this result is applied to the 42 "Fujitsu plasma display panel, the address time can be reduced to 1/2, and this can be switched to the discharge sustaining area. The current ADS method of 852 x 480 If the plasma display panel is driven with only one address electrode in the vertical direction, the time ratio between the address period and the sustain discharge period is about 10: 6. If it is driven two lines at a time, the two time ratios are about 5:11. That is, the luminance is improved by about 11/6 = 1.83 times.
이상 설명한 바와 같이, 본 발명에 따른 매트릭스형 플라즈마 표시 패널의 구동 방법은, 복수개의 방전유지전극들을 동시에 어드레싱함으로써 PDP의 어드레싱 기간이 줄어들어 상대적으로 방전유지기간이 늘어나 휘도가 높아지는 효과가 있다.여기서, 휘도를 그대로 둔다면 색깔을 나타내는 계조를 높일 수 있다. 또한, 의사윤곽을 저감시키는 회로를 만드는데 도움이 된다.As described above, the driving method of the matrix type plasma display panel according to the present invention has the effect of reducing the addressing period of the PDP by increasing the discharge sustaining period by simultaneously addressing the plurality of discharge sustaining electrodes, thereby increasing the luminance. If the brightness is left as it is, the gradation representing the color can be increased. It also helps to create circuits that reduce pseudo contours.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1998-0051861A KR100424252B1 (en) | 1998-11-30 | 1998-11-30 | Method for driving a matrix plasma display panel |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1998-0051861A KR100424252B1 (en) | 1998-11-30 | 1998-11-30 | Method for driving a matrix plasma display panel |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000034522A KR20000034522A (en) | 2000-06-26 |
| KR100424252B1 true KR100424252B1 (en) | 2004-05-17 |
Family
ID=19560475
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-1998-0051861A KR100424252B1 (en) | 1998-11-30 | 1998-11-30 | Method for driving a matrix plasma display panel |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100424252B1 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100502327B1 (en) * | 2000-03-11 | 2005-07-20 | 삼성에스디아이 주식회사 | Apparatus for driving plasma display panel |
| JP4076367B2 (en) * | 2002-04-15 | 2008-04-16 | 富士通日立プラズマディスプレイ株式会社 | Plasma display panel, plasma display device, and driving method of plasma display panel |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08248916A (en) * | 1995-03-07 | 1996-09-27 | Oki Electric Ind Co Ltd | Driving method for dc type plasma display |
| KR970051646A (en) * | 1995-12-19 | 1997-07-29 | 배순훈 | Horizontal line addressing method of PDP display device |
| JPH09244578A (en) * | 1996-03-13 | 1997-09-19 | Fujitsu Ltd | Plasma display device and its driving method |
| JPH10207421A (en) * | 1997-01-17 | 1998-08-07 | Noritake Co Ltd | Ac type gas discharge panel driving method |
| KR19980053586A (en) * | 1996-12-27 | 1998-09-25 | 배순훈 | Improved PD Placement Structure |
| KR19980074917A (en) * | 1997-03-27 | 1998-11-05 | 구자홍 | A driving method of a plasma display device and a driving circuit thereof |
| KR19980077798A (en) * | 1997-04-23 | 1998-11-16 | 구자홍 | Plasma Display and Driving Method |
-
1998
- 1998-11-30 KR KR10-1998-0051861A patent/KR100424252B1/en not_active IP Right Cessation
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08248916A (en) * | 1995-03-07 | 1996-09-27 | Oki Electric Ind Co Ltd | Driving method for dc type plasma display |
| KR970051646A (en) * | 1995-12-19 | 1997-07-29 | 배순훈 | Horizontal line addressing method of PDP display device |
| JPH09244578A (en) * | 1996-03-13 | 1997-09-19 | Fujitsu Ltd | Plasma display device and its driving method |
| KR19980053586A (en) * | 1996-12-27 | 1998-09-25 | 배순훈 | Improved PD Placement Structure |
| JPH10207421A (en) * | 1997-01-17 | 1998-08-07 | Noritake Co Ltd | Ac type gas discharge panel driving method |
| KR19980074917A (en) * | 1997-03-27 | 1998-11-05 | 구자홍 | A driving method of a plasma display device and a driving circuit thereof |
| KR19980077798A (en) * | 1997-04-23 | 1998-11-16 | 구자홍 | Plasma Display and Driving Method |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000034522A (en) | 2000-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7235924B2 (en) | Plasma display panel | |
| KR20000067805A (en) | Plasma display panel and driving method thereof | |
| KR100352862B1 (en) | AC Plasma Display Panel | |
| US6825606B2 (en) | Flat plasma display panel with independent trigger and controlled sustaining electrodes | |
| JPH11272232A (en) | Plasma device panel and device using the same | |
| US6501444B1 (en) | Plasma display panel capable of being easily driven and definitely displaying picture | |
| US6628348B1 (en) | Plasma address electrooptical device | |
| KR100424252B1 (en) | Method for driving a matrix plasma display panel | |
| US6157355A (en) | Matrix type display device | |
| JP3179817B2 (en) | Surface discharge type plasma display panel | |
| US5966107A (en) | Method for driving a plasma display panel | |
| KR100285620B1 (en) | Plasma display panel and addressing method thereof | |
| US20070018913A1 (en) | Plasma display panel, plasma display device and driving method therefor | |
| KR100700516B1 (en) | Plasma Display Panel | |
| KR100397429B1 (en) | Plasma display Panel and Driving Method Thereof | |
| KR100349924B1 (en) | Method for driving a plasma display panel | |
| KR100327352B1 (en) | Plasma Display Panel | |
| KR100590104B1 (en) | Plasma display panel | |
| US7586466B2 (en) | Display panel including an improved electrode structure | |
| EP1178512A2 (en) | Flat plasma display panel with independent trigger and controlled sustaining electrodes | |
| JP2000066637A (en) | Assigning intesity levels method of prasma display panel | |
| KR100493436B1 (en) | Driving Method of Plasma Display Panel | |
| KR100710819B1 (en) | Method for scan actuating of alternating current type plasma display panel | |
| KR100349925B1 (en) | Method for driving a plasma display panel | |
| KR100590058B1 (en) | Plasma display panel and a driving method of the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090226 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |