JPH09237762A - シリコン薄膜の製造方法 - Google Patents

シリコン薄膜の製造方法

Info

Publication number
JPH09237762A
JPH09237762A JP34992696A JP34992696A JPH09237762A JP H09237762 A JPH09237762 A JP H09237762A JP 34992696 A JP34992696 A JP 34992696A JP 34992696 A JP34992696 A JP 34992696A JP H09237762 A JPH09237762 A JP H09237762A
Authority
JP
Japan
Prior art keywords
arc discharge
substrate
plasma
film
forming chamber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP34992696A
Other languages
English (en)
Other versions
JP3007579B2 (ja
Inventor
Makoto Yoshida
吉田  誠
Takahiro Saida
隆浩 齋田
Satoshi Okada
智 岡田
Masahiro Akamatsu
雅洋 赤松
Kenichi Kondo
健一 近藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Stanley Electric Co Ltd
Original Assignee
Stanley Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stanley Electric Co Ltd filed Critical Stanley Electric Co Ltd
Priority to JP8349926A priority Critical patent/JP3007579B2/ja
Publication of JPH09237762A publication Critical patent/JPH09237762A/ja
Priority to US08/996,197 priority patent/US5952061A/en
Application granted granted Critical
Publication of JP3007579B2 publication Critical patent/JP3007579B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Physical Vapour Deposition (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】 【課題】 固体Si原料を用い、結晶性の良好なシリコ
ン薄膜を製造する方法に関する。 【解決手段】 成膜チャンバ内に基板を配置する工程
と、成膜チャンバ内に水素ガスを導入し、直流アーク放
電プラズマを発生させる工程と、成膜チャンバ内で金属
シリコンを加熱して蒸発させ、前記直流アーク放電プラ
ズマ中を通して基板に到達させ、基板上にシリコン薄膜
を形成する工程とを含むシリコン薄膜の製造方法が提供
される。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明はシリコン薄膜の製造
方法に関し、特に固体Si原料を用い、半導体としての
特性を持つシリコン薄膜を製造する方法に関する。
【0002】
【従来の技術】シリコン薄膜は、太陽電池等、種々の用
途に用いられている。従来、太陽電池に用いられるシリ
コン薄膜は、化学気相堆積(CVD)によってガラス基
板上に作製されていた。このシリコン薄膜は、水素を含
むアモルファスシリコン(a−Si:H)であった。
【0003】しかし、a−Si:H膜の太陽電池は、光
劣化を生じ、使用に伴って発電コストが高くなるという
問題を有している。光劣化を防ぐには、熱処理によって
シリコン薄膜を結晶化することが有効であることが知ら
れている。なお、CVDはシリコン原料としてシラン等
の危険なガスを使うため、その安全対策の設備が必要で
ある。
【0004】より簡便なシリコン薄膜の製造方法とし
て、電子ビームによる蒸着法が知られている。電子銃に
より金属シリコンを加熱し、蒸発させることにより、基
板上にシリコン薄膜を堆積させる。しかしながら、この
ようにして作製したシリコン薄膜は、多量のダングリン
グボンドを含み、導電率の可変性、導電型の可変性、光
応答能力等の半導体的性質を大幅に劣化させてしまう。
【0005】ダングリングボンドの減少には、水素等に
よる終端化が有効であることが知られている。たとえ
ば、全てのダングリングボンドを水素原子によって終端
化すれば、ダングリングボンドの存在による不都合は大
幅に減少させることができる。
【0006】図4は、従来技術によるシリコン薄膜の製
造方法を示す概略断面図である。真空排気可能な成膜チ
ャンバ51内に電子ビーム(EB)蒸発源53が配置さ
れ、その上方にはヒータ60によって加熱することので
きる基板61が配置される。EB蒸発源53の側方に、
イオンガン55が配置され、水素イオンを供給すること
ができる。
【0007】排気管57を介し、成膜チャンバ51内を
所定の真空度に排気し、EB蒸発源53から電子ビーム
を発生させ、シリコンに照射してシリコンを蒸発させ、
イオンガン55から水素をイオン化させた水素イオンを
基板61に向かわせる。基板61上には、EB蒸発源5
3からのSiとイオンガン55からの水素とが同時に到
達し、a−Si:Hの薄膜を形成する。
【0008】水素イオンの補助がない場合、Si薄膜中
には1020cm-3程度のダングリングボンドが存在する
が、イオンガンによる水素イオンのアシストにより、ダ
ングリングボンドを3×1017cm-3程度まで減少させ
ることが可能であると報告されている。
【0009】
【発明が解決しようとする課題】ところで、上述の技術
は、水素イオンをイオンガンによって発生させている。
このため、水素イオン電流密度が小さく、成膜速度が水
素イオン電流で律速される。
【0010】水素イオンのアシストのない場合に比べれ
ば、膜質は大幅に改善されているが、さらなる膜質の改
善が望まれる。
【0011】
【課題を解決するための手段】本発明の一観点によれ
ば、成膜チャンバ内に基板を配置する工程と、成膜チャ
ンバ内に水素ガスを導入し、直流アーク放電プラズマを
発生させる工程と、成膜チャンバ内で金属シリコンを加
熱、蒸発させ、前記直流アーク放電プラズマ中を通して
基板に到達させ、基板上にシリコン薄膜を形成する工程
とを含むシリコン薄膜の製造方法が提供される。
【0012】従来のイオンガンは、ガン内部で生じさせ
た放電により水素を電離し、グリッドを介して電気的に
イオンを引き出している。引き出せるイオン電流は空間
電荷により制限され、大きな電流は取り出せない。
【0013】それに対してプラズマは空間電荷による制
限がないため、大きな電流が取り出せる。また、プラズ
マ中には大量にイオン及びラジカル等の活性化された水
素が存在する。この現象は、グロー放電でもアーク放電
でも同じであるが、図1(B)に示すように、アーク放
電プラズマAGは、グロー放電プラズマGDに比べ電圧
が低く電流が大きい。すなわち、膜質にダメージを与え
るような高エネルギ粒子が少なく、適度なエネルギを持
つ粒子が大量に存在する。
【0014】このため、高密度の活性水素によってシリ
コン薄膜の膜質を改善できると共に、成膜速度をも改善
することができる。
【0015】蒸発したシリコンが、直流アーク放電のプ
ラズマ中を通って基板に到達することにより、シリコン
も活性化し、膜質を改善することができる。
【0016】本発明の他の観点によれば、成膜チャンバ
内に基板を配置する工程と、成膜チャンバ内に不活性ガ
スの少なくとも1種のガスを導入し、第1次直流アーク
放電プラズマを発生させる工程と、前記第1次直流アー
ク放電プラズマを発生させた後、水素ガスを導入し、第
2次直流アーク放電プラズマを形成する工程と、成膜チ
ャンバ内で金属シリコンを加熱して蒸発させ、前記第2
次直流アーク放電プラズマ中を通して基板に到達させ、
基板上にシリコン薄膜を形成する工程とを含むシリコン
薄膜の製造方法が提供される。
【0017】なお、シリコン薄膜を形成する工程におい
て、前記成膜チャンバ内の圧力を10〜500mTor
rにすることで多結晶シリコン薄膜を得ることができ
る。この時、前記直流アーク放電プラズマを陽極と陰極
の2極間で発生させることが好ましい。
【0018】この様に本発明によれば成膜チャンバ内の
圧力を制御する事により活性水素の量を変化させ、多結
晶シリコンからアモルファスシリコンまでを自由に得る
ことができる。本装置では成膜チャンバ内の圧力を高く
することにより、活性水素の量を増加させ、多結晶シリ
コン薄膜を得ることができる。
【0019】
【発明の実施の形態】以下、図面を参照して本発明の実
施例を説明する。
【0020】図1は、シリコン薄膜を製造するための成
膜装置および直流アーク放電を説明するためのグラフを
示す。
【0021】図1(A)において、成膜装置の成膜チャ
ンバ1内には、陰極2および陽極3が配置され、陽極3
はるつぼを兼用する。陽極3のるつぼ内には、金属Si
8が収容されている。陽極3上方には、基板を保持する
ためのサセプタ9が配置されている。サセプタ9は、ヒ
ータ10によって所望温度に加熱することができる。ガ
ラス基板等の基板11は、サセプタ9に保持され、陽極
3のるつぼと対向して配置される。
【0022】陰極2の極板12は、たとえばTa−La
6 複合材料で形成されている。陰極の極板12を貫通
して、水素ガスを導入する配管5が設けられている。陽
極3と陰極2の極板12は、成膜チャンバ1とは電気的
に分離された状態で可変直流電圧源4に接続される。な
お、成膜チャンバ1は接地されている。
【0023】水素ガスを導入する配管5と対向する側
に、バルブVを介して排気管6が接続されている。配管
5から水素ガスを導入し、排気管6から排気することに
よって成膜チャンバ1内を所定の水素ガス圧に保つこと
ができる。可変直流電源4からたとえば数百Vの電圧を
陽極3、陰極2間に印加し、水素ガス雰囲気中で放電を
開始させる。放電によって生じた荷電粒子(水素イオ
ン、電子)は、陰極2または陽極3に向かって加速され
る。陰極2は、衝突する正イオンによって加熱され、や
がて熱電子を発生するようになる。
【0024】熱電子が発生すると、プラズマはさらに密
度を上げ、グロー放電からアーク放電の状態に遷移す
る。アーク放電状態になると、陽極3、陰極2間の電圧
は低下する。このような可変電圧源4は、たとえば電流
値を制御できる定電流源によって形成することができ
る。
【0025】図1(B)は、印加電流と陽極−陰極間を
流れる電流との関係を示すグラフである。電流の低い領
域GDは、グロー放電が発生する領域を示す。グロー放
電領域は、電流値IG を最大値とし、より電流量が増加
すると、遷移領域を介してアーク放電領域AGに遷移す
る。アーク放電領域の電流値はIA を最小値とする。こ
こで、電流値IA は、通常電流値IG よりも2桁程度以
上高い。
【0026】すなわち、直流アーク放電は、グロー放電
よりも約2桁以上電流密度が高い放電状態である。した
がって、直流アーク放電を用い、水素プラズマを発生さ
せると、このプラズマ中の活性水素の量は、グロー放電
による水素プラズマと比べ、約2桁程度以上高いものと
推定できる。
【0027】また、アーク放電においては、陽極−陰極
間の電圧が低下する。たとえば約100V程度となる。
このような状態においては、プラズマP内の電子温度も
100eV程度となる。
【0028】グロー放電においては、印加電圧が高く、
プラズマ中の電子温度も高くなってしまう。Si源8か
ら蒸発したSi原子を活性化するためには、Siのイオ
ン化エネルギ程度の電子を衝突させることが好ましい。
この点で、アーク放電中の電子はSi原子の活性化に適
している。グロー放電を用いると、電子のエネルギが高
すぎ、Siを効率よく活性化することができなくなって
しまう。なお、良質のSi膜を形成するためには、電子
温度約0.1〜10eVの電子が密度約5×1011〜1
14/cc存在することが好ましい。
【0029】直流アーク放電状態になると、成膜チャン
バ1内の広い領域が発光するが、特に破線で示した領域
Pが明るく発光する。この領域P内には密度の高いプラ
ズマが存在する。
【0030】プラズマ中では、以下のような種々の反応
が進行していると考えられる。 H2 → 2H+ +2e-2 → H2 + +e-2 → H* +H*2 → H* +H+ +e- ここでH* はHのラジカルを示す。
【0031】プラズマP内の多量の電子が金属Si8に
衝突し、Si8を加熱、蒸発させる。蒸発したSi原子
(またはクラスター)は、直流アーク放電のプラズマP
中を通過し、さらに電子、活性水素(イオン、ラジカ
ル)と衝突し、基板11表面に到達する。なお、基板1
1表面にも活性水素が衝突する。
【0032】このように、直流アーク放電によって高密
度の活性水素を発生させ、かつ蒸発したSiを活性化し
つつ基板上に到達させることにより、高膜質のSi膜が
形成される。
【0033】図1(C)は、図1(A)に示した冷陰極
2の代わりに用いることのできる熱電子発生型陰極の構
成を示す。この陰極は、熱フィラメント14と、熱フィ
ラメントに電流を供給するための電源15(たとえば直
流電源)からなる。熱電子発生源を用いる場合、直流電
源4は、当初から所定の低い電圧を与えれば、直流アー
ク放電を発生させることができる。
【0034】なお、水素ガスのみを導入して直流アーク
放電を発生させる場合を説明したが、水素ガスと不活性
ガス(たとえば、He、Ar、Kr、Xe等)を同時に
導入してもよい。
【0035】図7は、水素ガスと不活性ガスとしてアル
ゴンガスを導入する成膜装置の構成例を概略的に示す。
【0036】図7(A)は、シリコン薄膜を成膜するた
めの成膜装置の断面図である。成膜チャンバ1の陰極2
の極板12の近傍には、配管16が設けられている。ア
ルゴンガスは配管16の一端から導入され、水素ガスは
配管16の途中につながれた配管5から導入される。ま
ず、配管16から導入されたアルゴンガスの雰囲気中
で、第1次直流アーク放電プラズマを発生させる。その
後、配管5から水素ガスを導入し、第2次アーク放電プ
ラズマを形成する。
【0037】図7(B)に示すように、水素を導入する
位置は、成膜チャンバ1の壁面の他、配管17のように
プラズマPに吹き付けたり、配管18の様にSi8に吹
き付けたり、配管19の様に基板11に吹き付けても良
い。これらの場合に形成されたSi薄膜は、より酸化が
少ないものとなる。
【0038】さらに、安定かつ高密度のプラズマを発生
させるために、磁場によるピンチ作用を利用することが
できる。
【0039】図2は、磁場を利用した場合の構成例を概
略的に示す。陽極3のるつぼ下に永久磁石21が埋め込
まれ、成膜チャンバ1の陰極2の周囲に複数組の電磁石
22a、22b、23a、23bが配置されている。こ
れらの電磁石22、23は、電流を調整することによ
り、発生する磁場の形状および強度を調整することがで
きる。なお、他の構成の磁石を用いてもよい。
【0040】プラズマ中の電子によってSiを加熱する
場合を説明したが、Siの加熱を他の手段によって行な
うこともできる。
【0041】図3は、EB蒸発源25を用いてSiを蒸
発させ、別途アーク放電プラズマを発生させる場合を示
す。
【0042】図3(A)においては、成膜チャンバ1の
下部にEB蒸発源25が配置され、上方に基板11が配
置されている。基板11の下に、基板11表面とほぼ平
行な方向にアーク放電プラズマAPを発生させるように
陰極12、陽極13が配置されている。蒸発源25から
飛び出したSi原子は、プラズマ中で活性化された後、
直ちに基板11表面に達する。
【0043】図3(B)においては、陽極13が基板1
1のサセプタを兼用し、成膜チャンバ1の上方に配置さ
れている。陰極12は、EB蒸発源25と共に成膜チャ
ンバ1の下方に配置されている。この構成によれば、E
B蒸発源25から発生したSiビームが基板11に向か
って飛行する経路に長くオーバラップするように、陰極
12、陽極13間にアーク放電プラズマが発生する。
【0044】これらの構成によれば、プラズマ密度とS
i蒸発量とを独立に制御することができる。 なお、図
1(A)の装置を用い、以下の条件でSi薄膜を形成し
た。
【0045】 カソード電流 : 100A カソード電圧 : 100V 水素流量 : 120sccm アルゴン流量 : 10sccm 圧 力 : 7×10-4Torr 基板温度 : 400℃ 以上の条件下で、成膜速度10nm/sで3×1016
-3のダングリングボンド密度を有するアモルファスシ
リコン膜を得ることができた。
【0046】なお、比較のため、図4に示すイオンガン
方式でも成膜した。この場合には、成膜速度3nm/s
でダングリングボンド密度が3×1017cm-3であっ
た。
【0047】上記例では、成膜速度は約3倍と速いのに
もかかわらず、ダングリングボンド密度が約1桁低下し
ている。このため、良好な膜質のSi薄膜が高成膜速度
で得られることが判る。なお、このように膜質が改善さ
れた原因は、少なくとも一部プラズマ密度が高く、かつ
プラズマ中の電子温度がSiのイオン化エネルギにほぼ
等しいことによると考えられる。
【0048】図7(A)の装置を用いた多結晶Siの成
膜例を以下に示す。 カソード電流 : 200A カソード電圧 : 100V 水素流量 : 120sccm アルゴン流量 : 30sccm 圧 力 : 7.5×10-2Torr 基板温度 : 300〜500℃
【0049】図5は、上記の条件で作成したSi膜のラ
マンスペクトルを示す。また、図6は同じSi膜のX線
回折スペクトルを示す。両スペクトルから多結晶Siが
形成されていることが判る。
【0050】図7(A)に示した装置においては、1つ
のプラズマで金属Siの蒸発と活性水素の生成を同時に
行うため、良質の多結晶シリコン薄膜を得るためにはS
iの蒸発量と活性水素量の比が重要である。図8は、上
記の条件のうち圧力のみを変化させて得られたグラフで
ある。
【0051】図8(A)は、成膜中に於ける、活性水素
Hによる657nmの発光と蒸発したSiによる63
4.7nmの発光との強度比と、成膜チャンバ内の圧力
変化の関係を示したグラフである。グラフにおいて、横
軸は圧力(単位はTorr)を示し、縦軸はSiに対す
る水素(水素/Si)の発光強度比を示している。グラ
フが示すように、発光強度比は0.008〜0.02T
orrの範囲において増加し、それ以上の範囲ではほぼ
一定に保たれている。つまり、0.008〜0.02T
orrの範囲において、蒸発したSiに対する活性水素
の比率が増加し、それ以上の圧力では両者の比率は一定
に保たれていると考えることができる。
【0052】図8(B)は、作成したSi膜のX線回折
スペクトルを示したグラフである。成膜チャンバ内の圧
力を、0.006、0.02、0.05、0.07To
rrの4つの条件に設定し、その条件で得られたSi膜
のX線回折スペクトルが示されている。スペクトルか
ら、0.006Torrの条件では、結晶性のピークは
ほとんど確認できない。一方、0.02Torr以上の
圧力では、圧力の増加に伴い、より明確な結晶性のピー
クが確認できる。つまり、0.006Torrより高い
圧力で多結晶Siが形成されていると判断できる。
【0053】図8(C)はチャンバ内の圧力と成膜速度
の関係を示したグラフである。成長速度は、チャンバ内
圧力の増加に伴って減少し、500mTorr以上の圧
力においてはほとんど成長しない。これは、圧力の増加
に伴い、気体(水素ガス、不活性ガス)中の分子が増加
し、これを活性化するためにエネルギが消費され、Si
が蒸発しにくくなるためと考えられる。
【0054】以上より、成膜チャンバが0.01Tor
r以上の圧力の場合は、活性水素の量が多くなるため多
結晶Siが得られる。また、圧力が高くなると成長速度
が遅くなるため上限圧力としては500mTorr程度
が好ましいと判明した。つまり、成膜チャンバ内の圧力
は10〜500mTorrが好ましく、約20〜500
mTorrがより好ましいと判明した。一方、0.01
Torr以下の圧力においてはSiの蒸発量が活性水素
の量と比べ相対的に増え、アモルファスシリコン膜が得
られる。
【0055】以上実施例に沿って本発明を説明したが、
本発明はこれらに制限されるものではない。たとえば、
種々の変更、改良、組み合わせ等が可能なことは当業者
に自明であろう。
【0056】
【発明の効果】以上説明したように、本発明によれば、
良膜質のSi薄膜を製造することができる。
【0057】Si薄膜中のダングリングボンド密度を低
下させることができる。環境対策の容易なシリコン薄膜
の製造方法が提供される。
【図面の簡単な説明】
【図1】本発明の実施例を説明するための断面図、線
図、グラフである。
【図2】本発明の他の実施例を説明するための概略断面
図である。
【図3】本発明の他の実施例を説明するための概略断面
図である。
【図4】従来技術を説明するための概略断面図である。
【図5】作成したSi膜のラマンスペクトルを示す。
【図6】作成したSi膜のX線回折スペクトルを示す。
【図7】本発明の他の実施例を説明するための断面図で
ある。
【図8】本発明の他の実施例を説明するためのグラフで
ある。
【符号の説明】
1 成膜チャンバ 2 陰極 3 陽極 4 直流電源 5 導入管 6 排気管 8 Si 9 サセプタ 10 ヒータ 11 基板 12 陰極板 14 熱フィラメント 15 直流電源 16〜19 配管 21 永久磁石 22、23 電磁石 25 EB蒸発源
───────────────────────────────────────────────────── フロントページの続き (72)発明者 赤松 雅洋 茨城県つくば市栄324 永田ハイツ7号 (72)発明者 近藤 健一 東京都世田谷区千歳台2−33−1

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 成膜チャンバ内に基板を配置する工程
    と、 成膜チャンバ内に水素ガスを導入し、直流アーク放電プ
    ラズマを発生させる工程と、 成膜チャンバ内で金属シリコンを加熱して蒸発させ、前
    記直流アーク放電プラズマ中を通して基板に到達させ、
    基板上にシリコン薄膜を形成する工程とを含むシリコン
    薄膜の製造方法。
  2. 【請求項2】 前記金属シリコンが蒸発し、基板に到達
    する経路が、前記直流アーク放電プラズマを横切る請求
    項1記載のシリコン薄膜の製造方法。
  3. 【請求項3】 前記直流アーク放電プラズマが電子温度
    0.1〜10eV、プラズマ密度5×1011〜1014
    ccを有する請求項1または2記載のシリコン薄膜の製
    造方法。
  4. 【請求項4】 前記直流アーク放電プラズマを発生させ
    る工程が、前記成膜チャンバ内に、水素ガスと不活性ガ
    スを導入し、前記直流アーク放電プラズマを発生させる
    請求項1〜3のいずれかに記載のシリコン薄膜の製造方
    法。
  5. 【請求項5】 成膜チャンバ内に基板を配置する工程
    と、 成膜チャンバ内に不活性ガスの少なくとも1種のガスを
    導入し、第1次直流アーク放電プラズマを発生させる工
    程と、 前記第1次直流アーク放電プラズマを発生させた後、水
    素ガスを導入し、第2次直流アーク放電プラズマを形成
    する工程と、 成膜チャンバ内で金属シリコンを加熱して蒸発させ、前
    記第2次直流アーク放電プラズマ中を通して基板に到達
    させ、基板上にシリコン薄膜を形成する工程とを含むシ
    リコン薄膜の製造方法。
  6. 【請求項6】 前記シリコン薄膜を形成する工程におい
    て、前記成膜チャンバ内の圧力を10〜500mTor
    rにし、多結晶シリコン膜を成長することを特徴とする
    請求5記載のシリコン薄膜の製造方法。
  7. 【請求項7】 前記直流アーク放電プラズマを発生させ
    る工程が陽極と陰極の2極間でプラズマを発生させる工
    程であり、前記水素ガス及び前記不活性ガスの導入を配
    管によって陰極の近傍から行うことを特徴とする請求項
    5または6記載のシリコン薄膜の製造方法。
JP8349926A 1995-12-28 1996-12-27 シリコン薄膜の製造方法 Expired - Fee Related JP3007579B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP8349926A JP3007579B2 (ja) 1995-12-28 1996-12-27 シリコン薄膜の製造方法
US08/996,197 US5952061A (en) 1996-12-27 1997-12-22 Fabrication and method of producing silicon films

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP34219195 1995-12-28
JP7-342191 1995-12-28
JP8349926A JP3007579B2 (ja) 1995-12-28 1996-12-27 シリコン薄膜の製造方法

Publications (2)

Publication Number Publication Date
JPH09237762A true JPH09237762A (ja) 1997-09-09
JP3007579B2 JP3007579B2 (ja) 2000-02-07

Family

ID=26577185

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8349926A Expired - Fee Related JP3007579B2 (ja) 1995-12-28 1996-12-27 シリコン薄膜の製造方法

Country Status (1)

Country Link
JP (1) JP3007579B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999052013A1 (fr) * 1998-03-31 1999-10-14 Matsushita Electric Industrial Co., Ltd. Substrat de groupements tft pour ecran a cristaux liquides et son procede de production, et ecran a cristaux liquides et son procede de production
WO2005093797A1 (ja) * 2004-03-26 2005-10-06 Nissin Electric Co., Ltd. 結晶性シリコン薄膜の形成方法及び装置
WO2005093798A1 (ja) * 2004-03-26 2005-10-06 Nissin Electric Co., Ltd. シリコンドット形成方法及びシリコンドット形成装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999052013A1 (fr) * 1998-03-31 1999-10-14 Matsushita Electric Industrial Co., Ltd. Substrat de groupements tft pour ecran a cristaux liquides et son procede de production, et ecran a cristaux liquides et son procede de production
US6472297B1 (en) 1998-03-31 2002-10-29 Matsushita Electric Industrial Co., Ltd. Method of producing TFT array substrate for liquid crystal display device
WO2005093797A1 (ja) * 2004-03-26 2005-10-06 Nissin Electric Co., Ltd. 結晶性シリコン薄膜の形成方法及び装置
WO2005093798A1 (ja) * 2004-03-26 2005-10-06 Nissin Electric Co., Ltd. シリコンドット形成方法及びシリコンドット形成装置
US7988835B2 (en) 2004-03-26 2011-08-02 Nissin Electric Co., Ltd. Silicon dot forming method and silicon dot forming apparatus

Also Published As

Publication number Publication date
JP3007579B2 (ja) 2000-02-07

Similar Documents

Publication Publication Date Title
US4514437A (en) Apparatus for plasma assisted evaporation of thin films and corresponding method of deposition
US4805555A (en) Apparatus for forming a thin film
US5039376A (en) Method and apparatus for the plasma etching, substrate cleaning, or deposition of materials by D.C. glow discharge
JP4452333B2 (ja) スパッタ電極を備えた装置による表面被覆方法
US5952061A (en) Fabrication and method of producing silicon films
JPH09295894A (ja) 酸化マグネシウム膜の製造方法
JP2000068227A (ja) 表面処理方法および装置
JP3007579B2 (ja) シリコン薄膜の製造方法
JPH0357191B2 (ja)
JPS6223068B2 (ja)
JP4813637B2 (ja) 薄膜多結晶シリコン及びシリコン系光電変換素子の製造方法
JPH0521983B2 (ja)
JPH06112133A (ja) 透明誘電体膜を基体上に被覆する方法
JP3232130B2 (ja) 薄膜形成装置及びその動作方法
JP2843126B2 (ja) 薄膜形成装置
EP0418438A1 (en) Method and apparatus for the plasma etching, substrate cleaning or deposition of materials by D.C. glow discharge
JPH064916B2 (ja) 気相より金属合金を堆積させる方法および装置
JPH0582467B2 (ja)
JP2620474B2 (ja) イオンプレーティング装置
JPH0428862A (ja) プラズマ発生装置
JP3102540B2 (ja) 低水素量非晶質シリコン半導体薄膜の形成方法
JP3174313B2 (ja) 薄膜形成装置
JPH0645871B2 (ja) 反応性イオンプレーティング方法
CA1341184C (en) Method and apparatus for the plasma etching substrate cleaning or deposition of materials by d.c. glow discharge
JPH0368764A (ja) 薄膜形成用プラズマ処理装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19991109

LAPS Cancellation because of no payment of annual fees