JPH0923641A - Drive system for switching power supply - Google Patents

Drive system for switching power supply

Info

Publication number
JPH0923641A
JPH0923641A JP7169794A JP16979495A JPH0923641A JP H0923641 A JPH0923641 A JP H0923641A JP 7169794 A JP7169794 A JP 7169794A JP 16979495 A JP16979495 A JP 16979495A JP H0923641 A JPH0923641 A JP H0923641A
Authority
JP
Japan
Prior art keywords
load current
switching
pulse
load
pulse width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7169794A
Other languages
Japanese (ja)
Inventor
Kunio Iwaki
邦夫 岩城
Yusuke Tomidokoro
祐介 富所
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Amada Co Ltd
Stanley Electric Co Ltd
Original Assignee
Amada Co Ltd
Stanley Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Amada Co Ltd, Stanley Electric Co Ltd filed Critical Amada Co Ltd
Priority to JP7169794A priority Critical patent/JPH0923641A/en
Publication of JPH0923641A publication Critical patent/JPH0923641A/en
Pending legal-status Critical Current

Links

Landscapes

  • Dc-Dc Converters (AREA)

Abstract

PROBLEM TO BE SOLVED: To realize stabilized control while facilitating the regulation of load current to be born in the case of parallel operation of DC-DC converter system switching power supplies. SOLUTION: A charging circuit 1 charges a capacitor C1 and a comparator Q2 compares the charging voltage with a threshold level Vref1 responding to the load current with regard to an external switching pulse PLS1 for PWM control. Output from the comparator Q2 and the switching pulse PLS1 are inputted to the OR gate Q3 to produce a PWM control signal for switching power supply. More specifically, a predetermined pulse width (on-time) is added by the charging circuit 1 to the width of inputted switching pulse PLS1. Subsequently, a pulse width (on-time) responding to the load current is subtracted therefrom to produce a PWM control signal for switching control.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、特にDC−DCコンバ
ータ方式のスイッチング電源の並列運転に適したスイッ
チング電源の駆動方式に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a switching power supply drive system suitable for parallel operation of a DC-DC converter system switching power supply.

【0002】[0002]

【従来の技術】図7は一般的なスイッチング電源の回路
構成を示す図である。同図中、Eは直流電源、SWはス
イッチ、Lはチョークコイル、Dはダイオード、Cは平
滑コンデンサである。
2. Description of the Related Art FIG. 7 is a diagram showing a circuit configuration of a general switching power supply. In the figure, E is a DC power supply, SW is a switch, L is a choke coil, D is a diode, and C is a smoothing capacitor.

【0003】上記の回路動作については周知であるので
詳細は省略するが、外部からのスイッチングパルスによ
るPWM(パルス幅変調:pulse width modulation) に
より出力が制御される。その際、図8に示すように、ス
イッチング制御されるスイッチSWのオン(ON),オ
フ(OFF)の周期をT、そのオン時間をτonとする
と、平滑コンデンサCの両端の出力電圧EoはEo=E
・(τon/T)となる。
Although the circuit operation described above is well known, details thereof will be omitted, but the output is controlled by PWM (pulse width modulation) by a switching pulse from the outside. At this time, as shown in FIG. 8, assuming that the ON / OFF cycle of the switch SW to be switching-controlled is T and the ON time is τon, the output voltage Eo across the smoothing capacitor C is Eo. = E
・ (Τon / T).

【0004】図9は上記スイッチSWのオン,オフと出
力電圧(平滑コンデンサ電圧)Eoの関係を示したもの
で、出力電圧EoはPWM制御によるスイッチSWのオ
ン時間τonのパルス幅(時間幅)で変化する。
FIG. 9 shows the relationship between ON / OFF of the switch SW and the output voltage (smoothing capacitor voltage) Eo. The output voltage Eo is the pulse width (time width) of the ON time τon of the switch SW by PWM control. Changes.

【0005】ここで、上記のようなスイッチング電源を
複数ブロック並列接続して並列運転を行う場合、その並
列接続の基本的な条件は各ブロックの出力特性が一致し
ていることである。もしこの出力特性が一致していない
と、並列接続された各ブロックの負荷電流が同一の値を
分担することができず、一方的に過負荷となるブロック
が発生し、装置全体としては極めて危険な状態で稼働さ
れることとなる。
When a plurality of blocks of the above switching power supplies are connected in parallel for parallel operation, the basic condition of the parallel connection is that the output characteristics of the blocks are the same. If the output characteristics do not match, the load currents of the blocks connected in parallel cannot share the same value, and a block that is unilaterally overloaded occurs, which is extremely dangerous for the entire device. It will be operated in a normal state.

【0006】例えば、発電機などで採用される並列接続
の条件は、無負荷時の出力電圧の一致と、負荷特性(レ
ギュレーション・カーブ)の一致であるが、これらの条
件は各ブロックの負荷分担が均一となるための条件とな
っている。
[0006] For example, the conditions of parallel connection adopted in generators and the like are that the output voltage when there is no load is the same as the load characteristics (regulation curve). These conditions are the load sharing of each block. Is a condition for being uniform.

【0007】また、出力電圧が増大すると各ブロックの
内部インピーダンスは相対的に低下する傾向があるが、
これは回路損失を軽減するための当然の結果であり、そ
れ自体は何ら問題ではない。しかし、並列接続を前提に
考えると、この内部インピーダンスの低下は負荷バラン
スの調整が大変難しくなることを意味している。
When the output voltage increases, the internal impedance of each block tends to decrease,
This is a natural result for reducing the circuit loss, and it is not a problem in itself. However, considering parallel connection, this decrease in internal impedance means that it becomes very difficult to adjust the load balance.

【0008】このように、複数の電源(ブロック)を並
列運転する際の必要条件は、各々の無負荷電圧と内部イ
ンピーダンスが互いに近い値を持っていなければいけな
いということである。この理由は、上述のようにもし無
負荷電圧あるいは内部インピーダンスの違いが小さくて
も、各ブロックの負荷電流が大幅に異なる値になってし
まうからであり、そのことが図10に示されている。
As described above, a necessary condition for operating a plurality of power supplies (blocks) in parallel is that the respective no-load voltages and internal impedances must have values close to each other. The reason for this is that even if the difference in the no-load voltage or the internal impedance is small as described above, the load currents of the respective blocks will be significantly different values, which is shown in FIG. .

【0009】例えば、一つのブロックの無負荷電圧をV
1とし、このブロックの負荷線(出力電流に対する出力
電圧の低下の様子を表す直線)を描き、同様にして無負
荷電圧をV2,V3,V4,V5とする負荷線をそれぞ
れ描き、五つのブロックの負荷線を描く。
For example, the no-load voltage of one block is set to V
1 and draw the load line of this block (the straight line showing the state of the decrease of the output voltage with respect to the output current). Draw the load line.

【0010】今、この五つのブロックが並列に接続され
ているとすると、それらの出力電圧Eoは同一値を共有
することになる。また、異なる負荷線を有するブロック
の各々の負荷電流は、各負荷線の電圧値がEoの時の電
流値であるので、無負荷電圧が異なれば負荷線が電圧軸
に沿って平行移動したことになる。
Now, assuming that these five blocks are connected in parallel, their output voltages Eo share the same value. Further, since the load currents of the blocks having different load lines are the current values when the voltage value of each load line is Eo, if the no-load voltage is different, the load lines may have moved parallel along the voltage axis. become.

【0011】したがって、図10に示すように各々の電
流はI1,I2,I3,I4,I5のように定まる。そ
して、もし現実にこのような特性であれば、負荷電流の
分担は極めてアンバランスとなる。
Therefore, as shown in FIG. 10, each current is determined as I1, I2, I3, I4, I5. If such characteristics are actually present, the sharing of the load current is extremely unbalanced.

【0012】また、低損失,高出力のコンバータ(変換
器)の中核を形成する技術はスイッチング方式であり、
優れた制御性を実現するために採用されている制御方式
は前述のPWM制御である。このPWM以外に簡便で実
用性の高い制御方式を実現しようとすることは、今のと
ころ事実上不可能である。
A technique for forming the core of a low loss, high output converter is a switching system.
The control method adopted to realize excellent controllability is the PWM control described above. At present, it is virtually impossible to realize a simple and highly practical control method other than this PWM.

【0013】そして、複数ブロックの並列接続における
上記スイッチング方式の基本的な問題点は、PWMパル
ス(スイッチングパルス)の幅が転送途中で立ち上がり
及び立ち下がりの遅れによって発生する遅延時間の累積
に起因して変わることであり、この遅延時間は各ブロッ
クに固有の量が発生するだけでなく、周囲温度の変化に
よっても変わり、周囲条件の変化に対して敏感である。
The basic problem of the above switching method in the parallel connection of a plurality of blocks is that the width of the PWM pulse (switching pulse) is accumulated due to the delay of rising and falling during transfer. This delay time varies not only with the amount unique to each block, but also with changes in ambient temperature and is sensitive to changes in ambient conditions.

【0014】さらに、通常の場合各ブロックの平滑コン
デンサ間に循環電流が流れるのを防止するためにダイオ
ードが使用されているが、これの配線等に付随するイン
ダクタンスにエネルギーが蓄積され、このエネルギーに
よって計算外の電圧上昇が発生し、この昇圧効果により
負荷バランスの調整が更に困難な状況に陥る。
Further, in the usual case, a diode is used to prevent a circulating current from flowing between the smoothing capacitors of each block, but energy is accumulated in the inductance associated with the wiring of the diode, etc. An uncalculated voltage rise occurs, and this boosting effect makes it more difficult to adjust the load balance.

【0015】上記昇圧効果の最も特徴的な側面は、全く
同一に製作されたブロックであっても負荷側の事情によ
り発生する何らかの原因で負荷のバランスが崩れると、
一層負荷のアンバランスが拡大される可能性があること
である。現実にこの効果の発生する条件は、電圧の上昇
分と線路損失による低下分の関係だけで、通常は線路損
失が電圧上昇分を上回ることが多いので、現象としては
現れない。
The most characteristic aspect of the boosting effect is that even if the blocks are manufactured in exactly the same way, if the load is unbalanced due to some cause caused by the circumstances on the load side,
The imbalance of loads may be further expanded. In reality, the condition under which this effect occurs is only the relationship between the amount of increase in voltage and the amount of decrease due to line loss. Normally, line loss often exceeds the amount of voltage increase, so it does not appear as a phenomenon.

【0016】なお、発熱などにより線路損失を一定値以
上にできない場合には、何らかの工夫が必要であること
は言うまでもない。
Needless to say, some measures must be taken when the line loss cannot exceed a certain value due to heat generation or the like.

【0017】[0017]

【発明が解決しようとする課題】ところで、従来のスイ
ッチング電源の駆動方式にあっては、上述のように複数
ブロックの並列運転を行う場合、負荷のアンバランスに
よって負荷電流の調整が難しく、安定した制御ができな
いという問題点があった。
By the way, in the conventional switching power supply drive system, when a plurality of blocks are operated in parallel as described above, it is difficult and stable to adjust the load current due to the imbalance of the load. There was a problem that it could not be controlled.

【0018】すなわち、負荷のアンバランスの発生要因
には、上記のように各ブロックの固体差(無負荷電圧と
内部インピーダンス)、遅延時間の差異(PWMのパル
ス幅の差)、及び昇圧効果(ライン・インピーダンスの
大小と線路損失)があり、特に昇圧効果の現象によって
調整等で各ブロックの特性を揃えても負荷電流がある一
定値を越えた時点で負荷バランスが崩れる可能性があ
る。
That is, as described above, the factors causing the load imbalance are the individual differences (no-load voltage and internal impedance) of each block, the delay time difference (PWM pulse width difference), and the boosting effect ( There is a difference in line impedance and line loss. Even if the characteristics of each block are made uniform by adjustment due to the phenomenon of boosting effect, the load balance may be destroyed when the load current exceeds a certain value.

【0019】本発明は、上記のような問題点に着目して
なされたもので、並列運転を行う際に負荷電流の調整が
容易で、安定した制御が可能なスイッチング電源の駆動
方式を提供することを目的としている。
The present invention has been made in view of the above problems, and provides a drive system of a switching power supply in which a load current can be easily adjusted during parallel operation and stable control can be performed. Is intended.

【0020】[0020]

【課題を解決するための手段】本発明に係るスイッチン
グ電源の駆動方式は、パルス幅変調により出力が制御さ
れるスイッチング電源の駆動方式において、外部から与
えられたスイッチングパルスのパルス幅に対して所定の
オン時間幅を加算する加算手段と、その加算したパルス
幅から負荷電流に応じたオン時間幅を減算する減算手段
とを備え、その減算したパルスでスイッチング制御する
ように構成したものである。
A drive system of a switching power supply according to the present invention is a drive system of a switching power supply whose output is controlled by pulse width modulation, and a predetermined pulse width of a switching pulse given from the outside. The adding means for adding the ON time width of the above and the subtracting means for subtracting the ON time width according to the load current from the added pulse width are provided, and the switching control is performed by the subtracted pulse.

【0021】[0021]

【作用】本発明によれば、外部から与えられたパルス幅
に対して一定のパルス幅が加算され、この加算されたパ
ルス幅から負荷電流に応じた量が減算され、この減算さ
れたパルス幅でPWM制御が行われる。
According to the present invention, a constant pulse width is added to the pulse width given from the outside, an amount corresponding to the load current is subtracted from the added pulse width, and the subtracted pulse width is added. PWM control is performed by.

【0022】[0022]

【実施例】図1は本発明の一実施例を示す回路構成図で
ある。同図において、1は外部から与えられたスイッチ
ングパルスPLS1に対してコンデンサC1を一定電流
で充電する充電回路、2はコンデンサC1の放電回路、
3は負荷電流を検出するセンサで、その検出信号は放電
回路2に入力される。
FIG. 1 is a circuit diagram showing an embodiment of the present invention. In the figure, 1 is a charging circuit for charging the capacitor C1 with a constant current in response to a switching pulse PLS1 given from the outside, 2 is a discharging circuit for the capacitor C1,
Reference numeral 3 is a sensor for detecting a load current, and the detection signal thereof is input to the discharge circuit 2.

【0023】また、Q1はスイッチングパルスPLS1
を反転して放電回路2に入力する反転器、Q2はコンデ
ンサC1の電圧と所定のしきい値電圧Vref1を比較
する比較器、Q3はこの比較器Q2の出力とスイッチン
グパルスPLS1が入力されるオア(OR)ゲートで、
その出力によりスイッチング電源のPWM制御が行われ
る。ZDはコンデンサC1と並列に接続されたツェナー
ダイオードである。
Q1 is a switching pulse PLS1
An inverter for inverting and inputting to the discharge circuit 2, a comparator Q2 for comparing the voltage of the capacitor C1 with a predetermined threshold voltage Vref1, and an inverter Q3 for inputting the output of the comparator Q2 and the switching pulse PLS1. At the (OR) gate,
The output controls the PWM of the switching power supply. ZD is a Zener diode connected in parallel with the capacitor C1.

【0024】ここで、上記充電回路1によりスイッチン
グパルスPLS1のパルス幅に対して所定のオン時間
(パルス幅)を加算する加算手段が構成され、また放電
回路2によりその加算されたパルス幅から負荷電流に応
じてオン時間(パルス幅)を減算する減算手段が構成さ
れている。そして、上記減算されたパルスでスイッチン
グ電源のスイッチング制御が行われるようになってい
る。
Here, the charging circuit 1 constitutes an adding means for adding a predetermined ON time (pulse width) to the pulse width of the switching pulse PLS1, and the discharging circuit 2 adds a load based on the added pulse width. A subtraction unit is configured to subtract the on-time (pulse width) according to the current. Then, the switching control of the switching power supply is performed by the subtracted pulse.

【0025】次に動作について説明する。従来では、負
荷をバランスさせる積極的な手段がなく、PWM動作を
主体にした場合にパルスの遅延時間が許容差以上になる
ことがあり、負荷電流の調整が困難であった。
Next, the operation will be described. Conventionally, there is no active means for balancing the load, and when the PWM operation is mainly used, the delay time of the pulse may exceed the tolerance, which makes it difficult to adjust the load current.

【0026】しかし本実施例では、負荷バランスを調整
する手段が設けられており、スイッチング電源の並列運
転を行う際に負荷電流の調整が容易で、安定した制御が
可能となっている。
However, in the present embodiment, means for adjusting the load balance is provided, so that the load current can be easily adjusted when the switching power supplies are operated in parallel, and stable control is possible.

【0027】すなわち、外部から与えられるスイッチン
グパルスPLS1のパルス幅に対しある一定のパルス幅
が加算され、その加算されたパルス幅から負荷電流に応
じた量が減算される。これにより、そのブロックの負荷
電流は一定のバラツキ内に収まることとなる。
That is, a certain pulse width is added to the pulse width of the switching pulse PLS1 given from the outside, and the amount corresponding to the load current is subtracted from the added pulse width. As a result, the load current of the block falls within a certain variation.

【0028】また、上記加算するパルス幅(タグ・パル
ス幅)は、外部からのスイッチングパルスPLS1のパ
ルス幅がある一定値以下の場合はそのパルス幅に比例す
るように与える(ミニマム・タグパルス)。
The pulse width (tag pulse width) to be added is given in proportion to the pulse width of the switching pulse PLS1 from the outside when the pulse width is less than a certain value (minimum tag pulse).

【0029】このタグパルスを用いる方式の利点は、多
重にスイッチング電源を並列接続した場合に、各々のブ
ロックが自動的に最適なパルス幅を自己が分担する負荷
電流に応じて決定するため、極めて負荷のアンバランス
が起き難いことである。
The advantage of this method using the tag pulse is that when multiple switching power supplies are connected in parallel, each block automatically determines the optimum pulse width according to the load current that it shares, so that the load is extremely low. It is difficult for the imbalance of

【0030】図2は上述の本実施例の制御動作を示す図
である。図1の回路で、外部から与えられるスイッチン
グパルスPLS1に対し、充電回路1によりコンデンサ
C1を一定電流I1で充電すると、そのコンデンサC1
の電圧V1は一定の傾斜で上昇する。この時、放電回路
2は休止状態にある。
FIG. 2 is a diagram showing the control operation of the above-described embodiment. In the circuit of FIG. 1, when the charging circuit 1 charges the capacitor C1 with a constant current I1 in response to a switching pulse PLS1 given from the outside, the capacitor C1
The voltage V1 of rises at a constant slope. At this time, the discharge circuit 2 is in a rest state.

【0031】その際、コンデンサC1の電圧が一定の値
を越えないようにクリップすれば、図2の(a)に示す
ようなパルスが得られる。そして、スイッチングパルス
PLS1の1周期の終了と同時にコンデンサC1に蓄積
された電荷を放電回路2により放電させる。この時、充
電回路1は休止状態にある。
At this time, if the voltage of the capacitor C1 is clipped so as not to exceed a certain value, a pulse as shown in FIG. 2A is obtained. Then, at the same time when one cycle of the switching pulse PLS1 ends, the electric charge accumulated in the capacitor C1 is discharged by the discharge circuit 2. At this time, the charging circuit 1 is in a dormant state.

【0032】また、上記の放電の方法と時間設定に対し
ては、放電電流をある一定値と負荷電流に比例する値と
の合計で行う。図2の(b)にその様子を示す。放電の
際のコンデンサ電圧の下降の程度は、負荷電流が大きい
程速く、負荷電流が小さい程遅い。
For the above-mentioned discharge method and time setting, the discharge current is a sum of a certain constant value and a value proportional to the load current. The state is shown in FIG. The degree of decrease in the capacitor voltage during discharging is faster as the load current is larger and slower as the load current is smaller.

【0033】さらに、上記コンデンサC1の両端電圧を
比較器Q2で監視しており、その時得られるパルス幅は
負荷電流に応じたパルス幅となっている。すなわち、コ
ンデンサC1の両端電圧が一定値(Vref1)に達す
ると比較器Q2の出力は低(Low)から高(Hig
h)になり、負荷電流が少なければパルス幅は大きいの
で、次のサイクル(周期)では大きな負荷電流を分担す
ることになる。反対に、負荷電流が大きければパルス幅
は小さいので、次のサイクルでは少ない負荷電流を分担
することになる。
Further, the voltage across the capacitor C1 is monitored by the comparator Q2, and the pulse width obtained at that time is a pulse width according to the load current. That is, when the voltage across the capacitor C1 reaches a constant value (Vref1), the output of the comparator Q2 changes from low (Low) to high (High).
h), the pulse width is large if the load current is small, so that a large load current will be shared in the next cycle (cycle). On the contrary, if the load current is large, the pulse width is small, so that a small load current will be shared in the next cycle.

【0034】このように、負荷電流を検出する際の平均
値測定動作が適切であれば、負荷電流の分担は従来より
数段改善されたものとなる。図3の(a)〜(d)は図
1の各部の出力波形を示したものであり、最終的にオア
ゲートQ3のゲート出力がブロックのスイッチング制御
部に送出され、FET等のスイッチング素子が駆動され
る。
As described above, if the average value measuring operation at the time of detecting the load current is appropriate, the sharing of the load current is improved by several steps as compared with the prior art. 3 (a) to 3 (d) show output waveforms of each part of FIG. 1, and finally the gate output of the OR gate Q3 is sent to the switching control part of the block to drive the switching element such as FET. To be done.

【0035】図4は本発明の他の実施例を示す回路構成
図であり、図1と同一符号は同一構成要素を示してい
る。
FIG. 4 is a circuit configuration diagram showing another embodiment of the present invention, and the same reference numerals as those in FIG. 1 denote the same components.

【0036】前述の図1の実施例では、パルス幅の作成
(タグパルスの発生)に関して「負荷電流に比例して放
電させる方法」、つまりコンデンサC1の放電電流を一
定値+負荷電流に比例した値として採用したが、本実施
例では、放電電流は一定として電圧比較のしきい値を負
荷電流に比例させるようにした「負荷電流しきい値型」
を採用している。
In the embodiment of FIG. 1 described above, regarding the creation of the pulse width (generation of the tag pulse), "the method of discharging in proportion to the load current", that is, the discharge current of the capacitor C1 is a constant value + the value proportional to the load current. However, in the present embodiment, the discharge current is fixed and the threshold value for voltage comparison is made proportional to the load current.
Is adopted.

【0037】すなわち、図4の回路でセンサ3は負荷電
流を検出し、その負荷電流に比例した電圧をしきい値電
圧Vref2として比較器Q2に入力する。これによ
り、図5の(a)〜(c)に示すように負荷電流の大小
に応じて比較器Q2での比較レベルが可変され、負荷電
流が大きい時はパルス幅が小さくなり、負荷電流が小さ
い時はパルス幅が大きくなる。図6の(a)〜(d)は
図4の回路の各部の出力波形を示したものである。
That is, the sensor 3 in the circuit of FIG. 4 detects the load current and inputs a voltage proportional to the load current to the comparator Q2 as the threshold voltage Vref2. Thereby, as shown in (a) to (c) of FIG. 5, the comparison level in the comparator Q2 is changed according to the magnitude of the load current, and when the load current is large, the pulse width becomes small and the load current When it is small, the pulse width is large. 6 (a) to 6 (d) show output waveforms of the respective parts of the circuit of FIG.

【0038】このような構成としても前述の実施例と同
様の作用効果が得られ、並列運転の際に負荷電流の調整
が容易で、安定した制御を行うことができる。なお、制
御系全体がリニアであることが要求される場合にはこの
実施例の方が望ましく、また前述の実施例の方法を併せ
持つようにしても良い。
Even with such a configuration, the same operational effects as those of the above-described embodiment can be obtained, the load current can be easily adjusted during parallel operation, and stable control can be performed. If the control system as a whole is required to be linear, this embodiment is preferable, and the method of the above-mentioned embodiment may be combined.

【0039】[0039]

【発明の効果】以上のように、本発明によれば、外部か
ら与えられたPWM制御のパルス幅に対し所定幅を加算
するとともに、負荷電流に応じた量を減算するようにし
たため、並列運転を行う際に負荷電流の分担調整が容易
で、安定した制御を行うことができるという効果があ
る。
As described above, according to the present invention, the predetermined width is added to the pulse width of the PWM control given from the outside, and the amount corresponding to the load current is subtracted, so that the parallel operation is performed. When carrying out the above, there is an effect that the sharing of the load current can be easily adjusted and stable control can be performed.

【図面の簡単な説明】[Brief description of drawings]

【図1】 本発明の一実施例を示す回路構成図FIG. 1 is a circuit configuration diagram showing an embodiment of the present invention.

【図2】 一実施例の動作を示す説明図FIG. 2 is an explanatory diagram showing the operation of one embodiment.

【図3】 図1の回路の各部の出力波形図3 is an output waveform diagram of each part of the circuit of FIG.

【図4】 本発明の他の実施例を示す回路構成図FIG. 4 is a circuit configuration diagram showing another embodiment of the present invention.

【図5】 他の実施例の動作を示す説明図FIG. 5 is an explanatory diagram showing the operation of another embodiment.

【図6】 図4の回路の各部の出力波形図6 is an output waveform diagram of each part of the circuit of FIG.

【図7】 一般的なスイッチング電源の一例を示す回路
構成図
FIG. 7 is a circuit configuration diagram showing an example of a general switching power supply.

【図8】 図7のスイッチの動作状態を示す説明図FIG. 8 is an explanatory diagram showing an operating state of the switch of FIG.

【図9】 図7の回路の出力電圧を示す波形図9 is a waveform diagram showing the output voltage of the circuit of FIG.

【図10】 負荷電圧と負荷電流の関係を示す説明図FIG. 10 is an explanatory diagram showing the relationship between load voltage and load current.

【符号の説明】[Explanation of symbols]

1 充電回路(加算手段) 2 放電回路(減算手段) 3 センサ Q2 比較器 Q3 オアゲート 1 charging circuit (adding means) 2 discharging circuit (subtraction means) 3 sensor Q2 comparator Q3 OR gate

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 パルス幅変調により出力が制御されるス
イッチング電源の駆動方式において、外部から与えられ
たスイッチングパルスのパルス幅に対して所定のオン時
間幅を加算する加算手段と、その加算したパルス幅から
負荷電流に応じたオン時間幅を減算する減算手段とを備
え、その減算したパルスでスイッチング制御することを
特徴とするスイッチング電源の駆動方式。
1. In a driving method of a switching power supply whose output is controlled by pulse width modulation, adding means for adding a predetermined ON time width to the pulse width of a switching pulse given from the outside, and the added pulse. A driving method of a switching power supply, comprising: a subtraction unit that subtracts an ON time width corresponding to a load current from the width, and switching control is performed by the subtracted pulse.
JP7169794A 1995-07-05 1995-07-05 Drive system for switching power supply Pending JPH0923641A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7169794A JPH0923641A (en) 1995-07-05 1995-07-05 Drive system for switching power supply

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7169794A JPH0923641A (en) 1995-07-05 1995-07-05 Drive system for switching power supply

Publications (1)

Publication Number Publication Date
JPH0923641A true JPH0923641A (en) 1997-01-21

Family

ID=15893014

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7169794A Pending JPH0923641A (en) 1995-07-05 1995-07-05 Drive system for switching power supply

Country Status (1)

Country Link
JP (1) JPH0923641A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007329698A (en) * 2006-06-08 2007-12-20 Onkyo Corp Pulse width modulating circuit, and switching amplifier using same
JP2008092581A (en) * 2006-10-04 2008-04-17 Power Integrations Inc Method and apparatus for pulse width modulation
JP2009065611A (en) * 2007-09-10 2009-03-26 Onkyo Corp Pulse width modulation circuit and switching amplifier employing the same
JP2011145875A (en) * 2010-01-14 2011-07-28 Asahi Kasei Electronics Co Ltd Controller and control method for switching power supply
JP2011211890A (en) * 2010-03-26 2011-10-20 Intersil Americas Inc Multiple phase switching regulator with phase current sharing
US8570083B2 (en) 2007-09-10 2013-10-29 Onkyo Corporation Pulse width modulation circuit and switching amplifier using the same
JP2015023776A (en) * 2013-07-24 2015-02-02 三菱電機株式会社 Power conversion circuit and control method thereof

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007329698A (en) * 2006-06-08 2007-12-20 Onkyo Corp Pulse width modulating circuit, and switching amplifier using same
JP2008092581A (en) * 2006-10-04 2008-04-17 Power Integrations Inc Method and apparatus for pulse width modulation
US8441293B2 (en) 2006-10-04 2013-05-14 Power Integrations, Inc. Method and apparatus for pulse width modulation
JP2009065611A (en) * 2007-09-10 2009-03-26 Onkyo Corp Pulse width modulation circuit and switching amplifier employing the same
US8570083B2 (en) 2007-09-10 2013-10-29 Onkyo Corporation Pulse width modulation circuit and switching amplifier using the same
JP2011145875A (en) * 2010-01-14 2011-07-28 Asahi Kasei Electronics Co Ltd Controller and control method for switching power supply
JP2011211890A (en) * 2010-03-26 2011-10-20 Intersil Americas Inc Multiple phase switching regulator with phase current sharing
JP2015023776A (en) * 2013-07-24 2015-02-02 三菱電機株式会社 Power conversion circuit and control method thereof

Similar Documents

Publication Publication Date Title
US9648680B2 (en) Method for driving LED
EP1213822B1 (en) Frequency limitation and overload detection in a voltage regulator
US7254000B1 (en) Over voltage protection scheme for synchronous buck converter
US7312538B2 (en) Method and apparatus for regulating multiple outputs of a single inductor DC to DC converter
US6671143B2 (en) Technique for limiting current through a reactive element in a voltage converter
EP2280474B1 (en) Power conversion apparatus, discharge lamp ballast and headlight ballast
US6979982B2 (en) Switched-current power converter
US20140185335A1 (en) Power converter system with synchronous rectifier output stage and reduced no-load power consumption
KR20070044755A (en) Dc-dc converter, dc-dc converter control circuit, and dc-dc converter control method
US7078884B2 (en) Power supply apparatus and control circuit therefor
US10972003B2 (en) Charge pump
JP3438646B2 (en) Charge controller
EP1442511A1 (en) Method and apparatus for near losslessly measuring inductor current
JPH0923641A (en) Drive system for switching power supply
US6317339B1 (en) Method of controlling electric power supply apparatus with electric power converter circuit
US6556457B1 (en) Method of controlling inverter power generation apparatus
JP3416219B2 (en) Power supply
CN108574323B (en) Battery charging control circuit
US11218146B2 (en) Methods and apparatus to improve switching conditions in a closed loop system
US11515791B2 (en) Transient response improving system and method with prediction mechanism of error amplified signal
WO2019113588A1 (en) Buck-boost power converter controller
US20210226537A1 (en) Voltage regulator circuit and method
JPH01311864A (en) Switching system stablizing electric source device
JP3594723B2 (en) Power supply
JPH1127875A (en) Charging equipment

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20011218