JP3594723B2

JP3594723B2 - Power supply

Info

Publication number: JP3594723B2
Application number: JP3518596A
Authority: JP
Inventors: 信二村田; 英信村上; 明彦岩田; 義一角田; 久原田
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1996-02-22
Filing date: 1996-02-22
Publication date: 2004-12-02
Anticipated expiration: 2016-02-22
Also published as: JPH09233857A

Description

【０００１】
【発明の属する技術分野】
この発明は、クライストロン等の負荷に対して大電力を供給する電源装置に関するものである。
【０００２】
【従来の技術】
図２１は例えば１９９３年７月２１日リニアック研究会主催の研究発表会で頒布された資料第１８２頁から第１８４頁に示された従来の電源装置を示す構成図であり、図において、１は誘導電圧調整器、２は交流電圧を降圧するとともに、交流電圧を直流電圧に変換する整流回路、３はパルス成型回路網６内のキャパシタに電荷を充電させる充電回路、４はパルス成型回路網６内のキャパシタの充電電圧が所定値に到達すると充電回路３の充電を停止させるディキュイング回路、５はシャントダイオード、６は多数のキャパシタとリアクトルから構成され、スイッチング素子７がオン状態になると高電圧パルスを出力するパルス成型回路網、７はパルス成型回路網６の負荷側に接続されたサイラトロン等のスイッチング素子、８はパルス成型回路網６が出力する高電圧パルスを昇圧するパルストランス、９は高電圧パルスを受けるとマイクロ波を出力するクライストロンである。
【０００３】
次に動作について説明する。
まず、誘導電圧調整器１が交流電圧を入力すると、整流回路２がその交流電圧を降圧したのち直流電圧に変換し、充電回路３がパルス成型回路網６内のキャパシタに電荷を充電させる。そして、パルス成型回路網６内のキャパシタの充電電圧が所定値に到達すると、ディキュイング回路４が充電回路３の充電を停止させる。
【０００４】
このようにして、パルス成型回路網６内のキャパシタに所定量の電荷が充電させると、スイッチング素子７をオフ状態からオン状態に切り換えることにより、パルス成型回路網６から高電圧パルスを出力させる。
因に、パルス成型回路網６は多数のキャパシタとリアクトルから構成されているので、高電圧パルスを出力することができるが、キャパシタとリアクトルの段数が少ないと、パルス成型回路網６の出力が正弦波に近くなるので、通常、キャパシタとリアクトルの段数としては１０〜２０段に設定されている。
【０００５】
そして、パルス成型回路網６から高電圧パルスが出力されると、パルストランス８が高電圧パルスを昇圧してクライストロン９に出力する。これにより、クライストロン９はマイクロ波を出力することになる。
【０００６】
また、上記従来例の他には、図２２に示すような従来例があり、この従来例では、パルス成型回路網６の代わりに、単純な放電キャパシタ１４を用いて放電回路を構成しているが、放電キャパシタ１４の容量が小さいと、図２３に示すように、充電した電荷の放電が進むにしたがって放電キャパシタ１４の両端の電圧が低下してサグ電圧ΔＶが発生するという不具合を生じるので（サグ電圧ΔＶが発生すると、高電圧パルスの波形が平坦なパルス波形にならなくなる）、放電キャパシタ１４の容量を極めて大きなものにする必要がある。
なお、図２２において、１１はコンバータ、１２はインバータ、１３は充電抵抗、１４は放電キャパシタ、１５はスイッチング素子である。
【０００７】
【発明が解決しようとする課題】
従来の電源装置は以上のように構成されているので、高電圧パルスをクライストロン９に出力することができるが、高電圧パルスの波形を平坦なパルス波形にするためには、パルス成型回路網６を構成するキャパシタとリアクトルの段数を多くしなければならず、そのため装置が大型化して高価になるとともに、絶縁破壊に対する信頼性の低下を招くなどの課題があった。
また、パルス成型回路網６の代わりに単純な放電キャパシタ１４を用いて放電回路を構成した場合には、サグ電圧ΔＶの発生を避ける都合上、放電キャパシタ１４の容量を極めて大きくする必要があり、結局、装置が大型化してしまう同様の課題があった。
【０００８】
この発明は上記のような課題を解決するためになされたもので、装置の大型化を招くことなく、高電圧パルスの波形を平坦なパルス波形にすることができる電源装置を得ることを目的とする。
また、この発明は、装置の大型化を招くことなく、リップルの少ない直流電圧を負荷に印加することができる電源装置を得ることを目的とする。
【０００９】
【課題を解決するための手段】
請求項１記載の発明に係る電源装置は、検出手段により検出された負荷電流と所定値の差が一定値以上になると、サグ補償手段が負荷に対して電荷を放電し、サグ電圧の発生を補償するようにしたものである。
また、一対のキャパシタとスイッチング素子とからなる直列体が複数個直列に接続された充電回路と、複数の直列体に係るキャパシタに対して負の電荷を充電させる充電用電源と、複数の直列体とそれぞれ並列に接続され、負荷に流れる負荷電流を通電するダイオードと、検出手段の検出結果を所定値と比較し、その比較結果に応じて複数の直列体に係るスイッチング素子をオン・オフ制御する制御回路とからサグ補償手段を構成したものである。
【００１０】
請求項２記載の発明に係る電源装置は、検出手段により検出された負荷電圧と所定値の差が一定値以上になると、サグ補償手段が負荷に対して電荷を放電し、サグ電圧の発生を補償するようにしたものである。
また、一対のキャパシタとスイッチング素子とからなる直列体が複数個直列に接続された充電回路と、複数の直列体に係るキャパシタに対して負の電荷を充電させる充電用電源と、複数の直列体とそれぞれ並列に接続され、負荷に流れる負荷電流を通電するダイオードと、検出手段の検出結果を所定値と比較し、その比較結果に応じて複数の直列体に係るスイッチング素子をオン・オフ制御する制御回路とからサグ補償手段を構成したものである。
【００１１】
請求項３記載の発明に係る電源装置は、検出手段により検出されたマイクロ波と所定値の差が一定値以上になると、サグ補償手段が負荷に対して電荷を放電し、サグ電圧の発生を補償するようにしたものである。
また、一対のキャパシタとスイッチング素子とからなる直列体が複数個直列に接続された充電回路と、複数の直列体に係るキャパシタに対して負の電荷を充電させる充電用電源と、複数の直列体とそれぞれ並列に接続され、負荷に流れる負荷電流を通電するダイオードと、検出手段の検出結果を所定値と比較し、その比較結果に応じて複数の直列体に係るスイッチング素子をオン・オフ制御する制御回路とからサグ補償手段を構成したものである。
【００１２】
請求項４記載の発明に係る電源装置は、検出手段により検出された負荷電流と所定値の差が一定値以上になると、サグ補償手段が負荷に対して電荷を放電し、充放電手段の充電容量を小さくできるようにしたものである。
また、一対のキャパシタとスイッチング素子とからなる直列体が複数個直列に接続された充電回路と、複数の直列体に係るキャパシタに対して負の電荷を充電させる充電用電源と、複数の直列体とそれぞれ並列に接続され、負荷に流れる負荷電流を通電するダイオードと、検出手段の検出結果を所定値と比較し、その比較結果に応じて複数の直列体に係るスイッチング素子をオン・オフ制御する制御回路とからサグ補償手段を構成したものである。
【００１３】
請求項５記載の発明に係る電源装置は、検出手段により検出された負荷電圧と所定値の差が一定値以上になると、サグ補償手段が負荷に対して電荷を放電し、充放電手段の充電容量を小さくできるようにしたものである。
また、一対のキャパシタとスイッチング素子とからなる直列体が複数個直列に接続された充電回路と、複数の直列体に係るキャパシタに対して負の電荷を充電させる充電用電源と、複数の直列体とそれぞれ並列に接続され、負荷に流れる負荷電流を通電するダイオードと、検出手段の検出結果を所定値と比較し、その比較結果に応じて複数の直列体に係るスイッチング素子をオン・オフ制御する制御回路とからサグ補償手段を構成したものである。
【００１４】
請求項６記載の発明に係る電源装置は、検出手段により検出されたマイクロ波と所定値の差が一定値以上になると、サグ補償手段が負荷に対して電荷を放電し、充放電手段の充電容量を小さくできるようにしたものである。
また、一対のキャパシタとスイッチング素子とからなる直列体が複数個直列に接続された充電回路と、複数の直列体に係るキャパシタに対して負の電荷を充電させる充電用電源と、複数の直列体とそれぞれ並列に接続され、負荷に流れる負荷電流を通電するダイオードと、検出手段の検出結果を所定値と比較し、その比較結果に応じて複数の直列体に係るスイッチング素子をオン・オフ制御する制御回路とからサグ補償手段を構成したものである。
【００１５】
請求項７記載の発明に係る電源装置は、スイッチング手段がオン状態になると充放電手段の両端に印加されている電位の変化分に応じた検出信号を出力する検出信号出力手段を設け、その検出信号と所定値の差が一定値以上になると、サグ補償手段が負荷に対して電荷を放電するようにしたものである。
また、一対のキャパシタとスイッチング素子とからなる直列体が複数個直列に接続された充電回路と、複数の直列体に係るキャパシタに対して負の電荷を充電させる充電用電源と、複数の直列体とそれぞれ並列に接続され、負荷に流れる負荷電流を通電するダイオードと、検出手段の検出結果を所定値と比較し、その比較結果に応じて複数の直列体に係るスイッチング素子をオン・オフ制御する制御回路とからサグ補償手段を構成したものである。
【００１６】
【発明の実施の形態】
以下、この発明の実施の一形態を説明する。
実施の形態１．
図１はこの発明の実施の形態１による電源装置を示す構成図であり、図において、２１は直流電源、２２は直流電圧に含まれるリップルを抑制する充電リアクトル、２３は直流電源２１と直列に接続されたＦＥＴ（スイッチング手段）、２４は直流電源２１と並列に接続され、ＦＥＴ２３がオフ状態になると直流電源２１が放電する電荷を充電する一方、ＦＥＴ２３がオン状態になるとクライストロン２５に対して電荷を放電する放電キャパシタ（充放電手段）、２５は高電圧パルスを入力するとマイクロ波を出力するクライストロン（負荷）である。
【００１７】
また、２６はクライストロン２５に流れる負荷電流ＩL を検出する電流検出器（検出手段）、２７は電流検出器２６により検出された負荷電流ＩL を電圧信号に変換するＩ／Ｖ変換器（サグ補償手段）、２８は基準電圧（所定値）を出力する基準電源（サグ補償手段）、２９は基準電源２８が出力する基準電圧からＩ／Ｖ変換器２７により変換された電圧信号を減算し、その減算結果を示す誤差信号を出力する誤差アンプ（サグ補償手段）、３０は誤差アンプ２９が出力する誤差信号が零値になるようにサグ補償回路３１のＦＥＴ３６〜３９（図２参照）をオン・オフ制御する制御回路としてのドライブ回路（サグ補償手段）、３１はクライストロン２５に対して電荷を放電するサグ補償回路（サグ補償手段）である。
【００１８】
また、図２はサグ補償回路３１の具体的な構成を示す構成図であり、図において、３２〜３５はキャパシタ、３６〜３９はキャパシタ３２〜３５とそれぞれ直列体を構成するＦＥＴ（スイッチング素子）であり、当該直列体が複数個直列に接続されて充電回路が構成されている。４０〜４３はキャパシタ３２〜３５に対してそれぞれ負の電荷を充電させる充電用電源、４４〜４７は各直列体とそれぞれ並列に接続され、クライストロン２５に流れる負荷電流ＩL を通電する短絡防止用のダイオードである。
【００１９】
次に動作について説明する。
まず、クライストロン２５が高電圧パルスを印加されていない状態（パルスの電圧レベルがＬレベルの状態）、即ち、図示せぬ制御装置（制御装置については実施の形態１１等で説明する）によってＦＥＴ２３がオフ状態にされている状態では、直流電源２１と充電リアクトル２２と放電キャパシタ２４とによって閉回路が生成されるので、放電キャパシタ２４は直流電源２１によって電荷が充電される。
【００２０】
そして、高電圧パルスの電圧レベルがＬレベルの状態になってから所定の時間が経過して、図示せぬ制御装置によってＦＥＴ２３がオン状態にされると、今度は、放電キャパシタ２４とＦＥＴ２３とクライストロン２５とサグ補償回路３１とによって閉回路が生成されるので、放電キャパシタ２４に充電された電荷がクライストロン２５に対して放電され、クライストロン２５に負荷電流ＩL が流れることになる。
【００２１】
そしてこのとき、放電キャパシタ２４の容量が小さい場合、図３（ａ），（ｃ）に示すように、充電した電荷の放電が進むにしたがって放電キャパシタ２４の両端の電圧及びＦＥＴ２３の出力電圧が低下して、クライストロン２５にサグ電圧ΔＶが発生し、高電圧パルスのパルス波形の平坦性が失われるので、かかるサグ電圧ΔＶを補償する必要がある。
【００２２】
そこで、予め、充電用電源４０〜４３によってキャパシタ３２〜３５に負の電荷を充電しておき、サグ電圧ΔＶが発生したときキャパシタ３２〜３５に充電された電荷をクライストロン２５に対して放電することにより、サグ電圧ΔＶを補償する（図３（ｅ）参照）。
即ち、電流検出器２６により検出された負荷電流ＩL をＩ／Ｖ変換器２７が電圧信号に変換すると、誤差アンプ２９が、基準電源２８が出力する基準電圧から当該電圧信号を減算し、その減算結果を示す誤差信号を出力する。
そして、ドライブ回路３０が誤差アンプ２９から誤差信号を入力すると、当該誤差信号が零値になるようにサグ補償回路３１のＦＥＴ３６〜３９をオン・オフ制御する。
【００２３】
もう少し具体的に説明すると、サグ補償回路３１のＦＥＴ３６〜３９は初期状態（サグ電圧ΔＶが発生していない状態）では、すべてオフ状態にあるので、サグ補償回路３１は何らサグ電圧ΔＶを補償する動作は行わず、単に負荷電流ＩL をダイオード４４〜４７を介して通過させるに過ぎないが、放電キャパシタ２４の両端の電圧が低下してサグ電圧ΔＶがある一定値より大きくなると、即ち、誤差アンプ２９が出力する誤算信号がある一定値より大きくなると、図４に示すように、ドライブ回路３０が順次ＦＥＴ３６〜３９の状態をオフ状態からオン状態に遷移させる。
【００２４】
例えば、ＦＥＴ３６とＦＥＴ３７の状態がオフ状態からオン状態に遷移された場合には、キャパシタ３２とキャパシタ３３に充電されている電荷がクライストロン２５に放電されることにより（キャパシタ３２とキャパシタ３３には負の電荷が充電されているので、電荷はクライストロン２５の方向に放電される）、サグ電圧ΔＶが補償されて高電圧パルスのパルス波形の平坦性が向上することになる（図３（ｅ）参照）。
因に、クライストロン２５の両端電圧ＶL は、下記に示す通りとなる。
ＶL ＝Ｖ0 −（ΔＶ0 ／２）±（ΔＶ0 ／２）
ただし、Ｖ0 はサグ電圧ΔＶ0 が発生していないときのクライストロン２５の両端電圧である。
【００２５】
そして、高電圧パルスの電圧レベルがＨレベルの状態になってから所定の時間が経過して、所定のパルス幅が得られると、図示せぬ制御装置によってＦＥＴ２３がオフ状態に戻され、直流電源２１が放電キャパシタ２４を充電する状態に戻ることになる。以下、同様の動作を繰り返すことにより、高電圧パルスがクライストロン２５に印加され、クライストロン２５からマイクロ波が出力されることになる。
【００２６】
以上で明らかなように、この実施の形態１によれば、誤差アンプ２９が出力する誤差信号が零値になるように、ドライブ回路３０がＦＥＴ３６〜３９をオン・オフ制御して、サグ電圧ΔＶの発生を補償するようにしたので、放電キャパシタ２４の容量を大きくすることなく、即ち、装置の大型化を招くことなく、高電圧パルスの波形を平坦なパルス波形にすることができる効果を奏する。
なお、この実施の形態１では、スイッチング手段としてＦＥＴ２３を用いたものについて示したが、例えば、ＩＧＢＴ，ＳＩＴ，バイポーラトランジスタ等の自己消弧素子でも同様の効果を奏することは言うまでもない。
【００２７】
実施の形態２．
上記実施の形態１では、電源装置がクライストロン２５に対して直接高電圧パルスを印加するものについて示したが、図５に示すように、パルストランス４８によって高電圧パルスを昇圧したのちクライストロン２５に印加するようにしてもよく、上記実施の形態１と同様の効果を奏することができる。
【００２８】
実施の形態３．
上記実施の形態１では、クライストロン２５に流れる負荷電流ＩL を検出したのち、その負荷電流ＩL を電圧信号に変換して誤差アンプ２９に入力するものについて示したが、図６に示すように、クライストロン２５に印加される負荷電圧を検出し、その負荷電圧を誤差アンプ２９に入力するようにしてもよく、上記実施の形態１と同様の効果を奏することができる。
【００２９】
実施の形態４．
上記実施の形態１では、クライストロン２５に流れる負荷電流ＩL を検出したのち、その負荷電流ＩL を電圧信号に変換して誤差アンプ２９に入力するものについて示したが、図７に示すように、クライストロン２５が出力するマイクロ波（ＭＷ）を検出し、そのマイクロ波に相当する電圧信号を誤差アンプ２９に入力するようにしてもよく、上記実施の形態１と同様の効果を奏することができる。
【００３０】
実施の形態５．
図８はこの発明の実施の形態５による電源装置を示す構成図であり、図において、上記実施の形態１〜４と同一符号は同一または相当部分を示すので説明を省略する。
５１は直流電源２１と並列に接続されたＦＥＴ（スイッチング手段）、５２は直流電源２１と直列に接続され、ＦＥＴ５１がオフ状態になると直流電源２１が放電する電荷を充電する一方、ＦＥＴ５１がオン状態になるとクライストロン２５に対して電荷を放電するパルス成型回路網（充放電手段）であり、数個のキャパシタとリアクトルから構成されている。
【００３１】
次に動作について説明する。
まず、クライストロン２５が高電圧パルスを印加されていない状態（パルスの電圧レベルがＬレベルの状態）、即ち、図示せぬ制御装置（制御装置については実施の形態１１等で説明する）によってＦＥＴ５１がオフ状態にされている状態では、直流電源２１と充電リアクトル２２とパルス成型回路網５２とパルストランス４８とサグ補償回路３１とによって閉回路が生成されるので、パルス成型回路網５２のキャパシタは直流電源２１によって電荷が充電される。
【００３２】
そして、高電圧パルスの電圧レベルがＬレベルの状態になってから所定の時間が経過して、図示せぬ制御装置によってＦＥＴ５１がオン状態にされると、今度は、パルス成型回路網５２とパルストランス４８とサグ補償回路３１とＦＥＴ５１とによって閉回路が生成されるので、パルス成型回路網５２のキャパシタに充電された電荷がクライストロン２５に対して放電され、クライストロン２５に負荷電流が流れることになる。
【００３３】
そしてこのとき、パルス成型回路網５２の段数が少ない場合、上記実施の形態１における放電キャパシタ２４の場合と同様に、充電した電荷の放電が進むにしたがってパルス成型回路網５２の出力電圧が低下して、クライストロン２５にサグ電圧ΔＶが発生し、高電圧パルスのパルス波形の平坦性が失われるので、かかるサグ電圧ΔＶを補償する必要がある。
【００３４】
そこで、サグ補償回路３１等がサグ電圧ΔＶを補償するが、この補償動作については上記実施の形態１と同様であるので説明を省略する。
以上で明らかなように、この実施の形態５によれば、誤差アンプ２９が出力する誤差信号が零値になるように、ドライブ回路３０がＦＥＴ３６〜３９をオン・オフ制御して、サグ電圧ΔＶの発生を補償するようにしたので、従来のものと同様に、充放電手段としてパルス成型回路網５２を用いた場合においても、パルス成型回路網５２におけるキャパシタとリアクトルの段数を多くして、パルス成型回路網５２の容量を大きくすることなく、即ち、装置の大型化を招くことなく、高電圧パルスの波形を平坦なパルス波形にすることができる効果を奏する。
【００３５】
実施の形態６．
上記実施の形態５では、クライストロン２５に流れる負荷電流ＩL を検出したのち、その負荷電流ＩL を電圧信号に変換して誤差アンプ２９に入力するものについて示したが、図９に示すように、クライストロン２５に印加される負荷電圧を検出し、その負荷電圧を誤差アンプ２９に入力するようにしてもよく、上記実施の形態５と同様の効果を奏することができる。
【００３６】
実施の形態７．
上記実施の形態５では、クライストロン２５に流れる負荷電流ＩL を検出したのち、その負荷電流ＩL を電圧信号に変換して誤差アンプ２９に入力するものについて示したが、図１０に示すように、クライストロン２５が出力するマイクロ波（ＭＷ）を検出し、そのマイクロ波に相当する電圧信号を誤差アンプ２９に入力するようにしてもよく、上記実施の形態５と同様の効果を奏することができる。
【００３７】
実施の形態８．
図１１はこの発明の実施の形態８による電源装置を示す構成図であり、図において、上記実施の形態と同一符号は同一または相当部分を示すので説明を省略する。
６１はダイオード（検出信号出力手段）、６２はＦＥＴ２３がオフ状態になると放電キャパシタ２４と同電位になるまで直流電源２１が放電する電荷を充電するキャパシタ（検出信号出力手段）、６３はＦＥＴ２３がオン状態になることによって、放電キャパシタ２４の両端に印加されている電位に変化が生じると、その変化分に応じた電流ＩR が流れる抵抗（検出信号出力手段）、６４は抵抗６３に流れる電流ＩR を検出信号として検出する電流検出器（検出手段）である。
【００３８】
次に動作について説明する。
上記実施の形態１等では、電流検出器２６が負荷電流ＩL を検出し、その負荷電流ＩL に基づいてサグ補償回路３１のＦＥＴ３６〜３９をオン・オフ制御するものについて示したが、図１１に示すように、電流検出器６４が抵抗６３に流れる電流ＩR を検出し、その電流ＩR に基づいてサグ補償回路３１のＦＥＴ３６〜３９をオン・オフ制御するようにしてもよい。
【００３９】
即ち、ＦＥＴ２３がオフ状態になると、上述したように、放電キャパシタ２４が直流電源２１によって充電されるが、図１１の回路においてはキャパシタ６２も直流電源２１と並列に接続されているので、キャパシタ６２は放電キャパシタ２４と同電位になるまで直流電源２１によって充電される。
【００４０】
そして、ＦＥＴ２３がオン状態になると、上述したように、放電キャパシタ２４からクライストロン２５に対して電荷が放電され、放電キャパシタ２４の容量が小さいと、電荷の放電が進むにしたがって放電キャパシタ２４の両端の電位が低下していくことになるが、図１１のような回路構成にすると、放電キャパシタ２４の両端の電位の低下に伴って抵抗６３の両端に電位差が生じるため、放電キャパシタ２４の両端の電位の低下に応じた電流ＩR が抵抗６３を流れることになる。
【００４１】
そこで、この実施の形態８では、電流検出器６４が電流ＩR を検出して、Ｉ／Ｖ変換器２７に入力しているが、これにより、上記実施の形態１等よりも精度よく負荷電流ＩL の変化分を検出することができる。
即ち、上記実施の形態１では、非常に大きい電流である負荷電流ＩL をモニタしているので、例えば、目標とするサグ電圧ΔＶをクライストロン２５に印加される電圧の１％以下とする場合、モニタする電流の変化量も１％以下となり、変化分の検出精度をあまり高くすることができないが、この実施の形態８では、負荷電流ＩL の変化分に相当する電流ＩR を直接モニタしているので、クライストロン２５に印加される電圧に対して目標とするサグ電圧ΔＶを極めて小さくする場合でも、精度よく変化分を検出することができる。
従って、この実施の形態８によれば、高電圧パルスのパルス波形の平坦性を向上することができる。
【００４２】
実施の形態９．
図１２はこの発明の実施の形態９による電源装置の一部（ＦＥＴ２３の保護回路）を示す構成図であり、図において、上記実施の形態と同一符号は同一または相当部分を示すので説明を省略する。
７１はスナバ用ダイオード、７２はスナバ用キャパシタ、７３，７４はスナバ用ダイオード７１及びスナバ用キャパシタ７２と直列体を構成する制御用キャパシタ、７５は放電抵抗、７６，７７は制御用キャパシタ７３，７４とそれぞれ並列に接続されたＦＥＴ（スイッチング素子）、７８はスナバ用ダイオード７１に流れる電流Ｉoff を検出する電流検出器（制御回路）、７９は電流Ｉoff を電圧信号に変換するＩ／Ｖ変換器（制御回路）、８０はＦＥＴ２３をオン状態からオフ状態に制御する際、スナバ用ダイオード７１に流れる電流Ｉoff の大きさに応じてＦＥＴ７６，７７をオン・オフ制御するドライブ回路（制御回路）である。
【００４３】
次に動作について説明する。
図１２に示す保護回路をＦＥＴ２３と並列に付加した点以外は上記実施の形態１等と同様であるため、かかる相違点についてのみ説明する。
最初に、この実施の形態９は、図１２に示すような保護回路が付加されていない場合、ＦＥＴ２３をオン状態からオフ状態に切り換えて電流を遮断する際、図１３（ａ）に示すような大きなサージ電圧が発生し、ＦＥＴ２３が破損するおそれがあることに鑑みて為されたものであり、サージ電圧の抑制を目的とするものである。
【００４４】
まず、ＦＥＴ２３がオン状態であるとき、ＦＥＴ７６，７７はオン状態に制御されており、ＦＥＴ２３に電流Ｉonが流れる。
そして、ＦＥＴ２３がオン状態からオフ状態に切り換わると、電流Ｉonは遮断され、電流Ｉoff がスナバ用ダイオード７１，スナバ用キャパシタ７２（放電抵抗７５），及びＦＥＴ７６，７７を通電する。
【００４５】
従って、電流Ｉoff が通電する分だけ、保護回路が付加されていないものよりもサージ電圧を抑制することができるが（図１３（ｂ）参照）、電流Ｉoff を最終的には遮断する必要があるので、電流検出器７８が電流Ｉoff を検出し、ドライブ回路８０がその電流Ｉoff の大きさをモニタしながら、即ち、電流Ｉoff を所定値と比較しながら、順次ＦＥＴ７６，７７をオン状態からオフ状態に切り換えることにより（図１３（ｃ），（ｄ）参照）、保護回路のインピーダンスを大きくして電流Ｉoff を最終的に遮断する（図１３（ｂ）参照）。
なお、サージ電圧の大きさは、電流Ｉoff の下降時間ｄｔに反比例するので、ＦＥＴ２３の遮断許容時間の範囲内で、ＦＥＴ７６，７７のスイッチング状態の切り換えを遅くする程、サージ電圧を小さくすることができる。
ＶP −Ｖ＝Ｌline・ｄＩoff ／ｄｔ
ただし、ＶP はサージ電圧のピーク値
ＶはＦＥＴ２３がオフ状態にあるときの電圧（定常時の電圧）
Ｌlineは閉回路全体のリアクタンス
【００４６】
以上で明らかなように、この実施の形態９によれば、ドライブ回路８０が電流Ｉoff を所定値と比較してＦＥＴ７６，７７をオン・オフ制御するようにしたので、ＦＥＴ２３をオン状態からオフ状態に切り換える際に生じるサージ電圧を抑制することができ、その結果、ＦＥＴ２３の破損を防止することができる効果を奏する。
【００４７】
実施の形態１０．
上記実施の形態９では、制御用キャパシタ７３，７４（ＦＥＴ７６，７７）を直列に接続するものについて示したが、図１４に示すように、制御用キャパシタ７３，７４（ＦＥＴ７６，７７）を並列に接続するようにしてもよく、上記実施の形態９と同様の効果を奏することができる。
【００４８】
実施の形態１１．
図１５はこの発明の実施の形態１１による電源装置の一部を示す構成図であり、図において、８１は複数個直列に接続されたＩＧＢＴ（スイッチング手段）、８２はＩＧＢＴ８１を制御する制御装置、８３はトリガ信号を入力するドライブ用ＩＣ、８４は直流電源、８５はトリガ信号がオン状態になると直流電源８４をＩＧＢＴ８１のゲートに接続する一方、トリガ信号がオフ状態になると直流電源８４をＩＧＢＴ８１のゲートから切り離すＦＥＴ（スイッチング素子）、８６はＦＥＴ８５が直流電源８４をＩＧＢＴ８１のゲートから切り離す際のゲート電流を制御する制御回路である。
【００４９】
次に動作について説明する。
上記実施の形態１等では、スイッチング手段であるＦＥＴ２３を制御する制御装置については特に説明しなかったが、複数のＩＧＢＴ８１を直列に接続してスイッチング手段を構成する場合には、従来から図１６に示すような制御装置があったので、まず、これについて簡単に説明する。
【００５０】
まず、ドライブ用ＩＣ８３はオン状態のトリガ信号を入力すると、ＦＥＴ８５をオン状態にするとともにＦＥＴ８７をオフ状態にして、直流電源８４を抵抗８８を介してＩＧＢＴ８１のゲートに接続する。これにより、ＩＧＢＴ８１のゲートに電圧Ｖccが印加されるため、ＩＧＢＴ８１はオン状態になる。
一方、ドライブ用ＩＣ８３はオフ状態のトリガ信号を入力すると、ＦＥＴ８５をオフ状態にするとともにＦＥＴ８７をオン状態にして、直流電源８４をＩＧＢＴ８１のゲートから切り離す処理を行う。これにより、ＩＧＢＴ８１のゲートには電圧Ｖccが印加されなくなるため、ＩＧＢＴ８１はオフ状態になる。
【００５１】
このようにして、ＩＧＢＴ８１のスイッチング状態が制御されるが、直列に接続された各ＩＧＢＴ８１におけるゲート電圧の下降時間のバラツキにより（ゲート電圧の下降時間は、ＲＣの時定数により決定されるが、通常、各ＩＧＢＴ８１におけるゲートのミラー容量にバラツキがあるため、ゲート電圧の下降時間にバラツキが生じる）、各ＩＧＢＴ８１がオフ状態になるとき、各ＩＧＢＴ８１に印加される電圧のバランスが崩れ、ＩＧＢＴ８１が破損する場合があった。
また、ゲート電圧の下降時間が早過ぎる場合には、ＩＧＢＴ８１内部のセルに流れる電流のバランスが崩れ、同様にＩＧＢＴ８１が破損する場合があった。
【００５２】
そこで、この実施の形態１１では、ＦＥＴ８７の代わりに、ＦＥＴ８５が直流電源８４をＩＧＢＴ８１のゲートから切り離す際のゲート電流、即ち、ゲート電圧の下降時間を制御する制御回路８６を設けることにより、各ＩＧＢＴ８１におけるゲート電圧の下降時間のバラツキを解消するようにしている。
なお、各ＩＧＢＴ８１のゲート電圧の下降時間を長めに設定すると、各ＩＧＢＴ８１をオフ状態にするときに発生するサージ電圧を低く抑えることもできる。
【００５３】
実施の形態１２．
上記実施の形態１１では、制御回路８６の構成については特に言及しなかったが、図１７に示すように、制御回路８６をＦＥＴ（スイッチング素子）８９と可変抵抗９０を用いて構成すれば、可変抵抗９０の抵抗値を適宜変更することにより、ゲート電圧の下降時間を調整することができる。
【００５４】
実施の形態１３．
上記実施の形態１１では、制御回路８６の構成については特に言及しなかったが、図１８に示すように、制御回路８６をＦＥＴ８９と定電流源９１を用いて構成すれば、ゲート電圧の下降時間を調整することができる。
即ち、ＩＧＢＴ８１をオフ状態にする際に、ゲートから引き去る電荷量は、ＩＧＢＴ８１のゲート帰還容量とドレインソース電圧の積によって決定されるが、当該電荷量は、ゲート電流と下降時間の積によっても表されるので、定電流源９１によりゲート電流を適宜調整すれば、下降時間も調整することができる。
【００５５】
実施の形態１４．
上記実施の形態１１〜１３では、複数のＩＧＢＴ８１を直列に接続してスイッチング手段を構成したものについて示したが、複数のＩＧＢＴ８１を並列に接続してスイッチング手段を構成してもよく、上記実施の形態１１〜１３と同様の効果を奏することができる。
【００５６】
実施の形態１５．
図１９はこの発明の実施の形態１５による電源装置を示す構成図であり、図において、上記実施の形態と同一符号は同一または相当部分を示すので説明を省略する。
１０１は交流電圧を直流電圧に変換し、充電リアクトル２２を介してクライストロン２５に直流電圧を印加する整流回路（整流手段）、１０２はクライストロン２５と並列に接続され、整流回路１０１が放電する電荷を充電する整流用キャパシタ、１０３〜１０６はキャパシタ、１０７〜１１０はそれぞれキャパシタ１０３〜１０６と直列体を構成するＦＥＴ（スイッチング素子）、１１１〜１１４はキャパシタ１０３〜１０６に対してそれぞれ負の電荷を充電させる充電用電源、１１５〜１１８は充電リアクトル２２に流れる電流を通電するダイオード、１１９は充電リアクトル２２に流れる電流を検出して、その電流の変化を検出する電流検出器（検出手段）、１２０はＩ／Ｖ変換器（制御回路）、１２１は電流検出器１１９により検出された電流の変化分が零になるように、ＦＥＴ１０７〜１１０をオン・オフ制御するドライブ回路（制御回路）である。
【００５７】
次に動作について説明する。
まず、整流回路１０１が交流電圧を直流電圧に変換すると、充電リアクトル２２を介してクライストロン２５及び整流用キャパシタ１０２に同一の直流電圧ＶP を印加する。これにより、整流用キャパシタ１０２に電荷が充電されることになる。
従って、充電リアクトル２２と整流用キャパシタ１０２によって、クライストロン２５に印加される直流電圧ＶP に含まれるリップルを抑制することができるが、リップルを零に近づけるためには、極めて大きな容量の充電リアクトル２２と整流用キャパシタ１０２を設置する必要があり、装置が大型になってしまうので、この実施の形態１５では、下記のようにしてリップルを抑制し、小さな容量の充電リアクトル２２及び整流用キャパシタ１０２でも足りるようにしている。
【００５８】
即ち、電流検出器１１９が充電リアクトル２２に流れる電流を検出して、その電流の変化を検出すると（図２０（ａ）はリップル補償前の整流用キャパシタ１０２の両端電圧ＶP を示している）、Ｉ／Ｖ変換器１２０がその電流の変化分に応じた電圧信号をリップル補償電圧ΔＶP として出力する（図２０（ｂ）参照）。
これにより、ドライブ回路１２１は、そのリップル補償電圧ΔＶP に応じてＦＥＴ１０７〜１１０をオン・オフ制御する。
【００５９】
具体的には、リップル補償電圧ΔＶP が大きくなってきた場合には、直流電圧ＶP に含まれるリップルが増加しているので、オン状態にあるＦＥＴ１０７〜１１０の数を増やし、リップル補償電圧ΔＶP が小さくなってきた場合には、直流電圧ＶP に含まれるリップルが減少しているので、オン状態にあるＦＥＴ１０７〜１１０の数を減らすように制御する。
因に、ＦＥＴ１０７〜１１０をオン状態にした場合には、キャパシタ１０３〜１０６から負の電荷が放電されるので、直流電圧ＶP は低下する方向に作用し、逆に、ＦＥＴ１０７〜１１０をオフ状態にした場合には、キャパシタ１０３〜１０６から負の電荷の放電が停止されるので、直流電圧ＶP の低下作用が停止される。
【００６０】
以上で明らかなように、この実施の形態１５では、充電リアクトル２２に流れる電流を検出して、その電流の変化分が零になるように、ＦＥＴ１０７〜１１０をオン・オフ制御するようにしたので、充電リアクトル２２と整流用キャパシタ１０２の容量を大きくすることなく、直流電圧に含まれるリップルを小さく抑制することができる効果を奏する。
【００６１】
【発明の効果】
以上のように、請求項１記載の発明によれば、検出手段により検出された負荷電流と所定値の差が一定値以上になると、サグ補償手段が負荷に対して電荷を放電し、サグ電圧の発生を補償するように構成したので、充放電手段の容量を大きくすることなく、即ち、装置の大型化を招くことなく、高電圧パルスの波形を平坦なパルス波形にすることができる効果がある。
【００６２】
請求項２記載の発明によれば、検出手段により検出された負荷電圧と所定値の差が一定値以上になると、サグ補償手段が負荷に対して電荷を放電し、サグ電圧の発生を補償するように構成したので、充放電手段の容量を大きくすることなく、即ち、装置の大型化を招くことなく、高電圧パルスの波形を平坦なパルス波形にすることができる効果がある。
【００６３】
請求項３記載の発明によれば、検出手段により検出されたマイクロ波と所定値の差が一定値以上になると、サグ補償手段が負荷に対して電荷を放電し、サグ電圧の発生を補償するように構成したので、充放電手段の容量を大きくすることなく、即ち、装置の大型化を招くことなく、高電圧パルスの波形を平坦なパルス波形にすることができる効果がある。
【００６４】
請求項４記載の発明によれば、検出手段により検出された負荷電流と所定値の差が一定値以上になると、サグ補償手段が負荷に対して電荷を放電し、充放電手段の充電容量を小さくできるように構成したので、装置の大型化を招くことなく、高電圧パルスの波形を平坦なパルス波形にすることができる効果がある。
【００６５】
請求項５記載の発明によれば、検出手段により検出された負荷電圧と所定値の差が一定値以上になると、サグ補償手段が負荷に対して電荷を放電し、充放電手段の充電容量を小さくできるように構成したので、装置の大型化を招くことなく、高電圧パルスの波形を平坦なパルス波形にすることができる効果がある。
【００６６】
請求項６記載の発明によれば、検出手段により検出されたマイクロ波と所定値の差が一定値以上になると、サグ補償手段が負荷に対して電荷を放電し、充放電手段の充電容量を小さくできるように構成したので、装置の大型化を招くことなく、高電圧パルスの波形を平坦なパルス波形にすることができる効果がある。
【００６７】
請求項７記載の発明によれば、スイッチング手段がオン状態になると充放電手段の両端に印加されている電位の変化分に応じた検出信号を出力する検出信号出力手段を設け、その検出信号と所定値の差が一定値以上になると、サグ補償手段が負荷に対して電荷を放電するように構成したので、サグ電圧を負荷に印加される電圧に対して目標とするサグ電圧を極めて小さくする場合でも、精度よくサグ電圧を補償することができる効果がある。
【図面の簡単な説明】
【図１】この発明の実施の形態１による電源装置を示す構成図である。
【図２】サグ補償回路３１の具体的な構成を示す構成図である。
【図３】各素子の両端電圧及びＦＥＴ２３のスイッチング信号を示す波形図である。
【図４】誤差アンプ２９の誤差信号及びＦＥＴ３６〜３９のスイッチング信号を示す波形図である。
【図５】この発明の実施の形態２による電源装置を示す構成図である。
【図６】この発明の実施の形態３による電源装置を示す構成図である。
【図７】この発明の実施の形態４による電源装置を示す構成図である。
【図８】この発明の実施の形態５による電源装置を示す構成図である。
【図９】この発明の実施の形態６による電源装置を示す構成図である。
【図１０】この発明の実施の形態７による電源装置を示す構成図である。
【図１１】この発明の実施の形態８による電源装置を示す構成図である。
【図１２】この発明の実施の形態９による電源装置の一部を示す構成図である。
【図１３】サージ電圧及びＦＥＴ７５，７６のスイッチング信号を示す波形図である。
【図１４】この発明の実施の形態１０による電源装置の一部を示す構成図である。
【図１５】この発明の実施の形態１１による電源装置の一部を示す構成図である。
【図１６】従来の電源装置の一部を示す構成図である。
【図１７】この発明の実施の形態１２による電源装置の一部を示す構成図である。
【図１８】この発明の実施の形態１３による電源装置の一部を示す構成図である。
【図１９】この発明の実施の形態１５による電源装置を示す構成図である。
【図２０】リップル補償電圧ΔＶP 等を示す波形図である。
【図２１】従来の電源装置を示す構成図である。
【図２２】従来の電源装置を示す構成図である。
【図２３】放電キャパシタ１４の両端電圧を示す波形図である。
【符号の説明】
２１，８４直流電源、２２充電リアクトル、２３，５１ＦＥＴ（スイッチング手段）、２４放電キャパシタ（充放電手段）、２５クライストロン（負荷）、２６，６４，１１９電流検出器（検出手段）、２７Ｉ／Ｖ変換器（サグ補償手段）、２８基準電源（サグ補償手段）、２９誤差アンプ（サグ補償手段）、３０ドライブ回路（サグ補償手段）、３１サグ補償回路（サグ補償手段）、３２〜３５，１０３〜１０６キャパシタ、３６〜３９，７６，７７，８５，８９，１０７〜１１０ＦＥＴ（スイッチング素子）、４０〜４３，１１１〜１１４充電用電源、４４〜４７，１１５〜１１８ダイオード、５２パルス成型回路網（充放電手段）、６１ダイオード（検出信号出力手段）、６２キャパシタ（検出信号出力手段）、６３抵抗（検出信号出力手段）、７１スナバ用ダイオード、７２スナバ用キャパシタ、７３，７４制御用キャパシタ、７８電流検出器（制御回路）、７９，１２０Ｉ／Ｖ変換器（制御回路）、８０，１２１ドライブ回路（制御回路）、８１ＩＧＢＴ（スイッチング手段）、８６制御回路、９０可変抵抗、９１定電流源、１０１整流回路（整流手段）、１０２整流用キャパシタ。[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a power supply device that supplies large power to a load such as a klystron.
[0002]
[Prior art]
FIG. 21 is a configuration diagram showing a conventional power supply device shown on pages 182 to 184 of a document distributed at a research presentation hosted by the Linac Research Group on July 21, 1993, for example. Induction voltage regulator 2, a rectifier circuit for lowering the AC voltage and converting the AC voltage to a DC voltage, a charging circuit 3 for charging a capacitor in pulse shaping network 6 with electric charge, and a pulse shaping network 6 A deciding circuit for stopping charging of the charging circuit 3 when the charging voltage of the capacitor inside the IGBT reaches a predetermined value, a shunt diode 5, a large number of capacitors and reactors 6, and a high voltage pulse when the switching element 7 is turned on. , A switching element such as a thyratron connected to the load side of the pulse shaping network 6, and 8 a pulse shaping network. Pulse transformer for boosting the high-voltage pulse circuitry 6 outputs, 9 is a klystron for outputting receiving the microwave of high voltage pulses.
[0003]
Next, the operation will be described.
First, when the induction voltage regulator 1 receives an AC voltage, the rectifier circuit 2 converts the AC voltage into a DC voltage after stepping down the AC voltage, and the charging circuit 3 charges a capacitor in the pulse shaping network 6 with electric charge. When the charging voltage of the capacitor in the pulse shaping network 6 reaches a predetermined value, the discusing circuit 4 stops charging the charging circuit 3.
[0004]
When a predetermined amount of electric charge is charged in the capacitor in the pulse shaping network 6 in this way, the switching element 7 is switched from the off state to the on state, so that the pulse shaping network 6 outputs a high-voltage pulse.
Incidentally, since the pulse shaping network 6 is composed of a large number of capacitors and reactors, it is possible to output a high-voltage pulse. However, if the number of capacitors and reactors is small, the output of the pulse shaping network 6 becomes sinusoidal. Usually, the number of stages of the capacitor and the reactor is set to 10 to 20 because the wave is close to a wave.
[0005]
When the high voltage pulse is output from the pulse shaping network 6, the pulse transformer 8 boosts the high voltage pulse and outputs it to the klystron 9. As a result, the klystron 9 outputs microwaves.
[0006]
In addition to the above-described conventional example, there is a conventional example as shown in FIG. 22. In this conventional example, a discharge circuit is configured using a simple discharge capacitor 14 instead of the pulse shaping network 6. However, if the capacity of the discharge capacitor 14 is small, as shown in FIG. 23, as the discharge of the charged electric charge progresses, the voltage at both ends of the discharge capacitor 14 decreases and a sag voltage ΔV occurs, which causes a problem ( When the sag voltage ΔV is generated, the waveform of the high voltage pulse does not become a flat pulse waveform), and the capacity of the discharge capacitor 14 needs to be extremely large.
In FIG. 22, 11 is a converter, 12 is an inverter, 13 is a charging resistor, 14 is a discharge capacitor, and 15 is a switching element.
[0007]
[Problems to be solved by the invention]
Since the conventional power supply device is configured as described above, a high-voltage pulse can be output to the klystron 9. However, in order to make the waveform of the high-voltage pulse into a flat pulse waveform, the pulse shaping network 6 is required. Must be increased in the number of stages of the capacitor and the reactor, which results in problems such as an increase in size and cost of the device and a decrease in reliability against dielectric breakdown.
When a discharge circuit is formed using a simple discharge capacitor 14 instead of the pulse shaping network 6, the capacity of the discharge capacitor 14 needs to be extremely large in order to avoid the generation of the sag voltage ΔV. Eventually, there is a similar problem that the device becomes large.
[0008]
The present invention has been made in order to solve the above-described problems, and has as its object to obtain a power supply device that can make a high-voltage pulse waveform a flat pulse waveform without increasing the size of the device. I do.
Another object of the present invention is to provide a power supply device capable of applying a DC voltage with little ripple to a load without increasing the size of the device.
[0009]
[Means for Solving the Problems]
When the difference between the load current detected by the detecting means and the predetermined value becomes equal to or more than a predetermined value, the sag compensating means discharges the electric charge to the load, and generates the sag voltage. This is to compensate.
A charging circuit in which a plurality of series bodies each including a pair of capacitors and a switching element are connected in series; a charging power supply that charges a capacitor related to the plurality of series bodies with a negative charge; and a plurality of series bodies. And a diode that is connected in parallel with each other and conducts a load current flowing through the load, and compares the detection result of the detection unit with a predetermined value, and controls on / off of the switching elements related to the plurality of series members according to the comparison result. A sag compensating means is constituted by the control circuit.
[0010]
According to a second aspect of the present invention, when the difference between the load voltage detected by the detection means and the predetermined value becomes equal to or greater than a predetermined value, the sag compensation means discharges electric charge to the load, and generates the sag voltage. This is to compensate.
A charging circuit in which a plurality of series bodies each including a pair of capacitors and a switching element are connected in series; a charging power supply that charges a capacitor related to the plurality of series bodies with a negative charge; and a plurality of series bodies. And a diode that is connected in parallel with each other and conducts a load current flowing through the load, and compares the detection result of the detection unit with a predetermined value, and controls on / off of the switching elements related to the plurality of series members according to the comparison result. A sag compensating means is constituted by the control circuit.
[0011]
According to a third aspect of the present invention, when the difference between the microwave detected by the detecting means and the predetermined value becomes equal to or more than a predetermined value, the sag compensating means discharges an electric charge to the load and generates a sag voltage. This is to compensate.
A charging circuit in which a plurality of series bodies each including a pair of capacitors and a switching element are connected in series; a charging power supply that charges a capacitor related to the plurality of series bodies with a negative charge; and a plurality of series bodies. And a diode that is connected in parallel with each other and conducts a load current flowing through the load, and compares the detection result of the detection unit with a predetermined value, and controls on / off of the switching elements related to the plurality of series members according to the comparison result. A sag compensating means is constituted by the control circuit.
[0012]
According to a fourth aspect of the present invention, when the difference between the load current detected by the detecting means and the predetermined value becomes equal to or more than a predetermined value, the sag compensating means discharges electric charges to the load, and the charging / discharging means charges. The capacity can be reduced.
A charging circuit in which a plurality of series bodies each including a pair of capacitors and a switching element are connected in series; a charging power supply that charges a capacitor related to the plurality of series bodies with a negative charge; and a plurality of series bodies. And a diode that is connected in parallel with each other and conducts a load current flowing through the load, and compares the detection result of the detection unit with a predetermined value, and controls on / off of the switching elements related to the plurality of series members according to the comparison result. A sag compensating means is constituted by the control circuit.
[0013]
According to a fifth aspect of the present invention, when the difference between the load voltage detected by the detecting means and the predetermined value becomes equal to or more than a predetermined value, the sag compensating means discharges the charge to the load, and the charging / discharging means charges. The capacity can be reduced.
A charging circuit in which a plurality of series bodies each including a pair of capacitors and a switching element are connected in series; a charging power supply that charges a capacitor related to the plurality of series bodies with a negative charge; and a plurality of series bodies. And a diode that is connected in parallel with each other and conducts a load current flowing through the load, and compares the detection result of the detection unit with a predetermined value, and controls on / off of the switching elements related to the plurality of series members according to the comparison result. A sag compensating means is constituted by the control circuit.
[0014]
In the power supply device according to the present invention, when the difference between the microwave detected by the detecting means and the predetermined value becomes equal to or more than a predetermined value, the sag compensating means discharges electric charge to the load and charges the charging / discharging means. The capacity can be reduced.
A charging circuit in which a plurality of series bodies each including a pair of capacitors and a switching element are connected in series; a charging power supply that charges a capacitor related to the plurality of series bodies with a negative charge; and a plurality of series bodies. And a diode that is connected in parallel with each other and conducts a load current flowing through the load, and compares the detection result of the detection unit with a predetermined value, and controls on / off of the switching elements related to the plurality of series members according to the comparison result. A sag compensating means is constituted by the control circuit.
[0015]
According to a seventh aspect of the present invention, the power supply apparatus further includes a detection signal output unit that outputs a detection signal corresponding to a change in the potential applied to both ends of the charge / discharge unit when the switching unit is turned on. When the difference between the signal and the predetermined value exceeds a certain value, the sag compensating means discharges electric charge to the load.
A charging circuit in which a plurality of series bodies each including a pair of capacitors and a switching element are connected in series; a charging power supply that charges a capacitor related to the plurality of series bodies with a negative charge; and a plurality of series bodies. And a diode that is connected in parallel with each other and conducts a load current flowing through the load, and compares the detection result of the detection unit with a predetermined value, and controls on / off of the switching elements related to the plurality of series members according to the comparison result. A sag compensating means is constituted by the control circuit.
[0016]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, an embodiment of the present invention will be described.
Embodiment 1 FIG.
FIG. 1 is a configuration diagram showing a power supply device according to a first embodiment of the present invention. In the drawing, reference numeral 21 denotes a DC power supply, 22 denotes a charging reactor for suppressing a ripple included in a DC voltage, and 23 denotes a DC power supply 21 in series. The connected FET (switching means) 24 is connected in parallel with the DC power supply 21, and charges the charge discharged from the DC power supply 21 when the FET 23 is turned off, and charges the klystron 25 when the FET 23 is turned on. Is a klystron (load) that outputs a microwave when a high-voltage pulse is input.
[0017]
26 is a current detector (detection means) for detecting the load current IL flowing through the klystron 25, and 27 is an I / V converter (sag compensation means) for converting the load current IL detected by the current detector 26 into a voltage signal. ), 28 are reference power supplies (sag compensating means) for outputting a reference voltage (predetermined value), and 29 is for subtracting the voltage signal converted by the I / V converter 27 from the reference voltage output from the reference power supply 28, and subtracting the same. An error amplifier (sag compensating means) for outputting an error signal indicating the result, and 30 turns on / off the FETs 36 to 39 (see FIG. 2) of the sag compensation circuit 31 so that the error signal output from the error amplifier 29 becomes zero. A drive circuit (sag compensating means) as a control circuit for controlling, and 31 is a sag compensating circuit (sag compensating means) for discharging electric charges to the klystron 25.
[0018]
FIG. 2 is a configuration diagram showing a specific configuration of the sag compensation circuit 31. In the figure, 32 to 35 are capacitors (capacitors), and 36 to 39 are FETs (switching elements) each forming a series body with the capacitors 32 to 35. And a plurality of the series members are connected in series to form a charging circuit. Reference numerals 40 to 43 denote charging power supplies for charging the capacitors 32 to 35 with negative charges, respectively. Reference numerals 44 to 47 are respectively connected in parallel with the respective series members, and are used to prevent short-circuiting for supplying a load current IL flowing to the klystron 25. It is a diode.
[0019]
Next, the operation will be described.
First, the FET 23 is not activated by the klystron 25 in a state where the high voltage pulse is not applied (the voltage level of the pulse is L level), that is, the control device (not shown) controls the FET 23. In the off state, a closed circuit is generated by the DC power supply 21, the charging reactor 22, and the discharge capacitor 24, and thus the discharge capacitor 24 is charged by the DC power supply 21.
[0020]
When a predetermined time elapses after the voltage level of the high voltage pulse has changed to the L level and the FET 23 is turned on by a controller (not shown), the discharge capacitor 24, the FET 23, and the klystron Since a closed circuit is generated by the 25 and the sag compensating circuit 31, the charge charged in the discharge capacitor 24 is discharged to the klystron 25, and the load current IL flows through the klystron 25.
[0021]
At this time, when the capacity of the discharge capacitor 24 is small, as shown in FIGS. 3A and 3C, the voltage across the discharge capacitor 24 and the output voltage of the FET 23 decrease as the discharge of the charged charge progresses. Then, a sag voltage ΔV is generated in the klystron 25, and the flatness of the pulse waveform of the high voltage pulse is lost. Therefore, it is necessary to compensate for the sag voltage ΔV.
[0022]
Therefore, the capacitors 32 to 35 are previously charged with negative charges by the charging power supplies 40 to 43, and the charges charged to the capacitors 32 to 35 are discharged to the klystron 25 when the sag voltage ΔV is generated. To compensate for the sag voltage ΔV (see FIG. 3E).
That is, when the I / V converter 27 converts the load current IL detected by the current detector 26 into a voltage signal, the error amplifier 29 subtracts the voltage signal from the reference voltage output from the reference power supply 28, and the subtraction is performed. An error signal indicating the result is output.
When the drive circuit 30 receives the error signal from the error amplifier 29, the drive circuit 30 controls the FETs 36 to 39 of the sag compensation circuit 31 to be on / off so that the error signal becomes zero.
[0023]
More specifically, since the FETs 36 to 39 of the sag compensation circuit 31 are all off in the initial state (the state in which the sag voltage ΔV is not generated), the sag compensation circuit 31 compensates for any sag voltage ΔV. No operation is performed, and the load current IL is merely passed through the diodes 44 to 47. However, when the voltage across the discharge capacitor 24 decreases and the sag voltage ΔV becomes larger than a certain value, that is, the error amplifier When the error signal output by 29 exceeds a certain value, the drive circuit 30 sequentially changes the state of the FETs 36 to 39 from the off state to the on state, as shown in FIG.
[0024]
For example, when the state of the FET 36 and the FET 37 is changed from the OFF state to the ON state, the charges charged in the capacitors 32 and 33 are discharged to the klystron 25 (the negative voltage is applied to the capacitors 32 and 33). Is charged, the charge is discharged in the direction of the klystron 25), and the sag voltage ΔV is compensated to improve the flatness of the pulse waveform of the high-voltage pulse (see FIG. 3E). ).
Incidentally, the voltage VL across the klystron 25 is as follows.
VL = V0-(. DELTA.V0 / 2). +-. (. DELTA.V0 / 2)
Here, V0 is the voltage across klystron 25 when sag voltage .DELTA.V0 is not generated.
[0025]
When a predetermined time has elapsed after the voltage level of the high-voltage pulse has changed to the H level and a predetermined pulse width has been obtained, the FET 23 is turned off by a control device (not shown), 21 will return to charging the discharge capacitor 24. Hereinafter, by repeating the same operation, a high-voltage pulse is applied to the klystron 25, and a microwave is output from the klystron 25.
[0026]
As is clear from the above, according to the first embodiment, the drive circuit 30 controls the FETs 36 to 39 on and off so that the error signal output from the error amplifier 29 becomes zero, and the sag voltage ΔV Is compensated for, so that the high voltage pulse waveform can be made a flat pulse waveform without increasing the capacity of the discharge capacitor 24, that is, without increasing the size of the device. .
In the first embodiment, the FET 23 is used as the switching means. However, it goes without saying that a self-extinguishing element such as an IGBT, SIT, or bipolar transistor has the same effect.
[0027]
Embodiment 2 FIG.
In the first embodiment, the case where the power supply device directly applies the high voltage pulse to the klystron 25 is shown. However, as shown in FIG. 5, the high voltage pulse is boosted by the pulse transformer 48 and then applied to the klystron 25. Alternatively, the same effect as in the first embodiment can be obtained.
[0028]
Embodiment 3 FIG.
In the first embodiment, the load current IL flowing through the klystron 25 is detected, and then, the load current IL is converted into a voltage signal and input to the error amplifier 29. However, as shown in FIG. Alternatively, the load voltage applied to the load amplifier 25 may be detected and the load voltage may be input to the error amplifier 29, and the same effect as in the first embodiment can be obtained.
[0029]
Embodiment 4 FIG.
In the first embodiment, the load current IL flowing through the klystron 25 is detected, and then the load current IL is converted into a voltage signal and inputted to the error amplifier 29. However, as shown in FIG. The microwave (MW) output by the output 25 may be detected, and a voltage signal corresponding to the microwave may be input to the error amplifier 29, and the same effect as in the first embodiment can be obtained.
[0030]
Embodiment 5 FIG.
FIG. 8 is a configuration diagram showing a power supply device according to Embodiment 5 of the present invention. In the figure, the same reference numerals as those in Embodiments 1 to 4 denote the same or corresponding parts, and a description thereof will be omitted.
51 is an FET (switching means) connected in parallel with the DC power supply 21; 52 is connected in series with the DC power supply 21; when the FET 51 is turned off, the DC power supply 21 charges a charge that is discharged, while the FET 51 is turned on. Is a pulse shaping circuit network (charge / discharge means) for discharging electric charges to the klystron 25, and is composed of several capacitors and reactors.
[0031]
Next, the operation will be described.
First, the FET 51 is not activated by the klystron 25 in a state where the high voltage pulse is not applied (the pulse voltage level is L level), that is, the control device (not shown) controls the FET 51 in the eleventh embodiment. In the off state, a closed circuit is generated by the DC power source 21, the charging reactor 22, the pulse shaping network 52, the pulse transformer 48, and the sag compensation circuit 31, so that the capacitor of the pulse shaping network 52 is The electric charge is charged by the power supply 21.
[0032]
When the FET 51 is turned on by a control device (not shown) after a predetermined time has elapsed since the voltage level of the high-voltage pulse has changed to the L level, the pulse shaping network 52 Since a closed circuit is generated by the transformer 48, the sag compensation circuit 31, and the FET 51, the charge charged in the capacitor of the pulse shaping network 52 is discharged to the klystron 25, and a load current flows to the klystron 25. .
[0033]
At this time, when the number of stages of the pulse shaping network 52 is small, as in the case of the discharge capacitor 24 in the first embodiment, the output voltage of the pulse shaping network 52 decreases as the discharge of the charged charges progresses. As a result, the sag voltage ΔV is generated in the klystron 25, and the flatness of the pulse waveform of the high-voltage pulse is lost. Therefore, it is necessary to compensate for the sag voltage ΔV.
[0034]
Therefore, the sag compensation circuit 31 and the like compensate for the sag voltage ΔV. The compensation operation is the same as in the first embodiment, and a description thereof will be omitted.
As is apparent from the above, according to the fifth embodiment, the drive circuit 30 controls the FETs 36 to 39 on and off so that the error signal output from the error amplifier 29 becomes zero, and the sag voltage ΔV In the case where the pulse shaping network 52 is used as the charging / discharging means, the number of stages of the capacitor and the reactor in the pulse shaping network 52 is increased, as in the conventional case. There is an effect that the waveform of the high-voltage pulse can be made a flat pulse waveform without increasing the capacity of the molded network 52, that is, without increasing the size of the device.
[0035]
Embodiment 6 FIG.
In the fifth embodiment, the load current IL flowing through the klystron 25 is detected, and then the load current IL is converted into a voltage signal and input to the error amplifier 29. However, as shown in FIG. The load voltage applied to the reference voltage 25 may be detected, and the load voltage may be input to the error amplifier 29. The same effects as in the fifth embodiment can be obtained.
[0036]
Embodiment 7 FIG.
In the fifth embodiment, the load current IL flowing through the klystron 25 is detected, and then the load current IL is converted into a voltage signal and input to the error amplifier 29. However, as shown in FIG. The microwave (MW) output by the 25 may be detected, and a voltage signal corresponding to the microwave may be input to the error amplifier 29, and the same effect as in the fifth embodiment can be obtained.
[0037]
Embodiment 8 FIG.
FIG. 11 is a configuration diagram showing a power supply device according to Embodiment 8 of the present invention. In the figure, the same reference numerals as those in the above embodiment denote the same or corresponding parts, and a description thereof will be omitted.
Reference numeral 61 denotes a diode (detection signal output means); 62, a capacitor (detection signal output means) for charging the electric charge discharged by the DC power supply 21 until the potential becomes equal to that of the discharge capacitor 24 when the FET 23 is turned off; When a change occurs in the potential applied to both ends of the discharge capacitor 24 due to the state, a resistor (detection signal output means) through which a current IR flows according to the change, and a resistor 64 detects the current IR flowing through the resistor 63. It is a current detector (detection means) for detecting as a detection signal.
[0038]
Next, the operation will be described.
In the first embodiment and the like, the case where the current detector 26 detects the load current IL and performs the on / off control of the FETs 36 to 39 of the sag compensation circuit 31 based on the load current IL is shown in FIG. As shown, the current detector 64 may detect the current IR flowing through the resistor 63, and control the ON / OFF of the FETs 36 to 39 of the sag compensation circuit 31 based on the current IR.
[0039]
That is, when the FET 23 is turned off, as described above, the discharge capacitor 24 is charged by the DC power supply 21. In the circuit of FIG. 11, the capacitor 62 is also connected in parallel with the DC power supply 21. Is charged by the DC power supply 21 until it has the same potential as the discharge capacitor 24.
[0040]
When the FET 23 is turned on, as described above, the charge is discharged from the discharge capacitor 24 to the klystron 25. If the capacity of the discharge capacitor 24 is small, as the discharge proceeds, both ends of the discharge capacitor 24 are discharged. Although the potential decreases, the circuit configuration as shown in FIG. 11 causes a potential difference between both ends of the resistor 63 as the potential between both ends of the discharge capacitor 24 decreases. Current flows through the resistor 63 in accordance with the decrease of
[0041]
Therefore, in the eighth embodiment, the current detector 64 detects the current IR and inputs the current IR to the I / V converter 27. As a result, the load current IL is more accurately detected than in the first embodiment. Can be detected.
That is, in the first embodiment, since the load current IL, which is a very large current, is monitored, for example, when the target sag voltage ΔV is set to 1% or less of the voltage applied to the klystron 25, the monitoring is performed. The amount of change in the current that occurs is also 1% or less, and the detection accuracy of the change cannot be increased so much. However, in the eighth embodiment, the current IR corresponding to the change in the load current IL is directly monitored, Even when the target sag voltage ΔV is extremely small with respect to the voltage applied to the klystron 25, the change can be detected with high accuracy.
Therefore, according to the eighth embodiment, the flatness of the pulse waveform of the high voltage pulse can be improved.
[0042]
Embodiment 9 FIG.
FIG. 12 is a configuration diagram showing a part (a protection circuit for the FET 23) of a power supply device according to Embodiment 9 of the present invention. In the figure, the same reference numerals as those in the above-described embodiment denote the same or corresponding parts, and a description thereof will be omitted. I do.
71 is a snubber diode, 72 is a snubber capacitor, 73 and 74 are control capacitors forming a series body with the snubber diode 71 and the snubber capacitor 72, 75 is a discharge resistor, and 76 and 77 are control capacitors 73 and 74. , An FET (switching element) connected in parallel with the current sensor, a current detector (control circuit) 78 for detecting a current Ioff flowing through the snubber diode 71, and an I / V converter (79) for converting the current Ioff into a voltage signal. A control circuit (control circuit) 80 controls ON / OFF of the FETs 76 and 77 in accordance with the magnitude of the current Ioff flowing through the snubber diode 71 when controlling the FET 23 from the ON state to the OFF state.
[0043]
Next, the operation will be described.
Except for the point that the protection circuit shown in FIG. 12 is added in parallel with the FET 23, the configuration is the same as that of the first embodiment and the like.
First, in the ninth embodiment, when the protection circuit as shown in FIG. 12 is not added, when the current is cut off by switching the FET 23 from the ON state to the OFF state, as shown in FIG. This was made in view of the possibility that a large surge voltage might be generated and the FET 23 might be damaged, and aims at suppressing the surge voltage.
[0044]
First, when the FET 23 is on, the FETs 76 and 77 are controlled to be on, and the current Ion flows through the FET 23.
When the FET 23 switches from the on state to the off state, the current Ion is cut off, and the current Ioff passes through the snubber diode 71, snubber capacitor 72 (discharge resistor 75), and FETs 76 and 77.
[0045]
Accordingly, the surge voltage can be suppressed more than the protection circuit is not added by the amount of the current Ioff (see FIG. 13B), but it is necessary to finally cut off the current Ioff. Therefore, the current detector 78 detects the current Ioff, and the drive circuit 80 monitors the magnitude of the current Ioff, that is, compares the current Ioff with a predetermined value while sequentially turning the FETs 76 and 77 from the on state to the off state. (See FIGS. 13 (c) and 13 (d)), the impedance of the protection circuit is increased to finally cut off the current Ioff (see FIG. 13 (b)).
Since the magnitude of the surge voltage is inversely proportional to the fall time dt of the current Ioff, the surge voltage may be reduced as the switching of the switching states of the FETs 76 and 77 is delayed within the allowable cutoff time of the FET 23. it can.
VP -V = Lline · dIoff / dt
Where VP is the peak value of the surge voltage
V is the voltage when the FET 23 is in the off state (voltage in a steady state)
Lline is the reactance of the entire closed circuit
[0046]
As is clear from the above, according to the ninth embodiment, the drive circuit 80 controls the FETs 76 and 77 to be turned on and off by comparing the current Ioff with the predetermined value. Can be suppressed, and as a result, it is possible to prevent the FET 23 from being damaged.
[0047]
Embodiment 10 FIG.
In Embodiment 9 described above, the control capacitors 73 and 74 (FETs 76 and 77) are connected in series. However, as shown in FIG. 14, the control capacitors 73 and 74 (FETs 76 and 77) are connected in parallel. The connection may be made, and the same effect as in the ninth embodiment can be obtained.
[0048]
Embodiment 11 FIG.
FIG. 15 is a block diagram showing a part of a power supply device according to Embodiment 11 of the present invention. In FIG. 15, reference numeral 81 denotes an IGBT (switching means) connected in series, 82 denotes a control device for controlling the IGBT 81, 83 is a drive IC for inputting a trigger signal, 84 is a DC power supply, 85 is a DC power supply connected to the gate of the IGBT 81 when the trigger signal is turned on, and is connected to the IGBT 81 when the trigger signal is turned off. An FET (switching element) 86 for disconnecting from the gate is a control circuit for controlling a gate current when the FET 85 disconnects the DC power supply 84 from the gate of the IGBT 81.
[0049]
Next, the operation will be described.
In the first embodiment and the like, the control device that controls the FET 23 serving as the switching means is not particularly described. However, when a plurality of IGBTs 81 are connected in series to constitute the switching means, the control device shown in FIG. Since there is a control device as shown, first, this will be briefly described.
[0050]
First, when the drive IC 83 receives the trigger signal of the ON state, it turns on the FET 85 and turns off the FET 87, and connects the DC power supply 84 to the gate of the IGBT 81 via the resistor 88. Thus, the voltage Vcc is applied to the gate of the IGBT 81, so that the IGBT 81 is turned on.
On the other hand, when the drive IC 83 receives the off-state trigger signal, it turns off the FET 85 and turns on the FET 87 to disconnect the DC power supply 84 from the gate of the IGBT 81. As a result, the voltage Vcc is not applied to the gate of the IGBT 81, and the IGBT 81 is turned off.
[0051]
In this way, the switching state of the IGBT 81 is controlled, but the variation in the fall time of the gate voltage in each of the IGBTs 81 connected in series varies (the fall time of the gate voltage is determined by the RC time constant. Since the gate capacitance of each IGBT 81 varies, the fall time of the gate voltage varies, so that when each IGBT 81 is turned off, the voltage applied to each IGBT 81 is out of balance and the IGBT 81 is damaged. There was a case.
If the fall time of the gate voltage is too early, the balance of the current flowing through the cells inside the IGBT 81 may be lost, and the IGBT 81 may be similarly damaged.
[0052]
Therefore, in the eleventh embodiment, each of the IGBTs 81 is provided with a control circuit 86 for controlling the gate current when the FET 85 disconnects the DC power supply 84 from the gate of the IGBT 81, that is, the fall time of the gate voltage, instead of the FET 87. The variation of the fall time of the gate voltage in the above is eliminated.
If the fall time of the gate voltage of each IGBT 81 is set longer, the surge voltage generated when each IGBT 81 is turned off can be suppressed.
[0053]
Embodiment 12 FIG.
In the eleventh embodiment, the configuration of the control circuit 86 is not particularly mentioned. However, if the control circuit 86 is configured by using an FET (switching element) 89 and a variable resistor 90 as shown in FIG. By appropriately changing the resistance value of the resistor 90, the fall time of the gate voltage can be adjusted.
[0054]
Embodiment 13 FIG.
In the eleventh embodiment, the configuration of the control circuit 86 is not particularly mentioned. However, as shown in FIG. 18, if the control circuit 86 is configured by using the FET 89 and the constant current source 91, the fall time of the gate voltage can be reduced. Can be adjusted.
That is, when the IGBT 81 is turned off, the amount of charge drawn from the gate is determined by the product of the gate feedback capacitance and the drain-source voltage of the IGBT 81. The amount of charge is also determined by the product of the gate current and the fall time. Therefore, if the constant current source 91 appropriately adjusts the gate current, the fall time can be adjusted.
[0055]
Embodiment 14 FIG.
In the above-described embodiments 11 to 13, the switching means is configured by connecting a plurality of IGBTs 81 in series. However, the switching means may be configured by connecting a plurality of IGBTs 81 in parallel. The same effects as in the embodiments 11 to 13 can be obtained.
[0056]
Embodiment 15 FIG.
FIG. 19 is a configuration diagram showing a power supply device according to Embodiment 15 of the present invention. In the figure, the same reference numerals as those in the above embodiment denote the same or corresponding parts, and a description thereof will be omitted.
A rectifier circuit (rectifier) 101 converts an AC voltage into a DC voltage and applies a DC voltage to the klystron 25 via the charging reactor 22. A rectifier circuit 102 is connected in parallel with the klystron 25 and charges the rectifier circuit 101 to discharge. Rectifying capacitors to be charged, 103 to 106 are capacitors, 107 to 110 are FETs (switching elements) constituting a series body with the capacitors 103 to 106, and 111 to 114 are respectively charged with negative charges to the capacitors 103 to 106. A power supply for charging; 115 to 118 diodes for supplying a current flowing through the charging reactor 22; 119 a current detector (detection means) for detecting a current flowing to the charging reactor 22 to detect a change in the current; I / V converter (control circuit) 121 detected by current detector 119 Was as change in current becomes zero to be a drive circuit (control circuit) for on-off control the FET107～110.
[0057]
Next, the operation will be described.
First, when the rectifier circuit 101 converts an AC voltage into a DC voltage, the same DC voltage VP is applied to the klystron 25 and the rectifying capacitor 102 via the charging reactor 22. As a result, the rectifying capacitor 102 is charged with electric charge.
Therefore, the ripple included in the DC voltage VP applied to the klystron 25 can be suppressed by the charging reactor 22 and the rectifying capacitor 102. However, in order to make the ripple close to zero, the charging reactor 22 having an extremely large capacity is required. Since it is necessary to install the rectifying capacitor 102 and the device becomes large in size, in the fifteenth embodiment, the ripple is suppressed as described below, and the charging reactor 22 and the rectifying capacitor 102 having a small capacity are sufficient. Like that.
[0058]
That is, when the current detector 119 detects a current flowing through the charging reactor 22 and detects a change in the current (FIG. 20A shows a voltage VP across the rectifying capacitor 102 before ripple compensation). The I / V converter 120 outputs a voltage signal corresponding to the change in the current as the ripple compensation voltage ΔVP (see FIG. 20B).
As a result, the drive circuit 121 controls ON / OFF of the FETs 107 to 110 according to the ripple compensation voltage ΔVP.
[0059]
Specifically, when the ripple compensation voltage ΔVP increases, the ripple included in the DC voltage VP increases, so the number of the FETs 107 to 110 in the ON state is increased, and the ripple compensation voltage ΔVP decreases. If it has, the ripple contained in the DC voltage VP has been reduced, so that the number of the FETs 107 to 110 in the ON state is controlled to be reduced.
When the FETs 107 to 110 are turned on, negative charges are discharged from the capacitors 103 to 106, so that the DC voltage VP acts in a decreasing direction, and conversely, the FETs 107 to 110 are turned off. In this case, the discharge of the negative charges from the capacitors 103 to 106 is stopped, so that the action of lowering the DC voltage VP is stopped.
[0060]
As is apparent from the above description, in the fifteenth embodiment, the current flowing through the charging reactor 22 is detected, and the FETs 107 to 110 are turned on / off so that the change in the current becomes zero. This has the effect of reducing the ripple included in the DC voltage to a small value without increasing the capacity of the charging reactor 22 and the rectifying capacitor 102.
[0061]
【The invention's effect】
As described above, according to the first aspect of the present invention, when the difference between the load current detected by the detecting means and the predetermined value becomes equal to or more than a predetermined value, the sag compensating means discharges the charge to the load, and the sag voltage is reduced. Is configured so as to compensate for the generation of the high voltage pulse without increasing the capacity of the charging / discharging means, that is, without increasing the size of the device. is there.
[0062]
According to the second aspect of the present invention, when the difference between the load voltage detected by the detecting means and the predetermined value becomes equal to or more than a predetermined value, the sag compensating means discharges charges to the load to compensate for the generation of the sag voltage. With such a configuration, there is an effect that the waveform of the high-voltage pulse can be made a flat pulse waveform without increasing the capacity of the charging / discharging means, that is, without increasing the size of the device.
[0063]
According to the third aspect of the present invention, when the difference between the microwave detected by the detecting means and the predetermined value becomes equal to or more than a predetermined value, the sag compensating means discharges electric charge to the load to compensate for the generation of the sag voltage. With such a configuration, there is an effect that the waveform of the high-voltage pulse can be made a flat pulse waveform without increasing the capacity of the charging / discharging means, that is, without increasing the size of the device.
[0064]
According to the fourth aspect of the invention, when the difference between the load current detected by the detecting means and the predetermined value becomes equal to or more than a predetermined value, the sag compensating means discharges the electric charge to the load and reduces the charge capacity of the charging / discharging means. Since the configuration can be made smaller, there is an effect that the waveform of the high voltage pulse can be made a flat pulse waveform without increasing the size of the device.
[0065]
According to the fifth aspect of the present invention, when the difference between the load voltage detected by the detecting means and the predetermined value becomes equal to or more than a predetermined value, the sag compensating means discharges the charge to the load, and reduces the charge capacity of the charging / discharging means. Since the configuration can be made smaller, there is an effect that the waveform of the high voltage pulse can be made a flat pulse waveform without increasing the size of the device.
[0066]
According to the invention described in claim 6, when the difference between the microwave detected by the detecting means and the predetermined value becomes equal to or more than a certain value, the sag compensating means discharges the charge to the load and reduces the charge capacity of the charging / discharging means. Since the configuration can be made smaller, there is an effect that the waveform of the high voltage pulse can be made a flat pulse waveform without increasing the size of the device.
[0067]
According to the invention described in claim 7, when the switching means is turned on, the detection signal output means for outputting a detection signal corresponding to a change in the potential applied to both ends of the charging / discharging means is provided. When the difference between the predetermined values becomes equal to or more than a predetermined value, the sag compensating means is configured to discharge the electric charge to the load. Therefore, the sag voltage is set to be extremely small with respect to the voltage applied to the load. Even in this case, there is an effect that the sag voltage can be accurately compensated.
[Brief description of the drawings]
FIG. 1 is a configuration diagram showing a power supply device according to Embodiment 1 of the present invention.
FIG. 2 is a configuration diagram showing a specific configuration of a sag compensation circuit 31.
FIG. 3 is a waveform diagram showing a voltage between both ends of each element and a switching signal of an FET.
FIG. 4 is a waveform diagram showing an error signal of an error amplifier 29 and switching signals of FETs 36 to 39.
FIG. 5 is a configuration diagram showing a power supply device according to Embodiment 2 of the present invention.
FIG. 6 is a configuration diagram showing a power supply device according to Embodiment 3 of the present invention.
FIG. 7 is a configuration diagram showing a power supply device according to Embodiment 4 of the present invention.
FIG. 8 is a configuration diagram showing a power supply device according to Embodiment 5 of the present invention.
FIG. 9 is a configuration diagram showing a power supply device according to Embodiment 6 of the present invention.
FIG. 10 is a configuration diagram showing a power supply device according to Embodiment 7 of the present invention.
FIG. 11 is a configuration diagram showing a power supply device according to an eighth embodiment of the present invention.
FIG. 12 is a configuration diagram showing a part of a power supply device according to Embodiment 9 of the present invention.
FIG. 13 is a waveform diagram showing a surge voltage and switching signals of FETs 75 and 76.
FIG. 14 is a configuration diagram showing a part of a power supply device according to Embodiment 10 of the present invention.
FIG. 15 is a configuration diagram showing a part of a power supply device according to Embodiment 11 of the present invention.
FIG. 16 is a configuration diagram showing a part of a conventional power supply device.
FIG. 17 is a configuration diagram showing a part of a power supply device according to a twelfth embodiment of the present invention.
FIG. 18 is a configuration diagram showing a part of a power supply device according to Embodiment 13 of the present invention.
FIG. 19 is a configuration diagram showing a power supply device according to Embodiment 15 of the present invention.
FIG. 20 is a waveform diagram showing a ripple compensation voltage ΔVP and the like.
FIG. 21 is a configuration diagram showing a conventional power supply device.
FIG. 22 is a configuration diagram showing a conventional power supply device.
FIG. 23 is a waveform diagram showing a voltage across the discharge capacitor 14.
[Explanation of symbols]
21, 84 DC power supply, 22 charging reactor, 23, 51 FET (switching means), 24 discharge capacitor (charge / discharge means), 25 klystron (load), 26, 64, 119 current detector (detection means), 27 I / V converter (sag compensating means), 28 reference power supply (sag compensating means), 29 error amplifier (sag compensating means), 30 drive circuit (sag compensating means), 31 sag compensating circuit (sag compensating means), 32-35, 103-106 Capacitor, 36-39, 76, 77, 85, 89, 107-110 FET (switching element), 40-43, 111-114 Power supply for charging, 44-47, 115-118 Diode, 52 pulse forming circuit Net (charge / discharge means), 61 diode (detection signal output means), 62 capacitor (detection signal output means) , 63 resistor (detection signal output means), 71 snubber diode, 72 snubber capacitor, 73, 74 control capacitor, 78 current detector (control circuit), 79, 120 I / V converter (control circuit), 80 , 121 drive circuit (control circuit), 81 IGBT (switching means), 86 control circuit, 90 variable resistor, 91 constant current source, 101 rectifier circuit (rectifier), 102 rectifying capacitor.

Claims

A switching means connected in series with the DC power supply, and a charge connected in parallel with the DC power supply and discharging the DC power supply when the switching means is turned off, and a load when the switching means is turned on; Charge / discharge means for discharging electric charges to the load, detection means for detecting a load current flowing through the load, and when a difference between the load current detected by the detection means and a predetermined value becomes a predetermined value or more, the load Sag compensating means for compensating sag by discharging electric charges, wherein the sag compensating means includes a charging circuit in which a plurality of series bodies each including a pair of capacitors and a switching element are connected in series, and the plurality of series circuits. A charging power supply for charging the body-related capacitor with a negative charge, and a load current that is connected in parallel with each of the plurality of series bodies and flows through a load. A diode, the detection result of the detecting means with a predetermined value, characterized in that it is composed of a control circuit for on-off controlling the switching element in accordance with the plurality of series body according to the comparison result Power supply.

A switching means connected in series with the DC power supply, and a charge connected in parallel with the DC power supply and discharging the DC power supply when the switching means is turned off, and a load when the switching means is turned on; Charging / discharging means for discharging electric charges to the load, detecting means for detecting a load voltage applied to the load, and when the difference between the load voltage detected by the detecting means and a predetermined value becomes a predetermined value or more, the load Sag compensating means for discharging electric charges to compensate for sag , wherein the sag compensating means includes a charging circuit in which a plurality of series bodies each including a pair of capacitors and a switching element are connected in series; A charging power supply for charging a capacitor associated with the series body with a negative charge, and a load current flowing through a load connected in parallel with each of the plurality of series bodies. And a control circuit that compares a detection result of the detection means with a predetermined value, and controls on / off of the switching elements related to the plurality of series members according to the comparison result. power supply that.

A switching means connected in series with the DC power supply, and a charge connected in parallel with the DC power supply and discharging the DC power supply when the switching means is turned off, and a load when the switching means is turned on; Charging / discharging means for discharging electric charges to the load, detecting means for detecting microwaves output from the load, and when the difference between the microwave detected by the detecting means and a predetermined value exceeds a certain value, the load Sag compensating means for discharging electric charges to compensate for sag , wherein the sag compensating means includes a charging circuit in which a plurality of series bodies each including a pair of capacitors and a switching element are connected in series; A charging power supply for charging the capacitor according to the series body with negative charge; and a load power supply connected to the plurality of series bodies in parallel and flowing through the load. And a control circuit that compares a detection result of the detection means with a predetermined value, and controls on / off of the switching elements related to the plurality of series members according to the comparison result. Power supply device characterized .

A switching means connected in parallel with the DC power supply, and a charge connected in series with the DC power supply and discharging the DC power supply when the switching means is turned off, and a load when the switching means is turned on; Charge / discharge means for discharging electric charges to the load, detection means for detecting a load current flowing through the load, and when a difference between the load current detected by the detection means and a predetermined value becomes a predetermined value or more, the load Sag compensating means for compensating sag by discharging electric charges, wherein the sag compensating means includes a charging circuit in which a plurality of series bodies each including a pair of capacitors and a switching element are connected in series, and the plurality of series circuits. A charging power supply for charging the body-related capacitor with a negative charge, and a load current that is connected in parallel with each of the plurality of series bodies and flows through a load. A diode, the detection result of the detecting means with a predetermined value, characterized in that it is composed of a control circuit for on-off controlling the switching element in accordance with the plurality of series body according to the comparison result Power supply.

A switching means connected in parallel with the DC power supply, and a charge connected in series with the DC power supply and discharging the DC power supply when the switching means is turned off, and a load when the switching means is turned on; Charging / discharging means for discharging electric charges to the load, detecting means for detecting a load voltage applied to the load, and when the difference between the load voltage detected by the detecting means and a predetermined value becomes a predetermined value or more, the load Sag compensating means for discharging electric charges to compensate for sag , wherein the sag compensating means includes a charging circuit in which a plurality of series bodies each including a pair of capacitors and a switching element are connected in series; A charging power supply for charging a capacitor associated with the series body with a negative charge, and a load current flowing through a load connected in parallel with each of the plurality of series bodies. And a control circuit that compares a detection result of the detection means with a predetermined value, and controls on / off of the switching elements related to the plurality of series members according to the comparison result. power supply that.

A switching means connected in parallel with the DC power supply, and a charge connected in series with the DC power supply and discharging the DC power supply when the switching means is turned off, and a load when the switching means is turned on; Charging / discharging means for discharging electric charges to the load, detecting means for detecting microwaves output from the load, and when the difference between the microwave detected by the detecting means and a predetermined value exceeds a certain value, the load Sag compensating means for discharging electric charges to compensate for sag , wherein the sag compensating means includes a charging circuit in which a plurality of series bodies each including a pair of capacitors and a switching element are connected in series; A charging power supply for charging the capacitor according to the series body with negative charge; and a load power supply connected to the plurality of series bodies in parallel and flowing through the load. And a control circuit that compares a detection result of the detection means with a predetermined value, and controls on / off of the switching elements related to the plurality of series members according to the comparison result. Power supply device characterized .

A switching means connected in series with the DC power supply, and a charge connected in parallel with the DC power supply and discharging the DC power supply when the switching means is turned off, and a load when the switching means is turned on; Charging / discharging means for discharging electric charge to the DC power supply, and charging the electric charge discharged from the DC power supply to the same potential as the charging / discharging means when the switching means is turned off. A detection signal output means for outputting a detection signal according to a change in potential applied to both ends of the charging / discharging means when the switching means is turned on; and detecting a detection signal output by the detection signal output means. Detecting means for discharging electric charge to the load when a difference between a detection signal detected by the detecting means and a predetermined value is equal to or greater than a predetermined value. And a sag compensation means for compensating a sag, the sag compensation means includes a charging circuit series body comprising a pair of capacitors and switching elements are connected in series a plurality respect capacitor according to the plurality of series body A charging power supply for charging a negative charge, a diode connected in parallel with each of the plurality of series members, and supplying a load current flowing through a load, and a detection result of the detection means being compared with a predetermined value. And a control circuit for controlling on / off of the switching elements of the plurality of series members according to a result .