JP3303573B2 - Pulse power supply - Google Patents

Pulse power supply

Info

Publication number
JP3303573B2
JP3303573B2 JP32540194A JP32540194A JP3303573B2 JP 3303573 B2 JP3303573 B2 JP 3303573B2 JP 32540194 A JP32540194 A JP 32540194A JP 32540194 A JP32540194 A JP 32540194A JP 3303573 B2 JP3303573 B2 JP 3303573B2
Authority
JP
Japan
Prior art keywords
capacitor
switching element
voltage
power supply
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP32540194A
Other languages
Japanese (ja)
Other versions
JPH08182349A (en
Inventor
英信 村上
明彦 岩田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP32540194A priority Critical patent/JP3303573B2/en
Publication of JPH08182349A publication Critical patent/JPH08182349A/en
Application granted granted Critical
Publication of JP3303573B2 publication Critical patent/JP3303573B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Generation Of Surge Voltage And Current (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、クライストロン用パル
ス電源などの大出力パルス電源装置に関するものであ
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a high-output pulse power supply such as a klystron pulse power supply.

【0002】[0002]

【従来の技術】クライストロン用パルス電源装置などで
は、ピーク電力10〜100MWの大出力と共に、パルス
波形の中に、10〜100μsのパルス幅で1〜0.1
%の平坦な部分が要求される。
2. Description of the Related Art In a klystron pulse power supply device or the like, a large output with a peak power of 10 to 100 MW and a pulse width of 1 to 0.1 μs in a pulse waveform of 10 to 100 μs are included.
% Flat parts are required.

【0003】この様なパルス波形を実現するため、従来
の第1の装置としては、例えば文献(Proceedings of t
he 18th Linear Accelerator Meeting in Japan, Tsuku
ba,21-23 July 1993 p182-184)に開示されているよう
な図14に示すPFN回路が用いられていた。この回路に
おいて、4はスイッチング素子、20は誘導電圧調整
器、21は変圧器と整流器、22は充電回路、23はDe
‘Qing回路、24はシャントダイオード、25はパルス
成型回路網、26はパルストランス、27はクライスト
ロンである。図14に示すこの回路では、まず、誘導電
圧調整器20、変圧器/整流器21、充電回路22によ
り、パルス成型回路網25の中のCが充電される。De
‘Qing回路23は、パルス成型回路網25の中のCの充
電電圧が所定の値になったときに充電を停止するもので
ある。次に、パルス成型回路網25の負荷側に接続され
たスイッチ素子4、例えば、サイラトロンをoff状態か
らon状態にすると、負荷のパルストランス26に電流が
流れ、昇圧されてクライストロン27に高電圧パルスが
印加される。パルス成型回路網25の段数が少ない場合
は出力波形が正弦波に近くなり、パルス波形の平坦性が
悪くなるので、段数を10〜20段と多く取る必要があ
る。
[0003] In order to realize such a pulse waveform, as a conventional first device, for example, a document (Proceedings of t.
he 18th Linear Accelerator Meeting in Japan, Tsuku
ba, 21-23 July 1993, p. 182-184), the PFN circuit shown in FIG. 14 was used. In this circuit, 4 is a switching element, 20 is an induced voltage regulator, 21 is a transformer and rectifier, 22 is a charging circuit, and 23 is De.
A Qing circuit, 24 is a shunt diode, 25 is a pulse shaping network, 26 is a pulse transformer, and 27 is a klystron. In this circuit shown in FIG. 14, first, C in the pulse shaping network 25 is charged by the induction voltage regulator 20, the transformer / rectifier 21, and the charging circuit 22. De
The 'Qing circuit 23 stops charging when the charging voltage of C in the pulse shaping network 25 reaches a predetermined value. Next, when the switch element 4 connected to the load side of the pulse shaping network 25, for example, the thyratron is turned from the off state to the on state, a current flows through the pulse transformer 26 of the load, and the voltage is boosted and the high voltage pulse is applied to the klystron 27. Is applied. If the number of stages of the pulse shaping network 25 is small, the output waveform becomes close to a sine wave, and the flatness of the pulse waveform deteriorates, so that it is necessary to increase the number of stages to 10 to 20 stages.

【0004】また、従来の第2の装置として、図15に
示す単純なキャパシタの放電回路が用いられていた。こ
の回路において、3は放電キャパシタ、28はコンバー
タ、29はインバータ、30は充電抵抗である。図15
に示すこの回路では、まず、コンバータ28、インバー
タ29、変圧器/整流器21、充電抵抗30により、大
容量の放電キャパシタ3が充電される。次に、放電キャ
パシタ3の負荷側に接続された通電中のon-off動作が可
能なスイッチング素子4、例えば、IGBTスイッチをoff
状態からon状態にすると、負荷のパルストランス26に
電流が流れ、昇圧されてクライストロン27に高電圧パ
ルスが印加される。所定のパルス幅が得られた時点でス
イッチング素子4をoff状態にする。
Further, as a second conventional device, a simple capacitor discharging circuit shown in FIG. 15 has been used. In this circuit, 3 is a discharge capacitor, 28 is a converter, 29 is an inverter, and 30 is a charging resistor. FIG.
In this circuit shown in (1), first, the large-capacity discharge capacitor 3 is charged by the converter 28, the inverter 29, the transformer / rectifier 21, and the charging resistor 30. Next, a switching element 4 connected to the load side of the discharge capacitor 3 and capable of performing on-off operation during energization, for example, an IGBT switch is turned off.
When the state is changed from the on state to the on state, a current flows through the pulse transformer 26 of the load, the voltage is increased, and a high voltage pulse is applied to the klystron 27. When a predetermined pulse width is obtained, the switching element 4 is turned off.

【0005】また、従来の第3の装置として、例えば特
開昭48−13073号公報に開示されているパルスト
ランスの2次側に電圧のクランプ回路が用いられてい
た。図16に示すこの回路において、31は放電防止用
ダイオード、32は平滑用キャパシタ、33はバイアス
電源である。図16に示すこの回路では、まず、パルス
トランス28の2次側電圧で平滑用キャパシタ32がバ
イアス電源33の電圧を越えて充電される。この時、平
滑用キャパシタ32の容量が十分大きいと、パルストラ
ンス28の2次側電圧はほぼ一定に保たれる。次に、パ
ルス休止期間中にバイアス電源33を介して平滑用キャ
パシタ32がバイアス電源33の電圧まで放電する。放
電防止用ダイオード31はパルス休止期間中に平滑用キ
ャパシタ32が負荷29を介して放電するのを防止する
ものである。
As a third conventional device, for example, a voltage clamp circuit is used on the secondary side of a pulse transformer disclosed in Japanese Patent Application Laid-Open No. 48-13073. In this circuit shown in FIG. 16, 31 is a diode for preventing discharge, 32 is a smoothing capacitor, and 33 is a bias power supply. In the circuit shown in FIG. 16, first, the smoothing capacitor 32 is charged by the secondary voltage of the pulse transformer 28 exceeding the voltage of the bias power supply 33. At this time, if the capacity of the smoothing capacitor 32 is sufficiently large, the secondary voltage of the pulse transformer 28 is kept almost constant. Next, the smoothing capacitor 32 discharges to the voltage of the bias power supply 33 via the bias power supply 33 during the pulse pause period. The discharge preventing diode 31 prevents the smoothing capacitor 32 from discharging via the load 29 during the pulse pause period.

【0006】[0006]

【発明が解決しようとする課題】しかしながら、上記の
ような従来のパルス電源装置では、次に記載されるよう
な問題点があった。まず、第1の装置では、パルス成型
回路網25が多数のキャパシタとインダクタで構成され
るため、電源装置が大型化し、高価になるという欠点が
あった。特に、パルス成型回路網25は高電圧で充電さ
れているため、大型化は絶縁破壊に対する信頼性の低下
を招くなどの欠点もあった。また、第2の装置では、放
電キャパシタ3の放電に伴い出力電圧が低下する(すな
わちサグ電圧が発生する)ため、極めて大容量の放電キ
ャパシタ3を用いる必要があり、電源装置が大型化し、
高価になるという欠点があった。また、第3の装置で
は、電圧のクランプ回路が多数のキャパシタ32、ダイ
オード31、バイアス電源33で高電圧部位に接続され
て構成されるため、電源装置が大型化し、高価になると
いう欠点があった。特に、高電圧部位に接続されている
ことは、大型化により絶縁破壊に対する信頼性の低下を
招くなどの欠点もあった。
However, the conventional pulse power supply as described above has the following problems. First, in the first device, since the pulse shaping network 25 is composed of a large number of capacitors and inductors, there is a disadvantage that the power supply device becomes large and expensive. In particular, since the pulse shaping network 25 is charged at a high voltage, there is a drawback that the increase in size causes a decrease in reliability against dielectric breakdown. Further, in the second device, the output voltage is reduced (that is, a sag voltage is generated) with the discharge of the discharge capacitor 3, so that it is necessary to use an extremely large-capacity discharge capacitor 3, and the power supply device becomes large,
There was a disadvantage that it became expensive. Further, in the third device, since the voltage clamp circuit is connected to a high voltage part by a number of capacitors 32, diodes 31, and a bias power supply 33, there is a disadvantage that the power supply device becomes large and expensive. Was. In particular, the connection to the high-voltage portion has a drawback such that the reliability of insulation breakdown is reduced due to the increase in size.

【0007】本発明は、かかる問題点を解決するために
なされたもので、装置が大型化し、高価になったり絶縁
破壊に対する信頼性が低下したりすることなく平坦なパ
ルス波形が得られるパルス電源装置を提供することを目
的とする。
SUMMARY OF THE INVENTION The present invention has been made to solve such a problem, and a pulse power supply capable of obtaining a flat pulse waveform without increasing the size of the device, increasing the cost and reducing the reliability with respect to dielectric breakdown. It is intended to provide a device.

【0008】[0008]

【課題を解決するための手段】求項記載の発明に係
るパルス電源装置は、充電された放電キャパシタと、ス
イッチング素子と、負荷と、可変インピーダンスとが直
列に接続され、または充電された放電キャパシタと、ス
イッチング素子と、負荷と、複数の充電された制御キャ
パシタの接続体とが直列に接続され、上記スイッチング
素子がオンした後の上記放電キャパシタの出力電圧を検
出する手段と、上記検出手段の検出値を基準電圧と比較
して上記放電キャパシタの放電に伴う出力電圧の低下を
補償するように上記可変インピーダンスの電圧または
記複数の充電された制御キャパシタの接続体の電圧を制
御する手段とを備えたものである。
Pulse power supply device according to the invention SUMMARY OF THE INVENTION Motomeko 1 described, a discharge capacitor is charged, the switching element, a load, a variable impedance TogaTadashi
A discharge capacitor connected or charged to the
A switching element, a load, a connected body of a plurality of charged control capacitors connected in series, a unit for detecting an output voltage of the discharge capacitor after the switching element is turned on, and a detection value of the detection unit. the compared with a reference voltage voltage or above of the variable impedance to compensate for the reduction in the output voltage due to the discharge of the discharge capacitor
Means for controlling the voltage of the connected body of the plurality of charged control capacitors .

【0009】また、請求項記載の発明に係るパルス電
源装置は、請求項の可変インピーダンスがトランジス
タであり、上記トランジスタのゲート電圧を段階的に上
昇させるように制御するものである。
Further, the pulse power source apparatus according to the second aspect of the present invention, a variable impedance according to claim 1 transistor, thereby controlling to increase the gate voltage of the transistor stages.

【0010】また、請求項記載の発明に係るパルス電
源装置は、請求項の可変インピーダンスが、直列に接
続されそれぞれにサグ補償用スイッチング素子が並列に
接続された複数の制御抵抗であり、上記サグ補償用スイ
ッチング素子を順次短絡させるように制御するものであ
る。
According to a third aspect of the present invention, there is provided a pulse power supply device, wherein the variable impedance of the first aspect is a plurality of control resistors each having a series connection and a sag compensation switching element connected in parallel. The sag compensation switching elements are controlled so as to be sequentially short-circuited.

【0011】また、請求項記載の発明に係るパルス電
源装置は、請求項の可変インピーダンスが、並列に接
続されそれぞれにサグ補償用スイッチング素子が直列に
接続された複数の制御抵抗であり、上記サグ補償用スイ
ッチング素子を順次短絡させるかまたは短絡させた後に
開放させるように制御するものである。
According to a fourth aspect of the present invention, in the pulse power supply device, the variable impedance according to the first aspect is a plurality of control resistors each having a parallel connection and a sag compensation switching element connected in series. The sag compensation switching elements are controlled so as to be sequentially short-circuited or short-circuited and then opened.

【0012】また、請求項記載の発明に係るパルス電
源装置は、請求項の複数の充電された制御キャパシタ
の接続体が、直列に接続されそれぞれにサグ補償用スイ
ッチング素子が並列に接続され正に充電された複数の制
御キャパシタの接続体であり、上記サグ補償用スイッチ
ング素子を順次短絡させるように制御するものである。
[0012] The pulse power supply device according to the fifth aspect of the present invention, the connection of a plurality of charged control capacitor of claim 1, sag compensation switching element respectively connected in series are connected in parallel It is a connection body of a plurality of positively charged control capacitors, and controls so as to sequentially short-circuit the switching elements for sag compensation.

【0013】また、請求項記載の発明に係るパルス電
源装置は、請求項の複数の充電された制御キャパシタ
の接続体が、並列に接続されそれぞれにサグ補償用スイ
ッチング素子が直列に接続され正に充電された複数の制
御キャパシタの接続体であり、上記サグ補償用スイッチ
ング素子を順次短絡させた後に開放させるように制御す
るものである。
[0013] The pulse power supply device according to the invention of claim 6, wherein the connection of a plurality of charged control capacitor of claim 1, sag compensation switching element are connected in series to each connected in parallel It is a connected body of a plurality of positively charged control capacitors, and controls so that the sag compensation switching elements are sequentially short-circuited and then opened.

【0014】また、請求項記載の発明に係るパルス電
源装置は、請求項の複数の充電された制御キャパシタ
の接続体が、直列に接続されそれぞれにサグ補償用スイ
ッチング素子が接続され負に充電された複数の制御キャ
パシタの接続体であり、上記サグ補償用スイッチング素
子で上記キャパシタを負荷電流の通路に順次接続させる
ように制御するものである。
[0014] The pulse power supply device according to the invention of claim 7, wherein the connection of a plurality of charged control capacitor of claim 1, the negative connected to sag compensation switching element to each are connected in series A connection body of a plurality of charged control capacitors, wherein the sag compensation switching element controls the capacitors to be sequentially connected to a load current path.

【0015】また、請求項記載の発明に係るパルス電
源装置は、請求項の複数の充電された制御キャパシタ
の接続体が、並列に接続されそれぞれにサグ補償用スイ
ッチング素子が直列に接続され負に充電された複数の制
御キャパシタの接続体であり、上記サグ補償用スイッチ
ング素子を順次短絡させるかまたは短絡させた後に開放
させるように制御するものである。
[0015] The pulse power supply device according to the invention of claim 8, the connection of a plurality of charged control capacitor according to claim 1, sag compensation switching element are connected in series to each connected in parallel It is a connection of a plurality of negatively charged control capacitors, and controls the sag compensation switching elements so as to be sequentially short-circuited or short-circuited and then opened.

【0016】また、請求項記載の発明に係るパルス電
源装置は、充電された第1のキャパシタと、第2のキャ
パシタと、スイッチング素子と、負荷とが直列に接続さ
れ、上記スイッチング素子がオンした後の上記第1と第
2のキャパシタの和の電圧を検出する手段と、上記検出
手段の検出値を基準電圧と比較して上記和の電圧を一定
に保つように上記第2のキャパシタに電流を流す手段と
を備えたものである。
According to a ninth aspect of the present invention, the charged first capacitor, the second capacitor, the switching element, and the load are connected in series, and the switching element is turned on. Means for detecting the sum voltage of the first and second capacitors after the detection, and comparing the detected value of the detection means with a reference voltage so as to keep the sum voltage constant. Means for flowing current.

【0017】[0017]

【作用】求項記載の発明によれば、充電された放電
キャパシタと、スイッチング素子と、負荷と、可変イン
ピーダンスとが直列に接続され、または充電された放電
キャパシタと、スイッチング素子と、負荷と、複数の充
電された制御キャパシタの接続体とが直列に接続され、
放電キャパシタの出力電圧を検出し、基準電圧と比較し
て上記放電キャパシタの放電に伴う出力電圧の低下を補
償するように上記可変インピーダンスの電圧または上記
複数の充電された制御キャパシタの接続体の電圧を制御
するので、パルス成形回路網を用いないで放電キャパシ
タの放電に伴う出力電圧の低下を補償する。
In accordance with the invention Motomeko 1, wherein a discharge capacitor is charged, the switching element, a load, and a variable impedance connected in series, or charged discharged
A capacitor, a switching element, a load, and a connected body of a plurality of charged control capacitors are connected in series;
Detecting the output voltage of the discharge capacitor, as compared with the reference voltage of the variable impedance to compensate for the reduction in the output voltage due to the discharge of the discharge capacitor voltage or the
Controls the voltage at the junction of multiple charged control capacitors, thus eliminating the need for pulse-shaping networks and discharge capacities.
To compensate for the decrease in output voltage due to the discharge of the

【0018】請求項記載の発明によれば、請求項
可変インピーダンスがトランジスタであり、上記トラン
ジスタのゲート電圧を段階的に上昇させるように制御す
るので、放電キャパシタの放電に伴う出力電圧の低下の
補償を段階的に行う。
According to the second aspect of the invention, the variable impedance according to claim 1 is a transistor, and controls to raise the gate voltage of the transistor stages, the output voltage due to discharge of the discharge capacitor Step-by-step compensation for degradation .

【0019】請求項記載の発明によれば、請求項
可変インピーダンスが、直列に接続されそれぞれにサグ
補償用スイッチング素子が並列に接続された複数の制御
抵抗であり、上記サグ補償用スイッチング素子を順次短
絡させるように制御して放電キャパシタの放電に伴う出
力電圧の低下を補償する。
According to the third aspect of the present invention, the variable impedance according to the first aspect is a plurality of control resistors connected in series and each of which has a switching element for sag compensation connected in parallel. The output of the discharge capacitor is controlled by controlling the
Compensate for drop in force voltage.

【0020】請求項記載の発明によれば、請求項
可変インピーダンスが、並列に接続されそれぞれにサグ
補償用スイッチング素子が直列に接続された複数の制御
抵抗であり、上記サグ補償用スイッチング素子を順次短
絡させるかまたは短絡させた後に開放させるように制御
して放電キャパシタの放電に伴う出力電圧の低下を補償
する。
According to the fourth aspect of the present invention, the variable impedance according to the first aspect is a plurality of control resistors connected in parallel and each having a switching element for sag compensation connected in series. Controlled so that elements are short-circuited sequentially or short-circuited and then opened
To compensate for the decrease in output voltage due to the discharge of the discharge capacitor
I do.

【0021】請求項記載の発明によれば、請求項
複数の充電された制御キャパシタの接続体が、直列に接
続されそれぞれにサグ補償用スイッチング素子が並列に
接続され正に充電された複数の制御キャパシタの接続体
であり、上記サグ補償用スイッチング素子を順次短絡さ
せるように制御するので、放電キャパシタの放電に伴う
出力電圧の低下の補償を正に充電されたキャパシタの切
り換えにより行っており、電力を損失させる部分が少な
い。
According to the fifth aspect of the invention, connection of a plurality of charged control capacitor of claim 1, sag compensation switching element respectively connected in series are connected positively charged in parallel Since it is a connected body of a plurality of control capacitors and is controlled so as to sequentially short-circuit the switching element for sag compensation, compensation for a decrease in output voltage due to discharge of the discharge capacitor is performed by switching a positively charged capacitor. Power loss
No.

【0022】請求項記載の発明によれば、請求項
複数の充電された制御キャパシタの接続体が、並列に接
続されそれぞれにサグ補償用スイッチング素子が直列に
接続され正に充電された複数の制御キャパシタの接続体
であり、上記サグ補償用スイッチング素子を順次短絡さ
せた後に開放させるように制御するので、キャパシタを
切り替える各サグ補償用スイッチング素子を同一電位で
駆動できる。
According to the sixth aspect of the present invention, connection of a plurality of charged control capacitor of claim 1, sag compensation switching element is charged positively connected in series to each connected in parallel a connection of a plurality of control capacitors, and controls so as to open after sequentially shorting the sag compensation switching element, Ru can drive each sag compensation switching element for switching the capacitors at the same potential.

【0023】請求項記載の発明によれば、請求項
複数の充電された制御キャパシタの接続体が、直列に接
続されそれぞれにサグ補償用スイッチング素子が接続さ
れ負に充電された複数の制御キャパシタの接続体であ
り、上記サグ補償用スイッチング素子で上記キャパシタ
を負荷電流の通路に順次接続させるように制御するの
で、放電キャパシタの放電に伴う出力電圧の低下の補償
を負に充電されたキャパシタの切り替えにより行ってお
り、請求項のものに比較して電力を損失させる部分が
さらに少ない。
According to the invention of claim 7, wherein the connection of a plurality of charged control capacitor according to claim 1 are connected in series a plurality of the sag compensation switching element is charged negatively are connected to each It is a connected body of control capacitors, and the sag compensation switching element controls the capacitors to be sequentially connected to the path of the load current. are carried at the switching of the capacitor, part further has little to loss of power in comparison to that of claim 5.

【0024】請求項記載の発明によれば、請求項
複数の充電された制御キャパシタの接続体が、並列に接
続されそれぞれにサグ補償用スイッチング素子が直列に
接続され負に充電された複数の制御キャパシタの接続体
であり、上記サグ補償用スイッチング素子を順次短絡さ
せるかまたは短絡させた後に開放させるように制御する
ので、キャパシタを切り替える各サグ補償用スイッチン
グ素子を同一電位で駆動できる。
According to the invention of claim 8, connection of a plurality of charged control capacitor according to claim 1, sag compensation switching element is charged negatively are connected in series to each connected in parallel a connection of a plurality of control capacitors, and controls so as to open after or are short and sequentially shorting the sag compensation switching element, Ru can drive each sag compensation switching element for switching the capacitors at the same potential .

【0025】請求項記載の発明によれば、充電された
第1のキャパシタと、第2のキャパシタと、スイッチン
グ素子と、負荷とが直列に接続され、上記スイッチング
素子がオンした後の上記第1と第2のキャパシタの和の
電圧を検出する手段と、上記検出手段の検出値を基準電
圧と比較して上記和の電圧を一定に保つように上記第2
のキャパシタに電流を流す手段とを備えたので、パルス
成形回路網を用いないで放電キャパシタの放電に伴う出
力電圧の低下を補償する。
According to the ninth aspect of the present invention, the charged first capacitor, the second capacitor, the switching element, and the load are connected in series, and the second capacitor after the switching element is turned on. Means for detecting the voltage of the sum of the first and second capacitors, and comparing the detection value of the detection means with a reference voltage to maintain the sum voltage constant.
Means for flowing current to the capacitor of the discharge capacitor without using a pulse shaping network.
Compensate for drop in force voltage.

【0026】[0026]

【実施例】 実施例1.図1は本発明の実施例1を説明する構成図で
ある。図において、1は直流電源、2は充電リアクト
ル、3は容量C1の放電キャパシタ、4はIGBT等通電中
にon-off動作が可能なスイッチング素子、5はパルスト
ランス等の負荷、6は放電キャパシタ3の放電電圧また
は負荷5の両端電圧検出用の分圧抵抗器、7は誤差アン
プ、70は絶縁アンプ、8は基準電源、10は出力可変
に構成されたインピーダンスであり例えばトランジスタ
など、9はトランジスタ10のドライブ回路である。図
から明らかなように、放電キャパシタ3とスイッチング
素子4と負荷5とトランジスタ10とが直列に接続され
ている。また、図2(a)〜(e)は図1の回路の各部
の電圧波形を示し、(a)は放電キャパシタ3の両端電
圧V1(t) 、(b)はスイッチング素子4のスイッチン
グ信号v0(t) 、(c)はスイッチング素子4の出力電
圧V2(t) 、(d)はトランジスタ10の両端電圧V
3(t) 、(e)は負荷5の両端電圧V2(t)−V3(t) をそ
れぞれ示す。また、V0は放電キャパシタ3の充電電
圧、ΔVはサグ電圧である。
Embodiment 1 FIG. 1 is a configuration diagram illustrating a first embodiment of the present invention. In the figure, reference numeral 1 denotes a DC power source, 2 is charged reactor, 3 is a discharge capacitor of capacity C 1, 4 are on-off operation is possible switching element in IGBT etc. energized, 5 load such as a pulse transformer, 6 a discharge A voltage dividing resistor for detecting the discharge voltage of the capacitor 3 or the voltage between both ends of the load 5, 7 is an error amplifier, 70 is an insulating amplifier, 8 is a reference power supply, 10 is an output-variable impedance, such as a transistor. Is a drive circuit of the transistor 10. As is clear from the figure, the discharge capacitor 3, the switching element 4, the load 5, and the transistor 10 are connected in series. 2A to 2E show voltage waveforms at various parts of the circuit of FIG. 1, wherein FIG. 2A shows a voltage V 1 (t) across the discharge capacitor 3 and FIG. 2B shows a switching signal of the switching element 4. v 0 (t), (c) is the output voltage V 2 (t) of the switching element 4, and (d) is the voltage V across the transistor 10.
3 (t) and (e) show the voltage V 2 (t) −V 3 (t) across the load 5, respectively. V 0 is the charging voltage of the discharge capacitor 3 and ΔV is the sag voltage.

【0027】上記のように構成された回路では、まず、
図1(a)では、放電キャパシタ3が充電リアクトル2
を介して直流電源1により充電される。次に、スイッチ
ング素子4がoff状態からon状態になると、放電キャパ
シタ3が放電し、負荷5に電流i1が流れる。負荷5の
両端電圧は分圧抵抗器6でモニターされており、基準電
圧8と誤差アンプ7で付き合わされて誤差電圧v1(t) を
発生する。誤差電圧v1(t) はドライブ回路9に入力し、
トランジスタ10の直流抵抗分 (トランジスタのon電
圧) を制御して、負荷5の両端電圧が一定になるように
動作させる。所定のパルス幅τが得られると、スイッチ
ング素子4がoff状態となる。図1(a)の回路の場
合、図2(e)のように、負荷5の両端は、V0−ΔV
の一定電圧に保たれる。ここで、ΔV=i1τ/C1で表
される。
In the circuit configured as described above, first,
In FIG. 1A, the discharging capacitor 3 is connected to the charging reactor 2.
Is charged by the DC power supply 1 via the. Next, when the switching element 4 changes from the off state to the on state, the discharge capacitor 3 is discharged, and the current i 1 flows to the load 5. The voltage between both ends of the load 5 is monitored by a voltage-dividing resistor 6, and is combined with a reference voltage 8 by an error amplifier 7 to generate an error voltage v 1 (t). The error voltage v 1 (t) is input to the drive circuit 9,
The DC resistance of the transistor 10 (on-voltage of the transistor) is controlled so that the voltage across the load 5 becomes constant. When a predetermined pulse width τ is obtained, the switching element 4 is turned off. In the case of the circuit of FIG. 1A, as shown in FIG. 2E, both ends of the load 5 are V 0 −ΔV
Is maintained at a constant voltage. Here, it is represented by ΔV = i 1 τ / C 1 .

【0028】このように構成されたパルス電源装置にお
いては、従来例のようにパルス成形回路網を用いないた
め、多数のキャパシタやインダクタンスの代わりに1個
のキャパシタで構成でき、装置が小型で低コストとな
る。また、高電圧部が小型化されるので、絶縁破壊に対
する信頼性が大幅に向上する。さらに、キャパシタの放
電に伴う出力電圧の低下を補償しているため、小さい容
量のキャパシタの放電においても平坦なパルス波形が得
られる。
In the pulse power supply device configured as described above, since a pulse shaping network is not used unlike the conventional example, a single capacitor can be used instead of a large number of capacitors and inductances. Costs. Further, since the high-voltage section is downsized, the reliability against dielectric breakdown is greatly improved. Further, since a decrease in output voltage due to discharging of the capacitor is compensated, a flat pulse waveform can be obtained even when discharging a capacitor having a small capacitance.

【0029】なお、この回路の動作は通常の負帰還回路
のように連続的に行われても良いが、帰還ループの利得
が高い場合は系の発振などの悪影響が現れる。この場合
は、トランジスタ10のゲートに印加する電圧をあらか
じめ数種類用意しておき、それをディスクリート(段階
的)に切り替えて動作させれば良い。この動作について
は図1(b)を用いて説明する。図1(b)では、放電
キャパシタ3の電圧を分圧抵抗器6でモニターしてい
る。図3(a)〜(c)はこの動作における制御系の電
圧波形であり、(a)は基準電源の出力電圧v
s(t)、(b)は誤差アンプ7の出力電圧v1(t) 、
(c)はトランジスタ10のドライブ電圧v2(t) を示
している。図4(a)〜(e)は段階的に切り替えて動
作させた場合の電圧波形であり、ΔV0は補償後のサグ
電圧である。この動作においては、切り替え数nに応じ
たリップル(脈動電圧)ΔV0が発生し、その値はΔV0
=ΔV/nで与えられ、n=10の場合、サグ電圧は1
/10に低減される。負荷5の両端電圧は、V0−ΔV
−ΔV0/2 ±ΔV0/2 に保たれる。また、この段階
的に制御する動作においては、基準電源の出力電圧は図
3(a)に示すように、段階的に減少する波形を用い
る。なお、紙面の都合上、図4は図3より縮小されて示
されている。
The operation of this circuit may be performed continuously like a normal negative feedback circuit, but when the gain of the feedback loop is high, adverse effects such as oscillation of the system appear. In this case, several kinds of voltages to be applied to the gate of the transistor 10 may be prepared in advance, and the operation may be performed by switching the voltage discretely (stepwise). This operation will be described with reference to FIG. In FIG. 1B, the voltage of the discharge capacitor 3 is monitored by the voltage dividing resistor 6. 3A to 3C show voltage waveforms of the control system in this operation, and FIG. 3A shows the output voltage v of the reference power supply.
s (t) and (b) are output voltages v 1 (t) of the error amplifier 7,
(C) shows the drive voltage v 2 (t) of the transistor 10. FIGS. 4A to 4E show voltage waveforms when the operation is performed by switching stepwise, and ΔV 0 is the sag voltage after compensation. In this operation, a ripple (pulsation voltage) ΔV 0 corresponding to the switching number n is generated, and the value is ΔV 0
= ΔV / n, and when n = 10, the sag voltage is 1
/ 10. The voltage across the load 5 is V 0 −ΔV
It is kept to -ΔV 0/2 ± ΔV 0/ 2. In this stepwise control operation, the output voltage of the reference power supply uses a waveform that gradually decreases as shown in FIG. Note that FIG. 4 is shown smaller than FIG. 3 due to space limitations.

【0030】実施例2.図5は本発明の実施例2を説明
する構成図であり、図において、11は制御抵抗、12
はサグ補償用スイッチング素子である。上記実施例1に
示した構成ではトランジスタ10のon電圧をディスクリ
ート(段階的に)に切り替えたが、負荷5と直列に制御
抵抗11を接続し、各制御抵抗11を並列に接続された
サグ補償用スイッチング素子12を順次on状態にして制
御抵抗11を短絡し、放電キャパシタ3の両端電圧V
1(t) が垂下しても負荷5の両端電圧が一定になるよう
に制御する。負荷5の両端電圧は、V0−ΔV−ΔV0
2 ±ΔV0/2 に保たれる。このように、可変インピ
ーダンスを実施例1のトランジスタ10の代わりに発熱
により動作が不安定にならない抵抗11で構成すること
により、冷却構造が簡略化できると共に、装置の信頼性
が向上する。
Embodiment 2 FIG. FIG. 5 is a block diagram for explaining the second embodiment of the present invention. In FIG.
Is a switching element for sag compensation. In the configuration shown in the first embodiment, the on-voltage of the transistor 10 is switched to discrete (stepwise). However, the control resistor 11 is connected in series with the load 5, and the sag compensation in which each control resistor 11 is connected in parallel. The switching elements 12 are sequentially turned on, the control resistor 11 is short-circuited, and the voltage V
Control is performed so that the voltage across the load 5 is constant even if 1 (t) drops. The voltage between both ends of the load 5 is V 0 −ΔV−ΔV 0 /
It is maintained at 2 ± ΔV 0/2. As described above, by configuring the variable impedance with the resistor 11 whose operation does not become unstable due to heat generation instead of the transistor 10 of the first embodiment, the cooling structure can be simplified and the reliability of the device is improved.

【0031】この例では制御抵抗11は直列に接続され
ており、各サグ補償用スイッチング素子12の耐電圧を
同じにすることができる。図7は誤差アンプの出力電圧
1(t) に対するサグ補償用スイッチング素子12のド
ライブ信号の説明図であり、図5の回路では図7(b)
に示すv3(t) の信号がb−1、b−2、…と順に各サ
グ補償用スイッチング素子12に印加され、1度短絡さ
れた制御抵抗11はパルス動作の1サイクル中は短絡さ
れたままである。
In this example, the control resistors 11 are connected in series, and the withstand voltage of each sag compensation switching element 12 can be made the same. FIG. 7 is an explanatory diagram of a drive signal of the switching element 12 for sag compensation with respect to the output voltage v 1 (t) of the error amplifier, and FIG.
V 3 signals b-1, b-2 of the (t) shown in, it is applied ... and sequentially to each sag compensation switching element 12, once shorted control resistor 11 is one cycle in pulsed operation is short-circuited Remains intact.

【0032】実施例3.また、抵抗群は図6に示す様に
並列接続でも良く、サグ補償用スイッチング素子12は
制御抵抗11と直列に接続され、この場合は各サグ補償
用スイッチング素子12は同一ポテンシャルでドライブ
(駆動)でき、回路構成が簡単になる。図6の回路では
図7(b)に示すv3(t) または図7(c)に示すv
4(t) の信号がb−1、b−2、…またはc−1、c−
2、…と順に各サグ補償用スイッチング素子12に印加
される。v4(t) の信号を印加する場合は制御抵抗11
を完全に切り替える。v3(t) の信号を印加する場合は
制御抵抗11の組み合わせで所望の抵抗値を得るもの
で、サグ補償用スイッチング素子12のスイッチング回
数を減らすことができる。
Embodiment 3 FIG. The resistor group may be connected in parallel as shown in FIG. 6, and the switching element 12 for sag compensation is connected in series with the control resistor 11. In this case, the switching elements 12 for sag compensation are driven at the same potential. And the circuit configuration is simplified. In the circuit of FIG. 6, v 3 (t) shown in FIG. 7B or v 3 (t) shown in FIG.
4 (t) is b-1, b-2, ... or c-1, c-
Are applied to each sag compensation switching element 12 in the order of 2,. When a signal of v 4 (t) is applied, the control resistor 11
Switch completely. When a signal of v 3 (t) is applied, a desired resistance value is obtained by a combination of the control resistor 11, and the number of times of switching of the sag compensation switching element 12 can be reduced.

【0033】実施例4.図8は本発明の実施例4を説明
する構成図であり、図において、13は制御キャパシ
タ、14は短絡防止用ダイオード、15は放電抵抗、1
6は充電用電源である。上記実施例1に示した構成では
トランジスタ10のon電圧をディスクリートに切り替え
たが、負荷5と直列にあらかじめ正に充電された制御キ
ャパシタ13を接続し、各制御キャパシタ13に並列接
続されたサグ補償用スイッチング素子12を順次on状態
にして制御キャパシタ13の回路を短絡し、放電キャパ
シタ3の両端電圧V1(t) が垂下しても負荷5の両端電
圧が一定になるように制御する。制御キャパシタ13は
正に充電されているため、パルスの初期段階では放電キ
ャパシタ3の両端電圧を打ち消す方向に働き、放電キャ
パシタ3の両端電圧V1(t) が垂下するに従って、順次
打ち消し電圧を短絡するように働く。負荷5の両端電圧
は、V0−ΔV−ΔV0/2 ±ΔV0/2 に保たれる。
短絡防止用ダイオード14は制御キャパシタ13の放電
を防止するものである。また、制御キャパシタ13は動
作中に負荷5を流れる電流で充電されて制御キャパシタ
13の両端電圧が少し上昇するため、パルスの休止期間
中に放電抵抗15を介して初期の電圧値まで放電させ
る。このように、キャパシタの放電に伴う出力電圧の低
下の補償を正に充電されたキャパシタ13の切り換えに
より行うことにより、電力を損失させる部分が少なく、
高効率の電源が実現できる。
Embodiment 4 FIG. FIG. 8 is a block diagram for explaining a fourth embodiment of the present invention. In the drawing, 13 is a control capacitor, 14 is a short-circuit prevention diode, 15 is a discharge resistor,
Reference numeral 6 denotes a charging power supply. In the configuration shown in the first embodiment, the on-voltage of the transistor 10 is switched discretely. However, the control capacitors 13 that have been positively charged in advance are connected in series with the load 5, and the sag compensation connected in parallel to each control capacitor 13 is performed. The switching elements 12 are sequentially turned on so that the circuit of the control capacitor 13 is short-circuited, and the voltage across the load 5 is controlled to be constant even if the voltage V1 (t) across the discharge capacitor 3 drops. Since the control capacitor 13 is positively charged, it works in the direction of canceling the voltage across the discharge capacitor 3 at the initial stage of the pulse, and short-circuits the canceling voltage sequentially as the voltage V 1 (t) across the discharge capacitor 3 drops. Work to do. Voltage across the load 5 is kept at V 0 -ΔV-ΔV 0/2 ± ΔV 0/2.
The short-circuit prevention diode 14 prevents the discharge of the control capacitor 13. Further, the control capacitor 13 is charged with the current flowing through the load 5 during operation, and the voltage across the control capacitor 13 slightly increases. Therefore, the control capacitor 13 is discharged to the initial voltage value via the discharge resistor 15 during the pause period of the pulse. As described above, by compensating for the decrease in the output voltage due to the discharge of the capacitor by switching the positively charged capacitor 13, the portion that loses power is small,
A highly efficient power supply can be realized.

【0034】この例では制御キャパシタ13は直列に接
続されており、各サグ補償用スイッチング素子12の耐
電圧を同じにすることができる。この回路のサグ補償用
スイッチング素子12のドライブ信号は図7(b)のv
3(t) であり、1度短絡された制御キャパシタ13はパ
ルス動作の1サイクル中は短絡されたままである。
In this example, the control capacitors 13 are connected in series, and the withstand voltage of each sag compensation switching element 12 can be made the same. The drive signal of the sag compensation switching element 12 of this circuit is represented by v in FIG.
3 (t), and once short-circuited, the control capacitor 13 remains short-circuited during one cycle of the pulse operation.

【0035】実施例5.また、制御キャパシタ13は図
9に示す様に並列接続でも良く、サグ補償用スイッチン
グ素子12は制御キャパシタ13と直列に接続され、こ
の場合は各サグ補償用スイッチング素子12は同一ポテ
ンシャルでドライブでき、回路構成が簡単になる。この
回路のサグ補償用スイッチング素子12のドライブ信号
は図7(c)のv4(t) である。また、この回路では短
絡防止用ダイオード14は必要としない。
Embodiment 5 FIG. The control capacitor 13 may be connected in parallel as shown in FIG. 9, and the sag compensation switching element 12 is connected in series with the control capacitor 13. In this case, each sag compensation switching element 12 can be driven with the same potential. The circuit configuration is simplified. The drive signal of the sag compensation switching element 12 of this circuit is v 4 (t) in FIG. In this circuit, the diode 14 for preventing short circuit is not required.

【0036】実施例6.図10は本発明の実施例6を説
明する構成図、図11(a)〜(e)は図10の回路の
各部の電圧波形を示す説明図である。上記実施例4に示
した構成では負荷5と直列にあらかじめ正に充電された
制御キャパシタ13を接続したが、負荷と直列にあらか
じめ負に充電された制御キャパシタ13を接続し、サグ
補償用スイッチング素子12を順次on状態にして制御キ
ャパシタ13を接続していき、放電キャパシタ3の両端
電圧V1(t) が垂下しても負荷5の両端電圧が一定にな
るように制御する。制御キャパシタ13は負に充電され
ているため、パルスの初期段階では動作しないが、放電
キャパシタ3の両端電圧V1(t) が垂下するに従って、
順次、垂下分の電圧を補償するように働く。負荷5の両
端電圧は、図11に示すように、V0−ΔV0/2 ±Δ
0/2 に保たれる。制御キャパシタ13に蓄積された
エネルギーは動作中に負荷5で消費されるため、上記実
施例4のように余分なエネルギーを放電抵抗15を介し
て消費させる必要はなく、電力効率の高い補償回路が構
成できる。この例では制御キャパシタ13は直列に接続
されており、各サグ補償用スイッチング素子12の耐電
圧を同じにすることができる。この回路のサグ補償用ス
イッチング素子12のドライブ信号は図7(b)のv
3(t) であり、1度短絡された制御キャパシタ13はパ
ルス動作の1サイクル中は短絡されたままである。
Embodiment 6 FIG. FIG. 10 is a configuration diagram illustrating a sixth embodiment of the present invention, and FIGS. 11A to 11E are explanatory diagrams illustrating voltage waveforms at various parts of the circuit of FIG. In the configuration shown in the fourth embodiment, the control capacitor 13 previously charged positively is connected in series with the load 5, but the control capacitor 13 previously charged negatively is connected in series with the load 5, and the switching element for sag compensation is connected. 12 are sequentially turned on, and the control capacitor 13 is connected, so that the voltage across the load 5 is controlled to be constant even if the voltage V 1 (t) across the discharge capacitor 3 drops. Since the control capacitor 13 is negatively charged, it does not operate at the initial stage of the pulse, but as the voltage V 1 (t) across the discharge capacitor 3 drops,
In order, it works to compensate for the voltage of the droop. Voltage across the load 5, as shown in FIG. 11, V 0 -ΔV 0/2 ± Δ
It is maintained at V 0/2. Since the energy stored in the control capacitor 13 is consumed by the load 5 during operation, it is not necessary to consume extra energy via the discharge resistor 15 as in the fourth embodiment, and a compensation circuit with high power efficiency is provided. Can be configured. In this example, the control capacitors 13 are connected in series, and the withstand voltage of each sag compensation switching element 12 can be made equal. The drive signal of the sag compensation switching element 12 of this circuit is represented by v in FIG.
3 (t), and once short-circuited, the control capacitor 13 remains short-circuited during one cycle of the pulse operation.

【0037】実施例7.また、制御キャパシタ13は図
12に示す様に並列接続でも良く、サグ補償用スイッチ
ング素子12は制御キャパシタ13と直列に接続され、
この場合は各サグ補償用スイッチング素子12は同一ポ
テンシャルでドライブでき、回路構成が簡単になる。こ
の回路のサグ補償用スイッチング素子12のドライブ信
号は図7(b)、(c)のv3(t) 、v4(t) のいずれを
用いても良い。
Embodiment 7 FIG. The control capacitor 13 may be connected in parallel as shown in FIG. 12, and the sag compensation switching element 12 is connected in series with the control capacitor 13,
In this case, each sag compensation switching element 12 can be driven with the same potential, and the circuit configuration is simplified. As the drive signal of the sag compensation switching element 12 of this circuit, any of v 3 (t) and v 4 (t) in FIGS. 7B and 7C may be used.

【0038】実施例8.図13は本発明の実施例8を説
明する構成図であり、図において、17は補償用直流電
源、18は定電流制御用キャパシタ、19は定電流制御
回路である。上記のように構成された回路では、直流電
源1と第1のキャパシタすなわち放電キャパシタ3の他
にサグ補償用の直流電源17と第2のキャパシタすなわ
ち定電流制御用キャパシタ18とを別に持ち、第1、第
2のキャパシタ3、18と、スイッチング素子4と、負
荷5とが直列に接続され、定電流制御用キャパシタ18
に放電キャパシタ3の電圧のサグを補償する電圧を発生
するような電流を流すことにより負荷5にかかる電圧を
一定にする。
Embodiment 8 FIG. FIG. 13 is a block diagram for explaining an eighth embodiment of the present invention. In FIG. 13, reference numeral 17 denotes a compensation DC power supply, 18 denotes a constant current control capacitor, and 19 denotes a constant current control circuit. In the circuit configured as described above, in addition to the DC power supply 1 and the first capacitor, that is, the discharge capacitor 3, the DC power supply 17 for sag compensation and the second capacitor, that is, the constant current control capacitor 18, are separately provided. The first and second capacitors 3 and 18, the switching element 4, and the load 5 are connected in series.
Then, a current that generates a voltage that compensates for the sag of the voltage of the discharge capacitor 3 is caused to flow, thereby making the voltage applied to the load 5 constant.

【0039】まず、容量C1の放電キャパシタ3が充電
リアクトル2を介して直流電源1により電圧V0に充電
される。次に、スイッチング素子4がoff状態からon状
態になると、放電キャパシタ3が放電し、容量C2の定
電流制御用キャパシタ18を介して負荷5に電流i1
流れる。同時に、定電流制御回路19が作動し定電流制
御用キャパシタ18に電流i2を流し、放電キャパシタ
3の電圧低下を補償する。今、放電キャパシタ3の電圧
をV1(t)、定電流制御用キャパシタ18の両端電圧をV
2(t)とすると、負荷5の両端電圧V(t)は V(t) = V0 − ∫i1dt/C11〜constantだから V(t) = V0 − i1t/C12(t)は V2(t) = (i2 − i1)t/C21t/C1 = (i2 − i1)t/C2のとき負荷電圧
V(t) は一定となる。即ち、 i1/C1 = (i2 − i1)/C2 (1/C1 + 1/C2)i1 = i2/C22 = (C1 + C2)i1/C11 = C2とすると、i2 = 2i1となり、負荷電圧V
(t)は一定となる。
First, the discharge capacitor 3 having the capacitance C 1 is charged to the voltage V 0 by the DC power supply 1 via the charging reactor 2. Next, when the switching element 4 is turned on from off state, the discharge capacitor 3 is discharged, the current i 1 flows to the load 5 through a constant current control capacitor 18 of capacitance C 2. At the same time, the constant current control circuit 19 operates to supply the current i 2 to the constant current control capacitor 18 to compensate for the voltage drop of the discharge capacitor 3. Now, let the voltage of the discharge capacitor 3 be V 1 (t) and the voltage across the constant current control capacitor 18 be V 1 (t).
When 2 (t), the load 5 voltage across V (t) is V (t) = V 0 - ∫i 1 dt / C 1 i 1 ~constant So V (t) = V 0 - i 1 t / C 1 V 2 (t) is the load voltage V (t) when V 2 (t) = (i 2 −i 1 ) t / C 2 i 1 t / C 1 = (i 2 −i 1 ) t / C 2 Is constant. That is, i 1 / C 1 = (i 2 −i 1 ) / C 2 (1 / C 1 + 1 / C 2 ) i 1 = i 2 / C 2 i 2 = (C 1 + C 2 ) i 1 / If C 1 C 1 = C 2 , i 2 = 2i 1 and the load voltage V
(t) is constant.

【0040】この動作において、放電キャパシタ3の放
電電圧は分圧抵抗器6でモニターされており、基準電圧
8と誤差アンプ7で付き合わされて誤差電圧v1(t) を
発生する。誤差電圧v1(t) はドライブ回路9に入力
し、定電流制御回路19を制御して、定電流制御用キャ
パシタ18に所望の一定電流を流す。所定のパルス幅が
得られると、スイッチング素子4がoff状態となる。図
13の回路の場合、負荷5の両端は、V0の一定電圧に
保たれる。
In this operation, the discharge voltage of the discharge capacitor 3 is monitored by the voltage dividing resistor 6, and is combined with the reference voltage 8 by the error amplifier 7 to generate an error voltage v 1 (t). The error voltage v 1 (t) is input to the drive circuit 9 and controls the constant current control circuit 19 so that a desired constant current flows through the constant current control capacitor 18. When a predetermined pulse width is obtained, the switching element 4 is turned off. For the circuit of Figure 13, across the load 5 is kept at a constant voltage of V 0.

【0041】このように構成されたパルス電源装置にお
いては、従来例のようにパルス成形回路網を用いないた
め、多数のキャパシタやインダクタンスの代わりに2個
のキャパシタで構成でき、装置が小型で低コストとな
る。また、高電圧部が小型化されるので、絶縁破壊に対
する信頼性が大幅に向上する。また、キャパシタの放電
に伴う出力電圧の低下を補償しているため、小さい容量
のキャパシタの放電においても平坦なパルス波形が得ら
れる。さらに、キャパシタの放電に伴う出力電圧の低下
の補償を連続的に行えるので、実施例1〜7のものに比
較してより平坦なパルス波形が得られる。
In the pulse power supply device configured as described above, since a pulse shaping network is not used unlike the conventional example, it can be configured by two capacitors instead of a large number of capacitors and inductances, and the device is small and low in size. Costs. Further, since the high-voltage section is downsized, the reliability against dielectric breakdown is greatly improved. Further, since a decrease in the output voltage due to the discharge of the capacitor is compensated, a flat pulse waveform can be obtained even when the capacitor having a small capacitance is discharged. Further, since the reduction of the output voltage due to the discharge of the capacitor can be continuously compensated, a flatter pulse waveform can be obtained as compared with the first to seventh embodiments.

【0042】なお、上記実施例1〜7ではサグ補償回路
が負荷の接地側(低電圧側)に直列に接続されており、
サグ補償回路の絶縁構造が容易に達成でき、電源が小型
・軽量・安価になるが、接地構造の都合により高圧側に
配置しても良い。逆に実施例8では高圧側に配置されて
いるが低圧側であっても良い。
In the first to seventh embodiments, the sag compensation circuit is connected in series to the ground side (low voltage side) of the load.
The insulation structure of the sag compensation circuit can be easily achieved, and the power supply becomes small, light and inexpensive. However, the power supply may be arranged on the high voltage side due to the grounding structure. Conversely, in the eighth embodiment, it is disposed on the high pressure side, but may be on the low pressure side.

【0043】また、上記実施例1〜7のサグ補償を段階
的に行う例では基準電圧も段階的に変化させたが、図1
(a)に示すように負荷の両端電圧を絶縁アンプ70を
介して検出して、一定の基準電圧と比較しても良い。
In the example in which the sag compensation is performed stepwise in the first to seventh embodiments, the reference voltage is also changed stepwise.
As shown in (a), the voltage between both ends of the load may be detected through the insulating amplifier 70 and compared with a fixed reference voltage.

【0044】また、上記各実施例はすべて正極性パルス
の発生について説明したが、負極正パルスの発生に対し
ても、キャパシタ、ダイオード、トランジスタ等の極性
を逆に配置することにより、類似の構成で実現できる。
In each of the above embodiments, the description has been given of the generation of the positive pulse. However, the same configuration can be applied to the generation of the negative pulse by arranging the polarity of the capacitor, diode, transistor and the like in reverse. Can be realized.

【0045】[0045]

【発明の効果】以上のように、請求項記載の発明によ
れば、充電された放電キャパシタと、スイッチング素子
と、負荷と、可変インピーダンスとが直列に接続され、
または充電された放電キャパシタと、スイッチング素子
と、負荷と、複数の充電された制御キャパシタの接続体
とが直列に接続され、上記スイッチング素子がオンした
後の上記放電キャパシタの出力電圧を検出する手段と、
上記検出手段の検出値を基準電圧と比較して上記放電キ
ャパシタの放電に伴う出力電圧の低下を補償するように
上記可変インピーダンスの電圧または上記複数の充電さ
れた制御キャパシタの接続体の電圧を制御する手段とを
備えたので、パルス成形回路網を用いないため、多数の
キャパシタやインダクタンスの代わりに1個のキャパシ
タで構成でき、装置が小型で低コストとなる。また、高
電圧部が小型化されるので、絶縁破壊に対する信頼性が
大幅に向上する。さらに、キャパシタの放電に伴う出力
電圧の低下を補償しているため、小さい容量のキャパシ
タの放電においても平坦なパルス波形が得られる。
As is evident from the foregoing description, according to the invention Motomeko 1, wherein a discharge capacitor is charged, the switching element, a load, and a variable impedance connected in series,
Or charged discharge capacitor and switching element
And a load, a connected body of the plurality of charged control capacitors are connected in series, and means for detecting an output voltage of the discharge capacitor after the switching element is turned on,
The detected value is compared with a reference voltage voltage or said plurality of of charging of said variable impedance to compensate for the reduction in the output voltage due to the discharge of the discharge capacitor of the detection means
Means for controlling the voltage of the connection of the connected control capacitors, so that a pulse shaping network is not used, so that a single capacitor can be used instead of a large number of capacitors and inductances, and the device is small and low cost. Becomes Further, since the high-voltage section is downsized, the reliability against dielectric breakdown is greatly improved. Further, since a decrease in output voltage due to discharging of the capacitor is compensated, a flat pulse waveform can be obtained even when discharging a capacitor having a small capacitance.

【0046】請求項記載の発明によれば、請求項
可変インピーダンスがトランジスタであり、上記トラン
ジスタのゲート電圧を段階的に上昇させるように制御す
るので、放電キャパシタの放電に伴う出力電圧の低下の
補償を段階的に行っており、請求項の効果に加えて、
通常の負帰還回路に比較して安定な高速応答が実現でき
る。
[0046] According to the second aspect of the invention, the variable impedance according to claim 1 is a transistor, and controls to raise the gate voltage of the transistor stages, the output voltage due to discharge of the discharge capacitor The decline is compensated in stages, and in addition to the effect of claim 1 ,
Stable high-speed response can be realized as compared with a normal negative feedback circuit.

【0047】請求項記載の発明によれば、請求項
可変インピーダンスが、直列に接続されそれぞれにサグ
補償用スイッチング素子が並列に接続された複数の制御
抵抗であり、上記サグ補償用スイッチング素子を順次短
絡させるように制御するので、可変インピーダンスをト
ランジスタの代わりに抵抗で構成しており、上記請求項
の効果に加えて冷却構造が簡略化できると共に、装置
の信頼性が向上する。
According to the third aspect of the present invention, the variable impedance of the first aspect is a plurality of control resistors connected in series and each having a switching element for sag compensation connected in parallel. Since the elements are controlled so as to be sequentially short-circuited, the variable impedance is constituted by resistors instead of transistors.
In addition to the effect of 2 , the cooling structure can be simplified and the reliability of the device is improved.

【0048】請求項記載の発明によれば、請求項
可変インピーダンスが、並列に接続されそれぞれにサグ
補償用スイッチング素子が直列に接続された複数の制御
抵抗であり、上記サグ補償用スイッチング素子を順次短
絡させるかまたは短絡させた後に開放させるように制御
するので、各サグ補償用スイッチング素子を同一電位で
駆動でき、上記請求項の効果に加えて回路構成が簡単
になる。
According to the fourth aspect of the present invention, the variable impedance according to the first aspect is a plurality of control resistors connected in parallel and each having a switching element for sag compensation connected in series. Since the elements are sequentially short-circuited or controlled so as to be opened after being short-circuited, the switching elements for sag compensation can be driven at the same potential, and the circuit configuration is simplified in addition to the effect of the third aspect .

【0049】請求項記載の発明によれば、請求項
複数の充電された制御キャパシタの接続体が、直列に接
続されそれぞれにサグ補償用スイッチング素子が並列に
接続され正に充電された複数の制御キャパシタの接続体
であり、上記サグ補償用スイッチング素子を順次短絡さ
せるように制御するので、放電キャパシタの放電に伴う
出力電圧の低下の補償を正に充電されたキャパシタの切
り換えにより行っており、電力を損失させる部分が少な
く、上記請求項の効果に加えて、高効率の電源が実現
できる。
[0049] According to the fifth aspect of the invention, connection of a plurality of charged control capacitor of claim 1, sag compensation switching element respectively connected in series are connected positively charged in parallel Since it is a connected body of a plurality of control capacitors and is controlled so as to sequentially short-circuit the switching element for sag compensation, compensation for a decrease in output voltage due to discharge of the discharge capacitor is performed by switching a positively charged capacitor. Therefore, there is little power loss, and in addition to the effect of the third aspect , a highly efficient power supply can be realized.

【0050】請求項記載の発明によれば、請求項
複数の充電された制御キャパシタの接続体が、並列に接
続されそれぞれにサグ補償用スイッチング素子が直列に
接続され正に充電された複数の制御キャパシタの接続体
であり、上記サグ補償用スイッチング素子を順次短絡さ
せた後に開放させるように制御するので、キャパシタを
切り替える各サグ補償用スイッチング素子を同一電位で
駆動でき、上記請求項の効果に加えて、回路構成が簡
単になる。
[0050] According to the sixth aspect of the present invention, connection of a plurality of charged control capacitor of claim 1, sag compensation switching element is charged positively connected in series to each connected in parallel a connection of a plurality of control capacitors, and controls so as to open after sequentially shorting the sag compensation switching element, can drive the sag compensation switching element for switching the capacitors at the same potential, the claim 5 In addition to the effect, the circuit configuration is simplified.

【0051】請求項記載の発明によれば、請求項
複数の充電された制御キャパシタの接続体が、直列に接
続されそれぞれにサグ補償用スイッチング素子が接続さ
れ負に充電された複数の制御キャパシタの接続体であ
り、上記サグ補償用スイッチング素子で上記キャパシタ
を負荷電流の通路に順次接続させるように制御するの
で、放電キャパシタの放電に伴う出力電圧の低下の補償
を負に充電されたキャパシタの切り替えにより行ってお
り、請求項のものに比較して電力を損失させる部分が
さらに少なく、上記請求項の効果に加えて、より高効
率の電源が実現できる。
[0051] According to the invention of claim 7, wherein the connection of a plurality of charged control capacitor according to claim 1 are connected in series a plurality of the sag compensation switching element is charged negatively are connected to each It is a connected body of control capacitors, and the sag compensation switching element controls the capacitors to be sequentially connected to the path of the load current. are carried at the switching of the capacitor, is further reduced portion to loss of power in comparison to that of claim 5, in addition to the aforementioned advantage of claim 5, the power of higher efficiency can be realized.

【0052】請求項記載の発明によれば、請求項
複数の充電された制御キャパシタの接続体が、並列に接
続されそれぞれにサグ補償用スイッチング素子が直列に
接続され負に充電された複数の制御キャパシタの接続体
であり、上記サグ補償用スイッチング素子を順次短絡さ
せるかまたは短絡させた後に開放させるように制御する
ので、キャパシタを切り替える各サグ補償用スイッチン
グ素子を同一電位で駆動でき、上記請求項の効果に加
えて、回路構成が簡単になる。
[0052] According to the invention of claim 8, connection of a plurality of charged control capacitor according to claim 1, sag compensation switching element is charged negatively are connected in series to each connected in parallel It is a connected body of a plurality of control capacitors, and the sag compensation switching element is controlled to be short-circuited sequentially or opened after being short-circuited, so that each sag compensation switching element for switching the capacitor can be driven at the same potential, In addition to the effect of the seventh aspect , the circuit configuration is simplified.

【0053】請求項記載の発明によれば、充電された
第1のキャパシタと、第2のキャパシタと、スイッチン
グ素子と、負荷とが直列に接続され、上記スイッチング
素子がオンした後の上記第1と第2のキャパシタの和の
電圧を検出する手段と、上記検出手段の検出値を基準電
圧と比較して上記和の電圧を一定に保つように上記第2
のキャパシタに電流を流す手段とを備えたので、パルス
成形回路網を用いないため、多数のキャパシタやインダ
クタンスの代わりに2個のキャパシタで構成でき、装置
が小型で低コストとなる。また、高電圧部が小型化され
るので、絶縁破壊に対する信頼性が大幅に向上する。ま
た、キャパシタの放電に伴う出力電圧の低下を補償して
いるため、小さい容量のキャパシタの放電においても平
坦なパルス波形が得られる。さらに、キャパシタの放電
に伴う出力電圧の低下の補償を連続的に行えるので、請
求項のものに比較してより平坦なパルス波形が得
られる。
According to the ninth aspect of the invention, the charged first capacitor, the second capacitor, the switching element, and the load are connected in series, and after the switching element is turned on, the first capacitor is charged. Means for detecting the voltage of the sum of the first and second capacitors, and comparing the detected value of the detecting means with a reference voltage to maintain the sum voltage constant.
Since a means for flowing a current to the capacitor is provided, a pulse shaping circuit network is not used, so that it is possible to use two capacitors instead of a large number of capacitors and inductances, and the device is small in size and low in cost. Further, since the high-voltage section is downsized, the reliability against dielectric breakdown is greatly improved. Further, since a decrease in the output voltage due to the discharge of the capacitor is compensated, a flat pulse waveform can be obtained even when the capacitor having a small capacitance is discharged. Further, since a decrease in the output voltage due to the discharge of the capacitor can be continuously compensated, a flatter pulse waveform can be obtained as compared with the second to eighth aspects.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明の実施例1を説明する全体構成図であ
る。
FIG. 1 is an overall configuration diagram illustrating a first embodiment of the present invention.

【図2】 本発明の実施例1の動作を説明する各部の電
圧波形図である。
FIG. 2 is a voltage waveform diagram of each unit for explaining the operation of the first embodiment of the present invention.

【図3】 本発明の実施例1の動作を説明する制御部の
電圧波形図である。
FIG. 3 is a voltage waveform diagram of a control unit for explaining the operation of the first embodiment of the present invention.

【図4】 本発明の実施例1の変形例の動作を説明する
各部の電圧波形図である。
FIG. 4 is a voltage waveform diagram of each unit for explaining an operation of a modification of the first embodiment of the present invention.

【図5】 本発明の実施例2を説明する構成図である。FIG. 5 is a configuration diagram illustrating a second embodiment of the present invention.

【図6】 本発明の実施例3を説明する構成図である。FIG. 6 is a configuration diagram illustrating a third embodiment of the present invention.

【図7】 本発明の実施例2〜5の動作を説明する制御
部の電圧波形図である。
FIG. 7 is a voltage waveform diagram of a control unit for explaining operations of Examples 2 to 5 of the present invention.

【図8】 本発明の実施例4を説明する構成図である。FIG. 8 is a configuration diagram illustrating a fourth embodiment of the present invention.

【図9】 本発明の実施例5を説明する構成図である。FIG. 9 is a configuration diagram illustrating a fifth embodiment of the present invention.

【図10】 本発明の実施例6を説明する構成図であ
る。
FIG. 10 is a configuration diagram illustrating a sixth embodiment of the present invention.

【図11】 本発明の実施例6および7の動作を説明す
る各部の電圧波形図である。
FIG. 11 is a voltage waveform diagram of each section for explaining the operation of the sixth and seventh embodiments of the present invention.

【図12】 本発明の実施例7を説明する構成図であ
る。
FIG. 12 is a configuration diagram illustrating a seventh embodiment of the present invention.

【図13】 本発明の実施例8を説明する構成図であ
る。
FIG. 13 is a configuration diagram illustrating Embodiment 8 of the present invention.

【図14】 従来例1を説明する構成図である。FIG. 14 is a configuration diagram illustrating Conventional Example 1.

【図15】 従来例2を説明する構成図である。FIG. 15 is a configuration diagram illustrating a second conventional example.

【図16】 従来例3を説明する構成図である。FIG. 16 is a configuration diagram illustrating a third conventional example.

【符号の説明】[Explanation of symbols]

1 直流電源、 2 充電リアクトル、 3 放電キャ
パシタ、 4 スイッチング素子、 5 負荷、 6
分圧抵抗器、 7 誤差アンプ、 70 絶縁アンプ、
8 基準電圧、 9 ドライブ回路、 10 トラン
ジスタ、 11制御抵抗、 12 サグ補償用スイッチ
ング素子、 13 制御キャパシタ、14 短絡防止用
ダイオード、 15 放電抵抗、 16 充電用電源、
17 補償用直流電源、 18 定電流制御用キャパ
シタ、 19 定電流制御回路、 20 誘導電圧調整
器、 21 変圧器/整流器、 22 充電回路、23
De‘Qing回路、 24 シャントダイオード、 25
パルス成型回路網、 26 パルストランス、 27
クライストロン、 28 コンバータ、29 インバ
ータ、 30 充電抵抗、 31 放電防止用ダイオー
ド、 32平滑用キャパシタ、 33 バイアス電源。
1 DC power supply, 2 charging reactor, 3 discharge capacitor, 4 switching element, 5 load, 6
Voltage divider, 7 error amplifier, 70 isolation amplifier,
8 reference voltage, 9 drive circuit, 10 transistor, 11 control resistor, 12 switching element for sag compensation, 13 control capacitor, 14 diode for short circuit prevention, 15 discharge resistor, 16 power supply for charging,
17 DC power supply for compensation, 18 Capacitor for constant current control, 19 Constant current control circuit, 20 Induction voltage regulator, 21 Transformer / rectifier, 22 Charging circuit, 23
De'Qing circuit, 24 shunt diode, 25
Pulse forming network, 26 pulse transformer, 27
Klystron, 28 converter, 29 inverter, 30 charge resistance, 31 discharge prevention diode, 32 smoothing capacitor, 33 bias power supply.

Claims (9)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 充電された放電キャパシタと、スイッチ
ング素子と、負荷と、可変インピーダンスとが直列に接
続され、または充電された放電キャパシタと、スイッチ
ング素子と、負荷と、複数の充電された制御キャパシタ
の接続体とが直列に接続され、上記スイッチング素子が
オンした後の上記放電キャパシタの出力電圧を検出する
手段と、上記検出手段の検出値を基準電圧と比較して上
記放電キャパシタの放電に伴う出力電圧の低下を補償す
るように上記可変インピーダンスの電圧または上記複数
の充電された制御キャパシタの接続体の電圧を制御する
手段とを備えたパルス電源装置。
1. A charged discharge capacitor, a switching element, a load, and a variable impedance are connected in series.
Connected or charged discharge capacitors and switches
Means for detecting an output voltage of the discharge capacitor after the switching element is turned on, wherein a switching element , a load, and a connected body of a plurality of charged control capacitors are connected in series; and a detection value of the detection means. the compared with a reference voltage voltage or said plurality of said variable impedance to compensate for the reduction in the output voltage due to the discharge of the discharge capacitor
Means for controlling the voltage of the connected body of the charged control capacitor .
【請求項2】 可変インピーダンスがトランジスタであ
り、上記トランジスタのゲート電圧を段階的に上昇させ
るように制御する請求項記載のパルス電源装置。
Wherein the variable impedance is a transistor, the pulse power supply device according to claim 1, wherein the control to increase the gate voltage of the transistor stages.
【請求項3】 可変インピーダンスが、直列に接続され
それぞれにサグ補償用スイッチング素子が並列に接続さ
れた複数の制御抵抗であり、上記サグ補償用スイッチン
グ素子を順次短絡させるように制御する請求項記載の
パルス電源装置。
Wherein the variable impedance is a plurality of control resistors sag compensation switching element respectively connected in series are connected in parallel, according to claim 1 for controlling so as to sequentially shorting the sag compensation switching element A pulse power supply as described.
【請求項4】 可変インピーダンスが、並列に接続され
それぞれにサグ補償用スイッチング素子が直列に接続さ
れた複数の制御抵抗であり、上記サグ補償用スイッチン
グ素子を順次短絡させるかまたは短絡させた後に開放さ
せるように制御する請求項記載のパルス電源装置。
4. The variable impedance is a plurality of control resistors connected in parallel and each having a sag compensation switching element connected in series, and the sag compensation switching elements are sequentially short-circuited or opened after short-circuiting. The pulse power supply device according to claim 1 , wherein the pulse power supply device is controlled so as to cause the pulse power supply to perform the control.
【請求項5】 複数の充電された制御キャパシタの接続
体が、直列に接続されそれぞれにサグ補償用スイッチン
グ素子が並列に接続され正に充電された複数の制御キャ
パシタの接続体であり、上記サグ補償用スイッチング素
子を順次短絡させるように制御する請求項記載のパル
ス電源装置。
5. A connection body of a plurality of positively charged control capacitors, wherein a connection body of a plurality of charged control capacitors is connected in series and switching elements for sag compensation are connected in parallel to each other. pulse power supply device according to claim 1, wherein the controls to sequentially shorting the compensation switching element.
【請求項6】 複数の充電された制御キャパシタの接続
体が、並列に接続されそれぞれにサグ補償用スイッチン
グ素子が直列に接続され正に充電された複数の制御キャ
パシタの接続体であり、上記サグ補償用スイッチング素
子を順次短絡させた後に開放させるように制御する請求
記載のパルス電源装置。
6. A connection of a plurality of positively charged control capacitors, wherein a connection of a plurality of charged control capacitors is connected in parallel, and a switching element for sag compensation is connected in series. pulse power supply device according to claim 1 wherein the control so as to open after the compensation switching element are sequentially short-circuited.
【請求項7】 複数の充電された制御キャパシタの接続
体が、直列に接続されそれぞれにサグ補償用スイッチン
グ素子が接続され負に充電された複数の制御キャパシタ
の接続体であり、上記サグ補償用スイッチング素子で上
記キャパシタを負荷電流の通路に順次接続させるように
制御する請求項記載のパルス電源装置。
7. A connected body of a plurality of charged control capacitors, which is connected in series, and each of which is connected to a sag compensation switching element, and is a connected body of a plurality of negatively charged control capacitors. pulse power supply device according to claim 1, wherein the switching element is controlled so as to sequentially connect the capacitor in the path of the load current.
【請求項8】 複数の充電された制御キャパシタの接続
体が、並列に接続されそれぞれにサグ補償用スイッチン
グ素子が直列に接続され負に充電された複数の制御キャ
パシタの接続体であり、上記サグ補償用スイッチング素
子を順次短絡させるかまたは短絡させた後に開放させる
ように制御する請求項記載のパルス電源装置。
8. A connection body of a plurality of negatively charged control capacitors, wherein a connection body of a plurality of charged control capacitors is connected in parallel and switching elements for sag compensation are connected in series, respectively. pulse power supply device according to claim 1 wherein the control so as to open after the compensation switching element is or shorted are sequentially short-circuited.
【請求項9】 充電された第1のキャパシタと、第2の
キャパシタと、スイッチング素子と、負荷とが直列に接
続され、上記スイッチング素子がオンした後の上記第1
と第2のキャパシタの和の電圧を検出する手段と、上記
検出手段の検出値を基準電圧と比較して上記和の電圧を
一定に保つように上記第2のキャパシタに電流を流す手
段とを備えたパルス電源装置。
9. A charged first capacitor, a second capacitor, a switching element, and a load are connected in series, and the first capacitor after the switching element is turned on.
Means for detecting the sum voltage of the second capacitor and the second capacitor; and means for flowing a current through the second capacitor so as to keep the sum voltage constant by comparing the detection value of the detection means with a reference voltage. Equipped with a pulse power supply.
JP32540194A 1994-12-27 1994-12-27 Pulse power supply Expired - Fee Related JP3303573B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32540194A JP3303573B2 (en) 1994-12-27 1994-12-27 Pulse power supply

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32540194A JP3303573B2 (en) 1994-12-27 1994-12-27 Pulse power supply

Publications (2)

Publication Number Publication Date
JPH08182349A JPH08182349A (en) 1996-07-12
JP3303573B2 true JP3303573B2 (en) 2002-07-22

Family

ID=18176439

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32540194A Expired - Fee Related JP3303573B2 (en) 1994-12-27 1994-12-27 Pulse power supply

Country Status (1)

Country Link
JP (1) JP3303573B2 (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003028997A (en) * 2001-07-18 2003-01-29 National Institute Of Advanced Industrial & Technology Pulse power source
JP2006094681A (en) * 2004-09-27 2006-04-06 Toshiba Mitsubishi-Electric Industrial System Corp High voltage pulse power supply
JP5158427B2 (en) * 2008-05-22 2013-03-06 横浜ゴム株式会社 Power extraction circuit for electrostatic induction type conversion element
JP2013061918A (en) * 2011-09-15 2013-04-04 Renesas Electronics Corp Semiconductor device
KR102260998B1 (en) * 2016-08-25 2021-06-04 한국전기연구원 Pulse power compensating apparatus and High-voltage pulse power supply system
CN115494420B (en) * 2022-10-21 2023-04-18 哈尔滨工业大学 Method for testing output performance of high-power pulse power supply
CN117674395B (en) * 2024-01-31 2024-04-16 湖南北顺源智能科技有限公司 Multi-module serial high-voltage direct-current shore-based power redundancy switching method

Also Published As

Publication number Publication date
JPH08182349A (en) 1996-07-12

Similar Documents

Publication Publication Date Title
US6034514A (en) Switching regulator
US7792166B2 (en) Apparatus and method for driving laser diodes
US10164550B2 (en) Method, circuit configuration and bridge circuit for charging a capacitance effective on main current terminals of semiconductor switch
US5253157A (en) Half-bridge inverter with capacitive voltage equalizer
JPH0832162B2 (en) DC-DC converter and DC-DC conversion method
EP0783203B1 (en) Bridge power converter
US4594650A (en) Inverter device
JP2002504297A (en) High efficiency DC boost converter
JPH0697838B2 (en) Inductor current control circuit
US20090001410A1 (en) Driver Circuit and Electrical Power Conversion Device
US6798178B1 (en) Method of forming a power system and structure therefor
US20030026112A1 (en) DC-DC voltage converter
JP3303573B2 (en) Pulse power supply
US7184279B2 (en) Solid state switching circuit
JP3649929B2 (en) Power converter
US6778411B2 (en) Start-up circuit for power converters with controller power supply connected at output side
JPH11262264A (en) Power converter
EP1396926A1 (en) DC-DC converter with active clamp circuit
US6359420B1 (en) Circuit for coupling energy to a pulse forming network or capacitor
US4506319A (en) Inductively commutated thyristor inverter
Zhang et al. A Closed-Loop Current Source Gate Driver with Active Voltage Balancing Control for Series-Connected GaN HEMTs
JPH0928087A (en) Pulse power supply apparatus
US5777865A (en) Power conversion apparatus and its controlling method
JPH07264844A (en) Lossless snubber circuit and driving method thereof under the parallel connection of dc chopper
KR101995708B1 (en) Plasma pulse power supply providing initially boosted pulse voltage

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080510

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090510

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100510

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees