JPH09232888A - マイクロ波モノリシック集積回路 - Google Patents
マイクロ波モノリシック集積回路Info
- Publication number
- JPH09232888A JPH09232888A JP8060318A JP6031896A JPH09232888A JP H09232888 A JPH09232888 A JP H09232888A JP 8060318 A JP8060318 A JP 8060318A JP 6031896 A JP6031896 A JP 6031896A JP H09232888 A JPH09232888 A JP H09232888A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- amplifier
- fet
- frequency
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Microwave Amplifiers (AREA)
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Abstract
(57)【要約】
【課題】 正負両電圧源を必要とするＤ−ＦＥＴを内蔵
するＭＭＩＣを、処理信号中のスプリアス成分を増加さ
せることなく１電圧源で動作する構成とする。 【解決手段】 処理周波数より高い発振周波数を発振す
る自励発振器９と、この自励発振器で発振した信号を増
幅する増幅器１０と、増幅された信号を整流平滑する整
流回路１１とで構成される負電圧供給回路をチップ内に
内蔵させる。
するＭＭＩＣを、処理信号中のスプリアス成分を増加さ
せることなく１電圧源で動作する構成とする。 【解決手段】 処理周波数より高い発振周波数を発振す
る自励発振器９と、この自励発振器で発振した信号を増
幅する増幅器１０と、増幅された信号を整流平滑する整
流回路１１とで構成される負電圧供給回路をチップ内に
内蔵させる。
Description
【０００１】
【発明の属する技術分野】本発明は準マイクロ波帯およ
びマイクロ波帯の信号処理を行うマイクロ波モノリシッ
ク集積回路（Microwave Monolithic Integrated Circui
t ：ＭＭＩＣ）に関する。
びマイクロ波帯の信号処理を行うマイクロ波モノリシッ
ク集積回路（Microwave Monolithic Integrated Circui
t ：ＭＭＩＣ）に関する。
【０００２】
【従来の技術】図３は、増幅器を構成するＭＭＩＣの一
例を示す図であり、図において、１Ａは無線装置等に用
いられる送信出力増幅用のマイクロ波モノリシック半導
体集積回路増幅器（ＭＭＩＣ−ＡＭＰ）であり、２はそ
の信号入力端、３は信号出力端、４は入力整合回路、５
は増幅用の第１のトランジスタ、６は段間整合回路、７
は増幅用の第２のトランジスタ、８は出力整合回路であ
る。また、３１，３２はゲートバイアス電圧源、３３，
３４はドレイン電圧源である。
例を示す図であり、図において、１Ａは無線装置等に用
いられる送信出力増幅用のマイクロ波モノリシック半導
体集積回路増幅器（ＭＭＩＣ−ＡＭＰ）であり、２はそ
の信号入力端、３は信号出力端、４は入力整合回路、５
は増幅用の第１のトランジスタ、６は段間整合回路、７
は増幅用の第２のトランジスタ、８は出力整合回路であ
る。また、３１，３２はゲートバイアス電圧源、３３，
３４はドレイン電圧源である。
【０００３】入力端２と第１のトランジスタ５との間に
は、入力端２と第１のトランジスタ５とのインピーダン
スを整合させて電力を効率良く第１のトランジスタ５に
出力するための入力整合回路４が設けられ、第１のトラ
ンジスタ５と第２のトランジスタ７との間、第２のトラ
ンジスタ７と出力端３との間にも同様の目的で段間整合
回路６および出力整合回路８が設けられている。次に動
作について説明する。無線装置（図示せず）において、
送信周波数ｆope に周波数変換された送信信号は、駆動
増幅器を経てＭＭＩＣ−ＡＭＰ１の入力端２に入力さ
れ、第１のトランジスタ５および第２のトランジスタ７
によって電力増幅され、出力端３から出力される。出力
された送信信号はフィルタ回路，送受切換回路を経て、
アンテナに入力され送信波としてアンテナから放射され
る。
は、入力端２と第１のトランジスタ５とのインピーダン
スを整合させて電力を効率良く第１のトランジスタ５に
出力するための入力整合回路４が設けられ、第１のトラ
ンジスタ５と第２のトランジスタ７との間、第２のトラ
ンジスタ７と出力端３との間にも同様の目的で段間整合
回路６および出力整合回路８が設けられている。次に動
作について説明する。無線装置（図示せず）において、
送信周波数ｆope に周波数変換された送信信号は、駆動
増幅器を経てＭＭＩＣ−ＡＭＰ１の入力端２に入力さ
れ、第１のトランジスタ５および第２のトランジスタ７
によって電力増幅され、出力端３から出力される。出力
された送信信号はフィルタ回路，送受切換回路を経て、
アンテナに入力され送信波としてアンテナから放射され
る。
【０００４】このような増幅器をＭＭＩＣで構成する場
合、回路素子すなわち電界効果トランジスタ（ＦＥ
Ｔ），インダクタンス，キャパシタ，抵抗，伝送線路等
は、ガリウム砒素（ＧａＡｓ）基板より一体化して作ら
れ、ＦＥＴはデバイス作りが容易であるという理由か
ら、通常ノーマリオン形のデプレッション(depletion)
ＦＥＴ（Ｄ−ＦＥＴ）が用いられる。従ってこのような
ＭＭＩＣを動作させるためには負の電圧が必要となり、
そのため２電源すなわちＦＥＴ５，ＦＥＴ７のゲートに
は負のゲートバイアス電圧源３１，３２が、ドレインに
は正のドレイン電圧源３３，３４が必要になる。
合、回路素子すなわち電界効果トランジスタ（ＦＥ
Ｔ），インダクタンス，キャパシタ，抵抗，伝送線路等
は、ガリウム砒素（ＧａＡｓ）基板より一体化して作ら
れ、ＦＥＴはデバイス作りが容易であるという理由か
ら、通常ノーマリオン形のデプレッション(depletion)
ＦＥＴ（Ｄ−ＦＥＴ）が用いられる。従ってこのような
ＭＭＩＣを動作させるためには負の電圧が必要となり、
そのため２電源すなわちＦＥＴ５，ＦＥＴ７のゲートに
は負のゲートバイアス電圧源３１，３２が、ドレインに
は正のドレイン電圧源３３，３４が必要になる。
【０００５】
【発明が解決しようとする課題】上記のようにＤ−ＦＥ
Ｔを用いるＭＭＩＣは、ゲートバイアス用に負電圧源が
必要であり、そのため従来の回路には、例えば回路外部
に設けたボルテージコンバータから負電圧を供給する構
成のものがある。然しながら無線装置を構成する場合、
ボルテージコンバータが数十ＫＨｚの発振によって電圧
変換を行うため、この低発振信号が送信信号に混入し、
変調信号の信号スペクトラムを劣化させる恐れがある。
また、ボルテージコンバータの占めるスペースが比較的
大きいため、携帯型無線端末等においては小型化への障
害となる。
Ｔを用いるＭＭＩＣは、ゲートバイアス用に負電圧源が
必要であり、そのため従来の回路には、例えば回路外部
に設けたボルテージコンバータから負電圧を供給する構
成のものがある。然しながら無線装置を構成する場合、
ボルテージコンバータが数十ＫＨｚの発振によって電圧
変換を行うため、この低発振信号が送信信号に混入し、
変調信号の信号スペクトラムを劣化させる恐れがある。
また、ボルテージコンバータの占めるスペースが比較的
大きいため、携帯型無線端末等においては小型化への障
害となる。
【０００６】またボルテージコンバータではなく、外部
に設けられた発振器を利用して負電圧を供給する構成の
ものもある。図４はこのような構成の従来の回路の一例
を示す図であり、図において、４１は無線装置の局部発
振器、４２は緩衝増幅器、４３は整流回路である。この
回路は、局部発振器４１の出力の一部を取り出し、緩衝
増幅器４２で緩衝増幅させ、整流回路４３で整流平滑
後、ゲートバイアス電圧としてＤ−ＦＥＴのゲートに負
電圧を供給する構成となっている。また、局部発振器４
１の替わりに、無線装置のマイクロコンピュータのクロ
ック信号源を用いているものもある（図示せず）。
に設けられた発振器を利用して負電圧を供給する構成の
ものもある。図４はこのような構成の従来の回路の一例
を示す図であり、図において、４１は無線装置の局部発
振器、４２は緩衝増幅器、４３は整流回路である。この
回路は、局部発振器４１の出力の一部を取り出し、緩衝
増幅器４２で緩衝増幅させ、整流回路４３で整流平滑
後、ゲートバイアス電圧としてＤ−ＦＥＴのゲートに負
電圧を供給する構成となっている。また、局部発振器４
１の替わりに、無線装置のマイクロコンピュータのクロ
ック信号源を用いているものもある（図示せず）。
【０００７】然しながら図４に示す回路でも、緩衝増幅
器４２と整流回路４３とをＭＭＩＣ外部に設ける構成の
ものにあっては、これらの設置スペースのため小型化が
困難になる。また緩衝増幅器４２と整流回路４３とをＭ
ＭＩＣ内部に設ける構成のものにあっては、設置スペー
スの問題は生じないが、送信周波数以外の周波数の信号
を局部発振器４１からＭＭＩＣまで伝送する必要があ
り、伝送中にこの周波数が送信信号に混入する恐れがあ
る。すなわち従来の構成の何れの場合でも負電圧を供給
するための回路には、送信周波数より低い発振周波数が
流れるため、この周波数で送信信号に不要なスプリアス
波が生じる危険性がある。本発明はかかる問題点を解決
するためになされたものである。
器４２と整流回路４３とをＭＭＩＣ外部に設ける構成の
ものにあっては、これらの設置スペースのため小型化が
困難になる。また緩衝増幅器４２と整流回路４３とをＭ
ＭＩＣ内部に設ける構成のものにあっては、設置スペー
スの問題は生じないが、送信周波数以外の周波数の信号
を局部発振器４１からＭＭＩＣまで伝送する必要があ
り、伝送中にこの周波数が送信信号に混入する恐れがあ
る。すなわち従来の構成の何れの場合でも負電圧を供給
するための回路には、送信周波数より低い発振周波数が
流れるため、この周波数で送信信号に不要なスプリアス
波が生じる危険性がある。本発明はかかる問題点を解決
するためになされたものである。
【０００８】
【課題を解決するための手段】本発明に係わるＭＭＩＣ
は、ノーマリオン形のデプレッションＦＥＴをチップ内
に内蔵するＭＭＩＣにおいて、上記チップ内に、処理周
波数より高い発振周波数を発振する自励発振器と、この
自励発振器で発振した信号を増幅する増幅器と、増幅さ
れた信号を整流平滑する整流回路とで構成される電圧供
給回路を備えたことを特徴とする。
は、ノーマリオン形のデプレッションＦＥＴをチップ内
に内蔵するＭＭＩＣにおいて、上記チップ内に、処理周
波数より高い発振周波数を発振する自励発振器と、この
自励発振器で発振した信号を増幅する増幅器と、増幅さ
れた信号を整流平滑する整流回路とで構成される電圧供
給回路を備えたことを特徴とする。
【０００９】また、ノーマリオン形のデプレッションＦ
ＥＴを用いて信号を増幅する増幅器がチップ内に構成さ
れるＭＭＩＣにおいて、上記チップ内に、増幅する信号
の周波数より高い発振周波数を発振する自励発振器と、
この自励発振器で発振した信号を増幅する緩衝増幅器
と、緩衝増幅された信号を整流平滑する整流回路とで構
成される電圧供給回路を備えたことを特徴とする。
ＥＴを用いて信号を増幅する増幅器がチップ内に構成さ
れるＭＭＩＣにおいて、上記チップ内に、増幅する信号
の周波数より高い発振周波数を発振する自励発振器と、
この自励発振器で発振した信号を増幅する緩衝増幅器
と、緩衝増幅された信号を整流平滑する整流回路とで構
成される電圧供給回路を備えたことを特徴とする。
【００１０】本発明のＭＭＩＣは上述のような構成とす
ることにより、正電圧源（１電圧源）で動作させること
ができ、処理信号中の不要なスプリアス成分を極めて少
なくでき、かつ使用する装置の大型化を防止できる。
ることにより、正電圧源（１電圧源）で動作させること
ができ、処理信号中の不要なスプリアス成分を極めて少
なくでき、かつ使用する装置の大型化を防止できる。
【００１１】
【発明の実施の形態】以下、本発明の実施形態を図面を
用いて説明する。図１は本発明のＭＭＩＣを説明するた
めの一実施形態を示す図であり、図１は無線装置に組み
込まれ送信信号を増幅する増幅器とした実施形態を示
す。図において、１はＭＭＩＣ−ＡＭＰ本体であり、２
はその信号入力端、３は信号出力端、４は入力整合回
路、５は増幅用の第１のトランジスタ（ノーマリオン形
のデプレッション(depletion) ＦＥＴ：Ｄ−ＦＥＴ）、
６は段間整合回路、７は増幅用の第２のＤ−ＦＥＴ、８
は出力整合整合回路である。また、９は自励発振器、１
０は緩衝増幅器、１１は整流回路、１２はＦＥＴのドレ
イン電圧源、１３は自励発振器９および緩衝増幅器１０
を動作させるための正電圧源である。
用いて説明する。図１は本発明のＭＭＩＣを説明するた
めの一実施形態を示す図であり、図１は無線装置に組み
込まれ送信信号を増幅する増幅器とした実施形態を示
す。図において、１はＭＭＩＣ−ＡＭＰ本体であり、２
はその信号入力端、３は信号出力端、４は入力整合回
路、５は増幅用の第１のトランジスタ（ノーマリオン形
のデプレッション(depletion) ＦＥＴ：Ｄ−ＦＥＴ）、
６は段間整合回路、７は増幅用の第２のＤ−ＦＥＴ、８
は出力整合整合回路である。また、９は自励発振器、１
０は緩衝増幅器、１１は整流回路、１２はＦＥＴのドレ
イン電圧源、１３は自励発振器９および緩衝増幅器１０
を動作させるための正電圧源である。
【００１２】本発明のＭＭＩＣは図１に示すように、チ
ップ内に増幅する送信信号の周波数ｆope より高い発振
周波数ｆosc を発振する自励発振器９と、この自励発振
器９で発振した信号を増幅する緩衝増幅器１０と、緩衝
増幅された信号を整流平滑する整流回路１１とで構成さ
れる負電圧供給回路が内蔵され、自励発振器９からの出
力が緩衝増幅器１０で緩衝増幅され、さらに整流回路１
１で整流，平滑され、直流化された電圧は、適切な電圧
に調整されて第１のＤ−ＦＥＴ５と第２のＤ−ＦＥＴ７
のゲートバイアスに負の電圧として印加される。
ップ内に増幅する送信信号の周波数ｆope より高い発振
周波数ｆosc を発振する自励発振器９と、この自励発振
器９で発振した信号を増幅する緩衝増幅器１０と、緩衝
増幅された信号を整流平滑する整流回路１１とで構成さ
れる負電圧供給回路が内蔵され、自励発振器９からの出
力が緩衝増幅器１０で緩衝増幅され、さらに整流回路１
１で整流，平滑され、直流化された電圧は、適切な電圧
に調整されて第１のＤ−ＦＥＴ５と第２のＤ−ＦＥＴ７
のゲートバイアスに負の電圧として印加される。
【００１３】そして自励発振器９の発振周波数ｆosc を
送信信号の周波数ｆope より高く設定することで、送信
信号中の不要なスプリアス成分を極めて少なくすること
ができると共に、整流回路１１のキャパシタンスを小さ
く設定でき、従ってチップの大型化や高コスト化を防ぐ
ことができる。
送信信号の周波数ｆope より高く設定することで、送信
信号中の不要なスプリアス成分を極めて少なくすること
ができると共に、整流回路１１のキャパシタンスを小さ
く設定でき、従ってチップの大型化や高コスト化を防ぐ
ことができる。
【００１４】図２は、本発明の他の実施形態を示す図で
あり、自励発振器９にインバータ回路からなるリング発
振器９Ｂを用い、緩衝増幅器１０にインバータ回路１０
Ｂを用いることとしたもので、図１に示す回路と同様に
動作し、同様の効果を得ることができる。
あり、自励発振器９にインバータ回路からなるリング発
振器９Ｂを用い、緩衝増幅器１０にインバータ回路１０
Ｂを用いることとしたもので、図１に示す回路と同様に
動作し、同様の効果を得ることができる。
【００１５】なお上述の実施形態では、送信周波数ｆ
ope 増幅する増幅器について説明しているが、増幅器だ
けでなくノーマリオン形のデプレッションＦＥＴをチッ
プ内に内蔵するＭＭＩＣの全てに実施できることは言う
までもない。また上記実施形態では、ドレイン電圧源１
２と正電圧源１３とを区別しているが、同じ正電圧源を
使用できることは言うまでもない。
ope 増幅する増幅器について説明しているが、増幅器だ
けでなくノーマリオン形のデプレッションＦＥＴをチッ
プ内に内蔵するＭＭＩＣの全てに実施できることは言う
までもない。また上記実施形態では、ドレイン電圧源１
２と正電圧源１３とを区別しているが、同じ正電圧源を
使用できることは言うまでもない。
【００１６】
【発明の効果】以上説明したように本発明のＭＭＩＣ
は、処理信号中のスプリアス成分を増加させることな
く、内蔵するＤ−ＦＥＴを正電圧源のみで動作させる構
成とできる。またチップサイズの大型化や高コスト化を
防止することができる等の効果がある。
は、処理信号中のスプリアス成分を増加させることな
く、内蔵するＤ−ＦＥＴを正電圧源のみで動作させる構
成とできる。またチップサイズの大型化や高コスト化を
防止することができる等の効果がある。
【図１】本発明の一実施形態を示す図である。
【図２】本発明の他の実施形態を示す図である。
【図３】ＭＭＩＣ増幅器の構成を説明するための図であ
る。
る。
【図４】従来のＭＭＩＣ増幅器の問題点を説明するため
の図である。
の図である。
１ ＭＭＩＣ−ＡＭＰ、５ 第１のＤ−ＦＥＴ、７ 第
２のＤ−ＦＥＴ、９，９Ｂ 自励発振器、１０，１０Ｂ
緩衝増幅器、１１ 整流回路、１２ ＦＥＴのドレイ
ン電圧源、１３ 正電圧源。
２のＤ−ＦＥＴ、９，９Ｂ 自励発振器、１０，１０Ｂ
緩衝増幅器、１１ 整流回路、１２ ＦＥＴのドレイ
ン電圧源、１３ 正電圧源。
Claims (2)
- 【請求項１】 ノーマリオン形のデプレッション(deple
tion) ＦＥＴをチップ内に内蔵するマイクロ波モノリシ
ック集積回路において、 上記チップ内に、 処理周波数より高い発振周波数を発振する自励発振器
と、この自励発振器で発振した信号を増幅する増幅器
と、増幅された信号を整流平滑する整流回路とで構成さ
れる電圧供給回路を備えたことを特徴とするマイクロ波
モノリシック集積回路。 - 【請求項２】 ノーマリオン形のデプレッションＦＥＴ
を用いて信号を増幅する増幅器がチップ内に構成される
マイクロ波モノリシック集積回路において、 上記チップ内に、 増幅する信号の周波数より高い発振周波数を発振する自
励発振器と、この自励発振器で発振した信号を増幅する
緩衝増幅器と、緩衝増幅された信号を整流平滑する整流
回路とで構成される電圧供給回路を備えたことを特徴と
するマイクロ波モノリシック集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8060318A JPH09232888A (ja) | 1996-02-23 | 1996-02-23 | マイクロ波モノリシック集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8060318A JPH09232888A (ja) | 1996-02-23 | 1996-02-23 | マイクロ波モノリシック集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09232888A true JPH09232888A (ja) | 1997-09-05 |
Family
ID=13138717
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8060318A Pending JPH09232888A (ja) | 1996-02-23 | 1996-02-23 | マイクロ波モノリシック集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09232888A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016140065A (ja) * | 2015-01-21 | 2016-08-04 | パナソニック株式会社 | 信号反転装置、電力伝送装置、および、負電圧生成回路 |
-
1996
- 1996-02-23 JP JP8060318A patent/JPH09232888A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016140065A (ja) * | 2015-01-21 | 2016-08-04 | パナソニック株式会社 | 信号反転装置、電力伝送装置、および、負電圧生成回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3901780B2 (ja) | 高周波増幅器 | |
| JP4724498B2 (ja) | 半導体集積回路装置および高周波電力増幅モジュール | |
| JP2005020476A (ja) | 高周波電力増幅回路および無線通信システム | |
| US5327583A (en) | Using a clock signal generated by a microcomputer for providing a negative bias voltage to a galium arsenide field effect transistor in a high frequency amplifier of the device | |
| US20060088122A1 (en) | Direct-conversion frequency mixer | |
| JPH0376609B2 (ja) | ||
| US5789963A (en) | Low power consumption mixer and frequency conversion with inter-terminal isolation for stable mixing | |
| JPH01254013A (ja) | ガリウム・ひ素・モノリシック・マイクロ波集積回路前置増幅器 | |
| JP3339892B2 (ja) | 集積回路およびその使用方法 | |
| JP2007019585A (ja) | 高周波電力増幅器および無線通信装置 | |
| JPH09232888A (ja) | マイクロ波モノリシック集積回路 | |
| JP2005217557A (ja) | 高周波電力増幅回路 | |
| JP3929254B2 (ja) | 高周波回路及びそれを用いた通信装置 | |
| JP3680927B2 (ja) | 衛星放送受信用コンバータ | |
| US6594478B1 (en) | Self oscillating mixer | |
| US20060270372A1 (en) | Oscillator coupling to reduce spurious signals in receiver circuits | |
| JP2943333B2 (ja) | 自己発振周波数変換器 | |
| JP2006157483A (ja) | 変調機能を有する増幅装置 | |
| JP2914426B2 (ja) | 周波数変換器 | |
| JPH05344024A (ja) | 無線通信装置 | |
| JP3841979B2 (ja) | 送受信一体化回路 | |
| EP0716500B1 (en) | Mixer and frequency conversion process using the same | |
| KR900002916B1 (ko) | 2중 게이트 전계효과 트랜지스터를 이용한 자기 발진믹서 | |
| KR100275072B1 (ko) | 이동 통신 단말기의 수신회로 | |
| KR950004839Y1 (ko) | 무선호출수신기 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050316 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050419 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050613 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050712 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20051115 |