JPH0922671A

JPH0922671A - 電子源基板および画像形成装置ならびにそれらの製造方法

Info

Publication number: JPH0922671A
Application number: JP17211295A
Authority: JP
Inventors: Rie Ueno; 理恵上野
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1995-07-07
Filing date: 1995-07-07
Publication date: 1997-01-21
Anticipated expiration: 2015-07-07
Also published as: JP3332673B2

Abstract

(57)【要約】【課題】表面伝導型電子放出素子を複数設置した電子
源および画像形成装置の製造方法で、安価で工程数が少
なく、また電極と配線部分の構成を簡略化することによ
り、相互の電気的接続部分の信頼性向上が図れ、より高
密度な画素配列による高品位な画像が実現可能なものを
提供する。【解決手段】表面伝導型電子放出素子の一方の素子電
極に接続する第１層の配線を形成し、他方の素子電極に
接続する第２層の配線を形成し、その第２層の配線の上
に同じ材料で第３層の配線を形成して電子源基板を作製
し、それを用いて画像形成装置を作製する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電子源およびその
応用である表示装置等の画像形成装置に関する。

【０００２】

【従来の技術】従来、電子放出素子として熱電子源と冷
陰極電子源の２種類が知られている。冷陰極電子源には
電界放出型（以下、ＦＥと称する）、金属／絶縁層／金
属型（以下、ＭＩＭと称する）や、表面伝導型電子放出
素子等がある。

【０００３】ＦＥ型の例としては、Dykeらの報告（W.
P. Dyke and W. W. Dolan, "Field emission", Advance
in Electron Physics, 8, 89(1956)）に記載のもの、S
pindtの報告（C. A. Spindt, "Physical Properties of
thin-film field emission cathodes with molybdeniu
m cones", J. Appl. Phys., 47, 5248(1976)）に記載の
もの等が知られている。

【０００４】ＭＩＭ型の例としては、Meadの報告（C.
A. Mead, "The tunnel-emission amplifier", J. Appl.
Phys., 32, 646(1961)）に記載のもの等が知られてい
る。

【０００５】表面伝導型電子放出素子の例としては、エ
リンソンの報告（M. I. Elinson, Radio Eng. Electron
Phys., 10(1965)）に記載のもの等がある。

【０００６】表面伝導型電子放出素子は、基板上に形成
された小面積の薄膜に、膜面に平行に電流を流すことに
より、電子放出が生ずる現象を利用するものである。

【０００７】この表面伝導型電子放出素子としては、前
記のエリンソンの報告に記載のＳｎＯ₂薄膜を用いたも
の、Ａｕ薄膜によるもの（G. Dittmer,"Thin Solid Fil
ms",9, 317(1972)）、Ｉｎ₂Ｏ₃／ＳｎＯ₂薄膜によるも
の（M. Hartwell and C. G. Fonstad,"IEEE Trans. ED
Conf.", 519(1975)）、カーボン薄膜によるもの（荒木
ら，真空，第２６巻，第１号，２２頁（１９８３））な
どが報告されている。

【０００８】これらの表面伝導型電子放出素子の典型的
な素子構成として前述のハートウェル（Hartwell）の素
子の構成を図６に示す。同図において、１は基板であ
る。２は電子放出部形成用薄膜で、スパッタリングで形
成されたＨ型形状の金属酸化物薄膜等からなり、後述の
通電フォーミングと呼ばれる通電処理により電子放出部
３が形成される。なお、図中の素子電極間隔Ｌ1は、
０．５〜１．０ｍｍ、Ｗ’は、０．１ｍｍで設定されて
いる。なお、電子放出部３の位置および形状については
不明であるので模式図として表わした。

【０００９】従来、これらの表面伝導型電子放出素子に
おいては、電子放出をおこなう前に電子放出部形成用薄
膜２を予めフォーミングと呼ばれる通電処理によって電
子放出部３を形成するのが一般的であった。即ち、通電
フォーミングとは、前記電子放出部形成用薄膜２の両端
に直流電圧あるいは非常にゆっくりとした昇電圧、例え
ば１Ｖ／分程度を印加通電し、導電性薄膜を局所的に破
壊、変形もしくは変質せしめ、電気的に高抵抗な状態に
した電子放出部３を形成することである。なお、電子放
出部３は電子放出部形成用薄膜２の一部に亀裂が発生
し、その亀裂付近から電子放出が行われる。以下、フォ
ーミングにより発生した電子放出部を含む電子放出部形
成用薄膜を電子放出部を含む薄膜（図中４）と呼ぶ。前
記フォーミング処理をした表面伝導型電子放出素子は、
上述の電子放出部を含む薄膜４に電圧を印加し、素子表
面に電流を流すことにより、上述の電子放出部３より電
子を放出せしめるものである。

【００１０】さらに、通常はフォーミング工程の終了後
に、「活性化」と呼ばれる工程が導入されている。この
目的は、フォーミングにより高抵抗化された表面伝導型
電子放出素子に一定の電圧を一定時間通電しつづけるこ
とによって、電子放出量を増加せしめることである。

【００１１】上述の表面伝導型放出素子は構造が単純で
製造も容易であることから、それを大面積にわたり多数
配列形成できるという利点を有している。そこでこの特
徴を生かすべく各種の応用が研究されている。例えば、
荷電ビーム源、画像形成装置等の表示装置等への応用が
あげられる。

【００１２】

【発明が解決しようとする課題】しかしながら、以上説
明したような表面伝導型電子放出素子を画像形成装置と
して大面積化するには以下のような問題点がある。前記
表面伝導型電子放出素子の製造工程において電極や配線
パターンを加工する場合、基板上に電極および配線材料
の金属薄膜を成膜し、これを通常のフォトリソグラフィ
ー、エッチング技術を用いてパターン加工し、電極や配
線パターンを形成する。しかしながら、例えば、４０ｃ
ｍ角以上の大型奉基板上にフォトリソグラフィー、エッ
チング技術により製造する場合、蒸着装置を初め、露光
装置、エッチング装置等を含む大型製造設備が必要とな
り莫大な費用がかかるだけでなく、基板を大型化した場
合、製造装置自体の大型化が困難となり、製造方法上あ
るいはコスト上の問題があった。また、大面積化するこ
とで電極数の増加や配線の増加・複雑化により、工程数
が増え、断線や短絡等の欠陥が発生しやすくなり、歩留
りが低下する等の問題があった。

【００１３】本発明は、かかる従来の問題を鑑みて、表
面伝導型電子放出素子を複数設置した電子源および画像
形成装置の製造方法で、安価で工程数が少なく、また電
極と配線部分の構成を簡略化することにより、相互の電
気的接続部分の信頼性向上が図れ、より高密度な画素配
列による高品位な画像が実現可能なものを提供すること
を目的とする。

【００１４】

【課題を解決するための手段】本発明は、基板上に一対
の素子電極を含む電子放出素子複数個を、複数の走査側
配線と複数の信号側配線の直交する位置に配設する電子
源基板の製造方法において、１）基板上に複数の素子電極対を形成する工程、２）該素子電極対の一方の素子電極（第１の素子電極）
に接続する接続部を有する第１層の配線を形成する工
程、３）前記第１の素子電極に対向するもう一方の素子電極
（第２の素子電極）と交わる部分に凹部を有し前記第１
層の配線と直交する帯状パターンの絶縁層を形成し、該
帯状絶縁層上に該絶縁層の幅以下の幅を有し前記凹部で
第２の素子電極と接触する第２層の配線を形成する工
程、４）該第２層の配線と前記第２の素子電極を接続する接
続層を形成する工程、５）該第２層の配線の上に第３層の配線を形成する工
程、ならびに６）前記素子対に基づいて電子放出素子形成を行う工程
を含むことを特徴とする電子源基板の製造方法、さらに
はその方法によって製造した電子源基板と、画像が形成
される領域を備えた基板とを対向させ、支持枠を介して
接合する工程、両基板の間の空間を減圧状態とする工
程、前記電子源基板に画像形成用の駆動回路を接続する
工程を含む画像形成装置の製造方法を提供する。

【００１５】さらに本発明は、基板上に短冊状に形成さ
れた配線間に電子放出素子を配列する電子源基板の製造
方法において、１）基板上に複数の素子電極対を形成する工程、２）該素子電極対の一方の素子電極（第１の素子電極）
に接続する接続層を有する第１層の配線を形成する工
程、３）前記素子電極対をはさんで前記第１層の配線と平行
に走る第２層の配線を形成する工程、４）前記第１の素子電極に対向するもう一方の素子電極
（第２の素子電極）と前記第２層の配線を接続する接続
層を形成する工程、５）該第２層の配線の上に第３層の配線を形成する工
程、ならびに６）前記素子対に基づいて電子放出素子形成を行う工程
を含むことを特徴とする電子源基板の製造方法、さらに
はその方法によって製造された電子源基板と、画像が形
成される領域を備えた基板とを対向させ、両基板間に複
数のグリッド電極を配置しながら両基板を支持枠を介し
て接合する工程、両基板の間の空間を減圧状態とする工
程、前記電子源基板および前記グリッド電極に画像形成
用の駆動回路を接続する工程を含む画像形成装置の製造
方法を提供する。

【００１６】このような本発明の製造方法では、従来の
方法と比較して配線構造を２層にするという簡易な構造
で、１）電極と配線の接続部分の信頼性を向上させ、２）配線抵抗の低抵抗化が実現され、３）大面積化の際に問題とされていた配線抵抗の増大に
よる画素むらの発生を防止でき、４）高精細大画面の画像形成装置を得ることができる。

【００１７】

【発明の実施の形態】以下、図面を参照して本発明を詳
細に説明する。

【００１８】図１に、本発明の方法で製造された電子源
基板の代表的な素子構造を示す。図１（ａ）は平面図、
図１（ｂ）は破断平面図である。

【００１９】図２および図３に、本発明の製造方法の手
順を示した。図２はその手順の前半、図３はその後半を
示した工程図である。これらの図２および３では、不図
示の基板上に電子放出素子を３個×３個の計９個、マト
リクス状に配線と共に形成した例を示した。図中、１１
および１２は一対の素子電極、１３は第１層の配線、１
４は第１層の配線と第２層の配線との間の層間絶縁層、
１５は第２層の配線、１６は第３層の配線、１７は電子
放出部形成用の膜である。

【００２０】以下、図２および３に従って本発明の電子
源基板製造方法を詳細に説明する。

【００２１】まず、あらかじめ洗浄された基板に、素子
電極の印刷・焼成を行い、素子電極１１・１２からなる
素子電極対を形成する（図２（ａ））。本電極は電子放
出部薄膜と配線とのオーム接触を良好にするために設け
られるものである。通常、電子放出部薄膜は、配線用の
導体層と比ベて著しく薄い膜であるために「ヌレ性」、
「段差保持性」等の問題を回避するために設けているも
のである。従って、スパッタリング法等によって配線用
の導体層を薄膜にて構成する場合は、電子放出部薄膜の
形成は必ずしも別個に行う必要はなく、配線導体と同時
に形成することが可能である。

【００２２】電極の形成方法としては、真空蒸着法、ス
パッタリング法、プラズマＣＶＤ法等の真空系を用いる
方法や、触媒に金属成分およびガラス成分を混合した厚
膜ペーストを印刷、焼成することにより形成する厚膜印
刷法がある。

【００２３】本発明の製造方法では、フォトリソエ程を
必要としない厚膜印刷法を用いる場合に工程の短縮が最
も顕著である。しかしながら、電子放出部近傍の電極は
膜厚が小さいことが望ましい。そこで、厚膜印刷法を用
いる場合はその際使用するペーストとして有機金属化合
物を含有するＭＯＤペーストを使用することが好まし
い。もちろん、これ以外の成膜方法を用いてもさしつか
えなく、また、構成材料としては、電気伝導性のある材
料であれば特に限定されるものではない。

【００２４】次に、第１層の配線１３を形成する（図２
（ｂ））。配線の形成は、素子電極１１および１２の形
成と同様の方法を適用して行うことが可能であるが、配
線の場合には、電極部分と異なり、膜厚は大きい方が電
気抵抗を低減できて有利である。そこで、厚膜印刷法を
用いるのが有利である。当然のことながら、薄膜配線の
適用も可能であるが、膜厚を厚くするには時間が必要と
なり、不利である。

【００２５】次に、層間絶縁膜１４を形成する（図２
（ｃ））。この層間絶縁膜は帯状に形成し、素子電極１
２との交差部に凹部１４ａを設け、その部分で素子電極
１２が露出している。また、この層間絶縁膜の幅は図１
からも明らかなように、次工程の第２層の配線の幅より
広く設定する。その理由は、第１層の配線と第２層の配
線がその交差部でショートするのを防ぐためである。前
記絶縁層は、絶縁性を保てる材料からなるものであれば
よい。例えば、ＳｉＯ₂薄膜、金属成分を含まない厚膜
ペーストによる膜等が挙げられる。

【００２６】次に第２層の配線１５を形成する（図３
（ｄ））。この場合、第２層の配線１５の形成とその第
２層の配線と素子電極１１との接続は同時に行われる。
形成方法は、第１層の配線と同様の方法が適用可能であ
る。このような方法によれば、第２層の配線形成と同時
に層間絶縁膜１４の凹部１４ａで素子電極への接続が行
われることから、接続パターンを設ける必要がなく、工
程数の低減が可能である。

【００２７】次に、本発明の特徴である第３層の配線１
６を形成する（図３（ｅ））。第３層の配線は、第２層
の配線を形成した後、第２層の配線と同材料・同条件で
繰り返し形成することで形成することができる。そのよ
うにして第３層の配線を形成することにより、第２層の
配線と素子電極とのコンタクト部で「ひび割れ」や「切
れ」があっても、この第３層の配線を印刷によって形成
することにより、それらの欠陥部分が被覆されて、コン
タクトが完全になる。また、配線層の厚さが倍化するた
め低抵抗な配線とすることができる。

【００２８】最後に電子放出部の膜１７を形成して、電
子源用の電子放出素子（３個×３個の計９個）が完成す
る（図３（ｆ））。成膜方法および電子放出部１７（表
面伝導型電子放出素子）の形成方法は、従来の方法をそ
のまま適用することが可能である（後述）。

【００２９】本図では、９素子部分のみを図示したが、
これを複数個、同時に形成するようにすることで、単純
マトリクス構成の電子源を作製することができる。

【００３０】本発明は、画像形成装置の中でも、表面伝
導型電子放出素子を用いた単純マトリクス方式の画像形
成装置において優れた効果をもたらすものであり、また
厚膜印刷法を用いた画像形成装置の製造方法において優
れた効果をもたらすものである。

【００３１】以下に、本発明に関わる表面伝導型電子放
出素子の基本的な構成、その製造方法および特徴（例え
ば、特開平２−５６８２２等を参考にして）について概
説する。

【００３２】本発明に関わる表面伝導型電子放出素子に
おいては、１）フォーミングと呼ばれる通電処理前の電子放出部形
成用薄膜は、微粒子分散体を分散し形成された微粒子か
らなる薄膜、あるいは有機金属等を加熱焼成し形成され
た微粒子からなる薄膜等、基本的には、微粒子より構成
され、２）フォーミングと呼ばれる通電処理後の電子放出部を
含む薄膜は、電子放出部、電子放出部を含む薄膜とも基
本的には微粒子より構成される。

【００３３】図７（ａ）および（ｂ）は、それぞれ、本
発明にかかわる基本的な表面伝導型電子放出素子の構成
を示す平面図および断面図である。図７を用いて、本発
明にかかわる素子の基本的な構成を説明するが、本発明
の電子源および画像形成装置では後述するように、この
表面伝導型電子放出素子を多数個、同一基体上に配線電
極と共に形成しているものである。

【００３４】図７において１は絶縁性基板、５と６は素
子電極、４は電子放出部を含む薄膜、３は電子放出部で
ある。

【００３５】絶縁性基板１としては、石英ガラス、Ｎａ
等の不純物含有量を減少させたガラス、青板ガラス、青
板ガラスにスパッタ法等により形成したＳｉＯ₂（絶縁
体層）を積層したガラス基板等およびアルミナ等のセラ
ミックス等があげられる。対向する素子電極５および６
の材料としては一般的な導電体が用いられ、例えば、Ｎ
ｉ、Ｃｒ、Ａｕ、Ｍｏ、Ｗ、Ｐｔ、Ｔｉ、Ａｌ、Ｃｕ、
Ｐｄ、Ａｇ、Ｒｕ、Ｔａ、Ｐｂ、Ｚｒ、Ｈｆ、Ｓｂ、Ｌ
ａ等の金属、あるいはこれらの金属の合金、ならびにＰ
ｄ、Ａｇ、Ａｕ、ＲｕＯ₂、Ｐｄ−Ａｇ等の金属または
金属酸化物とガラス等から構成される印刷導体、Ｉｎ₂
Ｏ₃−ＳｎＯ₂等の透明導電体およびポリシリコン等の半
導体材料等が挙げられる。

【００３６】素子電極間隔Ｌ1は、数Å〜数百μｍであ
り、素子電極の製法の基本となるフォトリソグラフォイ
ー技術、即ち、露光機の性能とエッチング方法等や、素
子電極間に印加する電圧と電子放出し得る電界強度等に
より設定されるが、好ましくは、数μｍ〜より数十μｍ
である。素子電極長さＷ1、素子電極５および６の膜厚
ｄは、電極の抵抗値、後述するＸ、Ｙ配線との結線、多
数配置された電子源の配置上の間題より適宜設計され、
通常は、素子電極長さＷ1は、数μｍ〜数百μｍであ
り、素子電極５および６の膜厚ｄは、数百Å〜数千Åで
ある。

【００３７】絶縁性基板１上に設けられた対向する素子
電極対５・６間および素子電極対５・６上に設けられた
電子放出部を含む薄膜４は、電子放出部３を含むが、図
７（ｂ）に示された場合だけでなく、素子電極５および
６上には設けられない場合もある。すなわち、絶縁性基
板１上に、先述した電子放出部形成用薄膜、対向する素
子電極対５・６の順に積層される場合もあり得る。ま
た、製法によっては、対向する素子電極対５・６間の間
隔部全体が電子放出部として機能する場合もある。この
電子放出部を含む薄膜４の膜厚は、数Å〜数千Åであ
り、素子電極５および６へのステップカバレージ、電子
放出部３と素子電極５・６間の抵抗値および電子放出部
３の導電性微粒子の粒径、後述する通電処理条件等によ
って適宜設定される。その抵抗値は、１０³〜１０⁷Ω／
□のシート抵抗値を示す。

【００３８】電子放出部を含む薄膜４を構成する材料と
しては、Ｐｄ、Ｐｔ、Ｒｕ、Ａｇ、Ａｕ、Ｔｉ、Ｉｎ、
Ｃｕ、Ｃｒ、Ｆｅ、Ｚｎ、Ｓｎ、Ｔａ、Ｗ、Ｐｂ等の金
属；ＰｄＯ、ＳｎＯ₂、Ｉｎ₂Ｏ₃、ＰｂＯ、Ｓｂ₂Ｏ₃等
の酸化物；ＨｆＢ₂、ＺｒＢ₂、ＬａＢ₆、ＣｅＢ₆、ＹＢ
₄、ＧｄＢ₄等の硼化物；ＴｉＣ、ＺｒＣ、ＨｆＣ、Ｔａ
Ｃ、ＳｉＣ、ＷＣ等の炭化物；ＴｉＮ、ＺｒＮ、ＨｆＮ
等の窒化物；Ｓｉ、Ｇｅ等の半導体；カーボン等を挙げ
ることができる。

【００３９】なお、ここで述べる微粒子膜とは、複数の
微粒子が集合した膜であり、その微細構造として、微粒
子が個々に分散配置した状態のみならず、微粒子が互い
に隣接あるいは重なり合った状態（島状も含む）の膜を
指しており、微粒子の粒径は、数Å〜数千Å、好ましく
は１０Å〜２００Åである。

【００４０】電子放出部３は電子放出部を含む薄膜４の
一部に形成された高抵抗の亀裂であり、通電フォーミン
グ等により形成される。また、亀裂内には数Å〜数百Å
の粒径の導電性微粒子を有することもある。この導電性
微粒子は電子放出部を含む薄膜４を構成する物質の少な
くとも一部の元素を含んでいる。また、電子放出部３お
よびその近傍の電子放出部を含む薄膜４は炭素または炭
素化合物を有することもある。

【００４１】電子放出部３を有する電子放出素子の製造
方法としては様々な方法が考えられるが、その１例を図
８に示す。２は電子放出部形成用薄膜で例えば微粒子膜
が挙げられる。

【００４２】以下、順を追ってこの素子の製造方法の説
明を図７および図８に基づいて説明する。

【００４３】１）絶縁性基板１を洗剤、純水および有機
溶剤により十分に洗浄後、真空蒸着法、スパッタ法等に
より素子電極材料を堆積後、フォトリソグラフィー技術
により、その絶縁性基板１の面上に素子電極５および６
を形成する（図８（ａ））。

【００４４】２）絶縁性基板１上に設けられた素子電極
５と６の間に有機金属溶液を塗布して放置することによ
り、有機金属薄膜を形成する。なおここで言う有機金属
溶液とは、前記Ｐｄ，Ｒｕ，Ａｇ，Ａｕ，Ｔｉ，Ｉｎ，
Ｃｕ，Ｃｒ，Ｆｅ，Ｚｎ，Ｓｎ，Ｔａ，Ｗ，Ｐｂ等の金
属を構成元素とする有機化合物の溶液である。この後、
有機金属薄膜を加熱焼成処理し、リフトオフ、エッチン
グ等によりパターニングし、電子放出部形成用薄膜２を
形成する（図８（ｂ））。

【００４５】なお、ここでは有機金属の塗布法により説
明したが、これに限るものではなく、真空蒸着法、スパ
ッタ法、化学的気相堆積法、分散塗布法、デッピング
法、スピナー法等によって形成される場合もある。

【００４６】３）続いて、フォーミングと呼ばれる通電
処理を行う。通電フォーミングは素子電極５・６間に不
図示の電源により通電を行い、電子放出部形成用薄膜２
を局所的に破壊、変形もしくは変質せしめ、構造を変化
させた部位を形成させるものである。この局所的に構造
変化させた部位を電子放出部３と呼ぶ（図８（ｃ））。
先に説明したように、電子放出部３は導電性微粒子で構
成されていることを本発明者は観察している。

【００４７】次に上記フォーミング処理の電圧波形の１
例を図９に示す。

【００４８】電圧波形は特にパルス形状が好ましく、パ
ルス波高値が一定の電圧パルスを連続的に印加する場合
（図９（ａ））と、パルス波高値を増加させながら電圧
パルスを印加する場合（図９（ｂ））とがある。まず、
パルス波高値を一定電圧とした場合（図９（ａ））につ
いて説明する。

【００４９】図９（ａ）におけるＴ1およびＴ2は電圧波
形のパルス幅とパルス間隔であり、Ｔ1を１μ秒〜１０
ミリ秒、Ｔ2を１０μ秒〜１００ミリ秒とし、三角波の
波高値（通電フォーミング時のピーク電圧）は表面伝導
型電子放出素子の形態に応じて適宜選択し、適当な真空
度、例えば１×１０^-5Ｔｏｒｒ程度の真空雰囲気下で、
数秒〜数十分印加する。なお、素子の電極間に印加する
波形は三角波に限定する必要はなく、矩形波など所望の
波形を用いてもよい。また、その波高値およびパルス幅
・パルス間隔等についても上述の値に限ることなく、電
子放出部が良好に形成されれば所望の値を選択すること
ができる。

【００５０】図９（ｂ）におけるＴ1およびＴ2は、図９
（ａ）の場合と同様であり、三角波の波高値（通電フォ
ーミング時のピーク電圧）は、例えば０．１Ｖステップ
程度ずつ増加させ適当な真空雰囲気下で印加する。

【００５１】なお、この場合の通電フォーミング処理
は、パルス間隔Ｔ2中に、電子放出部形成用薄膜２を局
所的に破壊・変形しない程度の電圧、例えば０．１Ｖ程
度の電圧で、素子電流を測定し、抵抗値を求め、例えば
１ＭΩ以上の抵抗を示した時に通電フォーミング終了と
する。

【００５２】次に通電フォーミングが終了した素子に活
性化工程と呼ぶ処理を施すことが望ましい。

【００５３】活性化工程とは、例えば、１０^-4〜１０^-5
Ｔｏｒｒ程度の真空度で、通電フォーミング同様、パル
ス波高値が一定の電圧パルスを繰返し印加する処理のこ
とであり、真空中に存在する有機物質に起因する炭素も
しくは炭素化合物を薄膜上に堆積させ素子電流Ｉf、放
出電流Ｉeを著しく変化させる処理である。活性化工程
は素子電流Ｉfと放出電流Ｉeを測定しながら、例えば、
放出電流Ｉeが飽和した時点で終了する。また、印加す
る電圧パルスは動作駆動電圧で行うことが好ましい。

【００５４】なお、ここで炭素もしくは炭素化合物と
は、グラファイト（単結晶および多結晶の両方を指
す。）、非晶質カーボン（非晶質カーボンおよび多結晶
グラファイトの混合物を指す）であり、その膜厚は５０
０Å以下が好ましく、より好ましくは３００Å以下であ
る。

【００５５】こうして作製した電子放出素子は、通電フ
ォーミング工程、活性化工程における真空度よりも高い
真空度の雰囲気下に置いて動作駆動させるのがよい。ま
た、さらに高い真空度の雰囲気下で、８０℃〜１５０℃
の加熱後に動作駆動させることが望ましい。

【００５６】なお、通電フォーミング工程、活性化処理
した真空度より高い真空度とは、例えば約１０^-6Ｔｏｒ
ｒ以上の真空度であり、より好ましくは超高真空系であ
り、新たに炭素もしくは炭素化合物が導電薄膜上にほと
んど堆積しない真空度である。こうすることによって、
素子電流Ｉf、放出電流Ｉeを安定化させることが可能と
なる。

【００５７】次に上述のような素子構成と製造方法によ
って作成された本発明に関わる電子放出素子の基本特性
について図１０および図１１を用いて説明する。

【００５８】図１０は図７で示した構成を有する素子の
電子放出特性を測定するための測定評価装置の概略構成
図である。図１０において、１は絶縁性基板、５および
６は素子電極、４は電子放出部を含む薄膜、３は電子放
出部を示す。また、９１は素子に素子電圧Ｖfを印加す
るための電源、９０は素子電極５・６間の電子放出部を
含む薄膜４を流れる素子電流Ｉfを測定するための電流
計、９４は素子の電子放出部より放出される放出電流Ｉ
eを捕捉するためのアノード電極、９３はアノード電極
９４に電圧を印加するための高圧電源、９２は素子の電
子放出部３より放出される放出電流Ｉeを測定するため
の電流計である。電子放出素子の上記素子電流Ｉfおよ
び放出電流Ｉeの測定にあたっては、素子電極５および
６に電源９１と電流計９０とを接続し、その電子放出素
子の上方に高圧電源９３と電流計９２とを接続したアノ
ード電極９４を配置している。また、本電子放出素子お
よびアノード電極９４は真空装置内に配置され、その真
空装置には排気ポンプおよび真空計等の真空装置に必要
な機器が具備されており、所望の真空下にて本素子の測
定評価を行えるようになっている。なお、アノード電極
の電圧は１〜１０ｋＶ、アノード電極と電子放出素子と
の距離Ｈは３〜８ｍｍの範囲で測定した。

【００５９】図１０に示した測定評価装置により測定さ
れた放出電流Ｉeおよび素子電流Ｉfと素子電圧Ｖfの関
係の典型的な例を図１１に示す。なお、図１１は任意単
位で示されており、放出電流Ｉeは素子電流Ｉfのおよそ
１０００分の１程度である。図からも明らかなように、
本電子放出素子は放出電流Ｉeに対して３つの特性を有
する。

【００６０】第１に、本素子では、ある電圧（閾値電圧
と呼ぶ。図１１中のＶth）以上の素子電圧を印加する
と、急激に放出電流Ｉeが増加する。一方、閾値電圧よ
り低い電圧では放出電流Ｉeはほとんど検出されない。
すなわち、放出電流Ｉeに対する明確な閾値電圧Ｖthを
持った非線形素子である。

【００６１】第２に、放出電流Ｉeが素子電圧Ｖfに依存
するため、放出電流Ｉeは素子電圧Ｖfで制御できる。

【００６２】第３に、アノード電極９４に捕捉される電
荷量は、素子電圧Ｖfを印加する時間により制御でき
る。

【００６３】以上のような特性を有するため、本発明に
関わる電子放出素子は、他方面への応用が期待される。
また、素子電流Ｉfは素子電圧Ｖfに対して単調に増加す
る（Ｍ１）特性の例を図１１に示したが、この他にも、
素子電流Ｉfが素子電圧Ｖfに対して電圧制御型負性抵抗
（ＶＣＮＲ）特性を示す場合もある。この場合も電子放
出素子は上述した３つの特性を有する。なお、予め導電
性微粒子を分散して構成した表面伝導型電子放出素子に
おいては、前記本発明の基本的な素子構成の基本的な製
造方法の一部を変更しても作製できる。

【００６４】次に、本発明の電子源および画像形成装置
について述ベる。

【００６５】画像形成装置に用いられる電子源基板は複
数の表面伝導型電子放出素子を基板上に配列することに
より形成される。表面伝導型電子放出素子の配列の方式
には表面伝導型電子放出素子を並列に配置し、個々の素
子の両端を配線で接続する梯子型配置（以下、梯子型配
置電子源基板と呼ぶ）や、表面伝導型電子放出素子の一
対の素子電極にそれぞれＸ方向配線、Ｙ方向配線を接続
した単純マトリクス配置（以下、マトリクス型配置電子
源基板と呼ぶ）があげられる。なお、梯子型配置電子源
基板を有する画像形成装置には電子放出素子からの電子
の飛翔を制御する電極である制御電極（グリッド電極）
を必要とする。

【００６６】以下、この原理に基づき構成した電子源基
板の構成について図１２を用いて説明する。１１１は絶
縁性基板、１１２はＸ方向配線、１１３はＹ方向配線、
１１４は表面伝導型電子放出素子、１１５は結線であ
る。同図において、絶縁性基板１１１は、前述したガラ
ス等であり、その大きさおよび厚みは、表面伝導型電子
放出素子の個数および個々の素子の設計上の形状、さら
には電子源の使用時に容器の一部を構成する場合には、
その容器を真空に保持するための条件等に依存して適宜
設定される。ｍ本のＸ方向配線１１２はＤx１、Ｄx２・
・・Ｄxｍからなり、絶縁性基板１１１上に、所定の形
状にパターニングされた導電性金属等からなり、多数の
表面伝導型電子放出素子にほぼ均等な電圧が供給される
ように、材料、膜厚、配線幅等が設定される。Ｙ方向配
線１１３は、Ｄy１、Ｄy２・・・Ｄyｎのｎ本の配線よ
りなり、Ｘ方向配線１１２と同様に所定の形状にパター
ニングされた導電性金属等からなり、多数の表面伝導型
電子放出素子にほぼ均等な電圧が供給されるように、材
料、膜厚、配線幅等が設定される。

【００６７】これらｍ本のＸ方向配線１１２とｎ本のＹ
方向配線１１３の間には、不図示の層間絶縁層が設置さ
れ、電気的に分離されて、マトリクス配線を構成する。
なお、このｍ、ｎは共に正の整数である。不図示の層間
絶縁層は、ＳｉＯ₂等からなる層であり、Ｘ方向配線１
１２を形成した絶縁性基板１１１の全面または一部に所
定の形状で形成され、特にＸ方向配線１１２とＹ方向配
線１１３の交差部の電位差に耐え得るように、膜厚、材
料、製法が適宜設定される。また、Ｘ方向配線１１２と
Ｙ方向配線１１３は、それぞれ外部端子として引き出さ
れている。

【００６８】なおここでは、ｍ本のＸ方向配線１１２の
上にｎ本のＹ方向配線１１３を層間絶縁層を介して設置
した例で説明しているが、ｎ本のＹ方向配線１１３の上
にｍ本のＸ方向配線１１２を層間絶縁層を介して設置す
ることもできる。

【００６９】さらに、前述と同様にして、表面伝導型電
子放出素子１１４の対向する素子電極（不図示）がＤx
１、Ｄx２・・・Ｄxｍのｍ本のＸ方向配線１１２と、Ｄ
y１、Ｄy２・・・Ｄyｎのｎ本のＹ方向配線１１３と結
線１１５によって電気的に接続されているものである。

【００７０】なお、ｍ本のＸ方向配線１１２とｎ本のＹ
方向配線１１３と結線１１５と素子電極の導電性金属
は、その構成元素の一部または全部が同一であっても異
なってもよく、Ｎｉ、Ｃｒ、Ａｕ、Ｍｏ、Ｗ、Ｐｔ、Ｔ
ｉ、Ａｌ、Ｃｕ、Ｐｄ等の金属またはそれらの合金；Ｐ
ｄ、Ａｇ、Ａｕ、ＲｕＯ₂、Ｐｄ−Ａｇ等の金属または
金属酸化物とガラス等から構成される印刷導体；Ｉｎ₂
Ｏ₃−ＳｎＯ₂等の透明導体およびポリシリコン等の半導
体材料等より適宜選択される。また表面伝導型電子放出
素子は、絶縁性基板１１１あるいは不図示の層間絶縁層
上のどちらに形成してもよい。

【００７１】また、前記Ｘ方向配線１１２には、Ｘ方向
に配列する表面伝導型電子放出素子１１４の行を任意に
走査するための走査信号を印加するための不図示の走査
信号発生手段が電気的に接続されている。一方Ｙ方向配
線１１３には、Ｙ方向に配列する表面伝導型電子放出素
子１１４の列の各列を任意に変調するための変調信号を
印加するための不図示の変調信号発生手段が電気的に接
続されている。

【００７２】さらに、各表面伝導型電子放出素子に印加
される駆動電圧は、その素子に印加される走査信号と変
調信号の差電圧として供給されるものである。上記の構
成において単純なマトリクス配線だけで個別の素子を選
択して独立に駆動可能になる。

【００７３】次に、以上のようにして作製される単純マ
トリクス配置の電子源を用いた画像形成装置について、
図４および図５を用いて説明する。図４は画像形成装置
の基本構成図であり、図５はその画像形成装置に用いら
れる蛍光膜のパターンである。

【００７４】図４において３１は上述のようにして電子
放出素子を基板上に作成した電子源基板、３４は電子放
出素子に相当し、３５および３６は表面伝導型電子放出
素子の一対の素子電極と接続されたＸ方向配線およｂび
Ｙ方向配線である。３２は電子源基板３１を固定したリ
アプレート、４０はガラス基板３７の内面の蛍光膜３８
とメタルバック３９等が形成されたフェースプレート、
３３は支持枠であり、リアプレート３２、支持枠３３お
よびフェースプレート４０にフリットガラス等を塗布
し、大気中あるいは窒素中で４００〜５００℃で１０分
以上焼成することで封着して外囲器４１を構成する。

【００７５】外囲器４１は、上述の如くフェースプレー
ト４０、支持枠３３、リアプレート３２で構成される
が、リアプレート３２は主に電子源基板３１の強度を補
強する目的で設けられることから、電子源基板３１自体
で十分な強度を持つ場合は別体のリアプレート３２は不
要であり、電子源基板３１に直接、支持枠３３を封着
し、フェースプレート４０、支持枠３３および電子源基
板３１で外囲器４１を構成しても良い。さらには、フェ
ースプレート４０とリアプレート３２の間にスペーサー
と呼ばれる耐大気圧支持部材を設置することで大気圧に
対して十分な強度を持つ外囲器４１にとることもでき
る。

【００７６】図４中、３８は蛍光膜である。蛍光膜３８
はモノクロームの場合は蛍光体のみからなるが、カラー
の蛍光膜３８の場合は、図５に示されるように、蛍光体
４３の配列によりブラックストライプあるいはブラック
マトリクスなどと呼ばれる黒色部材４２と蛍光体４３と
で構成される。ブラックストライプ、ブラックマトリク
スが設けられる目的は、カラー表示の場合、必要となる
三原色蛍光体の各蛍光体４３間の塗り分け部を黒くする
ことで混色等を目立たなくすることと、蛍光膜３８にお
ける外光反射によるコントラストの低下を抑制すること
である。ブラックストライプの材料としては通常、良く
用いられている黒鉛を主成分とする材料だけでなく、光
の透過および反射が少ない材料であればこれに限るもの
ではない。

【００７７】ガラス基板３７に蛍光体４３を塗布する方
法は、モノクロームかカラーかによらず、沈殿法や印刷
法が用いられる。

【００７８】また、蛍光膜３８の内面側には通常メタル
バック３９が設けられる。メタルバック３９の目的は、
蛍光体４３に照射された電子が帯電するのを防止するこ
と、蛍光体４３の発光のうち内面側への光をフェースプ
レート４０側へ鏡面反射することにより輝度を向上させ
ること、電子ビーム加速電圧を印加するための電極とし
て作用させること、外囲器内で発生した負イオンの衝突
によるダメージからの蛍光体４３の保護等である。メタ
ルバック３９は、蛍光膜３８作製後に蛍光膜３８の内面
側表面の平滑化処理（通常、フィルミングと呼ばれる）
を行い、その後、Ａｌを真空蒸着等で堆積することで作
製できる。フェースプレート４０には、さらに蛍光膜３
８の導電性を高めるため、蛍光膜３８の外面側に透明電
極（不図示）を設けてもよい。

【００７９】前述の封着を行う際、カラーの場合は各色
蛍光体と電子放出素子とを対応させなくてはいけないた
め、十分な位置合わせを行う必要がある。

【００８０】外囲器４１は不図示の排気管を通じ、１０
^-7Ｔｏｒｒ程度の真空度にされ、封止が行われる。ま
た、外囲器４１の封止後の真空度を維持するために、ゲ
ッター処理を行う場合もある。これは、外囲器４１の封
止を行う直前、あるいは封止後に抵抗加熱、高周波加熱
等の加熱法により、外囲器４１内の所定の位置（不図
示）に配置されたゲッターを加熱し、蒸着膜を形成する
処理である。ゲッターは通常、Ｂａ等が主成分であり、
その蒸着膜の吸着作用により、例えば１×１０^-5〜１×
１０^-7Ｔｏｒｒの真空度を維持するものである。なお、
表面伝導型電子放出素子のフォーミング以降の工程は適
宜設定される。

【００８１】以上のようにして作製される本発明の画像
形成装置において、各電子放出素子には、容器外端子Ｄ
x１〜Ｄxｍ、Ｄy１〜Ｄyｎを通じ、電圧を印加すること
により電子放出させ、高圧端子Ｈｖを通じ、メタルバッ
ク３９あるいは透明電極（不図示）に数ｋＶ以上の高圧
を印加し、電子ビームを加速し、蛍光膜３８に衝突さ
せ、励起・発光させることで画像を表示することができ
る。

【００８２】以上述ベた構成は、画像表示等に用いられ
る好適な画像形成装置を作成する上で必要な概略構成で
あり、例えば各部材の材料等、詳細な部分は上述内容に
限られるものではなく、画像形成装置の用途に適するよ
う適宜選択する。

【００８３】次に、前述の梯子型配置電子源基板および
それを用いた画像表示装置について図１３および図１４
を用いて説明する。

【００８４】図１３において、１２０は電子源基板、１
２１は電子放出素子、１２２のＤx１〜Ｄx１０は前記電
子放出素子に接続する共通配線である。電子放出素子１
２１は、基板１２０上にＸ方向に並列に複数個配置され
る（これを素子行と呼ぶ）。この素子行を複数個基板上
に配置することで梯子型電子源基板となる。各素子行の
共通配線間に適宜駆動電圧を印加することで、各素子行
を独立に駆動することが可能になる。すなわち、電子ビ
ームを放出させる素子行には電子放出閾値以上の電圧
を、電子ビームを放出させない素子行には電子放出閾値
以下の電圧を印加すれば良い。また、各素子行間の共通
配線Ｄx２〜Ｄx９では、例えばＤx２とＤx３を同一配線
とするような構成としても良い。

【００８５】図１４は、梯子型配置の電子源を備えた画
像形成装置の構造を示す図である。図１４において、１
３０はグリッド電極、１３１は電子が通過するための空
孔、１３２はＤox１、Ｄox２・・・Ｄoxｍよりなる容器
外端子、１３３はグリッド電極１３０と接続されたＧ
１、Ｇ２・・・Ｇｎからなる容器外端子、１３４は前述
のように各素子行間の共通配線を同一配線とした電子源
基板である。なお、図４と図１３で同一の符号は、同一
の部材を示す。前述の単純マトリクス配置の画像形成装
置（図４）との違いは、電子源基板１２０とフェースプ
レート４０の間にグリッド電極１３０を備えていること
である。

【００８６】グリッド電極１３０は、表面伝導型電子放
出素子から放出された電子ビームを変調することができ
るもので、梯子型配置の素子行と直交して設けられたス
トライプ状の電極に電子ビームを通過させるため、各素
子に対応して一個ずつ円形の開口１３１が設けられてい
る。グリッドの形状や設置位置は必ずしも図１４のよう
なものでなくとも良く、開口としてメッシュ状に多数の
通過口を設けることもあり、また表面伝導型電子放出素
子の周囲や近傍に設けても良い。容器外端子１３２およ
びグリッド容器外端子１３３は、不図示の制御回路と電
気的に接続されている。

【００８７】このような画像形成装置では、素子行を一
列ずつ順次駆動（走査）していくのと同期してグリッド
電極列に画像の１ライン分の変調信号を同時に印加する
ことにより、各電子ビームの蛍光体への照射を制御し、
画像を１ラインずつ表示することができる。

【００８８】本発明によれば、テレビジョン放送の表示
装置のみならずテレビ会議システム、コンピュータ等の
表示装置に適した画像形成装置を提供することができ
る。さらには本発明の電子源を、感光性ドラム等で構成
された光プリンタとしての画像形成装置として用いるこ
ともできる。

【００８９】

【実施例】次に本発明の実施例を説明する。

【００９０】（実施例１）本実施例では、図１に示した
ような構成を有する電子源基板およびそれを用いる画像
形成装置の作製について、図２および図３に基づいて説
明する。

【００９１】まず、洗浄されたガラス基板（ここでは、
ソーダライムガラス基板を使用）に、一対の素子電極１
１および１２を形成する。本実施例では、膜の成膜方法
として厚膜印刷法を使用した。ここで使用した厚膜ペー
スト材料はＭＯＤペーストで、金属成分はＡｕである。

【００９２】印刷の方法はスクリーン印刷法である。印
刷の後、７０℃で１０分乾燥し、次に本焼成を実施し
た。焼成温度は５５０℃で、ピーク保持時間は約８分で
ある。印刷、焼成後のパターンは３５０×１５０μｍ、
厚みは約０．３μｍであった（図２（ａ））。

【００９３】次に、第１層の配線１３を素子電極１２の
片側に各々接続形成する。ここでは第１層配線１３の形
成方法として、厚膜スクリーン印刷法を用いた。使用し
た厚膜ペースト材料はＡｇペーストで、金属部分はＡｇ
である。所定のパターンでスクリーン印刷を行った後、
１１０℃で２０分の乾燥を行い、５５０℃でピーク保持
時間１５分の焼成を行って、幅１００μｍ、厚み１２μ
ｍの第１層の配線１３を形成した（図２（ｂ））。

【００９４】次に、層間絶縁膜１４を形成した。この層
間絶縁層は、上面凹型の部分（図１（ｂ）の１４ａ）を
有し、本実施例では厚膜スクリーン印刷法を用いて形成
した。ペースト材料は、ＳｉＯ_xを主成分としてガラス
バインダーを混合したペ−ストである。焼成温度は５５
０℃で、ピーク保持時間は約１５分である。所定のパタ
ーンでバインダーをスクリーン印刷した後、焼成を行っ
たところ、幅５００μｍ、厚み約３０μｍの層が形成さ
れた（図２（ｃ））。

【００９５】また、通常、絶縁層は上下層間の絶縁性を
確保するために、印刷と焼成を２回ずつ実施する。厚膜
ペーストにより形成される膜は通常ポーラスな状態を埋
め込むようにして２回目の膜を印刷、焼成する。これに
より、絶縁性が確保されることになる。本実施例もこれ
に従った。

【００９６】次に、第２層の配線１５を形成した。この
とき、前記絶縁層の上に、その絶縁層の凹部以外では前
記絶縁層からはみださない程度に幅がせまく、かつ、前
記絶縁層の凹部部分で素子電極とコンタクトがとれるよ
うに形成した。形成方法としては、厚膜スクリーン印刷
法を用いた。使用した厚膜ペースト材料はＡｇペースト
で、金属部分はＡｇである。所定のパターンでスクリー
ン印刷の後、１１０℃で２０分の乾燥を行った後、５５
０℃でピーク保持時間１５分の焼成を行って幅３００μ
ｍ、厚み１０μｍの第２層の配線１５を形成した（図３
（ｄ））。この第２層の配線１５は素子電極１１への接
続を絶縁層の凹部で直接行うことができる。

【００９７】次に、第３層の配線１６を形成した（図３
（ｅ））。その第３層の配線は、前記第２層の配線と同
一の工程で、同一の材料にて、同一の場所に、同一の形
状で形成した。これにより、最終的に第２層と第３層か
らなる配線層は幅３００μｍ、厚み約２０μｍのものと
なった。

【００９８】以上で、マトリクス配線の部分が完成し
た。当然のことながら、ペースト材料、印刷方法はここ
で記したものに限るものではない。

【００９９】このようにして作製された上配線は、従来
のように、第２層の配線と素子電極とのコンタクト部で
「ひび割れ」や「切れ」があっても、上記のように第３
層の配線を印刷することで、そのような欠陥部分が被覆
され、コンタクトは完全となった。また、配線層の厚み
が倍化するため低抵抗な配線となった。

【０１００】配線完成後、電子放出部を形成した。ま
ず、上記印刷法で形成された、電子放出部への通電用の
素子電極１１および１２の上層に有機パラジウム（ＣＣ
Ｐ４２３０；奥野製薬工業（株）製）をスピナーにより
回転塗布後、３００℃で１０分間の加熱処理を行い、Ｐ
ｄからなる電子放出部形成用薄膜１７を形成した。この
ようにして形成された電子放出部形成用薄膜１７は、Ｐ
ｄを主元素とする微粒子から構成され、その、膜厚は１
０ｎｍ、シート抵抗値は５×１０⁴Ω／□であった。な
お、ここで述べる微粒子膜は、複数の微粒子が集合した
膜であり、その微細構造としては微粒子が個々に分散配
置した状態のみならず、微粒子が互いに隣接あるいは重
なり合った状態（島状も含む）の膜をもさし、その粒径
とは、前記状態で粒子形状が認識可能な微粒子について
の径をいう。

【０１０１】このパラジウム膜をフォトリソグラフィー
法を用いて、パターニングすることにより、フォーミン
グ前までの素子の製造工程が完了した（図３（ｆ））。
フォーミング方法は、従来の方法を用いることができ、
本実施例では、以下の条件とした（図９参照）。図９
中、Ｔ1およびＴ2は電圧波形のパルス幅とパルス間隔で
あり、本実施例ではＴ1を１ミリ秒、Ｔ2を１０ミリ秒と
し、三角波の波高値（フォーミング時のピーク電圧）は
１４Ｖとし、フォーミング処理は約１×１０^-6Ｔｏｒｒ
の真空雰囲気下で６０秒間実施した。

【０１０２】このようにして作製された電子放出部は、
パラジウム元素を主成分とする微粒子が分散配置された
状態となっており、その微粒子の径の平均は３ｎｍであ
った。

【０１０３】次に、すべての表面伝導型電子放出素子の
フォーミングが終了後、１×１０^-6Ｔｏｒｒ程度の真空
度で排気管（不図示）をガスバーナーで熱して溶着し、
外囲器の封止を行った。

【０１０４】最後に、封着後の真空度を維持するため
に、ゲッター処理を行った。これは、封止を行う直前に
高周波加熱等の加熱法により、画像形成装置内の所定の
位置（不図示）に配置されたゲッターを加熱し、蒸着膜
を形成する処理である。ゲッターはＢａ等を主成分とす
るものであり、１×１０^-5〜１×１０^-7Ｔｏｒｒの真空
度を維持するものである。

【０１０５】以上のように完成した本発明の画像形成装
置において、各表面伝導型電子放出素子に、容器外端子
Ｄx１〜Ｄxｍ、Ｄy１〜Ｄyｎを通じ、走査信号および変
調信号を不図示の信号発生手段によりそれぞれ印加する
ことによって電子放出させ、高圧端子Ｈｖを通じて、メ
タルバック３９に数ｋＶ以上の高圧を印加し、電子ビー
ムを加速して、蛍光膜３８に衝突させ、励起・発光させ
ることで画像を表示した。その結果、画像欠陥のない良
好な画像を得ることができた。

【０１０６】このように本実施例の方法では、電極と配
線の接続部分の信頼性が向上したため、歩留まりよく電
子源および画像形成装置を作製することができた。

【０１０７】また、本実施例の方法によれば、配線抵抗
の低抵抗化が実現するために、容易にＸ−Ｙマトリクス
状に多数の表面伝導型電子放出素子を配置することがで
き、大画面の画像形成装置の作成に適している。

【０１０８】（実施例２）次に、図１３に示すような構
成を有する梯子型電子源基板を作成し、これを用いて図
１４に示すような画像形成装置を作製した。その製造手
順について、図１５および図１６を用いて説明する。

【０１０９】図１５は、本実施例で作製した電子源基板
の素子の構成を示す平面図である。図１６は、その電子
源基板の製造手順を示す工程図である。図１６において
は、不図示の基板上に３個の電子放出素子を複数の短冊
状配線と共に面状に配置した例を示している。

【０１１０】まず、実施例１と同様にして、洗浄したガ
ラス基板（ここでは、ソーダライムガラス基板を使用）
に、素子電極１４１および１４２を形成した。本実施例
では、膜の成膜方法としては厚膜印刷法を使用した。こ
こで使用した厚膜ペースト材料はＭＯＤペーストで、本
実施例では金属部分としてＰｔを用いた。印刷の方法は
スクリーン印刷法である。印刷の後、７０℃で１０分乾
燥してから本焼成を行った。焼成温度は５５０℃で、ピ
ーク保持時間は約８分である。印刷および焼成後の膜厚
は約０．２５μｍであった（図１６（ａ））。

【０１１１】次に、短冊状のライン配線（第１層の配
線）１４３を形成した。このとき、第１層の配線の形成
と同時に、素子電極１４１および１４２に対する接続パ
ターン（接続層）１４７および１４８も形成した。すな
わちこの場合、接続パターン１４７および１４８は、材
料・形成条件は配線１４３の場合と同様である。形成方
法は厚膜スクリーン印刷法を用いた。使用した厚膜ペー
スト材料はＡｇペーストで、金属部分はＡｇである。所
定のパターンでスクリーン印刷を行った後、１００℃で
２０分の乾燥を行い、５５０℃でピーク保持時間１５分
の焼成を行って、幅３００μｍ、厚み１０μｍの第１層
の配線１４３と素子電極１４１・１４２への接続パター
ンを得た。（図１６（ｂ））。

【０１１２】次に、第２のライン配線（第２層の配線）
１４４を形成し、その配線１４４上に第３層の配線１４
６を形成した（図１６（ｃ））。その第３層の配線１４
６は、第２層の配線１４４形成後、その上に同一の条件
・材料組成で第２層の配線と同じ配線を繰り返し形成し
たものである。これにより、第２層の配線と第３層の配
線からなるライン配線層は、最終的に幅３００μｍ、厚
さ約２０μｍとなった。このようにして作成されたライ
ン配線は、配線層が２倍の厚みとなるため低抵抗な配線
となった。

【０１１３】続いて、電子放出部１４５を実施例１の場
合と同様の方法で形成した（図１６（ｄ））。

【０１１４】次に、以上のようにして作製した表面伝導
型電子放出素子を有する梯子型電子源基板に対して、実
施例１と同様にしてフォーミング処理を行なった。

【０１１５】さらに、このようにして得られた電子源を
真空容器内に複数配置して、実施例１と同様にフェース
プレートを対向させて画像形成装置を形成した。

【０１１６】本実施例で作製したような構成の画像形成
装置においては、平面上に形成された複数の短冊状配線
に沿って素子が配置された電子源基板があって、その配
線と直交する形でその素子の電子放出部の上方に開口を
有する複数の短冊状グリッド電極を配置されている。従
って、電子放出素子に接続する配線とグリッド電極に印
加する駆動電圧を制御して、任意の電子放出素子より電
子放出させることができる。

【０１１７】このような電子源および画像形成装置の作
製方法では、電極と配線の接続部分の信頼性が高いた
め、歩留りが高い。

【０１１８】また、本実施例のような製造方法によれ
ば、配線抵抗の低抵抗化が実現するために、Ｘ−Ｙマト
リクス状に多数の表面伝導型電子放出素子を配置するこ
とが容易であり、大画面の画像形成装置の作製に適して
いる。

【０１１９】さらに、本発明の応用として、上記実施例
１および実施例２の電子源の形成方法によってアレイ状
発光素子を作成し、感光性ドラム上にそれを配置するこ
とにより、電子写真記録装置を構成することができた。
その場合も、上記実施例１および２の画像形成装置の場
合同様の効果が認められる。

【０１２０】

【発明の効果】以上説明したように、本発明によれば、
マルチ冷陰極電子ビーム源を用いた画像形成装置におい
て、電極と配線の接続部分の信頼性が高く、低抵抗の厚
い配線用電極が高精度で形成された電子源基板を有する
電子源を形成することが可能で、画像形成装置等の大面
積化の際に問題とされていた配線抵抗の増大による画像
むらの発生を防止でき、高精細で大画面の画像形成装置
が得られる。

【図面の簡単な説明】

【図１】本発明の電子源の代表的な素子構成を示す模式
的平面図である。

【図２】本発明のマトリクス型電子源の製造手順の１例
の前半を示す工程図である。

【図３】本発明のマトリクス型電資源の製造手順の１例
の後半を示す工程図である。

【図４】本発明の画像形成装置の１例の構成を示す部分
切り欠き斜視図である。

【図５】蛍光膜の構成を示す模式的部分図であり、
（ａ）はブラックストライプの設けられたもの、（ｂ）
はブラックマトリクスの設けられたものの図である。

【図６】表面伝導型電子放出素子の１例の構成を示す模
式的平面図である。

【図７】本発明の電子源に設けられる表面伝導型電子放
出素子の１例の構成を示す示す模式図であり、（ａ）は
平面図、（ｂ）は断面図である。

【図８】図７の素子の形成手順を示す工程図である。

【図９】本発明の電子源における表面伝導型電子放出素
子製造時の通電フォーミングにおける電圧波形を示すグ
ラフであり、（ａ）はパルス波高値が一定の場合、
（ｂ）はパルス波高値が増加する場合である。

【図１０】表面伝導型電子放出素子の電子放出特性の測
定評価装置の概略構成図である。

【図１１】表面伝導型電子放出素子の電流―電圧特性を
示す図である。

【図１２】多数の表面伝導型電子放出素子を単純マトリ
クス配線して構成した電子源基板の概略図である。

【図１３】多数の表面伝導型電子放出素子をライン配線
して構成した電子源基板の概略図である。

【図１４】本発明の画像形成装置の別の例の構成を示す
部分切り欠き斜視図である。

【図１５】実施例２で製造した電子源基板の素子構造を
示す模式的平面図である。

【図１６】実施例２の電子源基板の製造手順を示す工程
図である。

【符号の説明】

１絶縁性基板２電子放出部形成用薄膜３電子放出部４電子放出部を含む薄膜５素子電極６素子電極１１素子電極１２素子電極１３第１層の配線１４層間絶縁層１４ａ凹部１５第２層の配線１６第３層の配線１７電子放出部３１電子源基板３２リアプレート３３支持枠３４電子放出素子３５Ｘ方向配線３６Ｙ方向配線３７ガラス基板３８蛍光膜３９メタルバック４０フェースプレート４１外囲器４２黒色部材４３蛍光体９０電流計９１電源９２電流計９３高圧電源９４アノード電極１１１絶縁性基板１１２Ｘ方向配線１１３Ｙ方向配線１１４表面伝導型電子放出素子１２０電子源基板１２１表面伝導型電子放出素子１２２共通配線１３０グリッド電極１３１電子が通過するための空孔１３２容器外端子１３３容器外端子１３４電子源基板１４１素子電極１４２素子電極１４３第１層の配線１４４第２層の配線１４５電子放出部１４６第３層の配線１４７接続パターン（接続層）１４８接続パターン（接続層）

Claims

【特許請求の範囲】

【請求項１】基板上に一対の素子電極を含む電子放出
素子複数個を、複数の走査側配線と複数の信号側配線の
直交する位置に配設する電子源基板の製造方法におい
て、１）基板上に複数の素子電極対を形成する工程、２）該素子電極対の一方の素子電極（第１の素子電極）
に接続する接続部を有する第１層の配線を形成する工
程、３）前記第１の素子電極に対向するもう一方の素子電極
（第２の素子電極）と交わる部分に凹部を有し前記第１
層の配線と直交する帯状パターンの絶縁層を形成し、該
帯状絶縁層上に該絶縁層の幅以下の幅を有し前記凹部で
第２の素子電極と接触する第２層の配線を形成する工
程、４）該第２層の配線と前記第２の素子電極を接続する接
続層を形成する工程、５）該第２層の配線の上に第３層の配線を形成する工
程、ならびに６）前記素子対に基づいて電子放出素子形成を行う工程
を含むことを特徴とする電子源基板の製造方法。
【請求項２】前記第２層の配線と前記第３層の配線を
同じ材料で形成する請求項１記載の製造方法。
【請求項３】電子放出素子の形成を、素子対間への導
電性薄膜形成と通電処理による該薄膜の一部における電
子放出部形成で行って表面伝導型電子放出素子を形成す
る請求項１または２記載の製造方法。
【請求項４】前記第２層の配線の形成と前記第２層の
配線と前記素子電極とを接続する接続層の形成を同時に
行う請求項１ないし３のいずれかに記載の電子源基板の
製造方法。
【請求項５】前記各層の形成を印刷法で行う請求項１
ないし４のいずれかに記載の電子源基板の製造方法。
【請求項６】基板上に短冊状に形成された配線間に電
子放出素子を配列する電子源基板の製造方法において、１）基板上に複数の素子電極対を形成する工程、２）該素子電極対の一方の素子電極（第１の素子電極）
に接続する接続層を有する第１層の配線を形成する工
程、３）前記素子電極対をはさんで前記第１層の配線と平行
に走る第２層の配線を形成する工程、４）前記第１の素子電極に対向するもう一方の素子電極
（第２の素子電極）と前記第２層の配線を接続する接続
層を形成する工程、５）該第２層の配線の上に第３層の配線を形成する工
程、ならびに６）前記素子対に基づいて電子放出素子形成を行う工程
を含むことを特徴とする電子源基板の製造方法。
【請求項７】前記第２層の配線と前記第３層の配線を
同じ材料で形成する請求項６記載の製造方法。
【請求項８】電子放出素子の形成を、素子対間への導
電性薄膜形成と通電処理による該薄膜の一部における電
子放出部形成で行って表面伝導型電子放出素子を形成す
る請求項６または７記載の製造方法。
【請求項９】前記第２層の配線の形成と前記第２層の
配線と前記素子電極とを接続する接続層の形成を同時に
行う請求項６ないし８のいずれかに記載の電子源基板の
製造方法。
【請求項１０】前記各層の形成を印刷法で行う請求項
６ないし９のいずれかに記載の電子源基板の製造方法。
【請求項１１】請求項１ないし５のいずれかに記載の
方法で製造される電子源基板と、画像が形成される領域
を備えた基板とを対向させ、支持枠を介して接合する工
程、両基板の間の空間を減圧状態とする工程、前記電子
源基板に画像形成用の駆動回路を接続する工程を含む画
像形成装置の製造方法。
【請求項１２】請求項６ないし１０のいずれかに記載
の方法で製造される電子源基板と、画像が形成される領
域を備えた基板とを対向させ、両基板間に複数のグリッ
ド電極を配置しながら両基板を支持枠を介して接合する
工程、両基板の間の空間を減圧状態とする工程、前記電
子源基板および前記グリッド電極に画像形成用の駆動回
路を接続する工程を含む画像形成装置の製造方法。
【請求項１３】請求項１ないし１０のいずれかに記載
の方法で製造される電子源基板。
【請求項１４】請求項１１または１２記載の方法で製
造される画像形成装置。