JPH09218672A - アナログインタフェース液晶表示装置，アナログインタフェース表示装置 - Google Patents

Abstract

(57)【要約】 【課題】アナログデジタル変換後のデジタル表示データ
の値を液晶パネル上に表示可能とするアナログインタフ
ェース液晶表示装置を提供すること。 【解決手段】アナログデジタル変換部４からのデジタル
表示データ５を、デジタル表示データ読み出し部６によ
って読み出し、文字情報生成部８が読み出しデータ７の
値に従った文字情報をである読み出しデータ表示情報９
を生成し、重ね合わせ表示制御部１０で重ね合わせ表示
を行い、アナログデジタル変換後のデジタル表示データ
の値をを液晶パネル上に表示可能としたアナログインタ
フェース液晶表示装置。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、情報処理技術に係
り、特に、情報記憶媒体（以下、メモリという）が複数
のバンク構成であり、異なる記憶容量のバンク間でのメ
モリアクセスの高速化等に適用して有効アナログインタ
フェース液晶表示装置に関する。さらには、表示装置に
関し、特に、アナログインタフェースを持つ表示装置が
Ａ／Ｄ変換後の表示データの値を読み出し可能とし、使
い勝手の向上に適用する技術に関するものである。

【０００２】

【従来の技術】従来のアナログインタフェース液晶表示
装置は、特公平２−２４５７９３号公報に記載のよう
に、液晶表示部が搭載された液晶パネルと外部がアナロ
グインタフェースにより接続され、入力された複数の信
号レベルを有するアナログデータをデジタルデータに変
換するアナログデジタル変換回路と、階調に応じた複数
レベルの電圧を発生する電圧発生回路と、入力されたシ
リアル信号をパラレルに変換するシリアルパラレル変換
回路と、パラレル出力を同時にラッチするラッチ手段を
備える。

【０００３】

【発明が解決しようとする課題】しかし、従来技術で
は、アナログデジタル変換で変換されたデジタルデータ
は、ユーザには見えないため、色レベルの調整等が正確
に行えないという問題があった。

【０００４】また、前記従来技術では、アナログデジタ
ル変換で必要となる基準電圧の設定については考慮され
ていなかった。

【０００５】本発明の目的は、アナログデジタル変換部
で変換されるデジタルデータの値をユーザが知ることが
でき、色レベルの調整等の各種調整を正確に行う方法を
提供することにある。

【０００６】本発明の目的は、デジタルデータの値を利
用して、アナログデジタル変換の基準電圧を自動的に調
整する方法およ表示装置を提供することにある。

【０００７】

【課題を解決するための手段】本発明は上記目的を達成
するためになされたものであり、その第１の態様として
は、Ｘ方向信号線とＹ方向信号線によって選択されるマ
トリクス表示パネルと、前記マトリクス表示パネルのＸ
方向信号線に表示データを供給するＸ駆動手段と、前記
マトリクス表示パネルのＹ方向信号線に水平クロック信
号に同期して順次選択電圧をＹ駆動手段と、複数の電圧
レベルを有するアナログ形式の入力データが入力される
アナログ入力手段と、前記アナログ入力手段に接続さ
れ、アナログ形式入力データをデジタル形式のデータに
変換するアナログデジタル変換手段とを備えたアナログ
インタフェース液晶表示装置において、任意の表示位置
における前記デジタル形式のデータを読み出すデータ読
み出し手段と、前記データ読み出し手段が読み出した読
み出しデータに従った文字情報を生成する文字情報生成
手段と、前記文字情報生成手段と、前記デジタル形式の
データを重ね合わせて表示する重ね合わせ表示手段と、
複数の電圧レベルを有する階調電圧信号を発生する電圧
発生手段と、前記アナログデジタル変換手段の出力に応
じて、前記複数の電圧レベルを有する階調電圧信号から
一つの階調電圧信号を選択して前記Ｘ方向信号線に供給
するセレクタ手段を備えたことを特徴とするアナログイ
ンタフェース液晶表示装置が提供される。

【０００８】前記マトリクス表示パネルが、１画素当た
りＮビット（Ｎは自然数）の情報を表示可能であっても
よい。

【０００９】前記電圧発生手段が２Ｎレベルの階調電圧
信号を発生することが好ましい。

【００１０】前記マトリクス表示パネルにカラーフィル
タが配置されていてもよい。

【００１１】本発明の第２の態様としては、Ｘ方向信号
線およびＹ方向信号線を備え、これらに電圧を印加され
ることで所望の画素に表示の行われるマトリクス表示パ
ネルと、複数の電圧レベルを有するアナログ形式の入力
データが入力されるアナログ入力手段と、上記アナログ
入力手段に入力されたアナログ形式入力データを、別途
定められたオフセットレベルにまでシフトさせ、その
後、別途定められたゲインレベルでデジタル形式のデー
タに変換するアナログデジタル変換手段と、別途定めら
れた期間毎の上記デジタル形式のデータの最小値を格納
する最小値格納手段と、上記最小値格納手段から上記最
小値を読み出し、該最小値の大きさに応じて上記オフセ
ットレベルを調整するオフセット調整手段と、複数の電
圧レベルを有する階調電圧信号を発生する電圧発生手段
と、上記アナログデジタル変換手段の出力に応じて、階
調電圧信号のうちの一つを選択して上記Ｘ方向信号線に
供給するＸ駆動手段と、上記Ｙ方向信号線に水平クロッ
ク信号に同期して順次選択電圧を印加するＹ駆動手段
と、を有することを特徴とするアナログインタフェース
表示装置が提供される。

【００１２】別途定められた期間毎の上記デジタル形式
のデータの最大値を格納する最大値格納手段と、上記最
大値格納手段から上記最大値を読み出し、該最大値の大
きさに応じて上記ゲインレベルを調整するゲイン調整手
段をさらに有することが好ましい。

【００１３】上記別途定められた期間とは、一表示期間
であることが好ましい。

【００１４】上記アナログデジタル変換手段は、上記ア
ナログ形式の入力データを、２＾Ｎ（Ｎは自然数）段階
のデジタル形式のデータへ変換するものであり、上記電
圧発生手段は、２＾Ｎ（Ｎは自然数）レベルの階調電圧
信号を発生するものであることが好ましい。

【００１５】作用を説明する。

【００１６】まず、第１の態様についての作用を述べ
る。

【００１７】該第１の態様では、従来、ユーザには見え
ないアナログデジタル変換部で変換されたデジタルデー
タ値を読み出し、その値を文字情報として、表示データ
と重ね合わせて液晶パネルに表示する。本発明によれ
ば、アナログデジタル変換部で変換されたデジタルデー
タ値をユーザが知ることができ、アナログデータの黒レ
ベル調整等、値を見ながら正確に行うことができる。

【００１８】第２の態様についての作用を述べる。

【００１９】アナログデジタル変換手段は、アナログ入
力手段に入力されたアナログ形式入力データを、別途定
められたオフセットレベルにまでシフトさせる。そし
て、その後、別途定められたゲインレベルでデジタル形
式のデータに変換する。

【００２０】最小値格納手段は、別途定められた期間
（例えば、一表示期間）毎のデジタル形式のデータの最
小値を格納する。オフセット調整手段は、最小値格納手
段から最小値を読み出す。そして、該最小値の大きさに
応じて上記オフセットレベルを調整する。また、最大値
格納手段は、別途定められた期間（例えば、一表示期
間）毎のデジタル形式のデータの最大値を格納する。ゲ
イン調整手段は、最大値格納手段から最大値を読み出
す。そして、該最大値の大きさに応じて上記ゲインレベ
ルを調整する。これにより、アナログデジタル変換手段
によるＡ／Ｄ変換は、最適なものとなるように自動的に
調整されることになる。

【００２１】Ｘ駆動手段、Ｙ駆動手段は、アナログデジ
タル変換手段の出力に応じて、電圧発生手段の発生する
階調電圧信号のうちの一つを選択してＸ方向信号線に供
給することで、マトリクス表示パネルに表示を行わせ
る。

【００２２】

【発明の実施の形態】本発明の実施形態を図面を用いて
説明する。

【００２３】なお、以下において使用する符号は、実施
形態毎に独立的なものである。各実施形態の説明中にお
いて使用している符号は、当該実施形態の説明において
のみ有効なものであり、他の実施形態では同じ符号を異
なる部分に付している場合もある。例えば、実施形態１
では符号“１”をアナログ表示データに対して付してい
るが、実施形態２においては垂直同期信号に対して付し
ている。

【００２４】［実施形態１］図１は本発明の一実施形態
であるアナログインタフェース液晶表示装置のブロック
図である。

【００２５】図１で１はアナログインタフェースから入
力されるアナログ表示データ、２はアナログ表示データ
の黒レベル調整するためのオフセットレベル、３はアナ
ログデジタル変換の基準電圧となるゲインレベル、４は
アナログデジタル変換部、５はデジタル表示データであ
り、アナログ表示データ１はアナログデジタル変換部４
で、オフセットレベル２とゲインレベル３を基準にデジ
タル表示データ５に変換される。ここでは、アナログデ
ジタル変換部は８ビットの精度を持ち、デジタル表示デ
ータは８ビットで構成されるものとして以下に説明す
る。１３はラッチクロック、１４は水平クロック、１９
は先頭ライン信号、６はデジタル表示データ読み出し
部、７は読み出しデータであり、デジタル表示データ読
み出し部６は、ラッチクロック１３、水平クロック１
４、先頭ライン信号１７に従って、特定の表示位置のデ
ジタル表示データ５を読み出し、読み出しデータ７とし
て出力する。８は文字情報生成部、９は読み出しデータ
表示情報であり、文字情報生成部８は、読み出しデータ
７の値を後述の液晶パネルに表示するため、読み出しデ
ータ７を、ラッチクロック１３、水平クロック１４、先
頭ライン信号１９に従って、文字情報に変換し、読み出
しデータ表示情報９として出力する。１０は重ね合わせ
表示制御部、１１はカラー調整実行信号、１２は液晶表
示データであり、重ね合わせ表示制御部１０は、読み出
しデータ表示情報９による表示を、デジタル表示データ
５による本来の画面上に、カラー調整を行う場合に出力
されるカラー調整実行信号１１に従って、重ね合わせて
表示するよう制御を行う。ここでは、カラー調整実行信
号１１はカラー調整を行うときに“１”となる信号とし
て以下説明する。１５は階調電圧生成部、１６は階調電
圧レベル、１７はＸ信号線を駆動するＸ駆動手段、１８
はパネルデータであり、Ｘ駆動手段１７は従来と同様
に、液晶表示データ１２をラッチクロック１３で１ライ
ン分順次取り込み、各ドットのデータに従って、階調電
圧生成部１５で生成される階調電圧レベル１６のうちの
１レベルを選択し、次の水平クロック１４に同期して、
パネルデータ１８として出力する。ここでは、Ｘ信号線
は１０２４本、階調電圧レベルは６４レベルとして以下
に説明する。２０はＹ信号線を駆動するＹ駆動手段、２
１は非選択電圧、２２は選択電圧、２３は走査信号線で
あり、Ｙ駆動手段２０は、先頭ライン信号１９を取り込
み、走査信号線２３の１ライン目を選択電圧２２とし、
それ以後の水平クロックに同期して、選択電圧２２を走
査信号線２３の２ライン目、３ライン目、…とシフトし
ていく。走査信号線２３の選択電圧２２となっているラ
イン以外は全て非選択電圧２１となっている。ここで
は、Ｙ信号線７６８本として以下に説明する。２４は液
晶パネルであり、Ｘ駆動手段１７が出力するパネルデー
タ１８に従い、選択電圧２２となっている走査信号線２
３のライン上にデータを表示する。また、液晶パネル２
４は従来と同様に、赤（以下Ｒ）、緑（以下Ｇ）、青
（以下Ｂ）のカラーフィルタを持ち、３画素で１ドット
を構成し、加色混合によるカラー表示を行う。したがっ
て、本実施形態では、液晶パネル２４は解像度が１０２
４×７６８、Ｒ、Ｇ、Ｂ各６４階調、２６２、１４４色
の表示が可能である。

【００２６】図２はアナログデジタル変換部４の一例を
示すブロック図である。

【００２７】図２で、２５、２６、２７は各々アナログ
表示データ１のうちのアナログＲ表示データ、アナログ
Ｇ表示データ、アナログＢ表示データ、２８、２９、３
０は各々オフセットレベル２のうちのＲオフセットレベ
ル、Ｇオフセットレベル、Ｂオフセットレベル、３１、
３２、３３は各々Ｒ黒レベル調整手段、Ｇ黒レベル調整
手段、Ｂ黒レベル調整手段、３４、３５、３６は各々デ
ジタル変換用アナログＲデータ、デジタル変換用アナロ
グＧデータ、デジタル変換用アナログＢデータであり、
Ｒ黒レベル調整手段３１は、オフセットを有するアナロ
グＲ表示データ２５の黒レベルを、Ｒオフセットレベル
２８を用いてＧＮＤレベルに合わせ込んだデジタル変換
用アナログＲデータ３４を生成する。Ｇ黒レベル調整手
段３２、Ｂ黒レベル調整手段３３も同様の動作である。
３７、３８、３９は各々ゲインレベル３のうちのＲゲイ
ンレベル、Ｇゲインレベル、Ｂゲインレベル、４０、４
１、４２は各々Ｒアナログデジタル変換手段、Ｇアナロ
グデジタル変換手段、Ｂアナログデジタル変換手段、４
３、４４、４５は各々デジタル表示データ５のうちのデ
ジタルＲ表示データ、デジタルＧ表示データ、デジタル
Ｂ表示データであり、Ｒアナログデジタル変換手段４０
は、Ｒゲインレベル３７とＧＮＤレベルを基準としてデ
ジタル変換用アナログＲデータ３４をデジタルＲ表示デ
ータ４３に変換する。Ｇアナログデジタル変換手段４
１、Ｂアナログデジタル変換手段４２も同様の動作であ
る。

【００２８】図３はＲ黒レベル調整手段３１におけるオ
フセットレベル調整を示した図である。

【００２９】図３で、４６はアナログＲ表示データ２５
が持つオフセット量であり、Ｒ黒レベル調整手段３１は
Ｒオフセットレベル２８の量を調整することにより、ア
ナログＲ表示データ２５の黒レベルをＧＮＤレベルに合
わせ込んだデジタル変換用アナログＲデータ３４を生成
する。

【００３０】図４はデジタル表示データ読み出し部６の
一例を示すブロック図である。

【００３１】図４で、４７はデータ読み出し位置信号生
成手段、４８はデータ読み出し位置信号であり、データ
読み出し位置信号生成手段４７は、ラッチクロック１
３、水平クロック１４、先頭ライン信号１９から、任意
の表示位置のときに出力されるデータ読み出し位置信号
４８を生成する。４９はデジタルデータラッチ部であ
り、デジタルデータラッチ部４９は、読み出し位置信号
４８に従って、デジタル表示データ５をラッチし、読み
出しデータ７として出力する。

【００３２】図５は文字情報生成部８の一例を示すブロ
ック図である。

【００３３】図５で、５０はメモリ制御信号生成手段、
５１はメモリの読み出し制御用信号であるメモリ制御信
号、５２は文字情報を予め格納しておく文字情報格納メ
モリであり、メモリ制御信号生成手段５０は、文字情報
格納メモリ５２のデータを、読み出しデータ７の値に従
った文字を読み出すため、ラッチクロック１３、水平ク
ロック１４、先頭ライン信号１９、及び読み出しデータ
７から、メモリアドレス、リードクロック等のメモリ制
御信号５１を生成し、メモリ制御信号５１に従って文字
情報格納メモリを読み出すことによって、読み出しデー
タ表示情報９を出力する。

【００３４】図６は重ね合わせ表示制御部１０の一例を
示すブロック図である。

【００３５】図６で、５３は重ね合わせ指示信号生成手
段、５４は重ね合わせ指示信号であり、重ね合わせ信号
生成手段５３は、読み出しデータ７、カラー調整実行信
号１１から重ね合わせ指示信号５４を出力する。ここで
は、重ね合わせ指示信号５４は、読み出しデータ７が重
ね合わせ文字色データであり、かつカラー調整実行信号
１１が“１”のときに“１”となる信号として以下説明
する。５５は表示データ切り替え部であり、表示データ
切り替え部５５は、重ね合わせ指示信号５４に従って、
“１”のときは読み出しデータ表示情報９を、“０”の
ときはデジタル表示データ５を選択し、液晶表示データ
１２として出力する。

【００３６】以下、図１を用いて、本実施形態における
アナログデジタル変換データ読み出し方法の概要につい
て説明する。

【００３７】図１で、アナログデジタル変換部４は、ア
ナログ表示データ１を、オフセットレベル２で黒レベ
ル、ゲインレベル３で白レベルが調整されたデジタル表
示データ５に変換する。このデジタル表示データ５で液
晶表示が可能となる。デジタル表示読み出し部６は、ラ
ッチクロック１３、水平クロック１４、先頭ライン信号
１９から任意の表示位置を判別し、その表示位置のデジ
タル表示データ５をラッチすることにより、読み出しデ
ータ７を生成する。文字情報生成部８は、読み出しデー
タ７を文字情報として、液晶パネル２４に表示するた
め、読み出しデータ７、ラッチクロック１３、水平クロ
ック１４、先頭ライン信号１９から読み出しデータ表示
情報９を生成する。重ね合わせ表示制御部１０は、読み
出しデータ表示情報９を、デジタル表示データ５による
表示画面に重ね合わせ表示をするための重ね合わせ表示
制御を行い、液晶表示データ１２として出力する。

【００３８】図２及び図３を用いて、図１記載のアナロ
グデジタル変換部４の動作の詳細をＲデータを例に説明
する。

【００３９】図２で、Ｒ黒レベル調整手段３１は、図３
に示すオフセット量４６を有するアナログＲ表示データ
２５の黒レベルを、Ｒオフセットレベル２８の分シフト
させることによって、Ｒアナログデジタル変換手段４０
の黒基準電圧であるＧＮＤレベルに合わせ込み、デジタ
ル変換用アナログＲデータ３４として出力する。Ｒアナ
ログデジタル変換手段４０は、デジタル変換用アナログ
Ｒデータ３４を、Ｒゲインレベルを白基準電圧、ＧＮＤ
レベルを黒基準電圧としてデジタルＲ表示データ４３に
変換する。したがって、Ｒオフセットレベル２８の調整
によって、デジタルＲ表示データ４３の黒レベル、Ｒゲ
インレベル３７の調整によってデジタルＲ表示データ４
３の白レベルを調整できる。Ｇデータ、Ｂデータの処理
も同様の動作である。

【００４０】図４を用いて、図１記載のデジタル表示デ
ータ読み出し部６の動作の詳細を説明する。

【００４１】図４で、データ読み出し位置信号生成手段
４７は、ラッチクロック１３、水平クロック１４、先頭
ライン信号１９から、任意の表示位置を判別するデータ
読み出し位置信号４８を生成する。この位置は、画面中
央部としてもよいし、左上端、右下端の２箇所としても
よい。デジタルデータラッチ部４９は、読み出し位置信
号４８に従って、デジタル表示データ５をラッチし、読
み出しデータ７として出力する。したがって、任意の表
示位置におけるアナログデジタル変換後のデジタル表示
データの値を読み出すことができる。

【００４２】図５を用いて、図１記載の文字情報生成部
８の動作の詳細を説明する。

【００４３】図５で、メモリ制御信号生成手段５０は、
予め読み出しデータ７の値を表示するための文字情報を
格納した文字情報格納メモリ５２から、読み出しデータ
７の値に従った文字を読み出すため、ラッチクロック１
３、水平クロック１４、先頭ライン信号１９、及び読み
出しデータ７から、メモリアドレス、リードクロック等
のメモリ制御信号５１を生成し、このメモリ制御信号５
１に従って文字情報格納メモリ５２のデータを読み出す
ことによって、読み出しデータ表示情報９を出力する。

【００４４】図６を用いて、図１記載の重ね合わせ表示
制御部１０の動作の詳細を説明する。

【００４５】図６で、重ね合わせ信号生成手段５３は、
読み出しデータ７が重ね合わせ文字色データであり、か
つカラー調整実行信号１１が“１”のときに重ね合わせ
指示信号５４を“１”として出力する。表示データ切り
替え部５５は、重ね合わせ指示信号５４に従って、
“１”のときは読み出しデータ表示情報９を、“０”の
ときはデジタル表示データ５を選択し、液晶表示データ
１２として出力する。

【００４６】なお、図５、図６の構成はマイコンを用い
ても構成でき、この場合、文字情報格納メモリとして、
マイコンの内蔵メモリを利用することもできる。

【００４７】以上より、アナログデジタル変換後のデジ
タルデータの値が液晶パネル上に表示され、その値を見
ながら、オフセットレベル調整、ゲイン調整等のカラー
調整を行うことが可能となる。

【００４８】［実施形態２］本実施形態２の液晶表示装
置は、オフセットおよびゲインを自動的に調整する点を
特徴とするものである。

【００４９】まず、該液晶表示装置の概要を図７を用い
て説明する。

【００５０】該液晶表示装置は、クロック生成部３、Ａ
／Ｄ変換部１０、最小値格納部１２、最大値格納部１
３、オフセット自動調整部１６、ゲイン自動調整部１
８、液晶コントローラ２０、階調電圧生成部２５、Ｘ駆
動手段２７、Ｙ駆動手段２９および液晶パネル３３から
構成されている。

【００５１】クロック生成部３は、アナログインタフェ
ースから入力される垂直同期信号１，および，水平同期
信号２から、ドットクロック５の再生と、後述する帰線
期間でパルスを発生する黒調整タイミング信号４を生成
するものである。なお、黒調整タイミング信号４は、後
述する帰線期間でパルスを発生するために用いられるも
のである。

【００５２】Ａ／Ｄ変換部１０は、アナログインタフェ
ースから入力されるアナログ表示データ６を、黒調整タ
イミング信号４、ドットクロック５、オフセットレベル
７、ゲインレベル８および基準ローレベル９に従って、
デジタル表示データ１１に変換するものである。なお、
基準ローレベル９とは、Ａ／Ｄ変換の際のレベルの低い
側の基準電圧である。ここでは、Ａ／Ｄ変換部１０は、
３ビットの精度を持ち、デジタル表示データ１１は３ビ
ットで構成されるものとする。

【００５３】最小値格納部１２は、各ドットのデジタル
表示データ１１をドットクロック５に同期して取り込
み、その都度、その中の最小値を保持するものである。
該最小値格納部１２は、垂直同期信号１に従って、その
保持している値を最小値データ１４としてオフセット自
動調整部１６へ出力している。また、該最小値格納部１
２の内容は、最小値データ１４を出力した時点でクリア
されるようになっている。従って、最小値格納部１２か
らは、一表示期間内のデジタル表示データ１１の最小値
が、毎表示期間、最小値データ１４として出力されるよ
うになっている。最小値格納部１２はＲ、Ｇ、Ｂ各々の
デジタル表示データのビット数分だけの容量が必要であ
る。本実施形態では９ビット（＝３×３ビット）で構成
されている。表示データのビット数が増えた場合は、最
小値格納部１２のビット数を増やすことにより対応す
る。

【００５４】なお、ここでは最小データ１４を垂直同期
信号１に同期して出力することとした。しかし、自動調
整を行うときのみ任意のタイミングで出力することとし
てもよい。但し、格納値のクリアは垂直同期信号１のタ
イミングに従って行うこととする。

【００５５】オフセット自動調整部１６は、Ａ／Ｄ変換
部１０におけるオフセットを調整するためのオフセット
レベル７を生成するものである。該オフセット自動調整
部１６は、最初はオフセットレベル７をある初期値で出
力している。しかし、オフセット調整開始信号１７が入
力されたときには、最小値データ１４に基づいて、オフ
セットレベル７を最適なレベルに自動調整するようにな
っている。該調整は、垂直同期信号１に同期して行われ
ようになっている。本実施形態では、オフセット調整開
始信号１７は、オフセットレベルの自動調整開始時に
“１”となるパルス信号とする。該オフセット調整部１
６の構成および動作についは、後ほどさらに詳細に説明
する。なお、オフセットレベル７には、Ｒオフセットレ
ベル３７、Ｇオフセットレベル３８、Ｂオフセットレベ
ル３９がある（図８参照）。

【００５６】最大値格納部１３は、各ドットのデジタル
表示データ１１をドットクロック５に同期して取り込
み、その都度、その中の最大値を保持するものである。
該最大値格納部１３は、垂直同期信号１に従って、その
保持している値を最大値データ１５としてゲイン自動調
整部１８へ出力している。また、最大値格納部１３の内
容は、最大値データ１５を出力した時点で、クリアされ
るようになっている。従って、最大値格納部１３から
は、一表示期間内のデジタル表示データ１１の最大値
を、毎表示期間、最大値データ１５として出力されるよ
うになっている。最大値格納部１３はＲ、Ｇ、Ｂ各々の
（デジタル表示データのビット数＋オーバーフロービッ
ト）だけ必要となる。ここでは１２ビット（＝４×３ビ
ット）で構成されている。表示データのビット数が増え
た場合は、最大値格納部１３のビット数を増やすことに
より対応する。

【００５７】なお、ここでは最大値データ１５は垂直同
期信号１に同期して出力することとした。しかし、自動
調整を行うときのみ任意のタイミングで出力することと
してもよい。但し、格納値のクリアは垂直同期信号１の
タイミングに従って行うこととする。

【００５８】ゲイン自動調整部１８は、 Ａ／Ｄ変換部
１０におけるゲインを調整するためのゲインレベル８を
生成するものである。該ゲイン自動調整部１８は、最初
はゲインレベル８をある初期値で出力している。しか
し、ゲイン調整開始信号１９が入力されたとき、最大値
データ１５に基づいて、ゲインレベル８を最適なレベル
に自動調整するようになっている。該調整は、垂直同期
信号１に同期して行われるようになっている。本実施形
態では、ゲイン調整開始信号１９は、開始時に“１”と
なるパルス信号とする。該ゲイン自動調整部１８の構成
及び動作については、後ほどさらに詳細に説明する。な
お、ゲインレベル８には、Ｒゲインレベル４６、Ｇゲイ
ンレベル４７、Ｂゲインレベル４８がある（図８参
照）。

【００５９】液晶コントローラ２０は、従来と同様に、
デジタル表示データ１１を後述する液晶パネルの画素の
並びに並びかえ、ラッチクロック２２に同期して出力す
るとともに、１ライン毎の走査タイミングとなる水平ク
ロック２３、１表示期間の先頭を示す先頭ライン信号２
４を生成するためのものである。

【００６０】Ｘ駆動手段２７は従来と同様に、デジタル
表示データ１１をラッチクロック２２で１ライン分順次
取り込み、各ドットのデータに従って、階調電圧生成部
２５で生成される階調電圧レベル２６のうちの１レベル
を選択し、次の水平クロック２３に同期して、パネルデ
ータ２８として出力する。ここでは、後述の液晶パネル
の横方向のドット数を６４０とし、Ｘ信号線は６４０×
３（赤、緑、青で１ドット）＝１９２０本、階調電圧レ
ベル２６は８レベルとして以下説明する。

【００６１】Ｙ駆動手段２９は、先頭ライン信号２４を
取り込み、走査信号線３２の１ライン目を選択電圧３１
とし、それ以後の水平クロック２３に同期して、選択電
圧３１を走査信号線３２の２ライン目、３ライン目、…
とシフトしていく。走査信号線３２の選択電圧３１とな
っているライン以外は全て非選択電圧３０となってい
る。ここでは、後述の液晶パネルの縦方向のドット数を
４８０とし、Ｙ信号線は４８０本として以下説明する。

【００６２】液晶パネル３３は、Ｘ駆動手段２７が出力
するパネルデータ２８に従い、選択電圧３１となってい
る走査信号線３２のライン上にデータを表示する。ま
た、液晶パネル３３は従来と同様に、赤（以下Ｒ）、緑
（以下Ｇ）、青（以下Ｂ）のカラーフィルタを持ち、３
画素で１ドットを構成し、加色混合によるカラー表示を
行う。先に述べたとおり、本実施形態では、液晶パネル
３３は解像度が６４０×４８０、Ｒ、Ｇ、Ｂ各８階調、
５１２色の表示が可能であるものとする。

【００６３】クロック生成部３は、アナログインタフェ
ースから入力されている垂直同期信号１および水平同期
信号２に基づいて、ドットクロック５を生成し、各部
（Ａ／Ｄ変換部１０、液晶コントローラ２０、最小値格
納部１２、最大値格納部１３）へ供給している。また、
黒調整タイミング信号４を生成し、これをＡ／Ｄ変換部
１０へ出力している。該黒調整タイミング信号４は、後
述するオフセット調整に用いられる。

【００６４】動作概要を説明する。

【００６５】Ａ／Ｄ変換部１０は、オフセットレベル７
に従って、アナログ表示データ６の黒レベルを調整す
る。そして、ゲインレベル８と基準ローレベル９とを基
準として、アナログ表示データ６をデジタル表示データ
１１に変換し、これを液晶コントローラ２０へ出力す
る。

【００６６】液晶コントローラ２０、Ｘ駆動手段２７、
Ｙ駆動手段２９による液晶パネル３３の表示について
は、従来と同様である。すなわち、液晶コントローラ２
０は、Ｘ駆動手段２７およびＹ駆動手段２８を制御する
ことで、この入力されたデジタル表示データ１１を液晶
パネル３３に表示させる。この場合、液晶パネル３３に
印加する階調電圧は、階調電圧生成部２５が別途生成し
ている。

【００６７】ところで、Ａ／Ｄ変換部１０によるＡ／Ｄ
変換のゲインおよびオフセット値は、入力されるアナロ
グ表示データに応じて調整する必要がある。そのため、
本実施形態では、デジタル表示データ１１の最小値を最
小値格納部１２によって保持する。そして、オフセット
自動調整部１６は、その最小値に応じてオフセットレベ
ル７を調整する。

【００６８】また、デジタル表示データ１１の最大値を
最大値格納部１３に保持する。そして、その値に応じて
ゲイン自動調整部１８がゲインレベル８を調整する。
Ａ／Ｄ変換部１０は、該オフセットレベル７およびゲイ
ンレベル８に従ってＡ／Ｄ変換のオフセットおよびゲイ
ンを調整する。これによりオフセットおよびゲインは、
自動的に最適に保たれる。

【００６９】なお、オフセット自動調整部１６、ゲイン
自動調整部１８は、電源立ち上げ時には、ある初期レベ
ルを出力している。各々オフセット調整開始信号１７、
ゲイン調整開始信号１９が入力された場合に、オフセッ
トレベル７、ゲインレベル８を自動調整を開始する。オ
フセット調整開始信号１７、ゲイン調整開始信号１９
は、任意で入力してもよいし、装置立ち上げ時に必ず入
力するようにしてもよい。

【００７０】本実施形態は該オフセットおよびゲインの
自動調整にあるため、これ以降においてはこれら特徴部
分を中心に説明する。

【００７１】オフセット調整およびゲイン調整は、Ａ／
Ｄ変換部１０の具体的な構成および動作と密接に関係す
る。従って、まず、これら特徴部分の前提となるＡ／Ｄ
変換部１０の具体的な構成および動作について説明す
る。

【００７２】Ａ／Ｄ変換部１０の構成を図８を用いて説
明する。

【００７３】該Ａ／Ｄ変換部１０は、入力されたアナロ
グ表示データ６を、デジタル表示データ１１に変換する
ものである。なお、アナログ表示データ６には、アナロ
グＲ表示データ３４、アナログＧ表示データ３５、アナ
ログＢ表示データ３６がある。また、デジタル表示デー
タ１１には、デジタルＲ表示データ５２、デジタルＧ表
示データ５３、デジタルＢ表示データ５４がある。

【００７４】本実施形態では該Ａ／Ｄ変換部１０を、Ｒ
黒レベル調整手段４０，Ｇ黒レベル調整手段４１，Ｂ黒
レベル調整手段４２と、Ｒ−Ａ／Ｄ変換手段４９，Ｇ−
Ａ／Ｄ変換手段５０，Ｂ−Ａ／Ｄ変換手段５１とで構成
している。

【００７５】Ｒ黒レベル調整手段４０，Ｇ黒レベル調整
手段４１，Ｂ黒レベル調整手段４２は、アナログ表示デ
ータ６のオフセット調整を行うものである。Ｒ黒レベル
調整手段４０は、Ｒオフセットレベル３７に応じて、ア
ナログＲ表示データ３４のオフセット量（すなわち、黒
レベル）を調整するものである。調整は、黒調整タイミ
ング信号４に従って決定されるタイミングで行ってい
る。Ｒ黒レベル調整手段４０は、調整後のデータを、デ
ジタル変換用アナログＲデータ４３としてＲーＡ／Ｄ変
換手段４９へ出力している。Ｇ黒レベル調整手段４１
は、Ｇオフセットレベル３８に応じて、アナログＧ表示
データ３５のオフセット量（すなわち、黒レベル）を調
整するものである。調整は、黒調整タイミング信号４に
従って決定されるタイミングで行っている。該Ｇ黒レベ
ル調整手段４１は、調整後のデータを、デジタル変換用
アナログＲデータ４４としてＧ−Ａ／Ｄ変換手段５０へ
出力している。Ｂ黒レベル調整手段４２は、Ｂオフセッ
トレベル３９に応じて、アナログＢ表示データ３６のオ
フセット量（すなわち、黒レベル）を調整するものであ
る。調整は、黒調整タイミング信号４に従って決定され
るタイミングで行っている。Ｂ黒レベル調整手段４２
は、調整後のデータを、デジタル変換用アナログＢデー
タ４５としてＲーＡ／Ｄ変換手段５１へ出力している。

【００７６】Ｒ−Ａ／Ｄ変換手段４９，Ｇ−Ａ／Ｄ変換
手段５０，Ｂ−Ａ／Ｄ変換手段５１は、別途定められた
ゲインでＡ／Ｄ変換を行うものである。Ｒ−Ａ／Ｄ変換
手段４９は、デジタル変換用アナログＲデータ４３を、
デジタルＲ表示データ５２に変換するものである。該変
換は、Ｒゲインレベル４６と、基準ローレベル９とを基
準として行われている。Ｇ−Ａ／Ｄ変換手段５０は、デ
ジタル変換用アナログＧデータ４４を、デジタルＧ表示
データ５３に変換するものである。該変換は、Ｇゲイン
レベル４７と、基準ローレベル９とを基準として行われ
ている。 Ｂ−Ａ／Ｄ変換手段５１は、デジタル変換用
アナログＢデータ４５を、デジタルＢ表示データ５４に
変換するものである。該変換は、Ｂゲインレベル４８
と、基準ローレベル９とを基準として行われている。こ
れらのさらに詳細な構成は、後ほど図１０を用いて説明
する。

【００７７】Ａ／Ｄ変換部１０の動作を説明する。

【００７８】ここでの説明はＲデータについてのみ行
う。

【００７９】まず、Ｒ黒レベル調整部４０がオフセット
レベルを調整する。図９に示すとおり、アナログＲ表示
データ３４は、非表示期間である帰線期間５５ではペデ
スタルレベルと呼ばれる黒レベルとなっている。Ｒ黒レ
ベル調整手段４０は、このオフセット量を有するアナロ
グＲ表示データ３４の黒レベルを、帰線期間５５におい
てオフセット量５７だけシフトさせる。このオフセット
量５７は、Ｒオフセットレベル３７に応じて決定され
る。Ｒ黒レベル調整部４０は、シフト後の信号を、デジ
タル変換用アナログＲデータ４３として出力する。この
ようにしてＲ黒レベル調整手段４０は、基準ローレベル
９とデジタル変換用アナログＲデータ４３との関係を調
整する。なお、この調整のためのタイミング信号が、帰
線期間５５でパルスを発生する水平同期信号２から生成
された、黒レベル調整タイミング信号４である。なお、
図９中“５６”を付したのは表示期間である。

【００８０】続いて、Ｒアナログデジタル変換手段４９
が、このデジタル変換用アナログＲデータ４３を、デジ
タルＲ表示データ５２に変換する。この変換において
は、Ｒゲインレベル４６を高い方の基準電圧として行
う。一方、基準ローレベル９を低い方の基準電圧とす
る。

【００８１】このようなオフセットレベル，ゲインレベ
ルの調整処理そのものは、Ａ／Ｄ変換部１０が行う。し
かし、該Ａ／Ｄ変換部１０は、オフセットレベル７、ゲ
インレベル８に応じて動作しているだけである。オフセ
ットレベル７、ゲインレベル８を適宜変更することで、
調整処理を“自動的”に行わせるのはあくまでもオフセ
ット自動調整部１６、ゲインレベル調整部１８である。
オフセット自動調整部１６、ゲインレベル調整部１８に
ついては、後ほど詳細に説明する。

【００８２】Ｒ−Ａ／Ｄ変換部４９（図８参照）の内部
構成を図１０を用いて説明する。

【００８３】本実施形態のＲ−Ａ／Ｄ変換部４９は３ビ
ットの分解能を備えている。

【００８４】Ｒ−Ａ／Ｄ変換部４９は、第１分圧抵抗５
８〜第７分圧抵抗６４と、第１コンパレータ７３〜第８
コンパレータ８０と、８ｔｏ３エンコーダ８９とから構
成されている。

【００８５】第１分圧抵抗５８〜第７分圧抵抗６４は、
Ｒゲインレベル４６と基準ローレベル９の間を分圧する
ことで、第１比較電圧６５〜第８比較電圧７２を生成す
るためのものである。ここでは、Ｒゲインレベル４６と
基準ローレベル９の間を均等に分圧するべく、分圧抵抗
５８〜６４の抵抗値は全て同じにされている。

【００８６】第１コンパレータ７３は、デジタル変換用
アナログＲデータ４３を第１比較電圧６５と比較するた
めのものである。比較の結果、入力（ここでは、デジタ
ル変換用アナログＲデータ４３）＜第１比較電圧６５で
あった場合、第１コンパレータ７３は、第１コンパレー
タ出力８１として“０”をドットクロック５に同期して
出力する。逆に、入力（ここでは、デジタル変換用アナ
ログＲデータ４３）≧第１比較電圧６５であった場合、
第１コンパレータ７３は第１コンパレータ出力８１とし
て“１”をドットクロック５に同期して出力するように
なっている。第２コンパレータ７４〜第８コンパレータ
８０も各々同様の動作によって、第２コンパレータ出力
８２〜第８コンパレータ出力８８を出力するように構成
されている。

【００８７】エンコーダ８９は、８ビットの第１コンパ
レータ出力８１〜第８コンパレータ出力８８を、３ビッ
トのデジタルＲ表示データ５２に変換して出力するもの
である。

【００８８】本実施形態における、デジタル変換用アナ
ログＲデータ４３に対する、第１コンパレータ出力８１
〜第８コンパレータ出力８８、及びデジタルＲ表示表示
データ５２の真理値表を表１に示しておく。

【００８９】

【表１】

【００９０】なお、Ａ／Ｄ変換部１０の分解能は、３ビ
ットには限定されない。分解能をｎビットとしたい場合
は、コンパレータをｎ個と、（２ｎ）ｔｏ（ｎ）エンコ
ーダとで構成すればよい。

【００９１】図８における、Ｇ−Ａ／Ｄ変換部５０、Ｂ
−Ａ／Ｄ変換部５１の内部構成も、ここで述べたＲ−Ａ
／Ｄ変換部４９と同様である。

【００９２】Ｒ−Ａ／Ｄ変換部４９によるゲイン調整動
作を図１０を用いて説明する。

【００９３】第１分圧抵抗５８〜第７分圧抵抗６４は、
Ｒゲインレベル４６と基準ローレベル９との間を分圧す
ることで、第１比較電圧６５〜第８比較電圧７２を生成
する。第１コンパレータ７３〜第８コンパレータ８０
は、各々デジタル変換用アナログＲデータ４３と第１比
較電圧６５〜第８比較電圧７２を比較する。そして、比
較結果を、第１コンパレータ出力８１〜第８コンパレー
タ出力８８として出力する。例えば、第６比較電圧≦入
力＜第５比較電圧の場合を考える。この場合には、入力
＜第１比較電圧であるから、第１コンパレータ出力８１
は“０”となる。入力＜第２比較電圧であるから、第２
コンパレータ出力８２は“０”となる。入力＜第３比較
電圧であるから、第３コンパレータ出力８３は“０”と
なる。入力＜第４比較電圧であるから、第４コンパレー
タ出力８４は“０”となる。入力＜第５比較電圧である
から、第５コンパレータ出力８５は“０”となる。入力
≧第６比較電圧であるから、第６コンパレータ出力８６
は“１”となる。入力≧第７比較電圧であるから、第７
コンパレータ出力８７は“１”となる。入力≧第８比較
電圧であるから、第８コンパレータ出力８８は“１”と
なる。

【００９４】エンコーダ８９は、８ビットの第１コンパ
レータ出力８１〜第８コンパレータ出力８８を３ビット
にエンコードし、これをデジタルＲ表示データ５２とし
て出力する。

【００９５】本実施形態では、コンパレータを８個設け
たため、条件を９レベル設定できる。高い方の基準電圧
を入力が超えた場合は、オーバーフローとする。エンコ
ーダは、残りの８レベルの条件を２進数で表すため、入
力値を３ビットにエンコードする。なお、オーバーフロ
ー条件が必要ない場合は、コンパレータの数を一つ減ら
すことも可能である。本実施形態では、オーバーフロー
ビットは、オーバーフロー時に“１”となるものとす
る。

【００９６】次に、ゲインレベル，オフセットレベル
と、Ａ／Ｄ変換の結果との関係を説明しておく。

【００９７】以下においては、１．オフセットレベルお
よびゲインレベルがともに最適に設定されている場合に
おけるＡ／Ｄ変換、２．Ａ／Ｄ変換の結果に対するオフ
セットレベルの影響、３．Ａ／Ｄ変換の結果に対するゲ
インレベルの影響、について述べる。なお、ここでは説
明を簡略化して、Ａ／Ｄ変換の結果として、コンパレー
タ出力８１〜８８，デジタルＲ表示データ５２について
のみ述べる。

【００９８】１．オフセットレベルおよびゲインレベル
がともに最適に設定されている場合におけるＡ／Ｄ変換 適切なオフセットレベル、ゲインレベルが設定されてい
る場合におけるＡ／Ｄ変換の結果（コンパレータ出力８
１〜８８，デジタルＲ表示データ５２）を図１１に示し
た。Ａ／Ｄ変換のサンプルポイント９０は、コンパレー
タ７３〜８０が電圧を比較するタイミングであり、ここ
ではドットクロック５の立ち上がりのタイミングに設定
している。

【００９９】図１１（ｂ）に示したのは、各々のサンプ
ルポイント９０における第１コンパレータ出力８１〜第
８コンパレータ出力８８である。図１１（ｃ）に示した
のは、図１１（ｂ）の第１コンパレータ出力８１〜第８
コンパレータ出力８８に対する、エンコーダ８９の出力
（つまり、デジタルＲ表示データ５２の値）である。最
高輝度を表す“１、１、１”から最低輝度となる“０、
０、０”まで正しく変換されている。オーバーフロービ
ットも“０”と正しく変換されている。

【０１００】また、最小値９１の“０、０、０”が、最
小値格納部１２から出力される最小値データ１４、最大
値９２の“１、１、１、１”が最大値格納部１３から出
力される最大値データ１５となっている。オフセットお
よびゲインの自動調整では、このデータが一表示期間内
の最大値、最小値となる。

【０１０１】２．Ａ／Ｄ変換の結果に対するオフセット
レベルの影響 図１２（ａ）は、オフセット量が図１１（ａ）に比べて
高めに設定された場合におけるデジタル変換動作であ
る。図１２（ａ）におけるデジタル変換用アナログＲデ
ータ４３は、Ｒオフセットレベルが図１１の例に比べて
高めに設定されており、アナログ表示データの黒レベル
がＡ／Ｄ変換の基準ローレベル９を超えている。

【０１０２】図１２（ｂ）には、図１２（ａ）における
サンプルポイント９０のそれぞれにおける第１〜第８コ
ンパレータの出力を示した。各コンパレータの動作は図
１１（ｂ）で説明したとおりである。図１２（ｂ）にお
いては、アナログＲ表示データ４３のレベルが変わった
ことに起因して、いくつかのサンプルポイント９０にお
いて、図１１（ｂ）とは出力が異なっている。例えば、
１つ目のサンプルポイント９０においては、図１１
（ｂ）では全てのコンパレータ出力が“０”となってい
るのに対し、図１２（ｂ）では第８コンパレータ出力が
“１”となっている。

【０１０３】図１２（ｃ）には、図１２（ｂ）の第１〜
第８コンパレータ出力に対するエンコーダ出力、つま
り、デジタル表示データの値を示した。エンコーダ８９
の動作は図１１（ｃ）で説明したとおりである。

【０１０４】図１２（ｂ）と図１１（ｂ）とでコンパレ
ータ出力が異なっているサンプルポイントにおいて、図
１２（ｃ）ではデジタルデータが図１１（ｃ）とは異な
った値となる。特に最小値９１が、図１１（ｃ）では
“０、０、０”であったものが、ここでは、“０、０、
１”となる。つまり、オフセット量が大きすぎるため、
黒表示が少し明るめに表示されてしまうことを示してい
る。この場合、オフセット量の調整が必要となる。

【０１０５】３．Ａ／Ｄ変換の結果に対するゲインレベ
ルの影響 まず、ゲインレベルが高すぎる場合について図１３を用
いて述べる。

【０１０６】図１３（ａ）は、ゲインレベルが図１１
（ａ）に比べて高めに設定された場合の、デジタル変換
動作を示している。デジタル変換用アナログＲデータ４
３は、図１１の例と同様である。しかし、Ｒゲインレベ
ルは、図１１の例に比べて高めに設定されている。ま
た、それに伴って、Ｒゲインレベルと基準ローレベルの
間が均等に分割された第１〜第８比較電圧も、図１１の
例とは異なっている。

【０１０７】図１３（ｂ）には、図１３（ａ）の各々の
サンプルポイント９０における第１〜第８コンパレータ
の出力を示した。図１３（ｂ）において、各コンパレー
タの動作は図１１（ｂ）で説明したとおりである。

【０１０８】比較電圧レベルが変わったことに起因し
て、いくつかのサンプルポイントにおいて、図１１
（ｂ）とは出力が異なっている。例えば、６つ目のサン
プルポイントが、図１１（ｂ）では第１コンパレータ出
力のみが“０”となっているのに対し、図１３（ｂ）で
は第１、第２コンパレータ出力が“０”となっている。

【０１０９】図１３（ｃ）には、図１３（ｂ）の第１コ
ンパレータ出力８１〜第８コンパレータ出力８８に対す
るエンコーダ８９の出力、つまり、デジタル表示データ
の値を示した。エンコーダ８９の動作は図１１（ｃ）で
説明したとおりである。図１１と比較して見た場合、コ
ンパレータ出力の値が異なっているサンプルポイントで
は、デジタルデータも異なった値となっている。特に、
最大値９２が、図１１（ｃ）では“０、１、１、１”で
あったものが、図１３（ｃ）では“０、１、１、０”に
なっている。つまり、白表示が少し暗めに表示されてし
まうことを示している。この場合、ゲインレベルの調整
が必要となる。このポイントが、ゲインレベルが高すぎ
るか否かの判断の基準となる。

【０１１０】ゲインレベルが低すぎる場合について図１
４を用いて説明する。

【０１１１】図１４（ａ）は、ゲインレベルが図１１
（ａ）に比べて低めに設定された場合の、デジタル変換
動作を示している。デジタル変換用アナログＲデータ４
３は図１１と同様である。しかし、Ｒゲインレベルは、
図１１の例に比べて低めに設定されている。それに伴っ
て、Ｒゲインレベルと基準ローレベルの間が均等に分割
された第１〜第８比較電圧も、図１１と異なっている。

【０１１２】図１４（ｂ）には、図１４（ａ）の各々の
サンプルポイント９０における第１〜第８コンパレータ
の出力を示した。各コンパレータの動作は図１１（ｂ）
で説明したとおりである。比較電圧レベルが変わったこ
とに起因して、図１４（ｂ）では、いくつかのサンプル
ポイントにおいて図１１（ｂ）とは出力が異なってい
る。例えば、６つ目のサンプルポイントが、図１１
（ｂ）では第１コンパレータ出力のみが“０”となって
いるのに対し、図１４（ｂ）では全てのコンパレータ出
力が“１”となっている。

【０１１３】図１４（ｃ）には、図１４（ｂ）の第１コ
ンパレータ出力８１〜第８コンパレータ出力８８に対す
るエンコーダ８９の出力、つまり、デジタル表示データ
の値を示した。エンコーダ８９の動作は図１１（ｃ）で
説明したとおりである。図１１と比較してみた場合、コ
ンパレータ出力の値が異なっているサンプルポイントで
は、デジタルデータも異なった値となっている。特に最
大値９２が、図１１（ｃ）では“０、１、１、１”であ
ったものが、ここでは、“１、１、１、１”となってい
る。つまり、白表示だけでなく、少し暗いグレーの表示
までも白表示となってしまうことを示している。この場
合も、ゲインレベルの調整が必要となる。このポイント
が、ゲインレベルが低すぎるか否かの判断の基準とな
る。

【０１１４】次に本実施形態におけるオフセットレベル
の自動調整について説明する。

【０１１５】既に述べたとおりオフセットレベルの調整
処理そのものは、上述したＡ／Ｄ変換部１０が行ってい
る。しかし、該オフセットレベル７を適宜変更すること
で調整処理を“自動的”に行わせているのは、あくまで
もオフセット自動調整部１６である。

【０１１６】まず、オフセット自動調整部１６の構成を
図１５を用いて説明する。

【０１１７】オフセット自動調整部１６は、最小値判別
部９３、オフセット調整制御部９５、オフセット生成カ
ウンタ９７および同期式オフセット生成部９９から構成
されている。

【０１１８】最小値判別部９３は、オフセット調整前後
の最小値データ１４を判別し、判別結果を最小値判別結
果出力９４として出力するものである。本実施形態では
最小値データ１４を、オーバーフローを示す１ビットと
表示データの３ビットとからなる合計４ビットのデータ
としている。該最小値判別部９３は、最小値データ１４
が“０、０、０”ではない状態から、“０、０、０”と
なったときに、最小値判別結果出力９４として“１”を
出力するようにしている。

【０１１９】オフセット調整制御部９５は、オフセット
自動調整を行う期間中、オフセット調整制御信号９６を
生成出力するものである。該オフセット調整制御部９５
は、該期間の開始点を、オフセット調整開始信号１７の
“１”パルスに基づいて判断する。一方、終了点は、最
小値判別結果出力９４に基づいて判断している。

【０１２０】オフセット生成カウンタ９７は、電源立ち
上げ時に、あらかじめ設定されている初期値を出力す
る。そして、オフセット調整制御信号９６に従って、オ
フセット生成カウントデータ９８を出力するように構成
されている。

【０１２１】同期式オフセット生成部９９は、オフセッ
ト生成カウントデータ９８の値に従ったアナログデータ
を、オフセットレベル７として出力するものである。該
同期式オフセット生成部９９は、デジタル値をアナログ
値に変換するため、Ｄ／Ａ変換器で構成してもよいし、
デジタル抵抗によって基準電圧を分圧する構成としても
よい。

【０１２２】オフセット自動調整部１６の動作を図１
５、図１６を用いて説明する。

【０１２３】オフセット生成カウンタ９７は、電源立ち
上げ時にはある初期値を出力する。この立ち上げ時に
は、該初期値がオフセットレベル７の初期値を決定する
ことになる（ステップ１６００）。

【０１２４】オフセット調整制御部９５は、オフセット
調整開始信号１７を監視することで、自動調整開始点を
判別する。そして、開始点を発見すると自動調整を開始
する。

【０１２５】自動調整中、最小値判別部９３は、最小値
データ１４が“０、０、０”であるか否かを判定し、そ
の判定結果を最小値判別結果出力９４としてオフセット
調整制御部９５へ出力している（ステップ１６０２，１
６０４）。

【０１２６】該判定の結果“０、０、０”ならば、オフ
セットレベルは、適切であるか小さすぎるかのいずれか
である。この場合には、オフセット調整制御部９５は、
オフセットレベルを上げるべく、オフセット調整信号９
６によってオフセット生成カウンタ９７等を制御する
（ステップ１６０６）。すなわち、オフセット生成カウ
ンタ９７をカウントアップさせる。同期式オフセット生
成部９９は、オフセット生成カウントデータ９８の値に
従ったアナログ値を生成し、オフセットレベル７として
出力する。この後は、再び、ステップ１６０２へ戻る。

【０１２７】以上の結果、最小値データ１４が“０、
０、０”でなくなるまで（すなわち、オフセットレベル
７が大きくなりすぎるまで）、オフセット自動調整部１
６はステップ１６０２〜１６０６の処理を繰り返すこと
になる。この場合、カウントアップは垂直同期信号１に
同期して行われるため、オフセット生成カウントデータ
９８およびオフセットレベル７は、一表示期間毎にレベ
ルが高まってゆくことになる。

【０１２８】ステップ１６０４において、最小値データ
１４が“０、０、０”でなかった場合には、ステップ１
６０８に進む。

【０１２９】ステップ１６０８において、オフセット調
整制御部９５は、オフセットレベルを下げるべく、オフ
セット調整信号９６によってオフセット生成カウンタ９
７等を制御する。すなわち、オフセット生成カウンタ９
７をカウントダウンさせる。同期式オフセット生成部９
９は、オフセット生成カウントデータ９８の値に従った
アナログ値を生成し、オフセットレベル７として出力す
る。

【０１３０】最小値判別部９３は、この時も同様に、最
小値データ１４が“０、０、０”であるか否かを判定し
ている（ステップ１６１０）。判定の結果、最小値デー
タ１４が“０、０、０”であった場合、最小値判別部９
３は、最小値判別結果出力９４として“１”を出力す
る。

【０１３１】最小値判別結果出力９４として“１”が入
力されると、オフセット調整制御部９５はオフセットの
自動調整を終了する。

【０１３２】なお、本実施形態においてオフセットレベ
ルを一旦大きくしている（ステップ１６０４、１６０６
参照）のは、オフセットレベルが小さすぎている場合を
考慮してのことである。

【０１３３】次に、オフセットレベルの大きさによって
場合分けして、オフセット自動調整部１６の動作をさら
に詳細に説明する。

【０１３４】まず、オフセットレベルの初期値が大きす
ぎる場合におけるオフセット自動調整部１６の動作の詳
細を図１７を用いて説明する。なお、図１７中に符号
“１００”を付したのは最小値データとなる黒表示のア
ナログデータである。

【０１３５】オフセット調整開始信号１７が入力された
次の表示期間から第１オフセット調整期間１０１とな
る。この第１オフセット調整期間１０１では、オフセッ
トレベルの初期値が設定される。

【０１３６】この図の例では最小値データが“０、０、
０”となっておらず、この初期値が大きすぎることを示
している。したがって、オフセット調整制御部９５は、
オフセットレベルを下げるようオフセット調整制御信号
９６を出力し、カウントダウン制御を行う。このカウン
トダウン制御は最小値データ１４が“０、０、０”とな
るまで続けられる。つまり、その後の第２オフセット調
整期間１０２、第３オフセット調整期間１０３、第４オ
フセット調整期間１０４においても同様にカウントダウ
ン制御を行い、順次オフセットレベルを下げてゆくこと
になる。

【０１３７】オフセットレベルを下げていく幅は、細か
く設定するほど調整の精度がよくなる。少なくとも、
（Ａ／Ｄ変換器の高い方の基準電圧−低い方の基準電
圧）／（分解能−１）よりは小さくする必要がある。こ
の設定は、同期式オフセット生成部９９において行う。

【０１３８】第４オフセット調整期間１０４において最
小値データ１４が“０、０、１”から“０、０、０”と
なると、最小値判別結果出力９４が“１”となる。これ
に応じて、オフセット調整部制御部９５は、次の表示期
間からは、カウンタをストップするようにオフセット調
整制御信号９６を出力する。以上で、オフセットレベル
の自動調整が終了する。

【０１３９】続いて、オフセットレベルの初期値が小さ
いときのオフセット自動調整部１６の動作の詳細を図１
８を用いて説明する。

【０１４０】オフセット調整開始信号１７が入力された
次の表示期間から第１オフセット調整期間１０１とな
る。この第１オフセット調整期間１０１では、電源立ち
上げ時に設定されたオフセットレベルの初期値が設定さ
れる。

【０１４１】この図の例では最小値データが“０、０、
０”となっており、この初期値が小さすぎるかあるいは
適切であることを示している。従って、オフセット調整
制御部９５は、オフセットレベルを上げるようにカウン
トアップ制御を行う。

【０１４２】このカウントアップ制御は最小値データ１
４が“０、０、１”となるまで続けられる。つまり、そ
の後の第２オフセット調整期間１０２においても同様に
カウントアップ制御を行い、順次オフセットレベルを上
げてゆくことになる。

【０１４３】第３オフセット調整期間１０３で最小値デ
ータ１４が“０、０、１”になると、オフセット調整制
御部９５はオフセットレベルを下げるカウントダウン制
御に切り換える。このカウントダウン制御は図１７と同
様に、最小値データ１４が“０、０、０”となるまで続
けられる。

【０１４４】第４オフセット調整期間１０４において最
小値データ１４が“０、０、１”から“０、０、０”と
なると、最小値判別結果出力９４が“１”となる。これ
に応じて、オフセット調整部制御部９５は、次の表示期
間からは、カウントストップ制御とする。以上で、オフ
セットレベルの自動調整が終了する。

【０１４５】ここでも、オフセットレベルを上げ／下げ
する幅は、細かく設定するほど調整の精度がよくなる。
少なくとも、（Ａ／Ｄ変換器の高い方の基準電圧−低い
方の基準電圧）／（分解能−１）よりは小さくする必要
がある。この設定は、同期式オフセット生成部９９にお
いて行う。

【０１４６】次に本実施形態におけるゲインレベルの調
整について説明する。

【０１４７】既に述べた通りゲインレベルの調整処理そ
のものは、上述したＡ／Ｄ変換部１０が行うものであ
る。しかし、該ゲインレベル８を適宜変更することで調
整処理を“自動的”に行わせているのは、あくまでもゲ
インレベル自動調整部１８である。

【０１４８】まず、ゲイン自動調整部１８の構成を図１
９を用いて説明する。

【０１４９】ゲイン自動調整部１８は、最大値判別部１
０５、ゲイン調整制御部１０７、ゲイン生成カウンタ１
０９、同期式ゲイン生成部１１１からなる。

【０１５０】最大値判別部１０５は最大値データ１５を
判別し、判別結果を最大値判別結果出力１０６として出
力するものである。本実施形態では最大値データ１５
を、オーバーフローを示す１ビットと表示データの３ビ
ットとからなる合計４ビットのデータとしている。本実
施形態の最大値判別部１０５は、最大値データ１５が
“１、１、１、１”である状態から、“１、１、１、
１”でなくなったときに、最大値判別結果出力１０６と
して“１”を出力するようにしている。

【０１５１】ゲイン調整制御部１０７は、ゲインの自動
調整の実行期間中、ゲイン調整制御信号１０８を生成す
る。該期間の開始点は、ゲイン調整開始信号１９の
“１”パルスに基づいて判断する。また、自動調整終了
点は、最大値判別結果出力１０６に基づいて判断するよ
うになっている。

【０１５２】ここでは最大値判別部１０５とゲイン調整
制御部１０７とを別々に構成しているが、両者を一体的
に構成しても良い。また、これらは、ハードウェアで実
現しても良いし、マイコンが所定のプログラムを実行す
ることで実現しても良い。

【０１５３】ゲイン生成カウンタ１０９は、ゲイン調整
開始信号１９が入力されたときには、電源立ち上げ時に
設定された初期値を出力するようになっている。そし
て、その後は、ゲイン調整制御信号１０８に従って、ゲ
イン生成カウントデータ１１０を出力するように構成さ
れている。

【０１５４】同期式ゲイン生成部１１１は、オフセット
生成カウントデータ１１０の値に従ったアナログデータ
を、ゲインレベル８として出力するようになっている。
該同期式ゲイン生成部１１１は、同期式オフセット生成
部９９と同様に、デジタル値をアナログ値に変換するも
のであるため、Ｄ／Ａ変換器で構成してもよいし、デジ
タル抵抗によって基準電圧を分圧する構成としてもよ
い。

【０１５５】ゲイン自動調整動作を図１９、図２０を用
いて説明する。

【０１５６】ゲイン生成カウンタ１０９は、電源立ち上
げ時にはある初期値を出力する。この立ち上げ時には、
該初期値がオフセットレベル７の初期値を決定すること
になる（ステップ２０００）。

【０１５７】ゲイン調整制御部１０７は、ゲイン調整開
始信号１９を監視することで、自動調整開始点を判別す
る。そして、開始点を発見すると自動調整を開始する。

【０１５８】自動調整実行中、最大値判別部１５は、最
大値データ１５が“１、１、１、１”（図中では、
“Ｆ”と表記）であるか否かを判定し、その判定結果を
最大値判別結果出力１０６としてゲイン調整制御部１０
７へ出力している（ステップ２００２、２００４）。な
お、該判定の結果、最大値データ１５が“１、１、１”
であった場合には、最大値判別部１０５は、最大値判別
結果出力１０６として“１”を出力する。

【０１５９】該判定の結果、最大値データ１５が“１、
１、１、１”でなければ、その時設定されているゲイン
レベルが適切であるか、あるいは、大きすぎるかのどち
らかである。そのため、大きすぎる場合を考慮して、ゲ
イン調整制御部１０７は、ゲインレベルを一旦下げるべ
く、ゲイン調整信号１０８によってゲイン生成カウンタ
１０９等を制御する（ステップ２００６）。すなわち、
ゲイン生成カウンタ１０９をカウントダウンさせる。同
期式ゲイン生成部１１１は、ゲイン生成カウントデータ
１１０の値に従ったアナログ値を生成し、ゲインレベル
８として出力する。この後は、再び、ステップ２００２
へ戻る。

【０１６０】以上の結果、最大値データ１５が“１、
１、１、１”となるまで（すなわち、ゲインレベル８が
一旦小さくなりすぎるまで）、ゲイン自動調整部１８は
ステップ２００２〜２００６の処理を繰り返すことにな
る。この場合、カウントダウンは垂直同期信号１に同期
して行われるため、ゲイン生成カウントデータ１１０お
よびゲインレベル８は、一表示期間毎にレベルが低下し
てゆくことになる。

【０１６１】ステップ２００４において、最大値データ
１５が“１、１、１、１”であった場合には、ステップ
２００８に進む。

【０１６２】最大値データ１５が“１、１、１、１”と
なっていたのでは、ゲインレベルが低すぎる。そのた
め、ステップ２００８において、ゲイン調整制御部１０
７は、ゲインレベルを上げるべく、ゲイン調整信号１０
８によってゲイン生成カウンタ１０９等を制御する。す
なわち、ゲイン生成カウンタ１０９をカウントアップさ
せる。同期式ゲイン生成部１１１は、ゲイン生成カウン
トデータ１１０の値に従ったアナログ値を生成し、ゲイ
ンレベル８として出力する。

【０１６３】最大値判別部１０５は、この時も同様に、
最大値データ１５が“１、１、１、１”であるか否かを
判定している。ゲイン調整制御部１０７は、最大値判別
結果出力１０６として“１”が入力されている間、すな
わち、最大値データ１５が“１、１、１、１”となって
いる場合には、ステップ２００８に戻り、カウントアッ
プ制御を繰り返す。

【０１６４】ステップ２０１０において、最大値データ
１５が“１、１、１、１”でなかった場合、ゲイン調整
制御部１０７は、ゲインレベルがちょうど良い大きさに
なったものと判断し、ゲインの自動調整を終了する。

【０１６５】なお、ゲイン生成カウンタ１０９は、カウ
ントアップ、カウントダウンをゲイン調整制御信号１０
８に従って行っている。本実施形態では、どちらの場合
もクロックは垂直同期信号１とする。どちらの場合も垂
直同期信号１に同期しているため、ゲイン生成カウント
データ１１０は一表示期間毎に変化することとなる。し
たがって、ゲインレベル８は、一表示期間毎にレベルが
変化している。

【０１６６】ゲインレベルの初期値が低いときの自動調
整の動作を図２１を用いて詳細に説明する。図中、符号
“１１２”を付したのは、最大値データとなる最大輝度
表示アナログデータである。

【０１６７】ゲイン調整開始信号１９が入力された次の
表示期間から第１ゲイン調整期間１１３となる。この第
１ゲイン調整期間１１３では、電源立ち上げ時に設定さ
れたゲインレベルの初期値が設定される。

【０１６８】この初期値が低いときは、アナログデジタ
ル変換後のデータの最大値データ１５が“１、１、１、
１”となる（表１参照）。そのため、ゲイン調整制御部
１０７は、ゲインレベルを上げるべく、カウントアップ
制御を行う。このゲインレベル８の調整に伴い第１比較
電圧６５も調整される。このようにして、第２ゲイン調
整期間１１４、第３ゲイン調整期間１１５、第４ゲイン
調整期間１１６においては、順次ゲインレベル８が上げ
られてゆく。

【０１６９】該カウントアップ制御は、最大値データ１
５が“１、１、１、１”でなくなるまで続けられる。第
４ゲイン調整期間１１６で最大値データ１５が“１、
１、１、１”から“０、１、１、１”となると、最大値
判別結果出力１０６も“１”となる。すると、ゲイン調
整制御部１０７は、次の表示期間からカウントストップ
制御に切り換える。以上で、ゲインレベル８の自動調整
が終了する。

【０１７０】ゲインレベルを上げていく幅は、細かく設
定するほど調整の精度がよくなる。少なくとも、（Ａ／
Ｄ変換器の高い方の基準電圧−低い方の基準電圧）／
（分解能−１）よりは小さくする必要がある。この設定
は、同期式ゲイン生成部１１１において行う。

【０１７１】ゲインレベルの初期値が高いときの自動調
整を図２２を用いて詳細に説明する。

【０１７２】ゲイン調整開始信号１９が入力された次の
表示期間から第１ゲイン調整期間１１３となる。この第
１ゲイン調整期間１１３では、電源立ち上げ時に設定さ
れたゲインレベルの初期値が設定される。

【０１７３】この初期値が高いときは、アナログデジタ
ル変換後のデータの最大値データ１５が“１、１、１、
１”とはならない（表１参照）。そのため、ゲイン調整
制御部１０７は、ゲインレベルを一旦下げるべく、カウ
ントダウン制御を行う。このゲインレベル８の調整に伴
い第１比較電圧６５も調整される。このようにして、第
２ゲイン調整期間１１４、第３ゲイン調整期間１１５に
おいては、順次、ゲインレベル８が下げられる。

【０１７４】該カウントダウン制御は、最大値データ１
５が“１、１、１、１”となるまで続けられる。第３ゲ
イン調整期間１１５で最大値データ１５が“１、１、
１、１”となると、最大値判別結果出力１０６も“１”
となる。すると、ゲイン調整制御部１０７は、次の第４
ゲイン調整期間１１６からは、ゲインレベル８を上げる
べくカウントアップ制御に切り換える。

【０１７５】このカウントアップ制御は図２１と同様
に、最大値データ１５が“１、１、１、１”でなくなる
まで続けられる。第４調整期間１１６で最大値データが
“１、１、１、１”から“０、１、１、１”となると、
最大値判別結果出力１０６も“０”となる。すると、ゲ
イン調整制御部１０７は、カウントストップ制御に切り
換えて、ゲインレベルの自動調整を終了する。

【０１７６】ここでも、ゲインレベルを上げ／下げする
幅は、細かく設定するほど調整の精度がよくなり、少な
くとも、（Ａ／Ｄ変換器の高い方の基準電圧−低い方の
基準電圧）／（分解能−１）よりは小さくする必要があ
る。この設定は、同期式ゲイン生成部１１１において行
う必要がある。

【０１７７】以上説明した実施形態２によれば、オフセ
ットレベル、ゲインレベルを自動的に調整することがで
きる。

【０１７８】本発明は液晶表示装置のみならずさまざま
なマトリクス表示装置に適用可能である。

【０１７９】

【発明の効果】本願において開示される発明によって得
られる効果を簡単に説明すれば、以下のとおりである。

【０１８０】本発明のアナログデジタル変換後のデジタ
ル表示データを読み出し、液晶パネルに重ね合わせ表示
することにより、その値を見ながら正確なカラー調整が
できる。

【０１８１】アナログデジタル変換後のデジタル表示デ
ータの最大値、最小値を読み出して、オフセット及びゲ
インレベルを垂直同期信号に同期して調整することによ
って、自動で最適なオフセット及びゲインレベルを得る
ことができる。さらに、一表示期間内の最大値、最小値
を読み出すため、通常パーソナルコンピュータを使用し
ている状態の表示画面で自動調整を行うことができる。

【図面の簡単な説明】

【図１】本発明の実施形態１であるアナログインタフェ
ース液晶表示装置を示すブロック図である。

【図２】アナログデジタル変換部の内部のブロック図で
ある。

【図３】アナログ表示データのオフセット調整の特性図
である。

【図４】デジタル表示データ読み出し部の内部のブロッ
ク図である。

【図５】デジタルデータ表示情報生成部の内部のブロッ
ク図である。

【図６】重ね合わせ表示制御部の内部のプロック図であ
る。

【図７】本発明の実施形態２であるアナログインタフェ
ース液晶表示装置を示すブロック図である。

【図８】アナログデジタル変換部１０の内部構成を示す
ブロック図である。

【図９】アナログ表示データのオフセット調整を示す図
である。

【図１０】Ｒ−Ａ／Ｄ変換部４９の内部構成を示すブロ
ック図である。

【図１１】適切なオフセット・ゲインレベルの場合にお
ける、（ａ）Ａ／Ｄ変換、（ｂ）各サンプルポイントの
コンパレータ出力、（ｃ）各サンプルポイントのデジタ
ル表示データ、を示す図である。

【図１２】オフセットレベルが大きい場合における、
（ａ）Ａ／Ｄ変換、（ｂ）各サンプルポイントのコンパ
レータ出力、（ｃ）各サンプルポイントのデジタル表示
データ、を示す図である。

【図１３】ゲインレベルが大きい場合における、（ａ）
Ａ／Ｄ変換、（ｂ）各サンプルポイントのコンパレータ
出力、（ｃ）各サンプルポイントのデジタル表示デー
タ、を示す図である。

【図１４】ゲインレベルが小さい場合における、（ａ）
Ａ／Ｄ変換、（ｂ）各サンプルポイントのコンパレータ
出力、（ｃ）各サンプルポイントのデジタル表示デー
タ、を示す図である。

【図１５】オフセット自動調整部１６の内部構成を示す
ブロック図である。

【図１６】オフセット自動調整法を示すフローチャート
である。

【図１７】オフセットレベルが大きい場合における自動
調整動作を示す図である。

【図１８】オフセットレベルが小さい場合における自動
調整動作を示す図である。

【図１９】ゲイン自動調整部１８の内部構成を示すブロ
ック図である。

【図２０】ゲイン自動調整法を示すフローチャートであ
る。

【図２１】ゲインレベルが小さい場合における自動調整
動作を示す図である。

【図２２】ゲインレベルが大きい場合における自動調整
動作を示す図である。

【符号の説明】

（図１〜図６） １…アナログ表示データ、２…オフセットレベル、３…
ゲインレベル、４…アナログデジタル変換部、５…デジ
タル表示データ、６…デジタル表示データ読み出し部、
７…読み出しデータ、８…文字情報生成部、９…読み出
しデータ表示情報、１０…重ね合わせ表示制御部、１１
…カラー調整実行信号、１２…液晶表示データ、１３…
ラッチクロック、１４…水平クロック、１５…階調電圧
生成部、１６…階調電圧レベル、１７…Ｘ駆動手段、１
８…パネルデータ、１９…先頭ライン信号、２０…Ｙ駆
動手段、２１…非選択電圧、２２…選択電圧、２３…走
査信号線、２４…液晶パネル。 （図１３〜図２２） １…垂直同期信号、２…水平同期信号、３…クロック生
成部、４…黒レベル調整タイミング信号、５…ドットク
ロック、６…アナログ表示データ、７…オフセットレベ
ル、８…ゲインレベル、９…基準ローレベル、１０…ア
ナログデジタル変換部（Ａ／Ｄ変換部）、１１…デジタ
ル表示データ、１２…最小値格納部、１３…最小値格納
部、１４…最小値データ、１５…最大値データ、１６…
オフセット自動調整部、１７…オフセット調整開始信
号、１８…ゲイン自動調整部、１９…ゲイン調整開始信
号、２０…液晶コントローラ、２１…液晶表示データ、
２２…ラッチクロック、２３…水平クロック、２４…先
頭ライン信号、２５…階調電圧生成部、２６…階調電圧
レベル、２７…Ｘ駆動手段、２８…パネルデータ、２９
…Ｙ駆動手段、３０…非選択電圧、３１…選択電圧、３
２…走査信号線、３３…液晶パネル、３４…アナログＲ
表示データ、３５…アナログＧ表示データ、３６…アナ
ログＢ表示データ、３７…Ｒオフセットレベル、３８…
Ｇオフセットレベル、３９…Ｂオフセットレベル、４０
…Ｒ黒レベル調整手段、４１…Ｇ黒レベル調整手段、４
２…Ｂ黒レベル調整手段、４３…デジタル変換用アナロ
グＲデータ、４４…デジタル変換用アナログＧデータ、
４５…デジタル変換用アナログＢデータ、４６…Ｒゲイ
ンレベル、４７…Ｇゲインレベル、４８…Ｂゲインレベ
ル、４９…Ｒ−Ａ／Ｄ変換手段、５０…Ｇ−Ａ／Ｄ変換
手段、５１…Ｂ−Ａ／Ｄ変換手段、５２…デジタルＲ表
示データ、５３…デジタルＧ表示データ、５４…デジタ
ルＢ表示データ、５５…帰線期間、５６…表示期間、５
７…オフセット量、５８…第１分圧抵抗、５９…第２分
圧抵抗、６０…第３分圧抵抗、６１…第４分圧抵抗、６
２…第５分圧抵抗、６３…第６分圧抵抗、６４…第７分
圧抵抗、６５…第１比較電圧、６６…第２比較電圧、６
７…第３比較電圧、６８…第４比較電圧、６９…第５比
較電圧、７０…第６比較電圧、７１…第７比較電圧、７
２…第８比較電圧、７３…第１コンパレータ、７４…第
２コンパレータ、７５…第３コンパレータ、７６…第４
コンパレータ、７７…第５コンパレータ、７８…第６コ
ンパレータ、７９…第７コンパレータ、８０…第８コン
パレータ、８１…第１コンパレータ出力、８２…第２コ
ンパレータ出力、８３…第３コンパレータ出力、８４…
第４コンパレータ出力、８５…第５コンパレータ出力、
８６…第６コンパレータ出力、８７…第７コンパレータ
出力、８８…第８コンパレータ出力、８９…８ｔｏ３エ
ンコーダ、９０…サンプルポイント、９１…最小値、９
２…最大値、９３…最小値判別部、９４…最小値判別結
果出力、９５…オフセット調整制御部、９６…オフセッ
ト調整制御信号、９７…オフセット生成カウンタ、９８
…オフセット生成カウントデータ、９９…同期式オフセ
ット生成部、１００…黒表示アナログデータ、１０１…
第１オフセット調整期間、１０２…第２オフセット調整
期間、１０３…第３オフセット調整期間、１０４…第４
オフセット調整期間、１０５…最大値判別部、１０６…
最大値判別結果出力、１０７…ゲイン調整制御部、１０
８…ゲイン調整制御信号、１０９…ゲイン生成カウン
タ、１１０…ゲイン生成カウントデータ、１１１…同期
式ゲイン生成部、１１２…最高輝度表示アナログデー
タ、１１３…第１ゲイン調整期間、１１４…第２ゲイン
調整期間、１１５…第３ゲイン調整期間、１１６…第４
ゲイン調整期間。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 栗原 博司 千葉県茂原市早野3300番地 株式会社日立 製作所電子デバイス事業部内 (72)発明者 加藤 伸隆 愛知県尾張旭市晴丘町池上１番地 株式会 社日立製作所オフィスシステム事業部内 (72)発明者 森 雅志 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立画像情報システム内 (72)発明者 蛭田 幸男 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立画像情報システム内

Claims (8)

【特許請求の範囲】
1. 【請求項１】Ｘ方向信号線とＹ方向信号線によって選択
   されるマトリクス表示パネルと、 前記マトリクス表示パネルのＸ方向信号線に表示データ
   を供給するＸ駆動手段と、 前記マトリクス表示パネルのＹ方向信号線に水平クロッ
   ク信号に同期して順次選択電圧をＹ駆動手段と、複数の
   電圧レベルを有するアナログ形式の入力データが入力さ
   れるアナログ入力手段と、前記アナログ入力手段に接続
   され、アナログ形式入力データをデジタル形式のデータ
   に変換するアナログデジタル変換手段とを備えたアナロ
   グインタフェース液晶表示装置において、 任意の表示位置における前記デジタル形式のデータを読
   み出すデータ読み出し手段と、前記データ読み出し手段
   が読み出した読み出しデータに従った文字情報を生成す
   る文字情報生成手段と、前記文字情報生成手段と、前記
   デジタル形式のデータを重ね合わせて表示する重ね合わ
   せ表示手段と、複数の電圧レベルを有する階調電圧信号
   を発生する電圧発生手段と、前記アナログデジタル変換
   手段の出力に応じて、前記複数の電圧レベルを有する階
   調電圧信号から一つの階調電圧信号を選択して前記Ｘ方
   向信号線に供給するセレクタ手段を備えたことを特徴と
   するアナログインタフェース液晶表示装置。
2. 【請求項２】請求項１において、前記マトリクス表示パ
   ネルが、１画素当たりＮビット（Ｎは自然数）の情報を
   表示可能であるアナログインタフェース液晶表示装置。
3. 【請求項３】請求項２において、前記電圧発生手段が２
   Ｎレベルの階調電圧信号を発生するアナログインタフェ
   ース液晶表示装置。
4. 【請求項４】請求項１において、前記マトリクス表示パ
   ネルにカラーフィルタが配置されているアナログインタ
   フェース液晶表示装置。
5. 【請求項５】Ｘ方向信号線およびＹ方向信号線を備え、
   これらに電圧を印加されることで所望の画素に表示の行
   われるマトリクス表示パネルと、 複数の電圧レベルを有するアナログ形式の入力データが
   入力されるアナログ入力手段と、 上記アナログ入力手段に入力されたアナログ形式入力デ
   ータを、別途定められたオフセットレベルにまでシフト
   させ、その後、別途定められたゲインレベルでデジタル
   形式のデータに変換するアナログデジタル変換手段と、 別途定められた期間毎の上記デジタル形式のデータの最
   小値を格納する最小値格納手段と、 上記最小値格納手段から上記最小値を読み出し、該最小
   値の大きさに応じて上記オフセットレベルを調整するオ
   フセット調整手段と、 複数の電圧レベルを有する階調電圧信号を発生する電圧
   発生手段と、 上記アナログデジタル変換手段の出力に応じて、階調電
   圧信号のうちの一つを選択して上記Ｘ方向信号線に供給
   するＸ駆動手段と、 上記Ｙ方向信号線に水平クロック信号に同期して順次選
   択電圧を印加するＹ駆動手段と、 を有することを特徴とするアナログインタフェース表示
   装置。
6. 【請求項６】別途定められた期間毎の上記デジタル形式
   のデータの最大値を格納する最大値格納手段と、 上記最大値格納手段から上記最大値を読み出し、該最大
   値の大きさに応じて上記ゲインレベルを調整するゲイン
   調整手段をさらに有すること、 を特徴とする請求項５記載のアナログインタフェース表
   示装置。
7. 【請求項７】上記別途定められた期間とは、一表示期間
   であること、 を特徴とする請求項５または６記載のアナログインタフ
   ェース表示装置。
8. 【請求項８】上記アナログデジタル変換手段は、上記ア
   ナログ形式の入力データを、２＾Ｎ（Ｎは自然数）段階
   のデジタル形式のデータへ変換するものであり、 上記電圧発生手段は、２＾Ｎ（Ｎは自然数）レベルの階
   調電圧信号を発生するものであること、 を特徴とする請求項４，５，６または７記載のアナログ
   インタフェース表示装置。