JPH09218255A - デジタル信号と周期信号の乗算のための高速乗算器 - Google Patents

デジタル信号と周期信号の乗算のための高速乗算器

Info

Publication number
JPH09218255A
JPH09218255A JP8332645A JP33264596A JPH09218255A JP H09218255 A JPH09218255 A JP H09218255A JP 8332645 A JP8332645 A JP 8332645A JP 33264596 A JP33264596 A JP 33264596A JP H09218255 A JPH09218255 A JP H09218255A
Authority
JP
Japan
Prior art keywords
phase
signal
values
digital
decoder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8332645A
Other languages
English (en)
Inventor
Alain Renard
アラン・ルナール
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thales Avionics SAS
Original Assignee
Thales Avionics SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thales Avionics SAS filed Critical Thales Avionics SAS
Publication of JPH09218255A publication Critical patent/JPH09218255A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/52—Multiplying; Dividing
    • G06F7/523—Multiplying only
    • G06F7/533—Reduction of the number of iteration steps or stages, e.g. using the Booth algorithm, log-sum, odd-even
    • G06F7/5332—Reduction of the number of iteration steps or stages, e.g. using the Booth algorithm, log-sum, odd-even by skipping over strings of zeroes or ones, e.g. using the Booth Algorithm
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/02—Digital function generators
    • G06F1/03—Digital function generators working, at least partly, by table look-up
    • G06F1/0321—Waveform generators, i.e. devices for generating periodical functions of time, e.g. direct digital synthesizers
    • G06F1/0328—Waveform generators, i.e. devices for generating periodical functions of time, e.g. direct digital synthesizers in which the phase increment is adjustable, e.g. by using an adder-accumulator
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S19/00—Satellite radio beacon positioning systems; Determining position, velocity or attitude using signals transmitted by such systems
    • G01S19/01—Satellite radio beacon positioning systems transmitting time-stamped messages, e.g. GPS [Global Positioning System], GLONASS [Global Orbiting Navigation Satellite System] or GALILEO
    • G01S19/13—Receivers
    • G01S19/24—Acquisition or tracking or demodulation of signals transmitted by the system
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S19/00—Satellite radio beacon positioning systems; Determining position, velocity or attitude using signals transmitted by such systems
    • G01S19/01—Satellite radio beacon positioning systems transmitting time-stamped messages, e.g. GPS [Global Positioning System], GLONASS [Global Orbiting Navigation Satellite System] or GALILEO
    • G01S19/13—Receivers
    • G01S19/35—Constructional details or hardware or software details of the signal processing chain
    • G01S19/37—Hardware or software details of the signal processing chain

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Computational Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computing Systems (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Position Fixing By Use Of Radio Waves (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

(57)【要約】 【課題】 デジタル信号ＳＮに周期波形、すなわち原則
として、正弦波形を乗ずるデジタル乗算回路を提供す
る。 【解決手段】 鋸歯状に変化する位相デジタル発生器Φ
を使用し、各位相値ごとに２の正の整数値の代数和によ
る関数ＫｓｉｎΦのサンプルの近似を使用する。ただ
し、Ｋはすべての位相値に対して同じ係数である。ＳＮ
とこれらの和との積は、迅速かつ容易に得られ、サイン
テーブルを必要としない。位相Φを受け取るデコーダ１
２は、セットアップすべき２のベキを規定し、経路指定
回路１４は、デコーダ１２の制御下で２のベキを乗ずる
操作を実行する。加算器ＡＤＤ１及びＡＤＤ２は、２の
ベキの和を供給する。結果は、積ＳＮ・Ｋ・ｓｉｎΦの
近似結果である。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、第一のデジタル信
号に、その変化が一般に正弦波である周期波形のデジタ
ルサンプルを乗ずるのに使用できる高速乗算器に関す
る。
【０００２】
【従来の技術】本発明に関する説明は、ＧＰＳ（グロー
バル位置決定システム）衛星信号またはＧＬＯＮＡＳＳ
（グローバル周回航法衛星システム）衛星信号を使用す
る位置決定受信機における正確な適用に関して行われ
る。しかしながら、本願で提案する高速乗算方法および
この方法を実施する乗算器は、デジタル信号に周期信号
のデジタルサンプルを乗ずることが求められる他の状況
にも適用できることが理解できよう。
【０００３】ＧＰＳ受信機またはＧＬＯＮＡＳＳ受信機
は、地球のまわりの軌道内の一群の衛星のいくつかの衛
星から無線周波数信号を受信する機械である。これらの
受信機では、これらの信号に基づいて、各受信機の正確
な位置、あるいはその速度ならびに絶対時間を計算する
ことができる。
【０００４】ＧＰＳシステムまたはＧＬＯＮＡＳＳシス
テムでは、無線周波数信号は、２進疑似ランダムコード
およびその他のデジタルデータによって位相変調された
固定の周波数の搬送波から構成される。衛星の伝送パワ
ー値は非常に低く、疑似ランダムコードを使用して、信
号のレベルよりもはるかに高いレベルを有する雑音中の
信号の検出を改善する。受信に際して、受信された信号
すなわち疑似ランダムコードの搬送波は、受信機内で局
所的に生成された同じコードと相関する。
【０００５】最近設計された受信機では、この相関を実
行するのに使用される信号処理操作は完全にデジタルで
ある。したがって、衛星から受信された信号は、その搬
送周波数をデジタル化できるほど十分小さい値に転位し
た後でデジタル化される。次いで相関が行われる。
【０００６】次に、第一にドップラー効果、第二に信号
の伝搬の持続時間などの現象を考慮するために、相関に
は位相および周波数サーボ制御ループが必要である。こ
のループは、信号デジタル処理回路の一部をなす。
【０００７】サーボ制御ループ内では、デジタル化され
た信号は再び純デジタル形式の周波数転位を受ける。す
なわち、信号（数ビットでコード化された正規サンプル
によって表される）に（デジタル化された）正弦波形を
乗ずる。乗算の結果は、まだ疑似ランダムコードによる
初期変調を伝達する転位された搬送波を有するデジタル
信号になる。この信号が、同じであるがローカル発生器
によって生成された疑似ランダムコードとの相関を受け
る。
【０００８】デジタルサーボ制御ループ内では、デジタ
ル正弦波信号は一般に直接得られない。それを得るため
に、位相数値制御発振器が使用される。この発振器は、
０ラジアンと２πラジアンの間で直線鋸歯状に変動する
周期デジタル位相Φを供給する。
【０００９】このデジタル鋸歯を正弦波信号に変換する
ために、サインテーブルまたはコサインテーブル（一般
にどちらも直角位相信号を有する必要がある）が使用さ
れる。この種類のテーブルは、その各アドレスにおい
て、このアドレスのそれぞれはデジタル値のサイン（ま
たはコサインテーブルの場合はコサイン）を正確に含む
読出し専用メモリによって構成される。位相Φは、メモ
リがアドレスΦを受け取った場合にｓｉｎΦを供給する
ように、例えば４ビットのアドレスとして加えられる。
【００１０】次いで、正弦波デジタル信号ｓｉｎΦは、
標準の二進乗算器内で衛星からきたデジタル化された信
号と乗ぜられる。
【００１１】
【発明が解決しようとする課題】この方法は、結果の計
算の割合が高い場合、物理的限界に直面する。読出し専
用メモリのように、乗算器は遅延要因である。さらに、
乗算器は、デジタル信号のビットの数が大きい場合、集
積回路チップ上の多くのスペースをとるので費用のかか
る回路要素である。
【００１２】この制限を回避するために、本発明は、独
自の乗算の方法、および第一のデジタル信号にデジタル
化周期波形を乗ずる対応する乗算器の新規の構造を提案
する。
【００１３】
【課題を解決するための手段】本発明は、上述のものな
どの用途において、乗算の結果が係数Ｋの最も近い値に
規定される観測に基づく。すなわち、乗算の真の目的
は、波形によるデジタル信号の周波数転位または変調で
ある。この場合、乗算は係数の最も近い値まで行われ
る。ただし、実行される乗算の連続操作中、この係数が
所望の精度の範囲内で一定であることを条件とする。
【００１４】本発明による方法は、鋸歯状に周期的に変
化するデジタル位相Φを使用し、Ｎ数Ｋｓｉｎ２ｉπ／
ＮのＮ整数近似値Ａｉのテーブルを復号関数として使用
してこの位相をデコーダの入力に加えるステップからな
る。ｉは０からＮ−１までの指数、Ｋはすべての指数ｉ
に対して同じである任意の数、整数近似値Ａｉは、符号
がそれに割り当てられる一つ以上の２の正の整数ベキの
代数和である。したがって、デジタル信号ＳＮに正弦波
形を乗ずるステップは、単に位相２ｉπ／Ｎに対応する
各指数ｉごとに、デコーダの制御下で、信号ＳＮに数Ａ
ｉを形成する様々な２のベキを乗ずるステップと、この
ように掛けられた信号の代数和を得て、ＳＮと近似値Ａ
ｉとの積であるデジタル値を形成するステップとからな
る。代数和Ａｉは、少なくともｉのいくつかの値に対し
て、いくつかの異なる２のベキの和を意味する。
【００１５】加算の前の２のベキを乗ずるステップは、
本質上、デジタル信号を、加算器の入力に対してより上
位の値のほうへ一つ以上の桁だけシフトするステップ
と、次いで加算器が和をとり、より下位の値にゼロを置
くステップとからなる。符号の反転は、１の補数をとる
ステップと、１を追加するステップとからなる。
【００１６】この方法の理由および利点についての説明
を以下に詳細に行う。ただし、このように実行された乗
算では、非常に簡単な復号および経路指定回路および非
常に少数の加算器（一つまたは二つの加算器）しか使用
しないことがすでに言える。この回路は速い速度で動作
できる。
【００１７】したがって、本発明は、この方法を使用し
て、デジタル値ＳＮに正弦波形を周期的に乗ずるデジタ
ル乗算回路を提案する。前記回路は、以下のものを含
む。
【００１８】− 鋸歯状に変化する周期デジタル位相Φ
を生成する手段。
【００１９】− 位相Φを受け取り、位相Φの任意の値
２ｉπ／Ｎとの対応を供給するデコーダ。ただし、ｉ
は、符号がそれに割り当てられる一つ以上の２の正の整
数ベキの０からＮ−１までの指数であり、その代数和は
数Ａｉであり、数ＡｉはＫｓｉｎ２ｉπ／Ｎの近似値で
あり、Ｋはすべての値Ａｉに対して同じ値を有する。
【００２０】− デコーダが位相２ｉπ／Ｎを受け取っ
た場合にデコーダによって活性化されて、信号ＳＮから
一つ以上の信号ＳＮｉｊを供給する経路指定手段。信号
ＳＮｉｊは、信号ＳＮに、符号を割り当てられかつ和Ａ
ｉ内で使用される２のベキのうちの一つを乗ぜられたも
のを表す。
【００２１】− デコーダによって活性化され、デコー
ダが位相２ｉπ／Ｎを受け取った場合に経路指定手段に
よって与えられる信号ＳＮｉｊを受け取り、加算するこ
とができる加算の手段。
【００２２】− 一つの出力において、信号に正弦波形
ＫｓｉｎΦの近似値である波形を乗ずることを表す信号
ＳＮ．Ａｉを供給する回路。
【００２３】Ｎは、１２よりも大きいかまたは１２に等
しいことが好ましく、位相が２進モードにおいてｐビッ
トで符号化されている場合、Ｎは２ｐに等しい。
【００２４】値Ａｉの少なくともいくつかは、いくつか
の異なる２のベキの和によって得られる。
【００２５】Ｋは、加算器内で使用される２のベキの数
が数単位（例えば３または４）の最大値に等しくなり、
かつ特定の位相に対して実行される加算の数ができれば
２に、例外的には３に限定されるほど十分小さくなるよ
うに選択することが好ましい。
【００２６】位相が４ビットで符号化され、ある周期に
おいてＮ＝２4個のサンプルを含んでいる場合、Ｋは１
３または８に等しいことが好ましい。そこから得られる
和Ａｉは以下に詳細に理解できよう。位相がある周期に
おいて１２の値をとる場合、Ｋは７に等しいことが好ま
しい。この場合も周期当たり１２サンプルをとるある境
界的ケースの場合、Ｋは３に等しく、この場合、理解で
きるように、正弦波形は実際三角波形によって近似され
る。
【００２７】拡張によって、本発明は、デジタル信号に
非正弦周期波形Ｆ（Φ）を乗ずることに適用できること
が理解できよう。２のベキの簡単な代数和によって正弦
波形ＫｓｉｎΦの近似を求める代わりに、２のベキの簡
単な代数和によって関数Ｋ・Ｆ（Φ）の近似を可能にす
るＫの値を探す。ここでも、操作は、周期当たりＮ個の
位相サンプルΦｉを有するデジタル発生器によって生成
された周期的鋸歯形状を有する位相Φから始まる。
【００２８】本発明は、ある周期の異なる位相の値の数
Ｎがより高く、デジタル信号ＳＮが数ビットで符号化さ
れる場合、特に有効である。
【００２９】
【発明の実施の形態】本発明の他の特徴および利点は、
添付の図面を参照して行った以下の詳細な説明から明ら
かとなろう。
【００３０】本発明によって提案される配置を供給する
原理の背後にある論法は、まず第一に、正確な例によっ
て例証されよう。
【００３１】本発明は、直線鋸歯状に周期的に変化する
位相Φを送達するデジタル位相発生器から始まり、デジ
タル信号ＳＮと位相Φを有する正弦波形との積を得るこ
とが求められる。
【００３２】この例は、ｐ＝４ビット、Ｎ＝２4＝１６
で符号化された位相の場合に基づく。すなわち、正弦波
は、π／８だけ離間した１６の位置によって規定され
る。したがって、位相は、うまく値Φ＝２ｉπ／８をと
る。ｉは、１からＮ−１までの指数である。
【００３３】本発明は、以下の観測に基づく。各位相値
Φごとに、すなわち各指数ｉごとに、値ＫｓｉｎΦの近
似値Ａｉを示すテーブルを書くことができ、したがって
この値Ａｉを２のベキの簡単な代数和の形で書くことが
できる。数Ｋは、テーブル全体について同じである。そ
れは、ある意味では、乗算に使用される正弦波の振幅を
表す。
【００３４】例えば、Ｋ＝８を選択した場合、０からπ
／２までの位相に対して、以下のテーブルを書くことが
できる（他の位相に対する値は、標準の三角関係によっ
て、特にπから２πまでの位相に対する符号を反転する
ことによってそこから導出される）。
【００３５】
【表１】
【００３６】その場合、信号ＳＮに、Φに基づいて計算
した値ｓｉｎΦを乗ずるよりも、近似値として値Ａｉを
使用して、ＳＮに正弦波ＫｓｉｎΦを乗ずるほうが有益
であることが観測される。したがって、 − どのようにして値ＳＮに数２1、２2および２3を乗
ずるかが十分に分かる。
【００３７】− このようにして乗ぜられた和を、互い
の、信号ＳＮとのまたは信号−ＳＮとの代数加算をどの
ようにして実行するかが十分に分かる。
【００３８】これらの操作は、デジタル位相Φによって
制御されるデコーダ、いくつかの経路指定回路および一
つの加算器のみを含む非常に簡単な論理回路内で実行さ
れる。経路指定回路および加算器は、所与のインスタン
スにおいて位相の関数としてデコーダによって制御され
る。
【００３９】その場合、回路の出力において複合信号が
得られる。この複合信号は、信号ＳＮと正弦波形との積
の近似値である積ＳＮ・ＫｓｉｎΦの近似値を表す。係
数Ｋはこの波形の振幅を表す。
【００４０】表１の最後の列に記載されている誤差は、
予想される精度を示す指標として示されている。いずれ
にせよ、正弦波を有限数のサンプル（例えば周期当たり
１６のサンプル）上でデジタル化する唯一の事実は、上
記の近似から得られる誤差よりもはるかに大きい誤差を
供給することに留意されたい。これは、この近似が難な
く使用できることを示す。
【００４１】適切なＫの他の値を見つけることは容易で
ある。しかしながら、Ｋの増大が大きくなればなるほ
ど、縦続接続される加算器の数が多くなる危険も大きく
なる。このため回路が複雑になり、回路が遅れる。
【００４２】正弦波に非常に近い波と、有限数の加算段
との効率的な兼ね合いを考慮する一つの例では、値Ｋ＝
１３を使用する。この例が当てはまる場合は、まだＮ＝
２4のサンプルによる４ビットの位相符号化の場合であ
る。２のベキの和による近似のテーブルを以下に示す。
【００４３】
【表２】
【００４４】上記の例では、位相は、４ビットで符号化
される。位相がより大きいまたはより小さい数のビット
で符号化される場合、また位相が２のベキでないいくつ
かのサンプルで符号化される場合も、２のベキの和によ
る近似を可能にするＫの値を見つけることができる。
【００４５】例えば、位相が周期当たりＮ＝１２の値を
とる場合、位相デジタル発生器は、π／６の増分を表す
コードを有する位相を送達し、経路指定回路および加算
器を制御するデコーダは、発生器によって送信された信
号を復号するように設計される。この場合、Ｋを概して
３に等しいとすると、正弦波の三角近似３ｓｉｎΦが得
られる。誤差は１５％である。しかしながら、Ｋが７に
等しい場合、この場合も位相が１２の値で符号化されて
いると、和Ａｉの近似は次のようになる。
【００４６】
【表３】
【００４７】どんな位相の値でも、実施すべき加算器の
段は一つだけである。
【００４８】上記の各例または他の各場合の実施は非常
に簡単である。
【００４９】図１に、対応する回路の構成の概略図を示
す。
【００５０】位相Φを有する正弦波形を乗ずるべき信号
は、例えば一つの符号ビットを含む４ビットで符号化さ
れた信号ＳＮである。
【００５１】デジタル位相は、参照番号１０によって示
される位相デジタル発生器または数値制御発振器（ＮＣ
Ｏ）によって与えられる。使用される位相Φは、４ビッ
トで符号化される。ここで、ＧＰＳ受信機のデジタル周
波数の変化などの用途におけるこの発生器の構成に戻
る。
【００５２】さしあたり、単にそのような発振器の原理
は次のようなものであると言える。すなわち、発振器
は、メモリレジスタ、位相増分値ΔΦをデジタル形式で
それに加える入力、加算器および固定の周波数Ｆｃにお
けるクロックを有する。各クロックストロークにおい
て、増分がレジスタの内容に加えられ、結果がメモリ内
に入れられる。メモリの内容が２πラジアンに対応する
値に達すると、レジスタがゼロにリセットされる。した
がって、レジスタは、０と２πの間で直線的に（正弦波
的にではない）振動する瞬時位相値を含む。発生器の出
力は、周期鋸歯状に発生するレジスタの内容を表す。
【００５３】発生器の分解能は高くても良い。すなわち
出力信号は、例えば１６ビットまたはそれ以上で与えら
れる。しかしながら、たいていの場合、信号ＳＮの乗算
に使用される位相Φは、より小さい数のビット、この例
では４ビットで符号化される。この場合、操作は、発生
器の出力において四つの最上位ビットをとることに制限
され、信号ＳＮには、周期当たり１６の瞬間でサンプリ
ングされた正弦波形が掛けられる。
【００５４】図１の回路は、本質上、四つの位相Φビッ
トを受け取り、経路指定回路１４を活性化させるデコー
ダ１２を含む。経路指定回路は、本願では例えば４ビッ
トで符号化されたデジタル信号ＳＮを受信する。デジタ
ル信号ＳＮには、正弦波形を乗ずる必要がある。また、
経路指定回路は、場合により、特に代数和Ａｉが減算操
作を含む場合、この信号の反対−ＳＮを受信する。経路
指定回路は、所与の位相Φｉに対するデコーダ１２の状
態に応じて、それぞれＳＮと符号をそれに割り当てられ
る２の正の整数べきとの積を表す一つ以上のデジタル値
ＳＮｉｊ、ＳＮｉｋ、．．．、を供給する。
【００５５】ＳＮまたは−ＳＮに２jを掛けてＳＮｉｊ
を得ることは、簡単な経路指定操作によって行われる。
実際、経路指定操作は、（それぞれ加重値２0、２1、２
2を有するＳＮの三つの値ビットおよび加重値２3を有す
るＳＮの符号ビットを表す）四本の線の信号ＳＮをとる
ステップと、加重値２j、２j+1、２j+2を三つの値ビッ
トに割り当て、かつ加重値２j+3を符号ビットに割り当
てるステップと、ｊ本の線をゼロにおいて２0から２j-1
までの加重値として加えるステップとからなる。
【００５６】経路指定回路は、ＳＮのビットの加重値の
これらのシフトを実行し、かつ位相サンプルｉに必要な
信号ＳＮｉｊおよびＳＮｉｋをセットアップするために
ゼロにおいて最下位ビットを加える規則を有する。
【００５７】加算器ＡＤＤ１、ＡＤＤ２では、二つ組に
なって、和Ａｉのモデルに従って、信号ＳＮｉｊ、ＳＮ
ｉｋ、．．．、を加算して、出力Ｓにおいて、積ＳＮ・
Ａｉ、すなわちＳＮ・Ｋ・ｓｉｎΦの所望の近似に等し
い和ＳＮｉｊ＋ＳＮｉｋ＋．．．を得ることができる。
【００５８】図２に、表２に規定される近似に対応する
簡単な例示の実施の形態を示す（Ｋ＝１３）。
【００５９】表２に従って、位相サンプルｉの関数とし
て以下の計算を実行する必要がある。
【００６０】 ｉ＝０ Φ＝０ 数０を回路の出力に経路
指定する ｉ＝１ Φ＝π／８ ＳＮ・２2およびＳＮを
加算器の入力に経路指定する ｉ＝２ Φ＝π／４ ＳＮ・２3およびＳＮを
加算器の入力に経路指定する ｉ＝３ Φ＝３π／８ ＳＮ・２3およびＳＮ・
２2を加算器の入力に経路指定する ｉ＝４ Φ＝π／２ ＳＮ・２3およびＳＮ・
２2を第１の加算器の入力に、次いで加算器の出力に経
路指定し、ＳＮを第２の加算器の入力に経路指定する ｉ＝５ Φ＝５π／８ ｉ＝３の場合と同様 ｉ＝６ Φ＝３π／４ ｉ＝２の場合と同様 ｉ＝７ Φ＝７π／８ ｉ＝１の場合と同様 ｉ＝８ Φ＝π ｉ＝０の場合と同様 ｉ＝９からｉ＝１２まで それぞれｉ＝１からｉ
＝４までの場合と同様。ただし、得られた結果の反対を
とるか、またはＳＮの反対（−ＳＮ）を使用する。
【００６１】 ｉ＝１３ Φ＝１３π／８ ｉ＝１１の場合と同様 ｉ＝１４ Φ＝７π／４ ｉ＝１０の場合と同様 ｉ＝１５ Φ＝１５π／８ ｉ＝９の場合と同様 位相π／２および−π／２に対して、三つの項を加算す
るので、二つの加算器ＡＤＤ１、ＡＤＤ２が必要であ
る。
【００６２】デコーダ１２は、位相Φを規定する四つの
ビットを受け取る。位相発生器は表示されていない。デ
コーダは、四つの出力、すなわちそれぞれＳＮに１、４
および８を乗ずるためのコマンドを表すＤ１、Ｄ４、Ｄ
８、および位相の関数としてこれらの乗算の操作に割り
当てるべき符号ＳＧＮを有する。完全な復号テーブルが
図２に示されており、表２に規定される近似に対応す
る。１における出力Ｄ８は、８による乗算を実行する必
要があることを示す。１における出力Ｄ４は、４による
乗算の必要性を示す。１における出力Ｄ１は、非乗算信
号ＳＮを使用する必要があることを示す。最後に、１に
おける出力ＳＧＮは、結果の符号を反転させる必要があ
ることを示す。
【００６３】経路指定回路１４は、単にＡＮＤゲートの
三つのグループを有する。各グループは、信号ＳＮ用の
一つの入力および一つの制御入力を含む単一のゲートの
形をとり、制御入力に加えられる論理レベルに応じて、
信号ＳＮを通過させたり、通過させないことができる。
【００６４】第１のゲートは、信号Ｄ８によって活性化
し、Ｄ８が１にある場合、信号ＳＮを第１の加算器ＡＤ
Ｄ１の第１の入力Ｅ１に加えるが、８による乗算を実行
するために、ＳＮの桁の加重値を３ビットだけシフトす
る場合はそうする。すなわち、ＳＮの桁の加重値は、加
算器の加重値３〜６を有する入力に加えられ、加重値０
〜２を有する入力はゼロにセットされる。Ｄ８がゼロに
ある場合、入力Ｅ１は０を受け取る。したがって、この
第１のゲートは、０（位相サンプル０、１、７、８、
９、１５の場合）か、または８ＳＮの値（サンプル２、
３、４、５、６、１０、１１、１２、１３、１４の場
合）を供給すると仮定できる。
【００６５】第２のゲートは、Ｄ４によって制御され、
Ｄ４が１にある場合、信号ＳＮを加算器ＡＤＤ１の第２
の入力Ｅ２の加重値２〜５（４による乗算）に加える。
加重値０および１を有する入力はゼロにセットされる。
加重値６を有する入力は、信号ＳＮの符号ビットを受け
取る（符号ビットも加重値５を有する入力において受け
取られる）。入力Ｅ２はＤ４が０にある場合０を受け取
る。
【００６６】したがって、加算器ＡＤＤ１は、Ｄ４が１
にありかつＤ８が０にある場合にＳＮ×４を供給する
か、またはＤ８が１にありかつＤ４が０にある場合にＳ
Ｎ×８をもたらし、８×ＳＮ＋４×ＳＮをもたらし、し
たがってＤ４およびＤ８が１にある場合に１２×ＳＮと
なり、最後にＤ４およびＤ８が０にある場合に０にな
る。
【００６７】加算器ＡＤＤ１の出力は、第２の加算器Ａ
ＤＤ２の第１の入力Ｅ３に送信される。
【００６８】第３のゲートは、信号Ｄ１によって制御さ
れ、Ｄ１が１にある場合にＳＮをもたらし、Ｄ１が０に
ある場合に０を供給する。このゲートの出力は、加算器
ＡＤＤ２の第２の入力Ｅ４によって受け取られる。数Ｓ
Ｎの加重値は、この入力の加重値０〜３に対応する。こ
れは、ＳＮの乗算がない場合に対応する。ＳＮの符号ビ
ット（加重値３）は、加重値４〜６を有する入力におい
てコピーされる。
【００６９】加算器ＡＤＤ２の出力は、復号テーブルの
関数として、０またはＳＮまたは５×ＳＮまたは９×Ｓ
Ｎまたは１２×ＳＮまたは１３×ＳＮを供給する。
【００７０】デコーダ１２の符号ビットＳＧＮ（位相０
〜７π／８に対して符号０、その他に対して符号１）
は、加算器ＡＤＤ２の出力を受け取る符号変更回路に加
えられる。この符号変更回路は、１の補数論理におい
て、排他的ＯＲゲート、次いで最下位単位を排他的ＯＲ
ゲートの出力値に加える増分器を含む。増分器の出力Ｓ
は、この場合、一つの符号ビットを有する８ビットでＳ
Ｎ・ＫｓｉｎΦの近似を供給する。
【００７１】この簡単な実施の形態は、三つの経路指定
ゲート、二つの加算器および符号変更回路を含む。一つ
の加算器および追加のゲートだけで、同じ経路指定およ
び付加機能を実行して、より速く、よりコンパクトな回
路を得ることができる。図３に、ただ一つの加算器、図
２のような２×七つの入力ではなく２×五つの入力を有
し、デコーダ１２の出力Ｄ１、Ｄ４、Ｄ８を使用して、
ＡＮＤゲートおよび図２の二つの加算器と同じ機能を正
確に実行できる例示的実施の形態を示す。
【００７２】図３の例は、同じ機能を実行するまったく
異なる方法を考案できることを示すためにのみ示され
る。
【００７３】いくつかの用途では、衛星信号の受信機が
その例である位相Φは、デジタル位相発生器の高位出力
において直接とられない。しかしながら、発生器の完全
な出力が疑似ランダム雑音に加えられて、信号ＳＮの乗
算に使用される最下位ビットよりも小さい雑音レベルを
有する故意に雑音がのった位相を供給する。この雑音の
導入は、信号ＳＮ・ｓｉｎΦのスペクトル内の周期的寄
生線を除去するように設計される。これらの線は、図１
の４ビットの位相が切り取られることによる。衛星信号
受信機の場合、これらの線は、受信された信号のサーボ
制御が失われ、隣の周波数に戻る危険を供給する。
【００７４】したがって、一般に、発生器が１６ビット
の一つの位相を供給する場合、１２ビット疑似ランダム
雑音がそれに加えられて、四つの最上位ビットのみを使
用して雑音がのった位相を供給する。乗算器の出力にお
ける信号Ｋ・ｓｉｎΦのスペクトルには、厄介な寄生線
がなくなる。
【００７５】次に、図１の発生器１０は図４に示すよう
に構成される。制御発振器ＮＣＯ１８は、周波数Ｆｃの
クロック入力、および周波数および位相デジタル制御入
力を有する。この入力は、各クロックストロークにおい
て出力に加えられる位相増分を規定する。発振器ＮＣＯ
の１６の出力ビットは、加算器２０内で、疑似ランダム
シーケンス発生器からきた１２の雑音ビットにまで加え
られる。１２の雑音ビットは、対応する加重値とともに
加算器の１２の低位ビットに加えられる。雑音発生器
は、例えば、長さ２20ビットを有する疑似ランダムシー
ケンスを生成する発生器である。
【００７６】加算器の出力は、四つの高位ビットで切り
取られて、位相Φを供給する。
【００７７】図５に、ＧＰＳまたはＧＬＯＮＡＳＳ衛星
信号受信機内の周波数および位相サーボ制御ループ内の
乗算器の用途を示す。
【００７８】受信機は、無線周波数信号を受信するため
のアンテナ３０、次いで周波数増幅および転位回路３
２、次いでアナログデジタル変換器３４を有する。変換
器からの出力信号は、その遷移周波数が１．０２３ＭＨ
ｚであり、かつその持続時間が１ミリ秒である疑似ラン
ダムコードによって位相変調された（転位周波数、例え
ば２０ＭＨｚの）搬送波のサンプルを示すデジタル信号
である。
【００７９】デジタル化された信号は、一般にいくつか
の衛星からの信号を同時に受信するためのいくつかの同
じ並列チャネルを含むデジタル信号処理アセンブリに加
えられる。一つのチャネルのみが図５に示されている。
【００８０】デジタル化された信号ＳＮは、搬送波か
ら、変調成分を抜き出すためにデジタル周波数転位を受
ける。この転位は、デジタル化された信号ＳＮに転位し
た搬送波周波数に等しい周波数を有する正弦波を乗ずる
ことによって達成される。
【００８１】この乗算は、上記の説明に従って行われ
る。すなわち、位相Φを生成するステップ、および信号
ＳＮにＫｓｉｎΦの値に近い２のベキの和Ａｉを乗ずる
ステップによって行われる。
【００８２】一般に、一つのチャネルを「同相」、一つ
のチャネルを《直角位相》にすることが望まれ、このた
めに、信号ＳＮには、ＫｓｉｎΦ（乗算器３６）だけで
なく、ＫｃｏｓΦ（乗算器３８）をも乗ずる。Ｋｃｏｓ
Φを乗ずるための回路の作成は、ＫｓｉｎΦを乗ずるた
めの回路から直ちに導出されることが分かるであろう。
【００８３】元の位相変調、ただし周波数が乗算によっ
て転位したものを含むサインチャネルおよびコサインチ
ャネルは、相関器４０に加えられる。相関器の役目は、
サインチャネルおよびコサインチャネル内に含まれる疑
似ランダムコードと、ローカルコード発生器４２によっ
て局所的に生成された疑似ランダムコードとの同期の程
度を示すことである。発生器によって生成されたローカ
ルコードは、衛星から予想されるコードと同じである。
【００８４】正弦波の周波数は、デジタル信号ＳＮの転
位した搬送波周波数の値に理論上対応する周波数であ
る。この波の位相Φは、図４に従って作成される発生器
４４によって生成される。この発生器は、衛星から受け
取った転位した搬送波の周波数および位相に対応する周
波数および位相を保つためにサーボ制御される。これに
より、相関器に加えられた信号が、例えば、衛星から理
論上受け取った周波数と実際に受け取った周波数との間
のドップラー効果による任意の周波数シフトを考慮する
ことができる。
【００８５】したがって、制御位相発生器４４は、周波
数の命令された値に対応する信号と、相関器４０によっ
て与えられる信号を使用して計算すること（計算回路４
６）によって生成された位相誤差および搬送波周波数信
号との和である制御信号を受信する。
【００８６】同時に、ローカル疑似ランダムコード発生
器４２は、その周波数および位相が、ローカルコードを
受信されたコードにサーボリンクするために、相関器４
０の出力から行った計算の関数として数値制御される発
振器によって駆動される。
【００８７】計算回路４６によって生成されたサーボ制
御された信号、ならびにコード発生器４２および位相発
生器４４の状態は、受信機の位置を決定するための情報
として使用される。
【００８８】以上、本発明による回路の特定の用途につ
いて説明した。
【図面の簡単な説明】
【図１】本発明による乗算回路の原理を示す図である。
【図２】簡単な例示的実施の形態を示す図である。
【図３】図２の一部の他の実施の形態を示す図である。
【図４】特定の用途における鋸歯位相発生器を示す図で
ある。
【図５】衛星信号受信機の位相デジタルサーボ制御ルー
プ内の乗算器の用途を示す図である。
【符号の説明】
ＡＤＤ１ 加算器 ＡＤＤ２ 加算器 １０ 数値制御発振器（ＮＣＯ） １２ デコーダ １４ 経路指定回路 １８ ＮＣＯ ２０ 加算器 ２２ 雑音発生器 ３０ アンテナ ３２ 周波数増幅および転位回路 ３４ アナログデジタル変換器 ３６ 乗算器 ３８ 乗算器 ４０ 相関器 ４２ コード発生器 ４４ 制御位相発生器 ４６ 計算回路

Claims (14)

    【特許請求の範囲】
  1. 【請求項１】 鋸歯状に周期的に変化するデジタル位相
    Φを使用してデジタル信号ＳＮに正弦波形を乗ずる方法
    において、 ｉは０からＮ−１までの指数、Ｋはすべての指数ｉに対
    して同じである任意の数、整数近似値Ａｉは、符号がそ
    れに割り当てられる一つ以上の２の正の整数ベキの代数
    和であり、それらの値の少くとも一部はいくつかの異な
    る２のベキの和であり、Ｎ個の数Ｋｓｉｎ２ｉπ／Ｎの
    Ｎ個の整数近似値Ａｉのテーブルを復号関数として使用
    して、この位相をデコーダの入力に加えるステップと、 位相２ｉπ／Ｎに対応する各指数ｉごとに、デコーダの
    制御下で、デジタル信号ＳＮに数Ａｉを形成する様々な
    ２のベキを乗ずるステップと、 このように乗ぜられた信号の代数和を得て、ＳＮと近似
    値Ａｉとの積であるデジタル値を形成するステップとか
    らなる操作を含む方法。
  2. 【請求項２】 前記２のベキを乗ずるステップが、デコ
    ーダによって制御される経路指定回路によって行われる
    請求項１に記載の方法。
  3. 【請求項３】 前記復号関数が、ｉは０から１５までの
    指数であり：Ａ０＝０；Ａ１＝４＋１；Ａ２＝８＋１；
    Ａ３＝８＋４；Ａ４＝８＋４＋１、Ａ５からＡ８はそれ
    ぞれＡ４からＡ０と同じ、値Ａ９からＡ１５はそれぞれ
    値Ａ１からＡ７の反対である値Ａｉを使用する請求項１
    に記載の方法。
  4. 【請求項４】 前記復号関数が、ｉは０から１５までの
    指数であり：Ａ０＝０；Ａ１＝２＋１；Ａ２＝４＋２；
    Ａ３＝８−１；Ａ４＝８、Ａ５からＡ８はそれぞれＡ４
    からＡ０と同じ、値Ａ９からＡ１５はそれぞれ値Ａ１か
    らＡ７の反対である値Ａｉを使用する請求項１に記載の
    方法。
  5. 【請求項５】 前記復号関数が、ｉは０から１２までの
    指数であり：Ａ０＝０；Ａ１＝３または４；Ａ２＝６；
    Ａ３＝７；Ａ４からＡ６はそれぞれＡ２からＡ０と同
    じ、値Ａ７からＡ１１はそれぞれ値Ａ１からＡ５の反対
    である値Ａｉを使用する請求項１に記載の方法。
  6. 【請求項６】 鋸歯状に周期的に変化するデジタル位相
    Φを使用し、ｉは０からＮ−１までの指数、Ｎはある周
    期中に使用される位相サンプルの数を表しており、周期
    中に連続的な値Φｉをとってデジタル信号ＳＮに周期波
    形Ｆ（Φ）を乗ずる方法において、 Ｋはすべての指数ｉに対して同じである任意の数、整数
    近似値Ａｉは、符号がそれに割り当てられる一つ以上の
    ２の正の整数ベキの代数和であり、少くともいくつかの
    値Ａｉは、いくつかの異なる２のベキの和であり、Ｎ数
    ＫＦ（Φｉ）のＮ整数近似値Ａｉのテーブルを復号関数
    として使用して、この位相をデコーダの入力に加えるス
    テップと、 位相Φｉに対応する各指数ｉごとに、デコーダの制御下
    で、デジタル信号ＳＮに数Ａｉを形成する様々な２のベ
    キを乗ずるステップと、 このように乗ぜられた信号の代数和を得て、ＳＮと近似
    値Ａｉとの積であるデジタル値を形成するステップとか
    らなる操作を含む方法。
  7. 【請求項７】 鋸歯状に変化する周期デジタル位相Φを
    生成する手段と、 位相Φを受け取り、ｉは、符号がそれに割り当てられる
    一つ以上の２の正の整数ベキの０からＮ−１まで変動す
    る指数であり、その代数和Ａｉは、Ｋｓｉｎ２ｉπ／Ｎ
    の近似値であり、ＫはすべてのＡｉの値に対して同じ値
    を有しており、位相Φの任意の値２ｉπ／Ｎとの対応を
    供給するデコーダと、 デコーダが位相２ｉπ／Ｎを受け取った場合にデコーダ
    によって活性化されて、信号ＳＮから、信号ＳＮに、符
    号を割り当てられかつ和Ａｉ内で使用される２のベキの
    うちの一つを乗ぜられたものを表しており、一つ以上の
    信号ＳＮｉｊを供給する経路指定手段と、 デコーダによって活性化され、デコーダが位相２ｉπ／
    Ｎを受け取った場合に経路指定手段によって与えられる
    信号ＳＮｉｊを受け取り、加算することができる加算の
    手段と、 一つの出力において、信号に正弦波形ＫｓｉｎΦの近似
    値である波形を乗ずることを表す信号ＳＮ・Ａｉを供給
    する回路とを含むデジタル値ＳＮに正弦波形を周期的に
    乗ずるデジタル乗算回路。
  8. 【請求項８】 前記路指定手段が、デコーダの制御下
    で、ＳＮとｉは０から１５までの指数であり：Ａ０＝
    ０；Ａ１＝４＋１；Ａ２＝８＋１；Ａ３＝８＋４；Ａ４
    ＝８＋４＋１、値Ａ５からＡ８はそれぞれＡ４からＡ０
    と同じ、値Ａ９からＡ１５はそれぞれ値Ａ１からＡ７の
    反対である、和Ａｉに対応する２のベキとの積を供給す
    る請求項７に記載の回路。
  9. 【請求項９】 Ａ０、Ａ３、Ａ５からＡ１１、Ａ１３か
    らＡ１５、および各和Ａ４およびＡ１２の一部を供給す
    る第１の加算器と、和Ａ４の残りおよびＡ１２の残りを
    供給する第２の加算器を含む請求項８に記載の回路。
  10. 【請求項１０】 前記経路指定手段が、デコーダの制御
    下で、ＳＮとｉは０から１５までの指数であり：Ａ０＝
    ０；Ａ１＝２＋１；Ａ２＝４＋２；Ａ３＝８−１；Ａ４
    ＝８、値Ａ５からＡ８はそれぞれＡ４からＡ０と同じ、
    値Ａ９からＡ１５はそれぞれ値Ａ１からＡ７の反対であ
    る、和Ａｉに対応する２のベキとの積をもたらし、かつ
    前記加算手段が単一の加算器を含む請求項７に記載の回
    路。
  11. 【請求項１１】 前記経路指定手段が、デコーダの制御
    下で、ＳＮとｉは０から１５までの指数であり：Ａ０＝
    ０；Ａ１＝３または４；Ａ２＝６；Ａ３＝７；Ａ４から
    Ａ６はそれぞれＡ２からＡ０と同じ、値Ａ７からＡ１１
    はそれぞれ値Ａ１からＡ５の反対である、和Ａｉに対応
    する２のベキとの積をもたらし、かつ前記加算手段が単
    一の加算器を含む請求項７に記載の回路。
  12. 【請求項１２】 ｉは０からＮ−１までの指数、Ｎはあ
    る周期中に使用される位相サンプルの数を表しており、
    鋸歯状に周期的に変化するデジタル位相Φを使用し、周
    期中に連続的な値Φｉをとってデジタル信号ＳＮに周期
    波形Ｆ（Φ）を乗ずる方法において、 鋸歯状に変化する周期デジタル位相Φを生成する手段
    と、 位相Φを受け取り、ｉは０からＮ−１まで変動する指数
    であり、各数ＡｉはＫＦ（Φｉ）の近似値に等しく、Ｋ
    はすべてのＡｉの瞬間に対して同じ値を有し、Ａｉの少
    くともいくつかの値はいくつかの異なる２のベキで構成
    されており、符号がそれに割り当てられる一つ以上の２
    の正の整数ベキの和Ａｉの、位相Φの任意の値Φｉとの
    対応を供給するデコーダと、 デコーダが位相Φｉを受け取った場合にデコーダによっ
    て活性化されて、信号ＳＮから、信号ＳＮに、符号を割
    り当てられかつ和Ａｉ内で使用される２のベキのうちの
    一つを乗ぜられたものを表す一つ以上の信号ＳＮｉｊを
    供給する経路指定手段と、 デコーダによって活性化され、デコーダが位相Φｉを受
    け取った場合に経路指定手段によって与えられる信号Ｓ
    Ｎｉｊを受け取り、加算することができる加算の手段
    と、 一つの出力において、信号に周期波形Ｋ（Φ）の近似値
    である波形を乗ずることを表す信号ＳＮ・Ａｉを供給す
    る回路とを含む回路。
  13. 【請求項１３】 受信機が、衛星から受信され、周波数
    転位され、次いでデジタル化された信号ＳＮを受信する
    デジタルサーボ制御ループを有し、ループがデジタル位
    相発生器に加えられる位相誤差信号をもたらし、発生器
    が直線鋸歯状に変化する前記デジタル周期位相Φを生成
    し、乗算回路の出力が信号ＳＮに正弦波形を乗ずること
    によってデジタル的に周波数転位したデジタル信号を構
    成し、相関および計算の手段が、このように掛けられた
    信号から誤差信号を生成するようにサーボ制御ループ内
    に備えられる請求項７から１１のいずれか一項による乗
    算回路を衛星決定信号の受信機に適用すること。
  14. 【請求項１４】 デジタル位相発生器が、位相数値制御
    発振器と、疑似ランダム雑音を発振器の出力に加える手
    段と、この付加から得られる位相を切り取り、それをデ
    コーダに加える手段とを含んでいる本発明による乗算回
    路を適用すること。
JP8332645A 1995-11-10 1996-11-08 デジタル信号と周期信号の乗算のための高速乗算器 Pending JPH09218255A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9513346 1995-11-10
FR9513346A FR2741173B1 (fr) 1995-11-10 1995-11-10 Multiplieur rapide pour multiplier un signal numerique par un signal periodique

Publications (1)

Publication Number Publication Date
JPH09218255A true JPH09218255A (ja) 1997-08-19

Family

ID=9484447

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8332645A Pending JPH09218255A (ja) 1995-11-10 1996-11-08 デジタル信号と周期信号の乗算のための高速乗算器

Country Status (8)

Country Link
US (1) US5822376A (ja)
EP (1) EP0773499B1 (ja)
JP (1) JPH09218255A (ja)
CA (1) CA2189729C (ja)
DE (1) DE69614636T2 (ja)
ES (1) ES2160786T3 (ja)
FR (1) FR2741173B1 (ja)
RU (1) RU2180760C2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2739938B1 (fr) * 1995-10-17 1997-11-07 Sextant Avionique Recepteur de determination d'une position a partir de reseaux de satellites
FR2759220B1 (fr) * 1997-01-31 1999-04-23 Sextant Avionique Circuit de traitement analogique de signal pour recepteur de positionnement par satellite
FR2783929B1 (fr) 1998-09-25 2000-12-08 Sextant Avionique Procede et dispositif de traitement en reception d'un signal l2 de satellite gps
US6373316B1 (en) * 2000-01-18 2002-04-16 International Business Machines Corporation Digital cosine and sine multiplication circuits
FR2818840B1 (fr) * 2000-12-22 2004-06-04 Thomson Csf Procede et dispositif pour le traitement des interferences dans des signaux recus par un reseau de capteurs
GB0112639D0 (en) * 2001-05-23 2001-07-18 Lucas Industries Ltd Sinusoid synthesis
FR2829638B1 (fr) * 2001-09-07 2003-12-12 Thales Sa Procede et dispositif d'antiparasitage, en reception, d'un signal radioelectrique a large bande
FR2832878B1 (fr) * 2001-11-27 2004-02-13 Thales Sa Procede de detection et de traitement de signaux pulses dans un signal radioelectrique
FR2833784B1 (fr) * 2001-12-18 2004-02-13 Thales Sa Procede d'antibrouillage pour recepteur de signaux radioelectriques a spectre etale
JP2004193996A (ja) * 2002-12-11 2004-07-08 Samsung Electronics Co Ltd 数値制御発振器、ディジタル周波数コンバータ及び無線機
FR2857101B1 (fr) * 2003-07-01 2007-01-05 Thales Sa Procede de rejection d'interferences perturbant la reception d'un signal de transmission et dispositif
FR2867619B1 (fr) * 2004-03-12 2006-06-23 Thales Sa Dispositif de decalage de frequence dans un chemin optique a source laser pulsee

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4652832A (en) * 1985-07-05 1987-03-24 Motorola, Inc. Frequency resolution in a digital oscillator
FR2631193B1 (fr) * 1988-05-06 1994-09-16 Europ Rech Electr Lab Procede d'embrouillage et de desembrouillage de signaux video composites, et dispositif de mise en oeuvre
US5208856A (en) * 1988-12-23 1993-05-04 Laboratoire Europeen De Recherches Electroniques Avancees Scrambling and unscrambling method for composite video signals and implementing device
US5134407A (en) * 1991-04-10 1992-07-28 Ashtech Telesis, Inc. Global positioning system receiver digital processing technique
US5276633A (en) * 1992-08-14 1994-01-04 Harris Corporation Sine/cosine generator and method
US5402347A (en) * 1993-07-22 1995-03-28 Trimble Navigation Limited Satellite search methods for improving time to first fix in a GPS receiver
JP2907045B2 (ja) * 1995-01-06 1999-06-21 ヤマハ株式会社 正弦波発生回路

Also Published As

Publication number Publication date
DE69614636D1 (de) 2001-09-27
EP0773499B1 (fr) 2001-08-22
EP0773499A1 (fr) 1997-05-14
DE69614636T2 (de) 2002-07-04
FR2741173B1 (fr) 1997-12-05
CA2189729C (fr) 2004-02-24
ES2160786T3 (es) 2001-11-16
RU2180760C2 (ru) 2002-03-20
FR2741173A1 (fr) 1997-05-16
US5822376A (en) 1998-10-13
CA2189729A1 (fr) 1997-05-11

Similar Documents

Publication Publication Date Title
EP0398910B1 (en) High resolution phase to sine amplitude conversion
KR0146334B1 (ko) Cordic 복소수 승산기
EP2304546B1 (en) Sine/cosine generator
Vankka Methods of mapping from phase to sine amplitude in direct digital synthesis
JPH09218255A (ja) デジタル信号と周期信号の乗算のための高速乗算器
US5737253A (en) Method and apparatus for direct digital frequency synthesizer
WO1995006990A1 (en) Direct digital frequency synthesizer
CA1261949A (en) Phase rotation of signals
WO2001007992A1 (en) Method and system for generating a trigonometric function
EP0312370B1 (en) Digital oscillation apparatus
US6657573B2 (en) Phase to sine amplitude conversion system and method
US6807554B2 (en) Method, system and computer program product for digitally generating a function
US3569684A (en) Sine-cosine generator comprised of a diode array
KR101056365B1 (ko) 비트 다운 스케일링 방법 및 장치, 지피에스 동기포착방법및 지피에스 수신장치
Sharma et al. Implementation of Para-CORDIC algorithm and its applications in satellite communication
Vijay et al. Implementation of Low Complexity Signal Tracking Loop of a GPS Receiver Using CORDIC Algorithm
US7583638B2 (en) Device and method for processing a digital data signal in a CDMA radio transmitter
Mandal et al. FPGA implementation of pipelined CORDIC for digital demodulation in FMCW radar
Curticapean et al. An improved digital quadrature frequency down-converter architecture
RU2144210C1 (ru) Шестиканальный параллельный коррелятор для приемников спутниковых радионавигационных систем
RU2153770C1 (ru) Способ приема широкополосного сигнала и устройство для его реализации (варианты)
JP3287946B2 (ja) Ｇｐｓ受信装置
RU2022471C1 (ru) Устройство для обнаружения ошибок в информации, представленной в системе остаточных классов
Mandal et al. Efficient Use of Application Specific CORDIC for Digital Demodulation in I/Q Receiver
CN1153947A (zh) 将数字信号乘以周期信号的高速乘法器