JPH09205331A - 差動増幅回路 - Google Patents

Abstract

(57)【要約】 【課題】次段にＡ／Ｄコンバータを接続する差動増幅回
路において、出力直流電圧をＡ／Ｄコンバータのリファ
レンス電圧と同電圧に保つことによって、ＤＣ直結を可
能とし、結合コンデンサーを不要とする。 【解決手段】複数の定電圧源とこれを選択するスイッチ
と、差動増幅回路の出力直流電圧をこの定電圧源と同レ
ベルとするための帰還増幅器と、この出力直流電圧を下
げる手段を有し、次段に接続されるＡ／Ｄコンバータの
リファレンス電圧に合わせて、スイッチ回路を切り換え
ることにより、差動増幅回路の出力直流電圧はこのリフ
ァレンス電圧と常に同レベルとなる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は差動増幅回路に関
し、特に後段にアナログ／ディジタル変換器（Ａ／Ｄコ
ンバータ）等が接続されるシステムに適用して好適な差
動増幅回路に関する。

【０００２】

【従来の技術】従来の差動増幅回路は、例えば図３に示
すように、トランジスタＱ１〜Ｑ４、抵抗Ｒ１〜Ｒ３、
及び定電流源Ｉ１〜Ｉ４とで構成されてなる１段目の差
動増幅回路と、トランジスタＱ５〜Ｑ７、抵抗Ｒ４〜Ｒ
６、及び定電流源Ｉ６〜Ｉ８とで構成されてなる２段目
の差動増幅回路と、を直列（縦続形態）に接続すること
によって構成されている。すなわち、一段目の差動増幅
回路は、エミッタがエミッタ抵抗Ｒ３を介して接続され
ると共にそれぞれ定電流源Ｉ１、Ｉ２に接続され、ベー
スに交流入力信号ｖｉと直流電圧Ｖ２の重畳信号を入力
する差動対トランジスタＱ１、Ｑ２と、差動対トランジ
スタＱ１、Ｑ２のコレクタに接続された負荷抵抗Ｒ１、
Ｒ２における電圧降下を電源電圧から差し引いた電位を
ベース入力としエミッタフォロワ構成のトランジスタＱ
３、Ｑ４、及びエミッタフォロワ回路に定電流を供給す
る定電流源Ｉ３、Ｉ４からなり、２段目の差動増幅回路
は、エミッタがエミッタ抵抗Ｒ６を介して接続されると
共にそれぞれ定電流源Ｉ７、Ｉ８に接続され、ベースに
エミッタフォロワ構成のトランジスタＱ３、Ｑ４のエミ
ッタ電位を入力とする差動対トランジスタＱ５、Ｑ６
と、差動対トランジスタＱ５、Ｑ６のコレクタに接続さ
れた負荷抵抗Ｒ４、Ｒ５のうち抵抗Ｒ４に生じる電圧降
下を電源電圧から差し引いた電位をベース入力とするエ
ミッタフォロワ構成のトランジスタＱ７、及びエミッタ
フォロワ回路に定電流を供給する定電流源Ｉ６からな
る。

【０００３】入力信号ｖiは、差動対トランジスタを構
成するトランジスタＱ１、Ｑ２のベースに直流電圧Ｖ２
に重畳して印加され、出力ｖoはエミッタフォロワ回路
を構成するトランジスタＱ７のエミッタより取り出され
る。

【０００４】次に、図３に示す従来の差動増幅回路の動
作を説明する。

【０００５】１段目の差動増幅回路のゲインＡｖ1は、
次式（１）で与えられる。なお、次式（１）においてｋ
Ｔ／ｑは熱電圧ＶTを示し、ｋはボルツマン定数、ｑは
電子の単位電荷、Ｔは絶対温度を示している。

【０００６】

【数１】

【０００７】２段目の差動増幅回路のゲインＡｖ2は、
同様にして、次式（２）で与えられる。

【０００８】

【数２】

【０００９】従って、図３の差動増幅回路のゲインＡｖ
oは次式（３）のようになる。

【００１０】

【数３】

【００１１】次に、図３の差動増幅回路の出力の直流電
圧について説明する。

【００１２】出力電圧ｖoの直流電圧Ｖoは次式（４）の
ようになる。

【００１３】Ｖo＝Ｖ１−Ｒ４×Ｉ７−ＶBEQ7 …(4)

【００１４】上式（４）において、Ｖ１は電源電圧、Ｖ
BEQ7はエミッタフォロワ構成のトランジスタＱ７のベー
ス−エミッタ間電圧、Ｒ４は負荷抵抗Ｒ４の抵抗値、Ｉ
７は定電流源Ｉ７の電流値をそれぞれ示している。

【００１５】一般的に、この定電流源Ｉ７、Ｉ８の電流
値は、差動増幅回路の入力ダイナミックレンジが一定に
保たれるように、下記のような構成とされている。

【００１６】入力ダイナミックレンジＤrangeは、次式
（５）のようになる。

【００１７】Ｄrange≒Ｉ７×Ｒ６ …(5)

【００１８】但し、Ｉ７×Ｒ６が、0.1Ｖより充分大き
いものとする

【００１９】このため、定電流源Ｉ７、Ｉ８の電流値Ｉ
７、Ｉ８は、図５に示すように、バンドギャップレギュ
レータ電圧ＶREGを利用して供給する。図５において、
バンドギャップレギュレータ電圧ＶREGは、ＶBE依存型
電圧源（温度係数負）とＶT（熱電圧）依存型電圧源
（温度係数正）を合成して作り出される温度特性を持た
ない定電圧でバンドギャップ電圧源回路から出力され、
これを演算増幅器（オペアンプ）ＯＰ２の非反転入力端
子に入力し、演算増幅器ＯＰ２の出力をトランジスタに
Ｑ１１ベース入力し、トランジスタＱ１１のエミッタ電
位を演算増幅器ＯＰ２の反転入力端子に帰還入力し、ト
ランジスタＱ１１のコレクタから電流Ｉoが取り出され
る。なお、演算増幅器ＯＰ２の反転入力及び非反転入力
端子の電位は等しく、トランジスタＱ１１のエミッタ電
位はＶREGとなる。

【００２０】図５において、電流Ｉoは、トランジスタ
Ｑ１１のエミッタと接地間に接続された抵抗ＲＥの抵抗
値をＲＥとして、次式（６）で表される。

【００２１】Ｉo＝ＶREG／ＲＥ …(6)

【００２２】この電流Ｉoを図３の定電流Ｉ７とすれば
（すなわち定電流Ｉ７を図５に示す定電流源の出力Ｉo
にて供給する）、入力ダイナミックレンジは次式（７）
のようになる。

【００２３】Ｄrange≒ＶREG／ＲＥ×Ｒ６ …(7)

【００２４】従って、図５に示す抵抗ＲＥと、２段目の
差動増幅回路のエミッタ抵抗Ｒ６の相対精度が確保でき
れば、常に一定の入力ダイナミックレンジを有すること
ができる。

【００２５】このような構成をとると、出力の直流電圧
Ｖoは次式（８）で表される。

【００２６】 Ｖo＝Ｖ１−Ｒ４×ＶREG／ＲＥ−ＶBEQ7 …(8)

【００２７】これは、出力の直流電圧Ｖoが電源電圧Ｖ
１とトランジスタＱ７のベース−エミッタ間電圧ＶBEに
依存することを意味している。

【００２８】図４は、出力ダイナミックレンジを大きく
とるための回路を示す図であり、トランジスタＱ５、Ｑ
６で構成する２段目の差動増幅回路の定電流を抵抗に変
えたものである。

【００２９】図３に示した差動回路と比べると、定電流
源Ｉ７、Ｉ８がない分（すなわちトランジスタのコレク
タ−エミッタ間電圧分）、２段目の差動増幅回路の入力
電圧が低く設定できるため、出力の振幅を大きくとるこ
とができる。

【００３０】次に、この時の差動増幅回路の出力の直流
電圧Ｖoを求める。

【００３１】トランジスタＱ１、Ｑ２で構成する１段目
の差動増幅回路の定電流源Ｉ１、Ｉ２の電流値Ｉ１は、
前述したバンドギャップレギュレータより供給すると、
トランジスタＱ５、Ｑ６のベース電位ＶBは、次式
（９）で与えられる。但し、抵抗Ｒ１とＲ２の抵抗値は
等しく、またＶBEQ3はトランジスタＱ３のベース−エミ
ッタ間電圧を示している。

【００３２】 ＶB＝Ｖ１−Ｒ１×ＶREG／ＲＥ−ＶBEQ3 …(9)

【００３３】次に、出力の直流電圧ＶoはＶBを使って次
式（１０）のように表わせる。

【００３４】

【数４】

【００３５】従って、上記ＶBを代入すると、差動増幅
回路の出力直流電圧Ｖoは次式（１１）となる。

【００３６】

【数５】

【００３７】この出力直流電圧Ｖoは、図３の従来の差
動増幅回路に比べるとベース−エミッタ間電圧ＶBEに対
する依存度が高くなる。

【００３８】

【発明が解決しようとする課題】この従来の差動増幅回
路では出力の直流電圧（Ｖo）は、次式（１２）とな
る。

【００３９】 Ｖo＝Ｖ１−Ｒ４×ＶREG／ＲＥ−ＶBEQ7 …(12)

【００４０】このため、電源電圧Ｖ１とトランジスタの
ベース−エミッタ間電圧ＶBEに依存してしまうという問
題があった。

【００４１】さらに、トランジスタのベース−エミッタ
間電圧ＶBEは、一般的には、−２ｍＶ／℃程度の温度特
性を持っていることから、温度によっても変動してしま
うという問題点があった。

【００４２】これは、差動増幅回路の後段に、アナログ
／ディジタル変換器（Ａ／Ｄコンバータ）等を直流結合
するようなシステムにおいて、大きな問題点となる。

【００４３】Ａ／Ｄコンバータのリファレンス電圧Ｖre
fは、一般的に、Ａ／Ｄコンバータ自身でレギュレータ
を内蔵しているもの、単に電源とグランド間に抵抗分割
で作っているもの、あるいはリファレンス電圧を外部か
ら供給するものがあるが、いずれの場合にも、先に述べ
た出力直流電圧の変動（電源電圧Ｖ１とベース−エミッ
タ間電圧ＶBEの変動）と合致しない。

【００４４】このため、電源電圧及び周囲温度の変動に
対して、Ａ／Ｄコンバータのリファレンス電圧と直流電
圧とがずれてしまい、正確なＡ／Ｄ変換ができないとい
う問題点があった。

【００４５】従って、本発明は、上記事情に鑑みて為さ
れたものであって、その目的は、次段に例えばＡ／Ｄコ
ンバータを接続する差動増幅回路において、出力直流電
圧をＡ／Ｄコンバータのリファレンス電圧と同電圧に保
つことによって、ＤＣ直結を可能とし、結合コンデンサ
ー不要とする差動増幅回路を提供することにある。

【００４６】

【課題を解決するための手段】前記目的は、本発明の差
動増幅回路によれば、ベースに直流電圧を重畳して入力
信号源を入力し、コレクタからダブルエンド出力とし
て、それぞれ出力信号を取り出す第１、第２のトランジ
スタを有する第１の差動増幅回路と前記第１の差動増幅
回路の２つの出力を各々入力とする第３、第４のトラン
ジスタを有する第１、第２のエミッタフォロワ回路と、
前記第１、第２のエミッタフォロワ回路の出力をそれぞ
れ入力とし、コレクタからダブルエンド出力として出力
信号を取り出す第５、第６のトランジスタを有する第２
の差動増幅回路と、前記第２の差動増幅回路の出力を各
々入力とする第７、第８のトランジスタを有する第３、
第４のエミッタフォロワ回路を有し、前記第３、第４の
エミッタフォロワ回路の一方もしくは両方を出力とする
差動増幅回路において、前記第３、第４のエミッタフォ
ロワ回路のそれぞれの出力をほぼ同一抵抗値の第１、第
２の抵抗をそれぞれ介して第１の帰還増幅回路の反転入
力端子に接続し、前記第１の帰還増幅回路の非反転入力
端子は、第１のスイッチを介して、複数個の定電圧源に
接続し、前記第１の帰還増幅回路の出力は、前記第２の
差動増幅回路の２つの出力直流電圧を可変させる回路に
入力し、前記第１の帰還増幅回路の出力と前記第２の差
動増幅回路の２つの出力直流電圧とは同極性にすること
により負帰還をかける、ように構成することによって達
成される。

【００４７】本発明においては、好ましくは、前記複数
個の定電圧源は、バンドギャップレギュレータ電圧源も
しくは電源と接地間を抵抗分割で生成した定電圧源もし
くは外部からの供給定電圧源等とし、後段に接続するＡ
／Ｄコンバータ等のリファレンス電圧と同電圧、同一形
式の定電圧源を前記複数個の定電圧源より前記第１のス
イッチにより選択することで、後段のＡ／Ｄコンバータ
等のリファレンス電圧と、前記第２の差動増幅回路の出
力直流電圧とを一致させる手段を有する。

【００４８】

【作用】本発明の差動増幅回路によれば、出力直流電圧
がスイッチで選択された任意の定電圧源の電圧と等しく
なるように帰還制御されるために、例えば次段にＡ／Ｄ
コンバータを接続した場合に、このＡ／Ｄコンバータの
リファレンス電圧と同等の定電圧源を接続し、スイッチ
で選択することによって、差動増幅回路の出力直流電圧
とＡ／Ｄコンバータのリファレンス電圧とを常に一定に
保つことができるようにしたものである。

【００４９】

【発明の実施の形態】本発明の実施の形態について図面
を参照して以下に詳細に説明する。図１は本発明の一実
施形態の回路構成を示す図である。図１を参照して、本
実施形態に係る差動増幅回路は、トランジスタＱ１〜Ｑ
４、抵抗Ｒ１〜Ｒ３、定電流源Ｉ１〜Ｉ４とで構成され
てなる１段目の差動増幅回路と、トランジスタＱ５〜Ｑ
８、抵抗Ｒ４〜Ｒ８、定電流源Ｉ５、Ｉ６とで構成され
てなる２段目の差動増幅回路とを直列形態に接続するこ
とによって構成されており、出力は２段目の差動増幅回
路の出力部であるトランジスタＱ７、Ｑ８により構成さ
れるエミッタフォロワ回路の出力から取り出し、入力信
号ｖ1は１段目の差動増幅回路を構成するトランジスタ
Ｑ１、Ｑ２のベースに直流電圧Ｖ２に重畳して入力す
る。

【００５０】また、トランジスタＱ７、Ｑ８により構成
されるエミッタフォロワ回路の出力は、同一の抵抗値で
ある抵抗Ｒ１１、Ｒ１２を介して、オペアンプＯＰ１の
反転入力端子に入力され、一方、オペアンプＯＰ１の非
反転入力端子には、複数の定電圧源Ｖ３、Ｖ４、Ｖ５を
スイッチＳＷ１により切り換えた出力が入力され、オペ
アンプＯＰ１の出力は、同一タイプのトランジスタＱ
９、Ｑ１０のベースに入力され、トランジスタＱ９、Ｑ
１０のエミッタは同一の抵抗値である抵抗Ｒ９、Ｒ１０
を介して接地され、コレクタは１段目の差動増幅回路の
出力端（すなわち負荷抵抗Ｒ１、Ｒ２と差動対トランジ
スタＱ１、Ｑ２のコレクタとの接続点）にそれぞれ接続
されている。

【００５１】次に、本実施形態の動作について説明す
る。

【００５２】１段目の差動増幅回路のゲインＡｖ1は次
式（１３）で与えられる。

【００５３】

【数６】

【００５４】２段目の増幅回路のゲインＡｖ2は次式
（１４）で与えられる。

【００５５】

【数７】

【００５６】従って、全体のゲインＡｖoは次式（１
５）となる。

【００５７】

【数８】

【００５８】次に、本実施形態の差動増幅回路の出力の
直流電圧について説明する。

【００５９】トランジスタＱ７、Ｑ８によって構成する
エミッタフォロワ回路のそれぞれの出力は同一抵抗値で
ある抵抗Ｒ１１、Ｒ１２を介してオペアンプＯＰ１の反
転入力端子に接続されているため、この反転入力端子に
はトランジスタＱ７、Ｑ８のエミッタの直流電圧のみが
入力される（理論的には交流信号は入力されない）。

【００６０】一方、オペアンプＯＰ１の非反転入力端子
はスイッチＳＷ１を介して定電圧源Ｖ３、Ｖ４、Ｖ５に
接続しているため、スイッチＳＷ１の切り換えによって
Ｖ３、Ｖ４、Ｖ５のいずれかの電圧が非反転入力端子に
入力される。

【００６１】また、オペアンプＯＰ１の出力端子はトラ
ンジスタＱ９、Ｑ１０のベースに接続し、トランジスタ
Ｑ９、Ｑ１０のコレクタはそれぞれ１段目の差動増幅
回路の負荷抵抗Ｒ１、Ｒ２に接続しているため、オペア
ンプＯＰ１の帰還が成立すると、トランジスタＱ７、Ｑ
８のエミッタ電圧が、定電圧源Ｖ３、Ｖ４、またはＶ５
の電圧となるように、１段目の差動増幅回路の出力が制
御される。

【００６２】例えば、オペアンプＯＰ１の反転入力端子
の電圧よりも非反転入力端子の電圧が低い時には、オペ
アンプＯＰ１の出力電圧は高くなる。するとトランジス
タＱ９、Ｑ１０のベース電圧が上昇し、コレクタ電流が
多く流れる。このため、１段目の差動増幅回路の出力
（エミッタフォロワ型のトランジスタＱ３、Ｑ４のエミ
ッタ電圧）が下がり、２段目の差動増幅回路を構成する
差動対トランジスタＱ５、Ｑ６のコレクタ電流も下が
り、このため負荷抵抗Ｒ４、Ｒ５における電圧降下が減
少してトランジスタＱ７、Ｑ８のベース電位が上昇し、
最終的にトランジスタＱ７、Ｑ８のエミッタ電圧が上昇
する。

【００６３】従って、オペアンプＯＰ１の反転入力端子
の電圧が高くなることによって、帰還が成立する。

【００６４】これは、２段目の差動増幅回路の出力の直
流電圧（Ｖo）が、常にオペアンプＯＰ１の非反転入力
端子に与えられる定電圧源Ｖ３、Ｖ４、Ｖ５と等しくな
ることを意味する。

【００６５】定電圧源Ｖ３、Ｖ４、Ｖ５をそれぞれバン
ドギャップレギュレータ電圧（例えばＩＣ内部により生
成）、電源とグランド間の抵抗分割により生成する電
圧、ＩＣ外部からの印加電圧等に設定すると、スイッチ
ＳＷ１の選択により、差動増幅回路の出力（トランジス
タＱ８のエミッタ出力）の直流電圧は、これら複数の定
電圧源Ｖ３、Ｖ４、Ｖ５のそれぞれ特性の異なる電圧源
に等しい特性を有する。

【００６６】図２は、本発明の第２の実施形態の回路構
成を示す図である。本実施形態の差動増幅回路の基本的
な動作は、前記第１の実施形態と同様であるため、以下
では相違点のみを説明する。

【００６７】本実施形態においては、抵抗Ｒ１３、Ｒ１
４を、一段目のエミッタフォロワ回路を構成するトラン
ジスタエミッタＱ３、Ｑ４のエミッタと、２段目の差動
増幅回路の差動対トランジスタＱ５、Ｑ６のベース間に
追加し、オペアンプＯＰ１の出力端子にベースを接続し
たトランジスタＱ９、Ｑ１０のコレクタを、この差動対
トランジスタＱ５、Ｑ６のベースにそれぞれ接続してい
る。

【００６８】本実施形態においては、図１に示した前記
第１の実施形態と比較して、１段目の差動増幅回路の出
力部の動作点（差動対トランジスタＱ１、Ｑ２のコレク
タ電圧）が高く保たれることから、１段目の差動増幅回
路の動作点の設計は容易となる。但し、２段目の差動増
幅回路の差動対トランジスタＱ５、Ｑ６のベースに抵抗
Ｒ１４、Ｒ１３が直列に入っているため、高周波での周
波数特性には不利となる。これは、抵抗Ｒ１３、Ｒ１４
と、トランジスタＱ５、Ｑ６の入力容量により高周波の
信号は減衰するためである。

【００６９】

【発明の効果】以上説明したように、本発明によれば、
出力直流電圧が任意の定電圧源となるように設定できる
ために、例えば本発明に係る差動増幅器の次段にＡ／Ｄ
コンバータを接続した場合に、このＡ／Ｄコンバータの
リファレンス電圧と同等の定電圧源を接続し、スイッチ
回路で選択することによって、増幅回路の出力直流電圧
とＡ／Ｄコンバータのリファレンス電圧とが常に一定と
なるように保つことができる。このため正確なＡ／Ｄ変
換が行えることになる。

【００７０】このため、本発明に係る差動増幅回路と次
段のＡ／Ｄコンバータとは直流結合できることになり、
結合コンデンサーを必要としないという利点を有し、ま
た直流成分から信号を伝達できるため、かなり低周波の
信号も減衰させることなく、Ａ／Ｄコンバータに伝達で
きるという利点を有する。

【００７１】また、次段のＡ／Ｄコンバータが、バンド
ギャップレギュレータや、ＩＣ内部で電源とグランド間
を抵抗分割でリファレンス電圧を生成し、外部にリファ
レンス電圧を出力しないような構成の場合には、本発明
の差動増幅回路を内蔵しているＩＣ内部で生成するバン
ドギャップレギュレータ電圧や、電源とグランド間を抵
抗分割で生成する電圧源をスイッチにより選択すること
で、このようなＡ／Ｄコンバータにも同様の効果を奏す
ることができる。

【図面の簡単な説明】

【図１】本発明の第１の実施形態の回路構成を示す図で
ある。

【図２】本発明の第２の実施形態の回路構成を示す図で
ある。

【図３】第１の従来の差動増幅回路の回路構成を示す図
である。

【図４】第２の従来の差動増幅回路の回路構成を示す図
である。

【図５】定電流源の回路構成を示す図である。

【符号の説明】

Ｉ１〜Ｉ６ 定電流源 ＯＰ１ オペアンプ Ｑ１〜Ｑ１０ トランジスタ Ｒ１〜Ｒ１４ 抵抗 ＳＷ１ スイッチ Ｖ１〜Ｖ５ 定電圧源 ｖi 入力信号源 ｖo 出力

Claims (5)

【特許請求の範囲】
1. 【請求項１】ベースに直流電圧を重畳して入力信号源を
   入力し、コレクタからダブルエンド出力としてそれぞれ
   出力信号を取り出す第１、第２のトランジスタを有する
   第１の差動増幅回路と、 前記第１の差動増幅回路の２つの出力をそれぞれ入力と
   する第３、第４のトランジスタを有する第１、第２のエ
   ミッタフォロワ回路と、 前記第１、第２のエミッタフォロワ回路の出力をそれぞ
   れベース入力とし、コレクタからダブルエンド出力とし
   て出力信号を取り出す第５、第６のトランジスタを有す
   る第２の差動増幅回路と、 前記第２の差動増幅回路の出力をそれぞれ入力とする第
   ７、第８のトランジスタを有する第３、第４のエミッタ
   フォロワ回路と、 を有し、前記第３、第４のエミッタフォロワ回路の一方
   又は両方を出力とする差動増幅回路において、 前記第３、第４のエミッタフォロワ回路のそれぞれの出
   力をほぼ同一の抵抗値を持つ第１、第２の抵抗をそれぞ
   れ介して帰還増幅回路の反転入力端子に接続し、前記帰
   還増幅回路の非反転入力端子は、スイッチを介して、複
   数個の定電圧源に接続され、前記帰還増幅回路の出力
   は、前記第２の差動増幅回路の２つの出力直流電圧を可
   変させる回路に入力され、 前記帰還増幅回路の出力と、前記第２の差動増幅回路の
   ２つの出力直流電圧とは、同極性にすることにより負帰
   還をかける、ように構成してなることを特徴とする差動
   増幅回路。
2. 【請求項２】前記複数個の定電圧源は、バンドギャップ
   レギュレータ電圧源、高位側電源と低位側電源間を抵抗
   分割で生成した定電圧源、又は外部からの供給定電圧源
   のいずれか一又はその組み合わせからなり、後段に接続
   する装置のリファレンス電圧と、同電圧、同一形式の定
   電圧源を前記複数個の定電圧源の中より、前記スイッチ
   で選択することにより、前記後段に接続する装置のリフ
   ァレンス電圧と、前記第２の差動増幅回路の出力直流電
   圧とが一致することを特徴とする請求項１記載の差動増
   幅回路。
3. 【請求項３】前記後段に接続する装置が、アナログ／デ
   ィジタル（Ａ／Ｄ）変換器とされ、前記アナログ／ディ
   ジタル変換器のリファレンス電圧が前記差動増幅回路の
   前記スイッチに入力され、前記リファレンス電圧と前記
   差動増幅回路の出力直流電圧とが等しくなるようにされ
   たことを特徴とする請求項１記載の差動増幅回路。
4. 【請求項４】ベースに入力信号を入力しコレクタに負荷
   素子を備えエミッタが共通に接続されてなるトランジス
   タ対を含む第１の差動対と、 該第１の差動対の出力電位をそれぞれベース入力とする
   トランジスタからなる第１段のエミッタフォロワ回路
   と、 ベースに前記第１段のエミッタフォロワ回路の出力を入
   力しコレクタに負荷素子を備えエミッタが共通に接続さ
   れてなるトランジスタ対を含む第２の差動対と、 前記第２の差動対の出力電位をそれぞれベース入力とす
   るトランジスタからなる第２段のエミッタフォロワ回路
   と、 を備え、前記第２段のエミッタフォロワ回路を構成する
   トランジスタの少なくとも一つのトランジスタのエミッ
   タから出力を取り出すように構成された差動増幅回路に
   おいて、 前記第２段のエミッタフォロワ回路の出力と、一又は複
   数の定電圧源から選択された一の定電圧とを入力し、そ
   の出力を、トランジスタを介して前記第１の差動対の出
   力端に接続した演算増幅器を備え、前記第２段のエミッ
   タフォロワ回路の出力直流電圧を選択された前記定電圧
   源の電圧と同レベルとするように帰還制御することを特
   徴とする差動増幅回路。
5. 【請求項５】前記第１段のエミッタフォロワ回路の出力
   と前記第２の差動対の入力端との間に抵抗を挿入し、前
   記演算増幅器の出力を入力とするトランジスタの出力を
   前記第２の差動対の入力端に接続したことを特徴とする
   請求項１記載の差動増幅回路。