JPH09204233A - Circuit for generating reference voltage - Google Patents

Circuit for generating reference voltage

Info

Publication number
JPH09204233A
JPH09204233A JP3291096A JP3291096A JPH09204233A JP H09204233 A JPH09204233 A JP H09204233A JP 3291096 A JP3291096 A JP 3291096A JP 3291096 A JP3291096 A JP 3291096A JP H09204233 A JPH09204233 A JP H09204233A
Authority
JP
Japan
Prior art keywords
transistor
current
voltage
circuit
mirror circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3291096A
Other languages
Japanese (ja)
Other versions
JP3138203B2 (en
Inventor
Koichi Sakai
弘一 酒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toko Inc
Original Assignee
Toko Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toko Inc filed Critical Toko Inc
Priority to JP08032910A priority Critical patent/JP3138203B2/en
Publication of JPH09204233A publication Critical patent/JPH09204233A/en
Application granted granted Critical
Publication of JP3138203B2 publication Critical patent/JP3138203B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Control Of Electrical Variables (AREA)

Abstract

PROBLEM TO BE SOLVED: To eliminate the influence of temp. change by keeping the linearity of a voltage between the base and the emitter of a transistor which obtains a bandcap voltage. SOLUTION: The voltage obtained by the transistors Q19 and 20 of a level- shift circuit 5 is level-shifted to the emitter of the third transistor Q 18 and its voltage is added to the base of the second transistor Q2. The collector of the transistor Q2 is connected to a second current source S2 and a third current mirror circuit 3 so that prescribed current is permitted to flow in a connection point 9 and the current is equal to the one which flows in the third current mirror circuit 3. The current is also equal to the collector current Ic1 of the first transistor Q1. Therefore, the collector current Ic1 of the transistor Q1 perfectly changes by the square characteristic as against temp. change. Then, collector current Ic1 having a positive coefficient for the square term is permitted to flow so that the term which changes in accordance with the square characteristic of the voltage VBE1 between the base and the emitter is cancelled.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、温度変化の影響を
受けることなく正確なバンドギャップ電圧を得ることの
できる基準電圧発生回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a reference voltage generating circuit capable of obtaining an accurate bandgap voltage without being affected by temperature change.

【0002】[0002]

【従来の技術】バンドギャップ電圧は温度変化の影響を
受けにくいので基準電圧として用いられる。図2は公知
のバンドギャップリフアレンス回路(以下、BG回路と
いう)の回路図であり、トランジスタQ3、Q4、Q6
さらにマルチエミッタを有するトランジスタQ5、抵抗
R1、抵抗R2から形成されている。8は電源電圧VCC
の加えられる電源端子、7は出力端子である。トランジ
スタQ5のコレクタ電流I5 とトランジスタQ6のコレ
クタ電流I6が等しい場合、(1)式に示すバンドギャ
ップ電圧VG が端子7から得られる。 VG =2I5 ・R2+VBE6 ={2R2・VT ・Ln(N)/R1}+VBE6 (1)
2. Description of the Related Art The bandgap voltage is used as a reference voltage because it is not easily affected by temperature changes. FIG. 2 is a circuit diagram of a known bandgap reference circuit (hereinafter referred to as BG circuit), which includes transistors Q3, Q4, Q6.
Further, it is formed of a transistor Q5 having a multi-emitter, a resistor R1 and a resistor R2. 8 is the power supply voltage V CC
Is a power supply terminal, and 7 is an output terminal. If the collector current I 6 of the collector current I 5 and the transistor Q6 of the transistor Q5 is equal, is obtained from a bandgap voltage V G is terminal 7 shown in (1). V G = 2I 5 · R2 + V BE6 = {2R2 · V T · Ln (N) / R1} + V BE6 (1)

【0003】ただし、R1とR2は夫々抵抗R1と抵抗
R2の抵抗値、VBE6 はトランジスタQ6のベース・エ
ミッタ間電圧、VT は熱電圧、Lnは自然対数の記号、
NはトランジスタQ5のエミッタの数である。熱電圧V
T の温度係数は(0.085mV/ °C)で正、ベース・エミッタ
間電圧VBE6の温度係数は(-2mV/°C)程度で負であるの
で、(1)式における抵抗値R1、R2を適当に選ぶこ
とにより温度変化の影響のないバンドギャップ電圧VG
が得られる。ところが、精密に測定するとバンドギャッ
プ電圧VG は温度変化の影響を依然として受けている。
Where R1 and R2 are resistance values of the resistors R1 and R2, V BE6 is a base-emitter voltage of the transistor Q6, V T is a thermal voltage, and Ln is a symbol of natural logarithm.
N is the number of emitters of the transistor Q5. Thermal voltage V
Temperature coefficient of T is positive in (0.085mV / ° C), since the temperature coefficient of the base-emitter voltage V BE6 is negative extent (-2mV / ° C), ( 1) the resistance value in the equation R1, R2 The bandgap voltage V G that is not affected by temperature changes can be selected by selecting
Is obtained. However, when measured precisely, the bandgap voltage V G is still affected by the temperature change.

【0004】これは、バイポーラトランジスタのベース
・エミッタ間電圧VBEが(2)式で示されることによ
る。 VBE={1−(T/T0 )}VG0+T・VBE0 /T0 +(nkT/q)Ln(T0 /T)+(kT/q)Ln(IC /IC0) (2) (2)式は(3)式に(4)式を代入して得られる。 VBE=(kT/q)Ln(IC /IS ) (3) IS =qAni 2 n /QB (4) なお、(2)式から(4)式において、qは電子の電
荷、Aはエミッタ・ベース接合面積、ni はシリコンの
真性キャリア濃度、Dn はベース中の電子の拡散係数の
平均実効値、QB はベース中の単位面積当たりの総不純
物量、kはボルツマン定数、IC はコレクタ電流、IS
は飽和電流、Tは絶対温度、T0 は基準温度、VBE0
C0は基準温度T0 におけるベース・エミッタ間電圧と
コレクタ電流、VG0はシリコンのバンドギャップ電圧の
推定値、nは定数である。
This is because the base-emitter voltage V BE of the bipolar transistor is represented by the equation (2). V BE = {1- (T / T 0 )} V G0 + T · V BE0 / T 0 + (nkT / q) Ln (T 0 / T) + (kT / q) Ln (I C / I C0 ) ( 2) Expression (2) is obtained by substituting Expression (4) into Expression (3). V BE = (kT / q) Ln (I C / I S ) (3) I S = qAn i 2 D n / Q B (4) In the formulas (2) to (4), q is an electron. Electric charge, A is the emitter-base junction area, ni is the intrinsic carrier concentration of silicon, D n is the average effective value of the diffusion coefficient of electrons in the base, Q B is the total amount of impurities per unit area in the base, and k is Boltzmann constant, I C is collector current, I S
Is saturation current, T is absolute temperature, T 0 is reference temperature, V BE0 and I C0 are base-emitter voltage and collector current at reference temperature T 0 , V G0 is estimated value of silicon bandgap voltage, and n is a constant Is.

【0005】(2)式において、最初の2項は温度変化
に対して直線を維持して変わるが、第3項は二乗特性に
より変化する。図3は第3項の値の変化を示す図であ
り、横軸は絶対温度T、縦軸は第3項の値f(T) を表し
ている。f(T) は(5)式で表されるから、二乗の項の
係数は負である。 f(T) =(nk/q)Ln(T0 )・T−(nk/q)Ln(T)・T (5) このようなベース・エミッタ間電圧VBEの特性は、バン
ドギャップ電圧を得るトランジスタQ6のベース・エミ
ッタ間電圧VBE6 においても同様に生ずることは明らか
である。そして、電圧VBE6 は二乗の項の存在により正
確には(-2mV/°C)の温度係数により直線的に変化しない
ので、バンドギャップ電圧VG は温度変化の影響を依然
として避けることができない。なお、(2)式における
第4項は値が小さいので無視できる。
In the equation (2), the first two terms change while maintaining a straight line with respect to the temperature change, while the third term changes due to the square characteristic. FIG. 3 is a diagram showing changes in the value of the third term, where the horizontal axis represents the absolute temperature T and the vertical axis represents the value f (T) of the third term. Since f (T) is expressed by equation (5), the coefficient of the squared term is negative. f (T) = (nk / q) Ln (T 0) · T- properties of (nk / q) Ln (T ) · T (5) such a base-emitter voltage V BE is a bandgap voltage It is clear that the same occurs in the obtained base-emitter voltage V BE6 of the transistor Q6. Then, does not change linearly with the temperature coefficient of exactly due to the presence of the voltage V BE6 is the square of the term (-2mV / ° C), the band gap voltage V G can not be avoided still the influence of temperature change. The fourth term in the equation (2) has a small value and can be ignored.

【0006】[0006]

【発明が解決しようとする課題】本発明の課題は、ベー
ス・エミッタ間電圧が直線性を維持して変わるトランジ
スタのベースからBG回路のバンドギャップ電圧を得る
ようにし、温度変化の影響を完全に除くことのできる基
準電圧発生回路を提供することにある。
SUMMARY OF THE INVENTION An object of the present invention is to obtain the bandgap voltage of a BG circuit from the base of a transistor in which the base-emitter voltage changes while maintaining linearity, so that the effect of temperature change is completely eliminated. It is to provide a reference voltage generation circuit that can be removed.

【0007】[0007]

【課題を解決するための手段】本発明の基準電圧発生回
路は、第1、第2、第3、第4の電流ミラー回路、レベ
ルシフト回路、第1と第2の電流源、第1と第2のトラ
ンジスタ、BG回路からなり、第1の電流ミラー回路は
マルチエミッタを備えた片側のトランジスタを含む一対
のトランジスタからなり、第2の電流ミラー回路は第1
の電流ミラー回路の負荷として接続されており、レベル
シフト回路は夫々ダイオード接続されて直列接続されか
つ第2の電流ミラー回路の電流が流れる別の一対のトラ
ンジスタと、エミッタに第1の電流源を接続されそのエ
ミッタに該別の一対のトランジスタにより得られる電圧
をレベルシフトする第3のトランジスタからなり、第2
のトランジスタは第2の電流ミラー回路、第3の電流ミ
ラー回路、第2の電流源に接続しかつベースに該レベル
シフトされた電圧が加えられ、第3の電流ミラー回路は
第4の電流ミラー回路の負荷として接続され、第1のト
ランジスタは第3の電流ミラー回路と第4の電流ミラー
回路間に接続され、BG回路のバンドギャップ電圧を得
るトランジスタとエミッタを共通接続され、該第1のト
ランジスタのベースからバンドギャップ電圧が得られる
ことを特徴とする。
A reference voltage generating circuit according to the present invention comprises a first, a second, a third and a fourth current mirror circuit, a level shift circuit, a first and a second current source, and a first and a second current source. The second current mirror circuit is composed of a second transistor and a BG circuit, the first current mirror circuit is composed of a pair of transistors including the one-side transistor having a multi-emitter, and the second current mirror circuit is composed of the first transistor.
Is connected as a load to the current mirror circuit, the level shift circuit is diode-connected to each other in series, and another pair of transistors through which the current of the second current mirror circuit flows and the first current source to the emitter are connected. A second transistor connected to its emitter for level shifting the voltage obtained by the other pair of transistors;
Is connected to the second current mirror circuit, the third current mirror circuit, the second current source and the level-shifted voltage is applied to the base, and the third current mirror circuit is connected to the fourth current mirror circuit. Connected as a load of the circuit, the first transistor is connected between the third current mirror circuit and the fourth current mirror circuit, the transistor for obtaining the bandgap voltage of the BG circuit and the emitter are commonly connected, and It is characterized in that the bandgap voltage is obtained from the base of the transistor.

【0008】[0008]

【発明の実施の形態】第1のトランジスタに温度を変数
とする二次の項を含むコレクタ電流を流すことにより、
そのベース・エミッタ間電圧の二乗特性により変わる項
を打ち消すと共に、第1のトランジスタとBG回路のバ
ンドギャップ電圧を得るトランジスタのエミッタを共通
接続し、該第1のトランジスタのベースからバンドギャ
ップ電圧を基準電圧として得るものである。
BEST MODE FOR CARRYING OUT THE INVENTION By flowing a collector current containing a quadratic term having a temperature as a variable in a first transistor,
While canceling the term that changes depending on the square characteristic of the base-emitter voltage, the emitter of the first transistor and the transistor for obtaining the bandgap voltage of the BG circuit are commonly connected, and the bandgap voltage is used as a reference from the base of the first transistor. It is obtained as a voltage.

【0009】[0009]

【実施例】以下、本発明の基準電圧発生回路の実施例を
示す図1を参照しながら説明する。なお、図2と同一部
分は同じ符号を付与してある。図1において、M個のマ
ルチエミッタを有するトランジスタQ16とトランジス
タQ17は第1の電流ミラー回路1を形成し、トランジ
スタQ16のエミッタは抵抗R3を経て接地され、バイ
アス側のトランジスタQ17のエミッタは直接接地され
る。トランジスタQ12、Q13、Q14、Q15は第
2の電流ミラー回路2を形成し、第1の電流ミラー回路
1の負荷として接続されている。そして、バイアス側の
トランジスタ14のコレクタがトランジスタ16のコレ
クタ、トランジスタQ15のコレクタがトランジスタQ
17のコレクタに接続し、夫々のトランジスタのエミッ
タは電源端子8に接続する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the reference voltage generating circuit of the present invention will be described below with reference to FIG. The same parts as those in FIG. 2 are denoted by the same reference numerals. In FIG. 1, a transistor Q16 having M multi-emitters and a transistor Q17 form a first current mirror circuit 1, an emitter of the transistor Q16 is grounded via a resistor R3, and an emitter of a bias side transistor Q17 is directly grounded. To be done. The transistors Q12, Q13, Q14, Q15 form a second current mirror circuit 2 and are connected as a load of the first current mirror circuit 1. The collector of the bias side transistor 14 is the collector of the transistor 16 and the collector of the transistor Q15 is the transistor Q.
17 and the emitters of the respective transistors are connected to the power supply terminal 8.

【0010】第3のトランジスタQ18、トランジスタ
Q19、Q20はレベルシフト回路5を形成しており、
夫々にダイオード接続されたトランジスタQ19、Q2
0が直列接続し、トランジスタQ19のコレクタが第2
の電流ミラー回路2のトランジスタQ13のコレクタに
接続し、トランジスタQ20のエミッタは接地される。
第3のトランジスタQ18のコレクタは端子8に接続
し、エミッタは第1の電流源S1を経て接地される。第
2のトランジスタQ2はコレクタがトランジスタQ12
とトランジスタQ9のコレクタ、第2の電流源S2に接
続し、ベースが第3のトランジスタQ18のエミッタに
接続し、エミッタは接地される。
The third transistor Q18 and the transistors Q19 and Q20 form a level shift circuit 5,
Transistors Q19 and Q2, which are diode-connected to each
0 are connected in series, and the collector of the transistor Q19 is the second
Of the current mirror circuit 2 is connected to the collector of the transistor Q13, and the emitter of the transistor Q20 is grounded.
The collector of the third transistor Q18 is connected to the terminal 8, and the emitter of the third transistor Q18 is grounded via the first current source S1. The collector of the second transistor Q2 is the transistor Q12.
The collector of the transistor Q9 is connected to the second current source S2, the base is connected to the emitter of the third transistor Q18, and the emitter is grounded.

【0011】トランジスタQ7、Q8、Q9は第3の電
流ミラー回路3を形成し、バイアス側のトランジスタ9
のコレクタは第2の電流源S2を経て接地され、夫々の
トランジスタのエミッタは端子8に接続する。トランジ
スタQ10、トランジスタQ11は第4の電流ミラー回
路4を形成し、夫々のトランジスタのエミッタは接地さ
れる。第3の電流ミラー回路3は第4の電流ミラー回路
4の負荷として接続し、トランジスタQ7のコレクタが
ダイオード接続された第1のトランジスタQ1を経てト
ランジスタQ10のコレクタに接続し、トランジスタQ
8のコレクタがトランジスタQ11のコレクタに接続す
る。
Transistors Q7, Q8, Q9 form a third current mirror circuit 3 and bias side transistor 9
Is grounded via the second current source S2 and the emitter of each transistor is connected to terminal 8. The transistors Q10 and Q11 form a fourth current mirror circuit 4, and the emitters of the respective transistors are grounded. The third current mirror circuit 3 is connected as a load to the fourth current mirror circuit 4, and the collector of the transistor Q7 is connected to the collector of the transistor Q10 via the diode-connected first transistor Q1.
The collector of 8 is connected to the collector of transistor Q11.

【0012】トランジスタQ3、Q4、Q5、Q6、抵
抗R1、抵抗R2はBG回路6を形成しており、N個の
エミッタを有するマルチエミッタのトランジスタQ5
と、トランジスタQ6のベースが接続される。トランジ
スタQ5のエミッタは抵抗R1、抵抗R2を経て接地さ
れ、抵抗R1、抵抗R2の接続点はトランジスタQ6の
エミッタに接続する。バイアス側のトランジスタQ6と
トランジスタQ4のコレクタ間、トランジスタQ3とト
ランジスタQ5のコレクタ間が接続され、トランジスタ
Q3、Q4のエミッタは電源端子8に接続する。そし
て、BG回路6のバンドギャップ電圧を得るトランジス
タQ6のエミッタと第1のトランジスタQ1のエミッタ
が互いに接続され、トランジスタQ1のコレクタに接続
する出力端子7からバンドギャップ電圧が得られる。
The transistors Q3, Q4, Q5, Q6, the resistor R1, and the resistor R2 form a BG circuit 6, and a multi-emitter transistor Q5 having N emitters.
And the base of the transistor Q6 is connected. The emitter of the transistor Q5 is grounded via the resistors R1 and R2, and the connection point of the resistors R1 and R2 is connected to the emitter of the transistor Q6. The collectors of the transistors Q6 and Q4 on the bias side and the collectors of the transistors Q3 and Q5 are connected, and the emitters of the transistors Q3 and Q4 are connected to the power supply terminal 8. The emitter of the transistor Q6 for obtaining the bandgap voltage of the BG circuit 6 and the emitter of the first transistor Q1 are connected to each other, and the bandgap voltage is obtained from the output terminal 7 connected to the collector of the transistor Q1.

【0013】このように構成された基準電圧発生回路に
おいて、第4の電流ミラー回路4は第1のトランジスタ
Q1に流れる電流をBG回路6に流入させないようにす
る。また、第1の電流ミラー回路1は(6)式で示され
る電流IP を流す電流源回路の役割をする。なお、
(6)式におけるtは温度を表す。 IP ={k(273+t)/q・R1}Ln(M) (6) この電流IP は第2の電流ミラー回路2にも流れ、レベ
ルシフト回路5の直列接続されたトランジスタQ19、
Q20にも流れる。
In the reference voltage generating circuit thus constructed, the fourth current mirror circuit 4 prevents the current flowing through the first transistor Q1 from flowing into the BG circuit 6. Further, the first current mirror circuit 1 functions as a current source circuit for flowing the current I P shown by the equation (6). In addition,
In the formula (6), t represents temperature. I P = {k (273 + t) / qR1} Ln (M) (6) This current I P also flows into the second current mirror circuit 2, and the transistor Q19 connected in series in the level shift circuit 5
It also flows to Q20.

【0014】トランジスタQ19、Q20により得られ
た電圧は第3のトランジスタQ18のエミッタにレベル
シフトされ、レベルシフトされた電圧が第2のトランジ
スタQ2のベースに加えられる。トランジスタQ2のベ
ース・エミッタ間電圧VBE2 は(7)式で示される。 VBE2 =VBE20+VBE19−VBE18 (7) VBE18、VBE19、VBE20は夫々トランジスタQ18、Q
19、Q20のベース・エミッタ間電圧である。
The voltage obtained by the transistors Q19 and Q20 is level-shifted to the emitter of the third transistor Q18, and the level-shifted voltage is applied to the base of the second transistor Q2. The base-emitter voltage V BE2 of the transistor Q2 is expressed by the equation (7). V BE2 = V BE20 + V BE19 -V BE18 (7) V BE18, V BE19, V BE20 are each transistor Q18, Q
19 and the base-emitter voltage of Q20.

【0015】夫々のトランジスタのベース・エミッタ間
電圧とコレクタ電流の関係は(3)式で表されるから、
トランジスタQ2のコレクタ電流IC2は(8)式で表さ
れる。 IC2=IC20 ・IC19 /IS1=IP 2 /IS1 (8) IC20 、IC19 は夫々トランジスタQ20、Q19のコ
レクタ電流、IS1は電流源S1の電流である。第2のト
ランジスタQ2のコレクタは、第2の電流ミラー回路
2、第2の電流源S2、第3の電流ミラー回路3に接続
するから、接続点9には(9)式で表される電流が流
れ、この電流は第3の電流ミラー回路3を流れる電流に
等しい。また、この電流は第1のトランジスタQ1のコ
レクタ電流IC1に等しい。 IC1={(IP 2 /IS1)−IP +IS2} (9) IS2は第2の電流源S2の電流である。
Since the relation between the base-emitter voltage and the collector current of each transistor is expressed by the equation (3),
The collector current I C2 of the transistor Q2 is expressed by the equation (8). I C2 = I C20 · I C19 / I S1 = I P 2 / I S1 (8) I C20 and I C19 are the collector currents of the transistors Q 20 and Q 19, respectively, and I S1 is the current of the current source S 1. The collector of the second transistor Q2 is connected to the second current mirror circuit 2, the second current source S2, and the third current mirror circuit 3, so that the connection point 9 has the current represented by the formula (9). Flows, and this current is equal to the current flowing through the third current mirror circuit 3. Also, this current is equal to the collector current I C1 of the first transistor Q1. I C1 = {(I P 2 / I S1 ) −I P + I S2 } (9) I S2 is the current of the second current source S2.

【0016】(6)式で表される電流IP は温度tを変
数とする一次式だから、(at+b)のように表され
る。(9)式から(10)式が得られる。 IC1={(at)2 +2abt+b2 −IS1(at+b)+IS1S2}/IS1 ={(at)2 +(2ab−aIS1)t−IS1b+b2 +IS1S2}/IS1 (10) (10)式の温度の一次の項、つまり(2ab−aIS1
tは電流IS1の設定値によってなくすことができる。二
乗の項の係数は正である。
Since the current I P represented by the equation (6) is a linear equation having the temperature t as a variable, it is represented by (at + b). Equation (10) is obtained from equation (9). I C1 = {(at) 2 + 2abt + b 2 -I S1 (at + b) + I S1 I S2} / I S1 = {(at) 2 + (2ab-aI S1) t-I S1 b + b 2 + I S1 I S2} / I S1 (10) The first term of the temperature of the equation (10), that is, (2ab-aI S1 )
t can be eliminated by the set value of the current I S1 . The coefficient of the squared term is positive.

【0017】従って、トランジスタQ1のコレクタ電流
C1は温度変化に対して完全に二乗特性により変化す
る。なお、電流IP の温度係数は正、負のいずれでもよ
い。図4は電流IC1の変化を示す図であり、横軸は絶対
温度Tを表している。二乗特性の曲線の形状は、電流源
S2の電流IS2によって調節することができる。トラン
ジスタQ1のコレクタ電流IC1とベース・エミッタ間電
圧VBE1 は、(3)式におけるVBE、IC をVBE1 、I
C1に置き換えた関係にあるから、二乗の項が正の係数を
有するコレクタ電流IC1を流すことにより(2)式で表
されるベース・エミッタ間電圧VBE1 の二乗特性に従っ
て変化する項を打ち消すことができる。そして、電圧V
BE1 が温度変化に対して直線性を維持した状態で変わる
ようにできる。そして、出力端子7から得られるバンド
ギャップ電圧VG は(11)式で表される。 VG =2I5 ・R2+VBE1 ={2R2・VT ・Ln(N)/R1}+VBE1 (11) 電圧VBE1 が直線性を維持して変化することにより、バ
ンドギャップ電圧VGへの温度変化の影響を完全に除く
ことができる。
Therefore, the collector current I C1 of the transistor Q1 changes completely with the square characteristic with respect to the temperature change. The temperature coefficient of the current I P may be either positive or negative. FIG. 4 is a diagram showing changes in the current I C1 , and the horizontal axis represents the absolute temperature T. The shape of the curve of the squared characteristic can be adjusted by the current I S2 of the current source S2. The collector current I C1 and the base-emitter voltage V BE1 of the transistor Q1, (3) V BE, the I C V BE1, I in the equation
Since there is a relationship in which the squared term is replaced with C1 , the term that changes according to the squared characteristic of the base-emitter voltage V BE1 represented by the equation (2) is canceled by flowing the collector current I C1 having a positive coefficient. be able to. And the voltage V
BE1 can change with temperature while maintaining linearity. Then, the bandgap voltage V G obtained from the output terminal 7 is expressed by the equation (11). V G = 2I 5 · R2 + V BE1 = {2R2 · V T · Ln (N) / R1} + V BE1 (11) By changing the voltage V BE1 while maintaining the linearity, the temperature to the band gap voltage V G is changed. The effects of change can be completely eliminated.

【0018】図5は、本発明の基準電圧発生回路と図2
の従来のBG回路のバンドギャップ電圧の温度に対する
変化の様子を示す図である。ただし、最終的にバンドギ
ャップ電圧を得るトランジスタのベース・エミッタ間電
圧が(-2mV/ °C)で変化する場合の理論値と実測値の差
で示してある。実線は、本発明の回路のバンドギャップ
電圧の実測値と(11)式におけるベース・エミッタ間
電圧VBE1 の温度係数を(-2mV/ °C)とした場合の理論
値の差である。点線は、図2の回路のバンドギャップ電
圧の実測値と(1)式におけるベース・エミッタ間電圧
BE6 の温度係数を(-2mV/ °C)とした場合の理論値の
差である。本発明によれば、−40°Cから120°C
の広い範囲で理論値との差が±1mV以内にあり、電圧
BE1 の直線性の維持されていることがわかる。
FIG. 5 shows a reference voltage generating circuit according to the present invention and FIG.
FIG. 7 is a diagram showing how the bandgap voltage of the conventional BG circuit changes with temperature. However, the difference between the theoretical value and the measured value when the base-emitter voltage of the transistor that finally obtains the bandgap voltage changes at (-2 mV / ° C) is shown. The solid line is the difference between the measured value of the bandgap voltage of the circuit of the present invention and the theoretical value when the temperature coefficient of the base-emitter voltage V BE1 in the equation (11) is (-2 mV / ° C). The dotted line is the difference between the theoretical value when measured values of the band gap voltage of the circuit of FIG. 2 and (1) the temperature coefficient of the base-emitter voltage V BE6 of the equation (-2 mV / ° C). According to the invention, -40 ° C to 120 ° C
, The difference from the theoretical value is within ± 1 mV, and it is understood that the linearity of the voltage V BE1 is maintained.

【0019】[0019]

【発明の効果】以上述べたように本発明の基準電圧発生
回路は、バンドギャップ電圧を得るトランジスタのベー
ス・エミッタ間電圧の直線性を維持することにより、温
度変化の影響を除いた正確なバンドギャップ電圧を基準
電圧として得ることができ、精密な基準電圧を必要とす
る場合には極めて実用性が高い発明である。
As described above, the reference voltage generating circuit of the present invention maintains the linearity of the base-emitter voltage of the transistor that obtains the bandgap voltage, so that the accurate band excluding the influence of the temperature change is obtained. The invention is extremely practical when a gap voltage can be obtained as a reference voltage and a precise reference voltage is required.

【図面の簡単な説明】[Brief description of drawings]

【図1】 本発明の基準電圧発生回路の実施例を示す回
路図である。
FIG. 1 is a circuit diagram showing an embodiment of a reference voltage generating circuit of the present invention.

【図2】 従来のBG回路の回路図である。FIG. 2 is a circuit diagram of a conventional BG circuit.

【図3】 トランジスタのベース・エミッタ間電圧の二
乗特性により変化する項の様子を示す図である。
FIG. 3 is a diagram showing states of terms that change depending on a square characteristic of a base-emitter voltage of a transistor.

【図4】 本発明の基準電圧発生回路の第1のトランジ
スタのコレクタ電流の変化を示す図である。
FIG. 4 is a diagram showing changes in the collector current of the first transistor of the reference voltage generation circuit of the present invention.

【図5】 本発明の基準電圧発生回路と従来のBG回路
のバンドギャップ電圧の温度に対する変化の様子を示す
図である。
FIG. 5 is a diagram showing how the bandgap voltage of a reference voltage generation circuit of the present invention and a conventional BG circuit changes with temperature.

【符号の説明】[Explanation of symbols]

Q1 第1のトランジスタ Q2 第2のトランジスタ S1 第1の電流源 S2 第2の電流源 Q1 first transistor Q2 second transistor S1 first current source S2 second current source

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 第1、第2、第3、第4の電流ミラー回
路、レベルシフト回路、第1と第2の電流源、第1と第
2のトランジスタ、バンドギャップリファレンス回路か
らなり、第1の電流ミラー回路はマルチエミッタを備え
た片側のトランジスタを含む一対のトランジスタからな
り、第2の電流ミラー回路は第1の電流ミラー回路の負
荷として接続されており、レベルシフト回路は夫々ダイ
オード接続されて直列接続されかつ第2の電流ミラー回
路の電流が流れる別の一対のトランジスタと、該別の一
対のトランジスタにより得られる電圧をそのエミッタに
レベルシフトし第1の電流源を接続された第3のトラン
ジスタからなり、第2のトランジスタは第2の電流ミラ
ー回路、第3の電流ミラー回路、第2の電流源に接続し
かつベースに該レベルシフトされた電圧が加えられ、第
3の電流ミラー回路は第4の電流ミラー回路の負荷とし
て接続され、第1のトランジスタは第3の電流ミラー回
路と第4の電流ミラー回路間に接続され、バンドギャッ
プリファレンス回路のバンドギャップ電圧を得るトラン
ジスタとエミッタを共通接続され、該第1のトランジス
タからバンドギャップ電圧が得られることを特徴とする
基準電圧発生回路。
1. A first, a second, a third, and a fourth current mirror circuit, a level shift circuit, first and second current sources, first and second transistors, and a bandgap reference circuit. The current mirror circuit of No. 1 is composed of a pair of transistors including a transistor on one side having multiple emitters, the second current mirror circuit is connected as a load of the first current mirror circuit, and the level shift circuit is diode-connected, respectively. Connected to each other in series, and another pair of transistors through which the current of the second current mirror circuit flows, and the voltage obtained by the other pair of transistors are level-shifted to their emitters and connected to the first current source. The third transistor is connected to the second current mirror circuit, the third current mirror circuit, the second current source and the level of the second transistor is connected to the base. And a third current mirror circuit is connected as a load of the fourth current mirror circuit, a first transistor is connected between the third current mirror circuit and the fourth current mirror circuit, A reference voltage generating circuit characterized in that a transistor for obtaining a bandgap voltage of a bandgap reference circuit and an emitter are commonly connected, and a bandgap voltage is obtained from the first transistor.
JP08032910A 1996-01-26 1996-01-26 Reference voltage generation circuit Expired - Fee Related JP3138203B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP08032910A JP3138203B2 (en) 1996-01-26 1996-01-26 Reference voltage generation circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP08032910A JP3138203B2 (en) 1996-01-26 1996-01-26 Reference voltage generation circuit

Publications (2)

Publication Number Publication Date
JPH09204233A true JPH09204233A (en) 1997-08-05
JP3138203B2 JP3138203B2 (en) 2001-02-26

Family

ID=12372062

Family Applications (1)

Application Number Title Priority Date Filing Date
JP08032910A Expired - Fee Related JP3138203B2 (en) 1996-01-26 1996-01-26 Reference voltage generation circuit

Country Status (1)

Country Link
JP (1) JP3138203B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0945774A1 (en) * 1998-03-25 1999-09-29 Nec Corporation Reference voltage generation circuit providing a stable output voltage
KR100347680B1 (en) * 1999-11-22 2002-08-07 닛본 덴기 가부시끼가이샤 Band-gap reference circuit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0945774A1 (en) * 1998-03-25 1999-09-29 Nec Corporation Reference voltage generation circuit providing a stable output voltage
KR100347680B1 (en) * 1999-11-22 2002-08-07 닛본 덴기 가부시끼가이샤 Band-gap reference circuit

Also Published As

Publication number Publication date
JP3138203B2 (en) 2001-02-26

Similar Documents

Publication Publication Date Title
US4350904A (en) Current source with modified temperature coefficient
KR100233761B1 (en) Band-gap reference circuit
US4506208A (en) Reference voltage producing circuit
JPH0561558A (en) Reference voltage generating circuit
JP2782568B2 (en) Reference voltage generator varying with temperature having constant thermal drift of power supply voltage and linear function
JP3138203B2 (en) Reference voltage generation circuit
JPH0365716A (en) Constant voltage circuit
JP3038311B2 (en) Temperature compensation circuit
JPH05235661A (en) Constant current source circuit
JP2729071B2 (en) Constant current circuit
JP3325791B2 (en) Constant voltage generator
JP2000065872A (en) Voltage detection circuit
JPH0546096Y2 (en)
JP3325792B2 (en) Constant voltage generator
JP2859461B2 (en) Temperature compensation circuit
JPS6117621Y2 (en)
JPS63182723A (en) Reference voltage generating circuit
JP3161929B2 (en) Voltage conversion circuit
JPH04338812A (en) Reference voltage generating circuit
JPH09146648A (en) Reference voltage generating circuit
JPH05259755A (en) Voltage current conversion circuit
JPS58146111A (en) Constant current circuit
JPH067379Y2 (en) Reference voltage source circuit
JP2910003B2 (en) Low voltage operation temperature stability characteristic current source circuit
JPS5952320A (en) Reference voltage circuit

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees