JPS6117621Y2 - - Google Patents

Info

Publication number
JPS6117621Y2
JPS6117621Y2 JP13659580U JP13659580U JPS6117621Y2 JP S6117621 Y2 JPS6117621 Y2 JP S6117621Y2 JP 13659580 U JP13659580 U JP 13659580U JP 13659580 U JP13659580 U JP 13659580U JP S6117621 Y2 JPS6117621 Y2 JP S6117621Y2
Authority
JP
Japan
Prior art keywords
transistors
transistor
current
emitter
collector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP13659580U
Other languages
Japanese (ja)
Other versions
JPS5760413U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP13659580U priority Critical patent/JPS6117621Y2/ja
Priority to US06/304,734 priority patent/US4456887A/en
Priority to DE3138078A priority patent/DE3138078C2/en
Publication of JPS5760413U publication Critical patent/JPS5760413U/ja
Application granted granted Critical
Publication of JPS6117621Y2 publication Critical patent/JPS6117621Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)

Description

【考案の詳細な説明】 本考案は差動増幅器に関し、特にバイポーラト
ランジスタを用いた無歪差動増幅器に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a differential amplifier, and more particularly to a distortion-free differential amplifier using bipolar transistors.

バイポーラトランジスタで増幅器を構成した場
合、そのコレクタ電流Icとベース・エミツタ間
電圧VBEとの間には、 Ic=Is{exp(qVBE/KT)−1} ……(1) なる関係式が成立する。こゝに、Isは逆方向飽
和電流、qは電子電荷、Kはボルツマン定数、T
は接合部絶対温度を夫々示している。このように
バイポーラトランジスタの入力特性は非直線性を
有しているために入力電圧波形に対してコレクタ
出力電流波形は大きな歪を有することになる。
When an amplifier is configured with bipolar transistors, the difference between its collector current I c and base-emitter voltage V BE is I c = I s {exp (qV BE /KT)-1} ...(1) The relational expression is established. Here, I s is the reverse saturation current, q is the electronic charge, K is Boltzmann's constant, and T
respectively indicate the absolute temperature of the junction. As described above, since the input characteristics of a bipolar transistor have non-linearity, the collector output current waveform has a large distortion with respect to the input voltage waveform.

かゝる歪を排除すべく例えばエミツタ抵抗を挿
入していわゆる電流負帰還を施す方法が採られる
が、完全な歪の除去はなされ得ないばかりか、帰
還量を大とすれば回路利得が減少すると共に回路
の不安定性を誘発して好ましくない。第1図は一
般に用いられている差動増幅器の回路例であり、
差動対のPNPトランジスタQ3,Q4のエミツタは
電流帰還用エミツタ抵抗R3,R4を夫々介して共
通接続されていると共に、電流源Ioによりバイア
ス電流が供給されている。トランジスタQ4のベ
ースは基準電位すなわちアース電位が付与されて
おり、トランジスタQ3のベースに入力信号ei
印加され、両トランジスタのコレクタ抵抗R1
R2により差動反転出力が導出される如き構成で
ある。
In order to eliminate such distortion, for example, a method of inserting an emitter resistor and applying so-called negative current feedback is adopted, but not only is it not possible to completely eliminate distortion, but if the amount of feedback is increased, the circuit gain decreases. This is also undesirable because it also induces circuit instability. Figure 1 shows an example of a commonly used differential amplifier circuit.
The emitters of the differential pair of PNP transistors Q 3 and Q 4 are commonly connected via current feedback emitter resistors R 3 and R 4 , respectively, and are supplied with a bias current by a current source Io. The base of the transistor Q4 is given a reference potential, that is, the ground potential, and the input signal e i is applied to the base of the transistor Q3 , and the collector resistances R1 ,
The configuration is such that a differential inverted output is derived from R2 .

この差動増幅器において、直流バイアス電圧及
び電流を除いた交流成分のみの関係を考察する
に、トランジスタQ3,Q4のベース・エミツタ間
電圧の交流分をvhe3,vhe4とすると、入力電圧
iとエミツタ電流ie3,ie4との関係は、 ei=vhe3+R3・ie3+R4・ie4−vhe4
……(2) となる。また、両エミツタ間電圧veeと正相出力
p2との関係は vp2=R/R+R・vee ……(3) と表わされる。
In this differential amplifier, considering the relationship between only AC components excluding DC bias voltage and current, if the AC components of the base-emitter voltages of transistors Q 3 and Q 4 are v he3 and v he4 , then the input voltage The relationship between v i and emitter currents i e3 and i e4 is as follows: e i =v he3 +R 3・i e3 +R 4・i e4 −v he4
...(2) becomes. Further, the relationship between the voltage v ee between both emitters and the positive phase output v p2 is expressed as v p2 =R 2 /R 3 +R 4 ·v ee (3).

こゝで、入力信号eiが正方向(増加方向)に
変化した場合について考えると、トランジスタ
Q3のエミツタ電流(≒コレクタ電流)は減少
し、トランジスタQ4のエミツタ電流(≒コレク
タ電流)は増加する。その結果、各トランジスタ
のベース・エミツタ間電圧の変動幅ΔVBE3,Δ
BE4の関係は、(1)式の特性曲線(周知である故
に特に図示しない)から明らかな如く、 |ΔVBE3|>|ΔVBE4 ……(4) となる。従つて、(2)式中のvhe3−vhe4は、 vhe3−vhe4>O ……(5) となることが判る。よつて、入力電圧eiが増加
すれば(2)式に於て、両エミツタ間電圧vee=R3
e1+R4・il2の増加率は減少することになつ
て、(3)式より出力電圧vpも増加率が減少する。
一方、入力電圧eiが負方向に変化した場合も同
様となる。よつてサイン状入力波形eiに対する
出力波形vpは、第2図に示す如く上下ピークが
つぶれた形をなし歪が発生することになる。
Now, considering the case where the input signal e i changes in the positive direction (increasing direction), the transistor
The emitter current (≒collector current) of Q3 decreases, and the emitter current (≒collector current) of transistor Q4 increases. As a result, the fluctuation range ΔV BE3 , ΔV BE3 of the base-emitter voltage of each transistor
As is clear from the characteristic curve of equation (1) (not particularly shown since it is well known), the relationship of V BE4 is |ΔV BE3 |>|ΔV BE4 (4). Therefore, it can be seen that v he3 - v he4 in formula (2) becomes v he3 - v he4 >O (5). Therefore, if the input voltage e i increases, in equation (2), the voltage between both emitters v ee = R 3
As the rate of increase in i e1 +R 4 ·i l2 decreases, the rate of increase in output voltage v p also decreases from equation (3).
On the other hand, the same holds true when the input voltage e i changes in the negative direction. Therefore, the output waveform v p for the sinusoidal input waveform e i has a shape in which the upper and lower peaks are collapsed, as shown in FIG. 2, and distortion occurs.

本考案の目的はバイポーラトランジスタにおけ
る入出力特性の非直線性による出力歪を簡単な構
成にて完全に除去することが可能な差動増幅器を
提供することである。
An object of the present invention is to provide a differential amplifier that can completely eliminate output distortion due to nonlinearity of input/output characteristics in bipolar transistors with a simple configuration.

本考案による差動増幅器は、互いのコレクタに
第1の電源が夫々供給されかつ互いのベースに差
動入力信号が印加されたエミツタフオロワ型式の
第1及び第2の差動トランジスタと、これら第1
及び第2のトランジスタのエミツタフオロワ出力
を夫々ベース入力として互いに差動的に動作する
ように接続されて第1及び第2のトランジスタと
逆導電型の第3及び第4の差動トランジスタと、
第1及び第3のトランジスタに一定比の電流を供
給すべく当該第1のトランジスタのエミツタ及び
第3のトランジスタのコレクタと第2の電源との
間に設けられた第1の電流供給手段と、第2及び
第4のトランジスタに一定比の電流を供給すべく
当該第2のトランジスタのエミツタ及び第4のト
ランジスタのコレクタと第2の電源との間に設け
られた第2の電流供給手段とを含み、第3及び第
4のトランジスタの少なくとも一方に流れる電流
の変化に対応して出力を導出するようにした構成
である。
A differential amplifier according to the present invention includes first and second differential transistors of an emitter follower type, each of which has a first power supply supplied to each collector and a differential input signal applied to each base;
and third and fourth differential transistors of opposite conductivity type to the first and second transistors, which are connected to operate differentially with each other using the emitter follower output of the second transistor as a base input, respectively;
a first current supply means provided between the emitter of the first transistor and the collector of the third transistor and a second power supply to supply a constant ratio of current to the first and third transistors; a second current supply means provided between the emitter of the second transistor and the collector of the fourth transistor and the second power supply in order to supply a constant ratio of current to the second and fourth transistors; In this configuration, the output is derived in response to a change in the current flowing through at least one of the third and fourth transistors.

以下に図面により本考案について説明する。 The present invention will be explained below with reference to the drawings.

第3図は本考案の一実施例を示す回路図であ
り、第1図と同等部分は同一符号により示されて
いる。エミツタ抵抗R3,R4を夫々介してエミツ
タが共通接続された差動接続構成のPNPトランジ
スタQ3及びQ4の各ベースにはエミツタフオロワ
構成のNPNトランジスタQ1及びQ2のエミツタフ
オロワ出力が夫々印加されている。トランジスタ
Q1及びQ2の各ベースが差動入力端子となるもの
で、本例に於てはトランジスタQ1のベースに入
力信号eiが印加され、トランジスタQ2のベース
はアース電位が付与されている。
FIG. 3 is a circuit diagram showing an embodiment of the present invention, and parts equivalent to those in FIG. 1 are designated by the same reference numerals. The emitter follower outputs of NPN transistors Q 1 and Q 2 having an emitter follower configuration are applied to the bases of PNP transistors Q 3 and Q 4 , respectively, which have a differential connection configuration and whose emitters are commonly connected through emitter resistors R 3 and R 4 , respectively. has been done. transistor
The bases of Q 1 and Q 2 serve as differential input terminals, and in this example, the input signal e i is applied to the base of transistor Q 1 , and the base of transistor Q 2 is given a ground potential. There is.

そして、これらトランジスタQ1及びQ3ヘ一定
比の電流を供給すべく、トランジスタQ5,ダイ
オードD1及び抵抗R5,R6より成るカレントミラ
ー回路1が設けられている。またトランジスタ
Q2及びQ4ヘ一定比の電流を供給すべく、トラン
ジスタQ6,ダイオードD2及び抵抗R7,R8より成
るカレントミラー回路2が設けられている。尚、
ダイオードD1,D2は共にダイオード接続された
トランジスタに置換可能である。
A current mirror circuit 1 consisting of a transistor Q 5 , a diode D 1 and resistors R 5 and R 6 is provided to supply a constant ratio of current to these transistors Q 1 and Q 3 . Also transistor
A current mirror circuit 2 consisting of a transistor Q 6 , a diode D 2 and resistors R 7 and R 8 is provided to supply a constant ratio of current to Q 2 and Q 4 . still,
Both diodes D 1 and D 2 can be replaced with diode-connected transistors.

かゝる構成に於て、同様に交流成分のみについ
て入力電圧eiとトランジスタQ3,Q4の各エミツ
タ電流ie3,ie4との関係を考えれば下式とな
る。
In such a configuration, if the relationship between the input voltage e i and the emitter currents i e3 and i e4 of the transistors Q 3 and Q 4 is similarly considered for only the alternating current component, the following equation is obtained.

i=−vhe1+vhe3+ie3・R3+ie4・R4 −vhe4+vhe2 ……(6) こゝで、カレントミラー回路1及び2の抵抗
R5,R6及びR7,R8を夫々等しくしてカレントミ
ラー比を1に設定したとして、入力電圧eiが正
方向に変化した場合を考える。この場合、トラン
ジスタQ3のコレクタ電流は減少する方向に動作
し、トランジスタQ4のコレクタ電流は増加方向
に動作するので、各トランジスタのベース・エミ
ツタ間電圧の変動幅ΔVBEは、ΔVBE1=ΔVBE3
となつて共に増加し、ΔVBE2=ΔVBE4となつて
共に減少する。従つて、(6)式におけるvhe1とvhe
及びvhe2とvhe4とが夫々打消し合つて、(6)式
は、 ei=ie3・R3+ie4・R4=vee ……(7) となつて入力電圧eiと両エミツタ間電圧veeとは
比例関係にあつて1対1に対応する。そして、正
相出力は Vp2=R/R+R・vee ……(8) となつているから、入力と出力との関係はvhe
分を全く含まない比例関係となつて無歪出力が得
られることになる。
e i =-v he1 +v he3 +i e3・R 3 +i e4・R 4 −v he4 +v he2 ...(6) Here, the resistance of current mirror circuits 1 and 2
Let us consider a case in which the input voltage e i changes in the positive direction, assuming that R 5 , R 6 and R 7 , R 8 are made equal and the current mirror ratio is set to 1. In this case, the collector current of transistor Q 3 operates in the decreasing direction, and the collector current of transistor Q 4 operates in the increasing direction, so the fluctuation range ΔV BE of the base-emitter voltage of each transistor is ΔV BE1 = ΔV BE3
, and both increase, and ΔV BE2 =ΔV BE4 , and both decrease. Therefore, v he1 and v he in equation (6)
3 and v he2 and v he4 cancel each other out, and equation (6) becomes e i = i e3・R 3 + i e4・R 4 = v ee ……(7), and the input voltage e i There is a proportional relationship with the voltage v ee between both emitters, and there is a one-to-one correspondence. And since the positive phase output is V p2 = R 8 / R 3 + R 4 · v ee ...(8), the relationship between the input and output is a proportional relationship that does not include the v he component at all, and is null. A distorted output will be obtained.

同様に入力が負方向に変化した場合も各トラン
ジスタのvheは互いに打消し合つて無歪出力が得
られることになり、また逆相出力vp1も同様に無
歪となることは明白である。
Similarly, when the input changes in the negative direction, v he of each transistor cancels each other out, resulting in a distortion-free output, and it is clear that the negative phase output v p1 also becomes distortion-free. .

上記においてはカレントミラー回路1及び2に
おけるカレントミラー比を共に1としたが、これ
らを共に一定の値αとした場合について考える。
トランジスタのVBEとIcとの関係は(1)式で示さ
れるから、トランジスタQ1とQ3のVBEの差は、
BE3−VBE1=KT/q {ln(Ic3/Is3+1)−ln(Ic1/I
s1+1)}……(9) と書ける。こゝに接合部温度は共に等しいものと
している。そしてIc1/Is1≫1,Ic3/Is3≫と
考えることができ、またIc3/Ic1=α(カレン
トミラー比)とすると(9)式は、 VBE3−VBE1≒KT/qln(1/α) ……(10) と表わされる。但し、Is1≒Is3としている。同
様にトランジスタQ2及びQ4の各VBEの差につい
ても(10)式の関係が成立して、これらはすべて一定
の値を示すことになる。よつて(6)式におけるvhe
−vhe1及びvhe2−vhe4も共に一定となつて、カ
レントミラー比を一定のα(1を除く)とした場
合にも、出力は各トランジスタのvheに無関係と
なつて無歪となることが判る。
In the above, the current mirror ratios in the current mirror circuits 1 and 2 were both set to 1, but a case will be considered in which they are both set to a constant value α.
Since the relationship between transistor V BE and I c is shown by equation (1), the difference in V BE between transistors Q 1 and Q 3 is
V BE3 −V BE1 =KT/q {ln(I c3 /I s3 +1)−ln(I c1 /I
s1 +1)}...(9) Here, the junction temperatures are assumed to be the same. Then, it can be considered that I c1 /I s1 ≫1, I c3 /I s3 ≫, and if I c3 /I c1 = α (current mirror ratio), equation (9) becomes V BE3 −V BE1 ≒KT/ It is expressed as qln(1/α)...(10). However, I s1 ≒ I s3 . Similarly, the relationship expressed by equation (10) also holds true for the difference in V BE between transistors Q 2 and Q 4 , and all of them exhibit constant values. Therefore, v he in equation (6)
3 -v he1 and v he2 -v he4 are both constant, and even if the current mirror ratio is set to a constant α (excluding 1), the output is independent of the v he of each transistor and has no distortion. It turns out that it will happen.

第4図は本考案の他の実施例回路図であり、第
3図と同等部分は同一符号により示されている。
本例においてはエミツタ抵抗を共通にしてRE
して示しており、電流源Ip1,Ip2を2個用いて
各トランジスタQ3,Q4のエミツタへ夫々供給す
るようにしたもので、他の構成は第3図のそれと
同等であつて説明は省略する。
FIG. 4 is a circuit diagram of another embodiment of the present invention, in which parts equivalent to those in FIG. 3 are designated by the same reference numerals.
In this example, the emitter resistance is shared and shown as R E , and two current sources I p1 and I p2 are used to supply the emitters of each transistor Q 3 and Q 4 , respectively. The configuration is the same as that shown in FIG. 3, and a description thereof will be omitted.

出力導出方法としては、カレントミラー回路の
抵抗の両端電圧を用いる例に限らず、トランジス
タQ2,Q4及びトランジスタQ1とQ3に流れる電流
比は常に夫々一定関係にあるから、これらトラン
ジスタに流れる電流路に抵抗を挿入して、この抵
抗の両端電圧を出力として導出することも可能と
なる。
The method for deriving the output is not limited to the example of using the voltage across the resistor of a current mirror circuit.Since the ratio of current flowing through transistors Q 2 and Q 4 and transistors Q 1 and Q 3 is always in a constant relationship with each other, It is also possible to insert a resistor into the current path and derive the voltage across the resistor as an output.

更には、電流供給手段としてカレントミラー回
路を用いたが、これと同等機能を有する回路構成
を用い得ることは明白である。また各トランジス
タの導電型を夫々逆導電型として使用してもよい
ことは勿論である。
Furthermore, although a current mirror circuit is used as the current supply means, it is obvious that a circuit configuration having an equivalent function can be used. It goes without saying that the conductivity types of each transistor may be opposite conductivity types.

叙上の如く、本考案によれば帰還を施すことな
くトランジスタの入出力特性による歪を完全に除
去することができ、安定な差動増幅器が実現され
る。
As described above, according to the present invention, distortion due to the input/output characteristics of transistors can be completely removed without feedback, and a stable differential amplifier can be realized.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来の差動増幅器の回路図、第2図は
第1図の回路の入出力波形を示す図、第3図及び
第4図は本考案の実施例を夫々示す回路図であ
る。 主要部分の符号の説明、Q1,Q2……NPN型エ
ミツタフオロワトランジスタ、Q3,Q4……PNP
型差動トランジスタ、1,2……カレントミラー
回路。
FIG. 1 is a circuit diagram of a conventional differential amplifier, FIG. 2 is a diagram showing input and output waveforms of the circuit of FIG. 1, and FIGS. 3 and 4 are circuit diagrams showing embodiments of the present invention, respectively. . Explanation of symbols of main parts, Q 1 , Q 2 ... NPN type emitter follower transistor, Q 3 , Q 4 ... PNP
type differential transistor, 1, 2...current mirror circuit.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 互いのコレクタに第1の電源が夫々供給されか
つ互いのベースに差動入力信号が印加されたエミ
ツタフオロワ型式の第1及び第2の差動トランジ
スタと、これら第1及び第2のトランジスタのエ
ミツタフオロワ出力を夫々ベース入力として互い
に差動的に動作するように接続されて前記第1及
び第2のトランジスタと逆導電型の第3及び第4
の差動トランジスタと、前記第1及び第3のトラ
ンジスタに一定比の電流を供給すべく当該第1の
トランジスタのエミツタ及び第3のトランジスタ
のコレクタと第2の電源との間に設けられた第1
の電流供給手段と、前記第2及び第4のトランジ
スタに一定比の電流を供給すべく当該第2のトラ
ンジスタのエミツタ及び第4のトランジスタのコ
レクタと前記第2の電源との間に設けられた第2
の電流供給手段とを含み、前記第3及び第4のト
ランジスタの少なくとも一方に流れる電流の変化
に対応して出力を導出するようにした差動増幅
器。
first and second differential transistors of an emitter follower type, each of which has a first power supply supplied to its collector and a differential input signal applied to each base; and emitter follower outputs of the first and second transistors. third and fourth transistors of opposite conductivity type to the first and second transistors, which are connected to operate differentially with each other and have base inputs as base inputs, respectively.
a differential transistor, and a second power supply provided between the emitter of the first transistor, the collector of the third transistor, and a second power supply to supply a constant ratio of current to the first and third transistors. 1
and a current supply means provided between the emitter of the second transistor and the collector of the fourth transistor and the second power source to supply a constant ratio of current to the second and fourth transistors. Second
current supply means, and is configured to derive an output in response to a change in the current flowing through at least one of the third and fourth transistors.
JP13659580U 1980-09-25 1980-09-25 Expired JPS6117621Y2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP13659580U JPS6117621Y2 (en) 1980-09-25 1980-09-25
US06/304,734 US4456887A (en) 1980-09-25 1981-09-23 Differential amplifier
DE3138078A DE3138078C2 (en) 1980-09-25 1981-09-24 Differential amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13659580U JPS6117621Y2 (en) 1980-09-25 1980-09-25

Publications (2)

Publication Number Publication Date
JPS5760413U JPS5760413U (en) 1982-04-09
JPS6117621Y2 true JPS6117621Y2 (en) 1986-05-29

Family

ID=29496700

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13659580U Expired JPS6117621Y2 (en) 1980-09-25 1980-09-25

Country Status (1)

Country Link
JP (1) JPS6117621Y2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS592410A (en) * 1982-06-28 1984-01-09 Sony Corp Current amplifier

Also Published As

Publication number Publication date
JPS5760413U (en) 1982-04-09

Similar Documents

Publication Publication Date Title
US5229711A (en) Reference voltage generating circuit
US4456887A (en) Differential amplifier
JPS5925244B2 (en) current stabilization circuit
JPH0123802B2 (en)
JPS6148168B2 (en)
JPS6155288B2 (en)
JPS6117621Y2 (en)
JPS6236337Y2 (en)
JPS6117622Y2 (en)
JPH0247883B2 (en)
JPH0479166B2 (en)
US5402061A (en) Temperature independent current source
JPH0317455Y2 (en)
JP2609617B2 (en) Current generation circuit
JP3161929B2 (en) Voltage conversion circuit
JPH0636484B2 (en) Current-voltage conversion circuit
JPH0546096Y2 (en)
JP2638771B2 (en) Reference voltage generator
JP2604043Y2 (en) Reference voltage source circuit
JPH0435775Y2 (en)
JPS645369Y2 (en)
JPS6019372Y2 (en) temperature compensation circuit
JP2859461B2 (en) Temperature compensation circuit
JPS6216015Y2 (en)
JPH0477329B2 (en)