JP3325792B2 - Constant voltage generator - Google Patents

Constant voltage generator

Info

Publication number
JP3325792B2
JP3325792B2 JP05408797A JP5408797A JP3325792B2 JP 3325792 B2 JP3325792 B2 JP 3325792B2 JP 05408797 A JP05408797 A JP 05408797A JP 5408797 A JP5408797 A JP 5408797A JP 3325792 B2 JP3325792 B2 JP 3325792B2
Authority
JP
Japan
Prior art keywords
voltage
transistor
temperature coefficient
current
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP05408797A
Other languages
Japanese (ja)
Other versions
JPH10240365A (en
Inventor
弘一 酒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toko Inc
Original Assignee
Toko Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toko Inc filed Critical Toko Inc
Priority to JP05408797A priority Critical patent/JP3325792B2/en
Publication of JPH10240365A publication Critical patent/JPH10240365A/en
Application granted granted Critical
Publication of JP3325792B2 publication Critical patent/JP3325792B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Control Of Electrical Variables (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は温度変化の影響のき
わめて小さな出力電圧を得ることのできる定電圧発生回
路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a constant voltage generating circuit capable of obtaining an output voltage which is extremely small due to a temperature change.

【0002】[0002]

【従来の技術】この種の定電圧発生回路としてはバンド
ギャップリフアレンス回路(以下、BG回路という)が
あり、図5はその一例を示す回路図である。この回路
は、第1のトランジスタQ1、第2のトランジスタQ
2、マルチエミッタの第3のトランジスタQ3、トラン
ジスタQ4、トランジスタQ5、抵抗R3、抵抗R4か
ら形成されている。なお、1は電源電圧VCCが加えられ
る電源端子であり、NはトランジスタQ3のエミッタ数
を表す。
2. Description of the Related Art A band gap reference circuit (hereinafter referred to as a BG circuit) is known as this kind of constant voltage generating circuit, and FIG. 5 is a circuit diagram showing one example thereof. This circuit comprises a first transistor Q1 and a second transistor Q1.
2. It is formed of a multi-emitter third transistor Q3, transistor Q4, transistor Q5, resistor R3, and resistor R4. Note that 1 is a power supply terminal to which the power supply voltage V CC is applied, and N represents the number of emitters of the transistor Q3.

【0003】トランジスタQ2とトランジスタQ3のコ
レクタ電流が等しい場合、出力電圧として(1)式に示
すバンドギャップ電圧VG が出力端子2に得られる。 VG =VR3+VBE1 ={R3(VBE2 −VBE3 )/R4}+VBE1 ={R3・VT ・Ln(N)/R4}+VBE1 (1) ただし、R3、R4は夫々抵抗R3、R4の抵抗値、V
BE1 、VBE2 、VBE3 は夫々トランジスタQ1、Q2、
Q3のベース・エミッタ間電圧、VT は熱電圧、Lnは
自然対数、NはトランジスタQ3のエミッタの数であ
る。熱電圧VT の温度係数は(0.085mV/℃) で正、ベー
ス・エミッタ間電圧VBE1の温度係数は( −2mV/℃) 程
度で負であるので、(1)式における抵抗値R3、R4
を適当に選ぶことにより温度変化の影響のないバンドギ
ャップ電圧VG が得られる。
[0003] When the collector current of the transistor Q2 and the transistor Q3 are equal, band gap voltage V G shown in the expression (1) as the output voltage is obtained at the output terminal 2. V G = V R3 + V BE1 = {R3 (V BE2 -V BE3) / R4} + V BE1 = {R3 · V T · Ln (N) / R4} + V BE1 (1) However, R3, R4 are each resistor R3 , R4, V
BE1 , V BE2 and V BE3 are transistors Q1, Q2,
The base-emitter voltage of Q3, V T is the thermal voltage, Ln is the natural logarithm, N is the number of the emitter of the transistor Q3. Temperature coefficient of thermal voltage V T is positive in (0.085mV / ℃), since the temperature coefficient of the base-emitter voltage V BE1 is negative extent (-2 mV / ° C.), the resistance value R3 in formula (1), R4
Bandgap voltage V G not affected by temperature change can be obtained by selecting the appropriate.

【0004】ところが、精密に測定するとバンドギャッ
プ電圧VG は温度変化の影響を依然として受けている。
これは、バイポーラトランジスタのベース・エミッタ間
電圧VBEが(2)式で一般に示されることによる。 VBE={1−(T/T0 )}VGO+T・VBE0 /T0 +(nkT/q)Ln(T0 /T)+(kT/q)Ln(IC /IC0) (2) (2)式は(3)式に(4)式を代入して得られる。 VBE=(kT/q)Ln(IC /IS ) (3) IS =qAni 2 n /QB (4) なお、(2)式から(4)式において、qは電子の電
荷、Aはエミッタ・ベース接合面積、ni はシリコンの
真性キャリア濃度、Dn はベース中の電子の拡散係数の
平均実効値、QB はベース中の単位面積当たりの総不純
物量、kはボルツマン定数、IC はコレクタ電流、IS
は飽和電流、Tは絶対温度、T0 は基準温度、VBE0
C0は基準温度T0 におけるベース・エミッタ間電圧と
コレクタ電流、VGOはシリコンのバンドギャップ電圧の
推定値、nは定数である。
[0004] However, precisely band gap voltage V G when measured has received still the influence of the temperature change.
This is because the base-emitter voltage V BE of the bipolar transistor is generally expressed by the equation (2). V BE = {1- (T / T 0)} V GO + T · V BE0 / T 0 + (nkT / q) Ln (T 0 / T) + (kT / q) Ln (I C / I C0) ( 2) Equation (2) is obtained by substituting equation (4) into equation (3). V BE = (kT / q) Ln (I C / I S) (3) I S = qAn i 2 D n / Q B (4) Here, in equation (4) from equation (2), q is the electronic charge, a is the emitter-base junction area, n i is the intrinsic carrier concentration of silicon, D n is the average effective value of the electron diffusion coefficient in the base, Q B is the total amount of impurities per unit area in the base, k is Boltzmann's constant, I C is the collector current, I S
Is the saturation current, T is the absolute temperature, T 0 is the reference temperature, V BE0 and I C0 are the base-emitter voltage and collector current at the reference temperature T 0 , V GO is the estimated value of the silicon bandgap voltage, and n is a constant It is.

【0005】(2)式において、最初の2項は温度変化
に対して直線性を維持して変わるが、第3項と第4項は
二乗特性により変化する。このようなベース・エミッタ
間電圧VBEの特性は、バンドギャップ電圧を得る図5の
トランジスタQ1のベース・エミッタ間電圧VBE1 にお
いても同様に生ずる。そして、電圧VBE1 は二乗の項の
存在により正確には( −2mV/℃) の温度係数により直線
的に変化しないので、バンドギャップ電圧VG は温度変
化の影響を依然として避けることはできない。図6はバ
ンドギャップ電圧VG の温度に対する変化の様子を示す
特性図であり、0℃から100℃の間で約10mVの変
化を生じていることがわかる。
In equation (2), the first two terms change while maintaining linearity with respect to temperature change, but the third and fourth terms change due to the square characteristic. The characteristics of such a base-emitter voltage V BE is also occurs similarly in the base-emitter voltage V BE1 of the transistor Q1 of FIG. 5 to obtain a band gap voltage. Then, it does not change linearly with the temperature coefficient of exactly due to the presence of the voltage V BE1 is the square of the term (-2 mV / ° C.), the band gap voltage V G can not be avoided still the influence of temperature change. Figure 6 is a characteristic diagram showing changes with respect to the temperature of the bandgap voltage V G, it can be seen that cause a change of approximately 10mV between 100 ° C. from 0 ° C..

【0006】[0006]

【発明が解決しようとする課題】本発明の課題は、バン
ドギャップ電圧のような正の温度係数と負の温度係数の
電圧の和の電圧を利用して出力電圧を得る定電圧発生回
路において、出力電圧への温度変化の影響をいっそう小
さくすることにある。
SUMMARY OF THE INVENTION An object of the present invention is to provide a constant voltage generating circuit which obtains an output voltage using a sum of voltages having a positive temperature coefficient and a negative temperature coefficient such as a band gap voltage. An object of the present invention is to further reduce the influence of a temperature change on an output voltage.

【0007】[0007]

【課題を解決するための手段】本発明は、トランジスタ
やダイオードのような能動素子から得られる正の温度係
数の電圧と負の温度係数の電圧の和の電圧を利用して出
力電圧を得る定電圧発生回路において、負の温度係数の
電圧が得られる能動素子に温度の低下と共にその電流を
増加させる補正回路を接続し、補正回路の電流により、
出力電圧が低下する温度範囲において温度の低下と共に
負の温度係数の電圧を大きくすることを特徴とする。
According to the present invention, an output voltage is obtained by using a sum of a voltage having a positive temperature coefficient and a voltage having a negative temperature coefficient obtained from an active element such as a transistor or a diode. In the voltage generation circuit, the negative temperature coefficient
A correction circuit that increases the current as the temperature decreases is connected to the active element that obtains the voltage .
In the temperature range where the output voltage decreases,
The voltage of the negative temperature coefficient is increased .

【0008】[0008]

【発明の実施の形態】(2)式を温度で微分すると
(5)式が得られ、この(5)式が温度係数を表してい
る。 dVBE/dT=−(VGO/T0 )+VBE0 /T0 +(nk/q){Ln(T0 /T)−(1/T)}+(k/q)Ln(IC /IC0) (5) (5)式における二乗係数の項の第3項と第4項は値が
小さいので無視して、直線係数の第1項と第2項に着目
して和の電圧の特性を改善する。低温でバンドギャップ
電圧VG が図6のように下がるのは、(5)式と同じよ
うに表されるトランジスタQ1のベース・エミッタ間電
圧VBE1 の温度による微分値の絶対値が低温では大きす
ぎることに起因する。このことは、(5)式におけるマ
イナスの符号の付く第1項に相当する項の値が大きすぎ
ることを意味するので、プラスの符号の付く第2項に相
当する項を大きくすればよいことがわかる。つまり、温
度が低下すると共にトランジスタQ1の電流を多くして
(5)式のVBE0 に相当する基準温度におけるトランジ
スタQ1のベース・エミッタ間電圧を高くすればよいの
で、トランジスタQ1にそのための補正回路を接続す
る。
BEST MODE FOR CARRYING OUT THE INVENTION Equation (5) is obtained by differentiating equation (2) with temperature, and equation (5) represents a temperature coefficient. dV BE / dT = - (V GO / T 0) + V BE0 / T 0 + (nk / q) {Ln (T 0 / T) - (1 / T)} + (k / q) Ln (I C / I C0 ) (5) The third and fourth terms of the square coefficient in the equation (5) have small values, and are ignored, and the voltage of the sum is calculated by focusing on the first and second terms of the linear coefficient. Improve properties. The bandgap voltage V G falls as shown in Figure 6 is at a low temperature, (5) the absolute value of the magnitude is at a low temperature differential value due to the temperature of the base-emitter voltage V BE1 of the transistor Q1, expressed like Formula Due to too much. This means that the value of the term corresponding to the first term with a minus sign in the equation (5) is too large, so that the term corresponding to the second term with a plus sign should be increased. I understand. That is, as the temperature decreases, the current of the transistor Q1 is increased to increase the base-emitter voltage of the transistor Q1 at the reference temperature corresponding to V BE0 in the equation (5). Connect.

【0009】[0009]

【実施例】以下、本発明の定電圧発生回路の実施例を示
す回路図である図1を参照しながら説明する。なお、図
5と同一部分は同じ符号を付してある。図1において、
トランジスタQ1からトランジスタQ5までと抵抗R
3、抵抗R4の接続は図5とほぼ同じであり、BG回路
を形成している。ダイオード接続されたトランジスタQ
2とマルチエミッタのトランジスタQ3のエミッタは、
抵抗R4を介して互いに接続されて接地されると共に、
ベース同志も接続されている。トランジスタQ4とトラ
ンジスタQ5はカレントミラー回路を形成しており、両
方のトランジスタのエミッタは電源端子1に接続する。
トランジスタQ4のコレクタはトランジスタQ2のコレ
クタ、ダイオード接続されたトランジスタQ5のコレク
タは抵抗R3を介してトランジスタQ3のコレクタとエ
ミッタを接地されたトランジスタQ1のベースに接続さ
れる。
BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a circuit diagram showing an embodiment of a constant voltage generating circuit according to the present invention. The same parts as those in FIG. 5 are denoted by the same reference numerals. In FIG.
Transistor Q1 to transistor Q5 and resistor R
3. The connection of the resistor R4 is almost the same as that of FIG. 5, and forms a BG circuit. Diode-connected transistor Q
2 and the emitter of the multi-emitter transistor Q3
Connected to each other via a resistor R4 and grounded,
Base comrades are also connected. The transistors Q4 and Q5 form a current mirror circuit, and the emitters of both transistors are connected to the power supply terminal 1.
The collector of the transistor Q4 is connected to the collector of the transistor Q2, and the collector of the diode-connected transistor Q5 is connected via a resistor R3 to the base of the transistor Q1 whose collector and emitter are grounded.

【0010】そして、トランジスタQ1のコレクタには
補正回路が接続される。この補正回路は、第1のカレン
トミラー回路を形成するトランジスタQ8とトランジス
タQ9、第2のカレントミラー回路を形成するトランジ
スタQ6とトランジスタQ7、さらにエミッタフオロア
回路を形成するトランジスタQ10、抵抗R5、バイア
ス電流回路を形成する抵抗R6とダイオード列DM1か
ら構成される。エミッタフオロア回路は第1のカレント
ミラー回路の入力側に接続し、第2のカレントミラー回
路の入力側は第1のカレントミラー回路の出力側に接続
する。エミッタフオロア回路のトランジスタQ10のコ
レクタは電源端子1、ベースは抵抗R6を介して電源端
子1に夫々接続する。またベースは、ダイオード列DM
1を経て接地される。第1のカレントミラー回路のダイ
オード接続された入力側のトランジスタQ9のコレクタ
は抵抗R5を経てトランジスタQ10のエミッタに接続
され、出力側のトランジスタQ8のコレクタは第2のカ
レントミラー回路のダイオード接続された入力側のトラ
ンジスタQ7のコレクタに接続される。第2のカレント
ミラー回路の出力側のトランジスタQ6のコレクタは第
1のトランジスタQ1のコレクタに接続する。第1のカ
レントミラー回路のトランジスタQ8、Q9のエミッタ
は接地され、第2のカレントミラー回路のトランジスタ
Q6、Q7のエミッタは電源端子1に接続される。
A correction circuit is connected to the collector of the transistor Q1. This correction circuit includes transistors Q8 and Q9 forming a first current mirror circuit, transistors Q6 and Q7 forming a second current mirror circuit, a transistor Q10 forming an emitter follower circuit, a resistor R5, a bias current circuit. , And a diode row DM1. The emitter follower circuit is connected to the input side of the first current mirror circuit, and the input side of the second current mirror circuit is connected to the output side of the first current mirror circuit. The collector of the transistor Q10 of the emitter follower circuit is connected to the power supply terminal 1 and the base is connected to the power supply terminal 1 via the resistor R6. The base is a diode array DM
1 is grounded. The collector of the diode-connected input transistor Q9 of the first current mirror circuit is connected to the emitter of the transistor Q10 via the resistor R5, and the collector of the output transistor Q8 is diode-connected to the second current mirror circuit. Connected to the collector of transistor Q7 on the input side. The collector of the transistor Q6 on the output side of the second current mirror circuit is connected to the collector of the first transistor Q1. The emitters of the transistors Q8 and Q9 of the first current mirror circuit are grounded, and the emitters of the transistors Q6 and Q7 of the second current mirror circuit are connected to the power supply terminal 1.

【0011】このように構成された定電圧発生回路にお
いても、負の温度係数の電圧は第1のトランジスタQ1
のベース・エミッタ間電圧VBE1 、正の温度係数の電圧
は第2のトランジスタQ2のベース・エミッタ間電圧V
BE2 と第3のトランジスタQ3のベース・エミッタ間電
圧VBE3 の差から得られるので、(1)式が成立して出
力端子2にバンドギャップ電圧VG が得られる。しか
し、補正回路の接続によりバンドギャップ電圧VG への
温度変化の影響をいっそう小さくすることができる。こ
れは、トランジスタQ1に(6)式に示すコレクタ電流
C1が流れることによる。 IC1=(VDM1 −VBE10−VBE9 )/R5 (6) なお、VDM1 はダイオード列DM1の両端間の電圧、V
BE10とVBE9 は夫々トランジスタQ10とトランジスタ
Q9のベース・エミッタ間電圧、R5は抵抗R5の抵抗
値である。電流IC1は、エミッタフオロア回路の抵抗R
5を流れる電流と等しい。
In the constant voltage generating circuit thus configured, the voltage of the negative temperature coefficient is applied to the first transistor Q1.
And the voltage having a positive temperature coefficient is the base-emitter voltage V BE of the second transistor Q2.
BE2 and so obtained from the difference between the base-emitter voltage V BE3 of the third transistors Q3, bandgap voltage V G is obtained at the output terminal 2 and satisfied formula (1). However, the influence of the temperature change of the connection of the correction circuit to the bandgap voltage V G can be further reduced. This is because the collector current I C1 shown in the equation (6) flows through the transistor Q1. I C1 = (V DM1 −V BE10 −V BE9 ) / R5 (6) where V DM1 is the voltage between both ends of the diode string DM1, V
BE10 and V BE9 are the base-emitter voltages of the transistors Q10 and Q9, respectively, and R5 is the resistance value of the resistor R5. The current I C1 is equal to the resistance R of the emitter follower circuit.
5 equal to the current flowing through it.

【0012】(6)式において、電圧VDM1 、ベース・
エミッタ間電圧VBE10、VBE9 はいずれも温度の低下と
共に増加するから電流IC1も温度の低下と共に大きくな
る。電流IC1が大きくなることにより、(5)式のV
BE0 に相当する基準温度におけるトランジスタQ1のベ
ース・エミッタ間電圧も大きくなるので、(5)式の
値、つまり負の温度係数を温度が低下しても大きくなら
ないようにして、正の温度係数をちょうど打ち消す程度
に調節することができる。したがって、出力端子2には
温度変化の影響をいっそう小さくしたバンドギャップ電
圧VG を得ることができる。
In equation (6), the voltage V DM1 ,
Since the emitter-to-emitter voltages V BE10 and V BE9 both increase with a decrease in temperature, the current I C1 also increases with a decrease in temperature. By increasing the current I C1 , V
Since the base-emitter voltage of the transistor Q1 at the reference temperature corresponding to BE0 also increases, the value of the expression (5), that is, the negative temperature coefficient is not increased even if the temperature is lowered, and the positive temperature coefficient is changed. It can be adjusted to just cancel out. Therefore, it is possible to obtain a band-gap voltage V G was more reduce the influence of temperature variation to the output terminal 2.

【0013】図2は本発明の定電圧発生回路の他の実施
例を示す回路図であり、図1と同じ部分は同一符号を付
してある。差動対を形成する第2のトランジスタQ2と
マルチエミッタの第3のトランジスタQ3のエミッタは
電流源S1を介して接地され、ベース同志は抵抗R8を
介して接続される。カレントミラー回路を形成するトラ
ンジスタQ11とトランジスタQ12のエミッタは出力
端子2に接続し、ダイオード接続されたトランジスタQ
11のコレクタはトランジスタQ3のコレクタ、トラン
ジスタQ12のコレクタはトランジスタQ2のコレクタ
に夫々接続する。トランジスタQ13はベースをトラン
ジスタQ12のコレクタ、コレクタを増幅回路3、エミ
ッタを出力端子2に接続されている。
FIG. 2 is a circuit diagram showing another embodiment of the constant voltage generating circuit of the present invention, and the same parts as those in FIG. 1 are denoted by the same reference numerals. The emitters of the second transistor Q2 forming the differential pair and the multi-emitter third transistor Q3 are grounded via a current source S1, and the bases are connected via a resistor R8. The emitters of the transistors Q11 and Q12 forming the current mirror circuit are connected to the output terminal 2, and the diode-connected transistor Q
The collector of the transistor 11 is connected to the collector of the transistor Q3, and the collector of the transistor Q12 is connected to the collector of the transistor Q2. The transistor Q13 has a base connected to the collector of the transistor Q12, a collector connected to the amplifier circuit 3, and an emitter connected to the output terminal 2.

【0014】第1のトランジスタQ1のエミッタは直列
接続された抵抗R7、抵抗R8、ダイオード列DM2を
経て接地され、コレクタは出力端子2に接続する。出力
端子2は抵抗R9を介して電源端子1に接続されると共
に、抵抗R1と抵抗R2を介して接地される。抵抗R1
と抵抗R2の接続点P1はトランジスタQ1のベースに
接続される。そして、補正回路が、出力端子2とダイオ
ード列DM2及び抵抗R8の接続点P2間に接続されて
いる。
The emitter of the first transistor Q1 is grounded through a series connection of a resistor R7, a resistor R8 and a diode string DM2, and the collector is connected to the output terminal 2. The output terminal 2 is connected to the power supply terminal 1 via the resistor R9, and is grounded via the resistors R1 and R2. Resistance R1
A connection point P1 between the resistor and the resistor R2 is connected to the base of the transistor Q1. The correction circuit is connected between the output terminal 2 and a connection point P2 between the diode row DM2 and the resistor R8.

【0015】この補正回路は、第1のカレントミラー回
路を形成するトランジスタQ8とトランジスタQ9、第
2のカレントミラー回路を形成するトランジスタQ6と
トランジスタQ7、さらにエミッタフオロア回路を形成
するトランジスタQ10、抵抗R5、バイアス電流回路
を形成する抵抗R6とダイオード列DM1から構成され
ており、図1の場合と同じように構成される。このよう
に構成された定電圧発生回路は、接続点P1に(7)式
で示される電圧V1 を得ることができる。 V1 =VDM2 +VBE1 +(R7+R8)・IR8 (7) IR8=(1/R8)・(kT/q)・Ln(N) (8) 出力端子2には(9)式で示される出力電圧VOUT を得
ることができる。 VOUT =(R1+R2)・V1 /R2 (9) そして、補正回路からダイオード列DM2に流れ込むト
ランジスタQ6のコレクタ電流IC6は、(6)式のコレ
クタ電流IC1と同じように(10)式で表される。 IC6=(VDM1 −VBE10−VBE9 )/R5 (10) なお、(7)式から(9)式において、VDM2 はダイオ
ード列DM2の両端間の電圧、IR8は抵抗R8の電流、
R7、R8は夫々抵抗R7、R8の抵抗値である。
This correction circuit includes transistors Q8 and Q9 forming a first current mirror circuit, transistors Q6 and Q7 forming a second current mirror circuit, a transistor Q10 forming an emitter follower circuit, a resistor R5, It is composed of a resistor R6 forming a bias current circuit and a diode array DM1, and has the same configuration as that of FIG. The constant voltage generating circuit having this arrangement, it is possible to obtain the connection point P1 of the voltages V 1 represented by the equation (7). V 1 = V DM2 + V BE1 + (R7 + R8) · I R8 (7) I R8 = (1 / R8) · (kT / q) · Ln (N) (8) The output terminal 2 is represented by the formula (9). Output voltage V OUT can be obtained. V OUT = (R1 + R2) · V 1 / R2 (9) The collector current I C6 of the transistor Q6 flowing from the correction circuit into the diode array DM2 is expressed by the equation (10) in the same manner as the collector current I C1 of the equation (6). It is represented by I C6 = (V DM1 −V BE10 −V BE9 ) / R5 (10) In the equations (7) to (9), V DM2 is a voltage between both ends of the diode string DM2, and I R8 is a current of the resistor R8. ,
R7 and R8 are resistance values of the resistors R7 and R8, respectively.

【0016】この定電圧発生回路は、(7)式で示され
るようにダイオード列DM2とトランジスタQ1から得
られる負の温度係数の電圧と、トランジスタQ2とトラ
ンジスタQ3のベース・エミッタ間電圧の差から得られ
る正の温度係数の電圧の和の電圧V1 を利用して(9)
式に示す出力電圧VOUT を出力端子2に得ている。
(7)式の電圧V1 においても、温度が低下した場合に
負の温度係数を有する電圧の温度係数が正の温度係数を
有する電圧の温度係数よりも大きくなる。そこで、負の
温度係数の電圧を得る能動素子の一部であるダイオード
列DM2に温度の低下と共に増加する電流IC6を補正回
路により流すようにしてある。
This constant voltage generating circuit is based on the difference between the voltage of the negative temperature coefficient obtained from the diode string DM2 and the transistor Q1 and the voltage between the base and the emitter of the transistor Q2 and the transistor Q3 as shown by the equation (7). voltage V 1 of the sum of the voltages of the positive temperature coefficient obtained by use of (9)
The output voltage V OUT shown in the equation is obtained at the output terminal 2.
(7) Also in the voltage V 1 of the formula, the temperature coefficient of the voltage having a negative temperature coefficient is larger than the temperature coefficient of the voltage having a positive temperature coefficient when the temperature decreases. Therefore, a current I C6, which increases with a decrease in temperature, is caused to flow through a correction circuit through a diode array DM 2 which is a part of an active element that obtains a voltage having a negative temperature coefficient.

【0017】電流IC6は、(10)式から明らかなよう
に温度の低下と共に増加する。ダイオード列DM2の個
々のダイオードの端子間電圧は(2)式で示され、また
温度係数は(5)式で表わされる。したがって、ダイオ
ード列DMの個々のダイオードにおける(5)式の第
2項が温度の低下と共に増加するので、その負の温度係
数は小さくなる。このことにより、(7)式のダイオー
ド列DM2の電圧VDM2における負の温度係数も小さく
なり、電圧(VDM2+VBE1)の負の全体の温度係数の値
も(7)式の第3項の正の温度係数を有する電圧の温度
係数をちょうど打ち消す程度に小さくできる。そして、
接続点P1に温度変化の影響の小さな電圧V1を得るこ
とができる。電圧V1から得られる出力電圧VOUTが同じ
ように温度変化の影響の小さいことはいうまでもない。
The current I C6 increases as the temperature decreases, as is apparent from equation (10). The voltage between the terminals of each diode of the diode row DM2 is expressed by the equation (2), and the temperature coefficient is expressed by the equation (5). Therefore, since the second term in the individual diodes of the diode line DM 2 of (5) increases with decreasing temperature, the negative temperature coefficient decreases. As a result, the negative temperature coefficient of the diode array DM2 at the voltage V DM2 in the equation (7) also decreases, and the value of the total negative temperature coefficient of the voltage (V DM2 + V BE1 ) also decreases in the third term of the equation (7). The temperature coefficient of a voltage having a positive temperature coefficient can be made small enough to just cancel out. And
It is possible to obtain a small voltage V 1 of the effect of temperature changes to the connection point P1. It goes without saying that the output voltage V OUT obtained from the voltage V 1 is similarly less affected by temperature changes.

【0018】図3は図2の回路をさらに具体化した回路
図であり、図2と同一部分は同じ符合を付与してある。
図3において、差動対を形成する第2のトランジスタQ
2およびマルチエミッタの第3のトランジスタQ3とカ
レントミラー回路を形成するトランジスタQ11および
トランジスタQ12間には、アーリー効果を防ぐために
互いにベースを接続されたトランジスタQ16とトラン
ジスタQ17が接続されている。トランジスタQ13に
接続する図2の増幅回路3は、ダーリントン接続された
トランジスタQ18、Q19、Q20、さらに抵抗R1
0からなるエミッタ接地増幅回路により形成されてい
る。
FIG. 3 is a circuit diagram further embodying the circuit of FIG. 2, and the same parts as those of FIG. 2 are given the same reference numerals.
In FIG. 3, a second transistor Q forming a differential pair
Between the transistors Q11 and Q12 forming a current mirror circuit with the second and multi-emitter third transistors Q3, transistors Q16 and Q17 whose bases are connected to each other to prevent the Early effect are connected. The amplifier circuit 3 of FIG. 2 connected to the transistor Q13 includes Darlington-connected transistors Q18, Q19, Q20, and a resistor R1.
It is formed by a common-emitter amplifier circuit consisting of zero.

【0019】トランジスタQ21、Q22、Q23、Q
24からなるカレントミラー回路は、定電流源S1とエ
ミッタ接地増幅回路の電流源を形成する。ダイオード接
続されたトランジスタQ25、Q26、ダイオード接続
されたトランジスタQ27、Q28、Q29は図2の夫
々ダイオード列DM2、ダイオード列DM1を形成す
る。また、トランジスタQ14、Q15からなるカレン
トミラー回路は、第1のトランジスタQ1とトランジス
タQ21、Q22、Q23、Q24からなるカレントミ
ラー回路に電流を供給する。
Transistors Q21, Q22, Q23, Q
The current mirror circuit composed of 24 forms a constant current source S1 and a current source of a common emitter amplifier circuit. The diode-connected transistors Q25 and Q26 and the diode-connected transistors Q27, Q28 and Q29 form the diode rows DM2 and DM1, respectively, of FIG. Further, the current mirror circuit including the transistors Q14 and Q15 supplies current to the current mirror circuit including the first transistor Q1 and the transistors Q21, Q22, Q23 and Q24.

【0020】図4は図3の回路の特性図であり、横軸は
温度、縦軸は出力端子2の出力電圧VOUT を表す。図3
における電源電圧VCCは7Vである。35℃近傍以下の
温度における特性曲線は、CH1、CH2、CH3の三
つに分かれているが、これは抵抗R5の値を異ならせる
ことにより得られる。抵抗R5の値を小さくすると特性
曲線CH1のように上側に移動し、大きくすると特性曲
線CH3のように下側に移動する。したがってその値を
適度の値にすることにより、特性曲線CH2に示すよう
に出力電圧VOUT への温度変化の影響をきわめて小さく
することができる。図4では、抵抗R5が150KΩ、
200KΩ、250KΩの時に夫々特性曲線CH1、C
H2、CH3を示した。特性曲線CH2では、−40℃
から100℃の温度範囲でわずかに2mV程度しか出力
電圧VOUT の変化がなく、極めて良好な温度特性を示し
ていることがわかる。なお、実施例における補正回路
は、主にカレントミラー回路とエミッタフオロア回路を
用いて構成されているが、温度の低下と共に電流の増加
する回路であれば別の回路を用いてもよい。また、実施
例におけるカレントミラー回路を除いてエミッタフオロ
ア回路だけで補正回路を構成することもできる。
FIG. 4 is a characteristic diagram of the circuit of FIG. 3, in which the horizontal axis represents temperature, and the vertical axis represents the output voltage V OUT of the output terminal 2. FIG.
The power supply voltage V CC in is 7V. The characteristic curve at a temperature of around 35 ° C. or lower is divided into three of CH1, CH2, and CH3, which can be obtained by changing the value of the resistor R5. When the value of the resistor R5 is decreased, the resistance R5 moves upward as indicated by the characteristic curve CH1, and when the resistance R5 increases, the resistance R5 moves downward as indicated by the characteristic curve CH3. Therefore, by setting the value to an appropriate value, the influence of the temperature change on the output voltage V OUT can be extremely reduced as shown by the characteristic curve CH2. In FIG. 4, the resistance R5 is 150 KΩ,
Characteristic curves CH1 and C at 200KΩ and 250KΩ respectively
H2 and CH3 were shown. In the characteristic curve CH2, -40 ° C
It can be seen from FIG. 4 that the output voltage V OUT changes only by about 2 mV in a temperature range of 100 ° C., indicating that extremely good temperature characteristics are exhibited. Although the correction circuit in the embodiment is mainly configured using a current mirror circuit and an emitter follower circuit, another circuit may be used as long as the current increases as the temperature decreases. Further, the correction circuit can be constituted only by the emitter follower circuit, excluding the current mirror circuit in the embodiment.

【0021】[0021]

【発明の効果】以上述べたように、本発明の定電圧発生
回路はトランジスタやダイオードのような能動素子から
得られる正の温度係数の電圧と負の温度係数の電圧の和
の電圧を利用して出力電圧を得るものであり、負の温度
係数の能動素子の電流が温度の低下と共に増加するよう
に補正回路を接続してある。そして、特に低温側の温度
特性を改善することができる。負の温度係数を有する能
動素子の電流が温度の低下と共に増加することにより、
その能動素子の温度係数が低温では小さくなり、正の温
度係数を有する能動素子の温度係数をちょうど打ち消し
合う程度になる。このことにより、広い温度範囲で温度
変化の影響のきわめて小さな出力電圧を得ることのでき
る実用的な定電圧発生回路を提供することができる。
As described above, the constant voltage generating circuit of the present invention utilizes the sum of the positive temperature coefficient voltage and the negative temperature coefficient voltage obtained from an active element such as a transistor or a diode. A correction circuit is connected so that the current of the active element having a negative temperature coefficient increases as the temperature decreases. And the temperature characteristic especially on the low temperature side can be improved. By increasing the current of the active element having a negative temperature coefficient with decreasing temperature,
The temperature coefficient of the active element becomes smaller at a low temperature, and the temperature coefficient of the active element having a positive temperature coefficient just cancels out. Thus, it is possible to provide a practical constant voltage generating circuit capable of obtaining an output voltage which is extremely small in the influence of a temperature change in a wide temperature range.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明の定電圧発生回路の実施例を示す回路
図である。
FIG. 1 is a circuit diagram showing an embodiment of a constant voltage generation circuit according to the present invention.

【図2】 本発明の定電圧発生回路の他の実施例を示す
回路図である。
FIG. 2 is a circuit diagram showing another embodiment of the constant voltage generating circuit of the present invention.

【図3】 図2の回路図をさらに具体化した回路図であ
る。
FIG. 3 is a circuit diagram further embodying the circuit diagram of FIG. 2;

【図4】 図3に示す定電圧発生回路の特性図である。4 is a characteristic diagram of the constant voltage generation circuit shown in FIG.

【図5】 従来の定電圧発生回路の回路図である。FIG. 5 is a circuit diagram of a conventional constant voltage generation circuit.

【図6】 従来の定電圧発生回路の特性図である。FIG. 6 is a characteristic diagram of a conventional constant voltage generation circuit.

【符号の説明】[Explanation of symbols]

1 電源端子 2 出力端子 3 増幅回路 Q1 第1のトランジスタ Q2 第2のトランジスタ Q3 第3のトランジスタ Reference Signs List 1 power supply terminal 2 output terminal 3 amplifier circuit Q1 first transistor Q2 second transistor Q3 third transistor

Claims (5)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 能動素子から得られる正の温度係数の電
圧と負の温度係数の電圧の和の電圧を利用して出力電圧
を得る定電圧発生回路において、負の温度係数の電圧
が得られる能動素子に温度の低下と共にその電流を増加
させる補正回路を接続し、該補正回路の電流により、該
出力電圧が低下する温度範囲において温度の低下と共に
該負の温度係数の電圧を大きくすることを特徴とする定
電圧発生回路。
1. A constant voltage generating circuit for obtaining a voltage and a negative voltage output voltage using the sum of the voltage of the temperature coefficient of the positive temperature coefficient obtained from the active element, the negative temperature coefficient of the voltage
Is connected to a correction circuit that increases the current as the temperature decreases , and the current of the correction circuit
In the temperature range where the output voltage decreases,
A constant voltage generation circuit characterized by increasing the voltage of the negative temperature coefficient .
【請求項2】 能動素子から得られる正の温度係数の電
圧と負の温度係数の電圧の和の電圧を利用して出力電圧
を得る定電圧発生回路において、負の温度係数の電圧
は複数の能動素子の電圧の和として得られ、少なくとも
その一部の能動素子に温度の低下と共に電流を増加させ
る補正回路を接続し、該補正回路の電流により、該出力
電圧が低下する温度範囲において温度の低下と共に該負
の温度係数の電圧を大きくすることを特徴とする定電圧
発生回路。
2. A constant voltage generating circuit for obtaining an output voltage using the voltage of the sum of the voltage of the voltage and the negative temperature coefficient of the positive temperature coefficient obtained from the active element, the voltage of the negative temperature coefficient plurality A correction circuit for increasing the current with a decrease in temperature is connected to at least a part of the active elements , and the output of the output is determined by the current of the correction circuit.
In the temperature range where the voltage decreases, the negative
A constant voltage generating circuit characterized by increasing the voltage of the temperature coefficient .
【請求項3】 第1のトランジスタのベース・エミッタ
間電圧から得られる負の温度係数の電圧と、エミッタ電
流密度の異なる第2と第3のトランジスタのベース・エ
ミッタ間電圧の差から得られる正の温度係数の電圧の和
の電圧を利用して出力電圧を得る定電圧発生回路におい
て、第1のトランジスタのコレクタに温度の低下と共
に電流を増加させる補正回路を接続し、該補正回路の電
流により、該出力電圧が低下する温度範囲において温度
の低下と共に該負の温度係数の電圧を大きくすることを
特徴とする定電圧発生回路。
3. The base and emitter of a first transistor
Using the sum of the voltage of the negative temperature coefficient obtained from the voltage between the transistors and the voltage of the positive temperature coefficient obtained from the difference between the base-emitter voltages of the second and third transistors having different emitter current densities. in the constant voltage generating circuit for obtaining an output voltage, connected to the correction circuit to increase the current as the temperature decreases to the collector of the first transistor, conductivity of the correction circuit
Current in the temperature range where the output voltage drops
A voltage of the negative temperature coefficient is increased as the voltage decreases .
【請求項4】 第1のトランジスタのベース・エミッタ
間電圧と該第1のトランジスタのエミッタとグランドと
の間に直列に設けられたダイオードの端子間電圧から得
られる負の温度係数の電圧、エミッタ電流密度の異な
る第2と第3のトランジスタのベース・エミッタ間電圧
の差から得られる正の温度係数の電圧の和の電圧を利用
して出力電圧を得る定電圧発生回路において、該ダイオ
ードに温度の低下と共に電流を増加させる補正回路を接
し、該補正回路の電流により、該出力電圧が低下する
温度範囲において温度の低下と共に該負の温度係数の電
圧を大きくすることを特徴とする定電圧回路。
4. A voltage between a base and an emitter of a first transistor, an emitter of the first transistor , and a ground.
Positive temperature obtained from the difference between the voltage of the negative temperature coefficient obtained from the terminal voltage of the provided diode, the base-emitter voltage of the second and the third transistor of emitter current densities different in series between the In a constant voltage generation circuit that obtains an output voltage by using the voltage of the sum of the coefficient voltages, a correction circuit that increases the current with a decrease in temperature is connected to the diode, and the output voltage decreases due to the current of the correction circuit. Do
In the temperature range, the negative temperature coefficient
A constant voltage circuit characterized by increasing the pressure .
【請求項5】 該補正回路は、温度の低下と共に電流の
増加するエミッタフォロア回路を用いて構成されている
請求項1から請求項4までのいずれかの定電圧発生回
路。
5. The constant voltage generating circuit according to claim 1, wherein said correction circuit comprises an emitter follower circuit whose current increases as the temperature decreases.
JP05408797A 1997-02-21 1997-02-21 Constant voltage generator Expired - Fee Related JP3325792B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP05408797A JP3325792B2 (en) 1997-02-21 1997-02-21 Constant voltage generator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP05408797A JP3325792B2 (en) 1997-02-21 1997-02-21 Constant voltage generator

Publications (2)

Publication Number Publication Date
JPH10240365A JPH10240365A (en) 1998-09-11
JP3325792B2 true JP3325792B2 (en) 2002-09-17

Family

ID=12960845

Family Applications (1)

Application Number Title Priority Date Filing Date
JP05408797A Expired - Fee Related JP3325792B2 (en) 1997-02-21 1997-02-21 Constant voltage generator

Country Status (1)

Country Link
JP (1) JP3325792B2 (en)

Also Published As

Publication number Publication date
JPH10240365A (en) 1998-09-11

Similar Documents

Publication Publication Date Title
US5229711A (en) Reference voltage generating circuit
KR100233761B1 (en) Band-gap reference circuit
US4506208A (en) Reference voltage producing circuit
US7161340B2 (en) Method and apparatus for generating N-order compensated temperature independent reference voltage
US5327028A (en) Voltage reference circuit with breakpoint compensation
US6483372B1 (en) Low temperature coefficient voltage output circuit and method
JPH0727425B2 (en) Voltage generation circuit
JPH05206755A (en) Reference voltage generating circuit
US4491780A (en) Temperature compensated voltage reference circuit
JP3325792B2 (en) Constant voltage generator
JP3325791B2 (en) Constant voltage generator
EP0080620B1 (en) Band gap voltage regulator circuit
US4352057A (en) Constant current source
JP4511150B2 (en) Constant voltage generator
JPH11258065A (en) Temperature detecting circuit
JPH08339232A (en) Reference voltage circuit
JP3038311B2 (en) Temperature compensation circuit
JP3138203B2 (en) Reference voltage generation circuit
JP2022139688A (en) Bandgap-type reference-voltage generating circuit
KR0170357B1 (en) Temperature independent current source
JP3736077B2 (en) Voltage comparison circuit
JP2526560B2 (en) Constant voltage generator
JPH0682309B2 (en) Reference voltage generation circuit
JP2859461B2 (en) Temperature compensation circuit
JP3161929B2 (en) Voltage conversion circuit

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090705

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090705

Year of fee payment: 7

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090705

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100705

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110705

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110705

Year of fee payment: 9

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110705

Year of fee payment: 9

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120705

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130705

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees