JPH09201054A - スイッチング電源 - Google Patents

Abstract

(57)【要約】 （修正有） 【課題】 ハ−フブリッジ型スイッチング電源の動作時
に発生するスイッチングエネルギ−を、抵抗等で電力消
費する事のない回路を提供し、効率アップを図ることを
目的とする。 【解決手段】 二個直列の主スイッチング素子と並列
に、二個直列の補助スイッチング素子を設ける。主スイ
ッチング素子のＯＮ−ＯＦＦ動作タイミングと連動し
て、補助スイッチング素子を動作させる事により、主ス
イッチング素子の動作モ−ド中に発生するスイッチング
エネルギ−を電源に帰還する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する分野】本発明は、ハ−フブリッジ型スイ
ッチング電源の、スイッチング損失及びサ−ジの低減、
さらにはノイズの低減化等を行う、高効率かつ低ノイズ
化を図るスイッチング電源に関するものである。

【０００２】

【従来の技術】従来のハ−フブリッジ型スイッチング電
源装置を用いた回路構成を図１に、その動作波形を図２
に示す。

【０００３】 （２） 図１に於いて、１は直流電源、２、３はコンデンサ、
４、７は主スイッチング素子でＦＥＴで例示してある。
５、８は、前記ＦＥＴ４、７の寄生容量、６、９はスナ
バ−回路、１０は配線及びトランス１３に含まれる寄生
インダクタンス、１１は前記スイッチング素子４、７を
駆動するドライブ回路、１４は前記トランス１３の２次
巻線１３−２から得られた出力を整流する整流回路、１
５、１６は出力平滑回路のリアクトルとコンデンサ、１
７は負荷、１８はパルス発生器、１９は誤差増巾器、２
０は出力設定用基準電圧を表している。

【０００４】前記スイッチング素子４、７を交互にＯ
Ｎ、ＯＦＦ動作をする事に依り、前記トランス１３の１
次巻線１３−１に高周波電圧が発生し２次巻線１３−２
には１次と２次の巻数比に応じた高周波電圧が発生し、
整流回路１４と出力平滑回路１５、１６で直流に平滑
し、負荷１７に供給している。

【０００５】又、出力電圧を前記誤差増巾器１９に入力
し、前記誤差増巾器のもう一方に入力されている基準電
圧２０と比較され、それに応じたパルスが出力されるパ
ルス発生器１８に依り、ドライブ回路１１を通して、ス
イッチング素子４、７がスイッチングされるので、負荷
には安定した直流電圧が供給される。

【０００６】図２の動作波形に於いて、ａ、ｂは主スイ
ッチング素子４、７のドライブ波形、ｃ、ｄは主スイッ
チング素子４、７のドレイン電流波形、ｅ、ｆは主スイ
ッチング素子４、７のドレイン・ソ−ス間電圧、ｇは整
流回路１４の内の１個のダイオ−ドの電圧波形である。

【０００７】以上の動作波形からも解る様に、主スイッ
チング素子のＯＮ、ＯＦＦ時には配線に依る寄生インダ
クタンスやトランスのリ−ケ−ジインダクタンス１０及
び主スイッチング素子の寄生容量５、８、更に出力ダイ
オ−ド１４のリカバリ−等によって主スイッチング素子
及び出力ダイオ−ドの電流、電圧、波形にはサ−ジが （３） 発生し、大きなノイズ及び損失となり、高効率化は難し
かった。このため、図１に示したスナバ−回路６、９等
で対策を行っていたが、エネルギ−を抵抗ロスにしたり
して充分ではなく、特に出力容量の大きいコンバ−タ等
では対策が困難であった。

【０００８】

【発明の目的】本発明は、この様な欠点を解決し、損
失、ノイズ及びサ−ジを低減しながら、高効率動作を行
う事の出来る、ハ−フブリッジ型スイッチング電源装置
を提供するものである。

【０００９】

【実施の形態】図３は、本発明の第一の実施例を示し、
図４は図３の動作波形を示す。尚、部品記号について
は、図１と同一機能のものは同一符号を付す。図３に於
いて、ハ−フブリッジ型スイッチング電源の部分は、図
１の従来技術と同じであるので説明は省略する。

【００１０】本発明は、ハ−フブリッジ回路を構成す
る、第１のスイッチング素子４と第２のスイッチング素
子７の直列回路に対して、並列に、第３のスイッチング
素子２６と第４のスイッチング素子２７の直列回路を接
続したものである。尚、第３のスイッチング素子２６及
び第４のスイッチング素子２７には、それぞれ電源に順
方向にダイオ−ド３０及び３１を直列に接続する。

【００１１】第１のスイッチング素子４と第２のスイッ
チング素子７のコモン点と、第３のスイッチング素子２
６と第４のスイッチング素子２７のコモン点との間に、
主トランス１３の補助巻線（３次巻線）１３−１と、リ
アクトル２５の直列回路を接続し、スイッチングエネル
ギ−を主トランスの１次巻線を通して電源に帰還出来る
様に構成されている。

【００１２】 （４） 図４は、本発明の第一の実施例に於ける動作波形であ
る。図に於いて、ａ、ｂは第１、第２スイッチング素子
４、７のドライブ波形、ａ′ｂ′は第３、第４スイッチ
ング素子のドライブ波形で、ｃｄは、第１、第２のスイ
ッチング素子４、７の寄生ダイオ−ド２１、２３に流れ
る電流を含んだドレイン電流波形、ｅ、ｆは前記第１、
第２のスイッチング素子のドレインソ−ス間電圧波形、
ｈ、ｉは、第３、第４スイッチング素子２６、２７のド
レイン電流、波形を示している。

【００１３】又時間ｔ0〜ｔ7は主スイッチング素子４が
タ−ンオフした後、主スイッチング素子７がタ−ンオン
してからタ−ンオフするまでの１／２周期の間の動作状
態を表したもので、以後は同様なくり返しを行うためこ
こでの説明は省略する。

【００１４】〈ｔ0〜ｔ1期間〉主スイッチング素子４が
時間ｔ0でタ−ンオフすると、前記スイッチング素子４
と並列に入っているコンデンサ２２（寄生容量も含む）
に、電流が流れ込み充電を始めるため、前記主スイッチ
ング素子４のドレイン−ソ−ス間電圧（ｅ）が立上が
る。この時、電圧の立上がり時間は、コンデンサ２２と
時間ｔ0でのドレイン電流値の大きさに依って決まり、
スイッチング損失が極めて少なくなる。又時間ｔ1付近
では、主スイッチング素子４、７のドレインソ−ス間電
圧（ｅ、ｆ）は直流電源Ｖccの１／２Ｖccにおちつく。

【００１５】〈ｔ1〜ｔ2〉時間ｔ1でスイッチング素子
２７がタ−ンオンすると、スイッチング素子２７にはｉ
で示すドレイン電流が流れはじめる。ドレイン電流ｉの
上昇傾向は、リアクトル２５と直流電源の１／２Ｖccの
大きさに依って決まるため、スイッチング素子２７はス
イッチング損失は発生せず、ゼロ電流でスイッチング動
作を行う。

【００１６】 （５） 〈ｔ2〜ｔ3〉時間ｔ2でトランス１３の１次巻線電流、
すなわち、スイッチング素子２７のドレイン電流（ｉ）
が出力電流値に達すると、コンデンサ２４とリアクトル
２５で共振作用を起し、スイッチング素子７のドレイン
−ソ−ス間電圧（ｆ）は、１／２Ｖccからゼロボルトま
で下がる。

【００１７】〈ｔ3〜ｔ4〉時間ｔ3でコンデンサ２４の
電荷は全て放出されるが、リアクトル２５にはスイッチ
ング素子２７のドレイン電流ｉが、リアクトル２５→ス
イッチング素子２７→ダイオ−ド３１→ダイオ−ド２３
→トランス巻線１３−３→リアクトル２５の経路で流れ
る。この期間に主スイッチング素子７をタ−ンオンさせ
ると、主スイッチング素子７は、ゼロボルトスイッチン
グ動作を行うため、スイッチング損失は発生しない。

【００１８】＜ｔ4〜ｔ5＞すでに時間ｔ3〜ｔ4間で主ス
イッチング素子７はタ−ンオンしているため、この期間
には、主スイッチング素子７にもドレイン電流（ｄ）が
流れる。トランス１３には直流電源の１／２Ｖccが印加
されるため、トランスの３次巻線１３−３にも同極性に
発生する。仮に１次巻線と３次巻線の巻数比が１：１の
場合、３次巻線にも１／２Ｖccが発生する。このためス
イッチング素子２７のドレイン電流ｉは下がり前記主ス
イッチング素子７のドレイン電流（ｄ）は増加してい
く。従って、この間のスイッチング素子２７のドレイン
電流（ｉ）と主スイッチ素子７のドレイン電流（ｄ）の
総和は、出力電流Ｉ0を１次側に換算した値になる。

【００１９】〈ｔ5〜ｔ6〉時間ｔ5にてスイッチング素
子２７のドレイン電流（ｉ）は零になり、主スイ （６） ッチング素子７のドレイン電流（ｄ）は出力電流の１次
側換算値に達し、ほぼ一定値になる。（実際は出力リア
クトル１５の値と、トランスの２次巻線１３−２に発生
する電圧に依って決まる。）

【００２０】〈ｔ6〜ｔ7）時間ｔ6でスイッチング素子
２７がタ−ンオフされるため、スイッチング損失は殆ど
発生しない。又、ダイオ−ド３１は、トランスの３次巻
線１３−３に発生している電圧の短絡防止のために設け
られている。

【００２１】以上の様な動作を行っているので、主スイ
ッチング素子のスイッチング時に於けるスイッチング損
失及びサ−ジ発生は極めて少なくなり、高効率で低ノイ
ズ化されたスイッチング電源装置が容易に得られる。

【００２２】次に図３に於いて、制御系の動作について
説明する。誤差増巾器１９で出力電圧と基準電圧２０を
比較し第１のパルス発生器１８で前記誤差増巾器１９の
出力信号によりパルス変調を行い、第２のパルス発生器
２８で、図４の動作波形の各スイッチング素子のドライ
ブ波形ａ、ａ′、ｂ、ｂ′の波形を作る。すなわち主ス
イッチング素子がタ−ンオンする直前に、補助スイッチ
ング素子がタ−ンオンする様な信号を、各スイッチング
素子のドライブ回路１１に送出し、主スイッチング素子
４、７及び補助スイッチング素子２６、２７を、スイッ
チング動作を行わせる事に依り、出力負荷に安定に電源
を供給する。これによってスイッチング損失及びノイズ
やサ−ジが少ないスイッチング電源を作る事が可能にな
る。

【００２３】図６は本発明の他の実施例であって、図３
の本発明で用いたトランス１３の３次巻線１３−３のか
わりに、第２のトランス２９を用いて、スイッチングエ
ネル （７） ギ−を電源に帰還する方法である。又、３０は全波整流
ダイオ−ドである。動作については図３のトランスの３
次巻線の場合と同じである。

【００２４】

【発明の効果】本発明に依り、比較的容量の大きい場合
に用いられるハ−フブリッジ型スイッチング電源に於い
て、スイッチングの共振作用により、主スイッチング素
子のスイッチング損失を低減すると共に、主スイッチン
グ素子及び整流ダイオ−ドのサ−ジ電圧、ノイズ低減に
効果があり、コンバ−タの低ノイズ化、高効率化、小型
化が実現出来、産業上の効果は大である。

【図面の簡単な説明】

【図１】従来のハ−フブリッジ型スイッチング電源。

【図２】従来のハ−フブリッジ型スイッチング電源の動
作波形。

【図３】本発明第１の実施例のハ−フブリッジ型スイッ
チング電源。

【図４】本発明のハ−フブリッジ型スイッチング電源の
動作形。

【図５】本発明第２の実施例のハ−フブリッジ型スイッ
チング電源。

【符号の説明】

１ 直流電源 ２、３、１６ コンデンサ ４、７ 第１、第２スイッチング素子 ５、８、２２、２４ スイッチング素子の寄生容量を含む
コンデンサ ６、９ スナバ−回路 １０ 寄生インダクタンス （８） １１ ドライブ回路 １３ 主トランス １３−１ 主トランスの１次巻線 １３−２ 主トランスの２次巻線 １３−３ 主トランスの３次巻線 ２９ 第２のトランス ２９−１ 第２のトランスの１次巻線 ２９−２ 第２のトランスの２次巻線 １４、３０ 全波整流ダイオ−ド １５ インダクタンス １７ 負荷 １８ パルス発生器 １９ 誤差増巾器 ２０ 基準電圧 ２１、２３ 寄生ダイオ−ド ２５ リアクトル ２８ 第２パルス発生器

Claims (3)

【特許請求の範囲】
1. 【請求項１】 直流電源に、第１、第２のスイッチング
   素子の直列回路が並列に接続され、前記第１、第２のス
   イッチング素子が交互にＯＮ、ＯＦＦする事によって、
   負荷に電力を供給するハ−フブリッジ型スイッチング電
   源に於いて、前記第１、第２のスイッチング素子と並列
   に、第３、第４のスイッチング素子の直列回路を接続
   し、前記第１、第２のスイッチング素子の動作タイミン
   グに連動して、前記第３、第４のスイッチング素子を動
   作させる事により、前記第１、第２のスイッチング素子
   の動作モ−ド中に発生するスイッチングエネルギ−を、
   電源に帰還する回路を備えた事を特徴とするスイッチン
   グ電源。
2. 【請求項２】 請求項１記載のスイッチング電源に於い
   て、負荷に電力を供給する手段は主トランスであって、
   かつ、前記主トランスの補助巻線により、前記スイッチ
   ングエネルギ−を電源に帰還される事を特徴とするスイ
   ッチング電源。
3. 【請求項３】 請求項２記載のスイッチング電源に於い
   て、前記スイッチングエネルギ−は、第２のトランス及
   び整流回路を介して、電源に帰還される事を特徴とする
   スイッチング電源。