JPH09199524A - Mold for semiconductor package - Google Patents

Mold for semiconductor package

Info

Publication number
JPH09199524A
JPH09199524A JP637696A JP637696A JPH09199524A JP H09199524 A JPH09199524 A JP H09199524A JP 637696 A JP637696 A JP 637696A JP 637696 A JP637696 A JP 637696A JP H09199524 A JPH09199524 A JP H09199524A
Authority
JP
Japan
Prior art keywords
cavity
semiconductor package
mold
gate
air vent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP637696A
Other languages
Japanese (ja)
Inventor
Yoshihiro Matsumura
吉浩 松村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP637696A priority Critical patent/JPH09199524A/en
Publication of JPH09199524A publication Critical patent/JPH09199524A/en
Pending legal-status Critical Current

Links

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To reduce defects such as voids and drawbacks by a method wherein a linking path which links a cavity corner part on a gate side with a cavity horizontal plane is provided. SOLUTION: A mold for a semiconductor package comprises an upper mold 11 and a lower mold 12 which are coupled with coupling surfaces. Trenches are formed as a gate 1 and an air vent 2 in the coupling surface of the lower mold 12. In the mold for a semiconductor package, a linking path 8 which links a cavity corner part on the gate 1 side with a cavity horizontal plane is provided in the cavity horizontal plane on the side which faces a semiconductor chip 5, i.e., in the upper mold 11. Even if the air staying in the mold for a semiconductor package is increased, a pressure at the cavity corner part is approximately equal to the pressure at the cavity horizontal plane. With this constitution, a semiconductor package which has few void defects in the gate side corner part can be molded without the precise control of molding conditions.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は樹脂封止型の半導体
パッケージ用金型に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a resin-sealed mold for a semiconductor package.

【0002】[0002]

【従来の技術】樹脂封止して形成される半導体パッケー
ジでは、その樹脂封止条件の管理が不十分であったりす
ると、その角部に樹脂の充填不良が発生しやすく、ボイ
ドやひけが発生する原因になっている。したがって、十
分正確に樹脂封止条件を管理して、成形を行う必要があ
る。
2. Description of the Related Art In a semiconductor package formed by resin encapsulation, if the resin encapsulation conditions are not properly controlled, defective resin filling is likely to occur at the corners, resulting in voids and sink marks. Is causing Therefore, it is necessary to manage the resin sealing conditions with sufficient accuracy and perform molding.

【0003】このような不良発生を防ぐために、たとえ
ば特開平3−206629号公報に示される半導体パッ
ケージ用金型では、図8に示すように、金型のエアーベ
ント2側に分割ブロック20を備えて改善している。つま
り、このような半導体パッケージ用金型に封止樹脂を注
入して半導体パッケージを成形すると、上型キャビティ
ー内に注入された封止樹脂の注入方向奥方に空気層21が
残留しようとする。しかしながら、分割ブロック20によ
って、エアーベントが二分割され、角部に残留しようと
する空気層もスムーズに排出され、ボイドなどの不良が
発生しにくいのである。
In order to prevent such a defect from occurring, for example, in a semiconductor package mold disclosed in Japanese Patent Laid-Open No. 3-206629, a divided block 20 is provided on the air vent 2 side of the mold as shown in FIG. Have improved. In other words, when the semiconductor package is molded by injecting the sealing resin into such a semiconductor package mold, the air layer 21 tends to remain behind in the injection direction of the sealing resin injected into the upper mold cavity. However, the divided block 20 divides the air vent into two parts, the air layer that is about to remain at the corners is smoothly discharged, and defects such as voids are less likely to occur.

【0004】[0004]

【発明が解決しようとする課題】しかしながら、上記の
従来例にあっては、ゲート側のキャビティ角部付近に残
留しやすい空気層に対しては効果がなく、このゲート側
のボイド発生を防止し難いものである。また、エアーベ
ント2側のボイド発生の防止についてもその効果が必ず
しも十分とは言えない場合がある。
However, in the above-mentioned conventional example, there is no effect on the air layer that tends to remain near the corner of the cavity on the gate side, and the generation of voids on the gate side is prevented. It's difficult. In addition, the effect of preventing the occurrence of voids on the air vent 2 side may not always be sufficient.

【0005】本発明は、以上のような問題点を解決する
ためになされたものであり、その目的は、ボイドやひけ
などの欠陥が少ない半導体パッケージを容易に成形でき
る半導体パッケージ用金型の提供にある。
The present invention has been made to solve the above problems, and an object of the present invention is to provide a semiconductor package mold capable of easily molding a semiconductor package having few defects such as voids and sink marks. It is in.

【0006】[0006]

【課題を解決するための手段】上記課題を解決する請求
項1記載の発明は、ゲート1とエアーベント2とをキャ
ビティ7の左右端面に対向配置させて成る半導体パッケ
ージ用金型において、ゲート1側のキャビティ角部とキ
ャビティ水平面とに連通する連通路8を形成して成るこ
とを特徴として構成している。
In order to solve the above-mentioned problems, the invention according to claim 1 is a mold for a semiconductor package in which a gate 1 and an air vent 2 are arranged facing each other on the left and right end surfaces of a cavity 7. It is characterized by forming a communication passage 8 that communicates with the cavity corner portion on the side and the horizontal surface of the cavity.

【0007】このような半導体パッケージ用金型では、
空気が溜まって圧力が高くなりやすいゲート1側のキャ
ビティ角部とキャビティ水平面とが連通しているので、
空気が溜まっても、キャビティ角部の圧力はキャビティ
水平面とほぼ同じになる。つまり、キャビティ角部の圧
力が高くならないので、この部分に樹脂が充填されやす
く、ボイド不良が発生しにくくなっている。
In such a semiconductor package mold,
Since the cavity corners on the side of the gate 1 where the air accumulates and the pressure tends to increase and the cavity horizontal surface communicate with each other,
Even if air is accumulated, the pressure at the corner of the cavity is almost the same as the horizontal surface of the cavity. That is, since the pressure at the corner portion of the cavity does not increase, resin is easily filled in this portion, and void defects are less likely to occur.

【0008】また、圧力の低くなりやすいキャビティ水
平面と圧力の高くなりやすいキャビティ角部とが連通す
るので、両側の圧力が均一化されて、特に充填性が向上
している。
Further, since the cavity horizontal surface where the pressure tends to decrease and the cavity corner portion where the pressure tends to increase communicate with each other, the pressures on both sides are made uniform, and the filling property is particularly improved.

【0009】請求項2記載の発明は、請求項1記載の発
明において、半導体チップ5が対面する側のキャビティ
水平面側に連通路8を設けて成ることを特徴として構成
している。
The invention according to claim 2 is characterized in that, in the invention according to claim 1, a communication passage 8 is provided on the side of the cavity horizontal surface facing the semiconductor chip 5.

【0010】このような半導体パッケージ用金型では、
ゲート1側の半導体チップ5側のキャビティ角部におけ
る樹脂の充填性が改善される。
In such a semiconductor package mold,
The resin filling property at the corner portion of the cavity on the semiconductor chip 5 side on the gate 1 side is improved.

【0011】請求項3記載の発明は、請求項1記載の発
明において、ダイパッド9が対面するキャビティ水平面
側に連通路8を設けて成ることを特徴として構成してい
る。
The third aspect of the invention is characterized in that, in the first aspect of the invention, a communication passage 8 is provided on the side of the cavity horizontal surface facing the die pad 9.

【0012】このような半導体パッケージ用金型では、
ゲート1側のダイパッド9側のキャビティ角部における
樹脂の充填性が改善される。
In such a semiconductor package mold,
The resin filling property at the corner of the cavity on the die pad 9 side on the gate 1 side is improved.

【0013】請求項4記載の発明は、請求項1記載の発
明において、上下のキャビティ水平面の両側に連通路8
をそれぞれ設けて成ることを特徴として構成している。
According to a fourth aspect of the present invention, in the first aspect of the invention, the communication passages 8 are provided on both sides of the upper and lower cavity horizontal planes.
It is characterized in that each is provided.

【0014】このような半導体パッケージ用金型では、
ゲート1側の上下両側キャビティ角部における樹脂の充
填性が改善される。
In such a semiconductor package mold,
The filling property of the resin in the upper and lower cavity corners on the gate 1 side is improved.

【0015】請求項5記載の発明は、ゲート1とエアー
ベント2とをキャビティ7の左右端面に対向配置させて
成る半導体パッケージ用金型において、エアーベント2
側の上下のキャビティ角部を結ぶ連通路8を形成して成
ることを特徴として構成している。
According to a fifth aspect of the present invention, the air vent 2 is provided in the semiconductor package mold in which the gate 1 and the air vent 2 are arranged opposite to each other on the left and right end surfaces of the cavity 7.
It is characterized by forming a communication passage 8 connecting the upper and lower corners of the cavity.

【0016】このような半導体パッケージ用金型では、
エアーベント2側の上下いずれか一方のキャビティ角部
に、空気が溜まって圧力が高くなりやすい場合であって
も、このキャビティ角部は他方に連通して圧力が下が
り、このキャビティ角部における樹脂の充填性が改善さ
れる。したがって、ボイド不良が発生しにくくなってい
る。
In such a semiconductor package mold,
Even if air is likely to accumulate in one of the upper and lower cavity corners on the side of the air vent 2 and the pressure tends to increase, this cavity corner communicates with the other and the pressure drops, and the resin in this cavity corner The filling property of is improved. Therefore, void defects are less likely to occur.

【0017】請求項6記載の発明は、請求項1ないし4
のいずれかに記載の発明において、エアーベント2側の
上下のキャビティ角部を結ぶ連通路8を形成して成るこ
とを特徴として構成している。
The invention described in claim 6 is the first to fourth aspects of the present invention.
In any one of the inventions described above, it is characterized by forming a communication passage 8 connecting the upper and lower cavity corners on the air vent 2 side.

【0018】このような半導体パッケージ用金型では、
エアーベント2側角部の樹脂の充填性が改善される。
In such a semiconductor package mold,
The filling property of the resin in the corner portion on the side of the air vent 2 is improved.

【0019】[0019]

【発明の実施の形態】本発明の実施の形態を以下に説明
する。
Embodiments of the present invention will be described below.

【0020】第一の実施の形態を図1ないし図5を参照
して以下に説明する。図1、図3または図4は、それぞ
れこの実施の形態における半導体パッケージ用金型を例
示して示す概略断面図であり、図2または図5は、それ
ぞれ図1または図3の同半導体パッケージ用金型を示す
分解斜視図である。
A first embodiment will be described below with reference to FIGS. 1 to 5. FIG. 1, FIG. 3 or FIG. 4 is a schematic cross-sectional view illustrating a semiconductor package mold according to this embodiment, and FIG. 2 or FIG. 5 is the same for the semiconductor package of FIG. 1 or FIG. It is an exploded perspective view showing a metal mold.

【0021】これらの図に示すように、この半導体パッ
ケージ用金型は、ゲート1とエアーベント2とをキャビ
ティ7の左右端面に対向配置させているものであり、キ
ャビティ7はおおむね偏平直方体の形状に形成されてい
る。また、この半導体パッケージ用金型は上型11と下型
12とから構成され、これらの型11、12の接合面における
下型12に、ゲート1とエアーベント2とが、溝として形
成されている。
As shown in these figures, in this semiconductor package mold, a gate 1 and an air vent 2 are arranged opposite to the left and right end faces of a cavity 7, and the cavity 7 is generally a flat rectangular parallelepiped shape. Is formed in. Also, this semiconductor package mold consists of an upper mold 11 and a lower mold.
The lower mold 12 on the joint surface of the molds 11 and 12 is formed with the gate 1 and the air vent 2 as grooves.

【0022】そして、この半導体パッケージ用金型で
は、ゲート1側のキャビティ角部とキャビティ水平面と
に連通する連通路8を、半導体チップ5が対面する側の
キャビティ水平面側、つまり上型11に設けている。
In this semiconductor package mold, the communication passage 8 communicating with the corner of the cavity on the gate 1 side and the cavity horizontal surface is provided on the cavity horizontal surface side on which the semiconductor chip 5 faces, that is, the upper mold 11. ing.

【0023】この上型11は、図2に示すように、上型本
体11a と、この上型本体11a に形成された凹部11c に嵌
まり込む連通路蓋11b とから成るものである。そして、
上型本体11a の前記凹部11c には、一つの連通路8の垂
直部となる二つの透孔8aがキャビティ7に向けて穿設さ
れるとともに、この連通路8の水平部となる二つの透孔
8aを結ぶ溝8bが穿設されている。また、この連通路8は
平面視した状態で、ゲート1の両側に二箇所設けられて
いる。
As shown in FIG. 2, the upper mold 11 is composed of an upper mold body 11a and a communication passage cover 11b fitted in a recess 11c formed in the upper mold body 11a. And
In the recess 11c of the upper mold body 11a, two through holes 8a that are vertical portions of one communication passage 8 are bored toward the cavity 7, and two through holes that are horizontal portions of the communication passage 8 are formed. Hole
A groove 8b connecting 8a is formed. Further, the communication passages 8 are provided at two locations on both sides of the gate 1 in a plan view.

【0024】このような半導体パッケージ用金型では、
空気が溜まって圧力が高くなりやすいゲート1側のキャ
ビティ角部と半導体チップ5側のキャビティ水平面とが
連通しているので、空気が溜まってきても、キャビティ
角部の圧力はキャビティ水平面とほぼ同じになる。つま
り、この空気の溜まりやすいキャビティ角部の圧力が高
くならないので、この部分に樹脂が充填されやすく、ボ
イド不良が発生しにくくなっている。その上、圧力の低
くなりやすいキャビティ水平面と、圧力の高くなりやす
いキャビティ角部とが連通するので、両側の圧力が均一
化されて圧力の低い側から高くなりやすい側に樹脂が充
填されやすく、よりボイド不良が発生しにくい半導体パ
ッケージ用金型になっている。
In such a semiconductor package mold,
Since the cavity corner portion on the side of the gate 1 and the cavity horizontal surface on the side of the semiconductor chip 5 are in communication with each other where air is likely to accumulate and the pressure is high, even if air is accumulated, the pressure in the cavity corner portion is almost the same as the cavity horizontal surface. become. That is, since the pressure at the corner portion of the cavity where the air is easily accumulated does not become high, the resin is easily filled in this portion and void defects are less likely to occur. Moreover, since the cavity horizontal surface where the pressure tends to be low and the cavity corner where the pressure tends to be high communicate with each other, the pressure on both sides is equalized, and the resin is easily filled from the low pressure side to the high pressure side. It is a mold for semiconductor packages that is more resistant to void defects.

【0025】なお、このような連通路8を、図3に示す
ように、ダイパッド9が対面するキャビティ水平面側に
連通路8を設けることも好ましい。このような連通路8
にあよれば、ゲート1側のダイパッド9側のキャビティ
角部における樹脂の充填性が改善されるので、この角部
のボイド発生が有効に抑えられる。
It is also preferable to provide such a communication passage 8 on the horizontal surface side of the cavity facing the die pad 9, as shown in FIG. Such a communication passage 8
According to this, the filling property of the resin at the corner portion of the cavity on the die pad 9 side on the gate 1 side is improved, so that the generation of voids at this corner portion can be effectively suppressed.

【0026】また、図4および図5に示すように、上下
のキャビティ水平面の両側に連通路8をそれぞれ設ける
ことも好ましい。このような上下両側の連通路8によれ
ば、ゲート1側の上下両キャビティ角部における樹脂の
充填性が改善されるので、この両側の角部のボイド発生
が有効に抑えられる。
Further, as shown in FIGS. 4 and 5, it is also preferable to provide communication passages 8 on both sides of the upper and lower cavity horizontal surfaces, respectively. According to the communication passages 8 on both the upper and lower sides, the resin filling property at the corner portions of the upper and lower cavities on the gate 1 side is improved, so that the generation of voids at the corner portions on the both sides is effectively suppressed.

【0027】また、図5に示すように、この下型12はキ
ャビティ枠12d と下型本体12a と連通路蓋12b とから成
り、下型本体12a には上型本体11a と同様にして連通路
8が形成されている。
As shown in FIG. 5, the lower mold 12 comprises a cavity frame 12d, a lower mold body 12a and a communication passage cover 12b, and the lower mold body 12a has a communication passage similar to the upper mold body 11a. 8 is formed.

【0028】上記の連通路8を設ける位置は、成形する
半導体パッケージのどの部分にボイドが最も発生しやす
いかに対応して、選択することが好ましい。つまり、用
いる成形用樹脂の種類、半導体パッケージの形状または
成形条件などによって、ボイドが発生しやすい位置が異
なることになるから、それぞれの場合に対応するよう
に、連通路8を設ける位置を選択するのである。
The position where the above-mentioned communication passage 8 is provided is preferably selected in accordance with which part of the semiconductor package to be molded is most likely to have voids. That is, since the position where voids are likely to occur varies depending on the type of molding resin used, the shape of the semiconductor package, the molding conditions, etc., the position where the communication passage 8 is provided is selected to correspond to each case. Of.

【0029】第二の実施の形態を図6ないし図7を参照
して以下に説明する。図6はこの実施の形態における半
導体パッケージ用金型を示す概略断面図であり、図7は
同半導体パッケージ用金型を示す分解斜視図である。
A second embodiment will be described below with reference to FIGS. 6 to 7. FIG. 6 is a schematic sectional view showing a semiconductor package mold according to this embodiment, and FIG. 7 is an exploded perspective view showing the semiconductor package mold.

【0030】これらの図に示すように、この半導体パッ
ケージ用金型は、上記第一の実施の形態に示したものと
同様に、ゲート1とエアーベント2とをキャビティ7の
左右端面に対向配置させて形成されるものである。そし
て、特に、エアーベント2側の上下のキャビティ角部を
結ぶように、連通路8が形成されていることを特徴とし
ているものである。
As shown in these figures, in this semiconductor package mold, the gate 1 and the air vent 2 are arranged opposite to the left and right end surfaces of the cavity 7 as in the case of the first embodiment. It is formed by doing so. In particular, the communication passage 8 is formed so as to connect the upper and lower cavity corners on the air vent 2 side.

【0031】この連通路8は、遮蔽片13をキャビティ7
内のエアーベント2側に、キャビティ7内壁との間に僅
かな隙間を開けて配置し、この遮蔽板13に連通路8とな
る透孔8aを、上下のキャビティ角部に向けて穿設して形
成されている。前記の僅かな隙間は、上型11および下型
12のキャビティ面に台座部11e 、12e をそれぞれ設け
て、遮蔽板13を配することによって形成されている。ま
た、この連通路8は、図7に示すように、平面視した状
態でエアーベント2の両側に二箇所設けられている。
In this communication passage 8, the shielding piece 13 is inserted into the cavity 7.
A small gap is provided between the inner wall of the cavity 7 and the inner wall of the cavity 7, and a through hole 8a serving as a communication passage 8 is formed in the shielding plate 13 toward the upper and lower cavity corners. Is formed. The slight gap is the upper mold 11 and the lower mold.
It is formed by providing pedestals 11e 1 and 12e 2 on the cavity surface of 12 and disposing a shielding plate 13. Further, as shown in FIG. 7, the communication passages 8 are provided at two locations on both sides of the air vent 2 in a plan view.

【0032】このような半導体パッケージ用金型におい
ても、エアーベント2側の上下いずれか一方のキャビテ
ィ角部に、空気が溜まって圧力が高くなりやすい場合で
あっても、このキャビティ角部は他方に連通して圧力が
下がり、この溜まった空気はエアーベント2より外部に
排出される。したがって、この圧力の低くなった側のキ
ャビティ角部への樹脂の充填が助長されて、ボイド不良
が発生しにくくなっている。
Even in such a semiconductor package mold, even if air is likely to be accumulated in one of the upper and lower cavity corners on the side of the air vent 2 and the pressure tends to increase, the cavity corner will be the other. The pressure is reduced by communicating with the air, and the accumulated air is discharged to the outside from the air vent 2. Therefore, the filling of the resin into the corners of the cavity on the side where the pressure is reduced is promoted, and void defects are less likely to occur.

【0033】なお、第一の実施の形態に示した連通路8
と、この実施の形態に示した連通路8とを合わせもった
半導体パッケージ用金型とすることも、それぞれの連通
路8において、角部の樹脂の充填性が改善されるのでよ
り好ましい。
Incidentally, the communication passage 8 shown in the first embodiment.
It is more preferable to use a semiconductor package mold in which the above and the communication passage 8 shown in this embodiment are combined together, because the resin filling property of the corner portion of each communication passage 8 is improved.

【0034】[0034]

【発明の効果】請求項1記載の発明では、ゲート側の角
部におけるボイド不良が少ない半導体パッケージを、成
形条件を細かく管理することなく容易に成形することが
できる。特に、キャビティ水平面の低い圧力とキャビテ
ィ角部の高い圧力が均一化されて充填性が向上し、単に
外部に連通するエアーベントよりもよりボイド不良が発
生しにくくなっている。
According to the first aspect of the present invention, a semiconductor package having few void defects at the corners on the gate side can be easily formed without finely controlling the forming conditions. In particular, the low pressure on the horizontal surface of the cavity and the high pressure on the corners of the cavity are made uniform, so that the filling property is improved, and void defects are less likely to occur than in the air vent that simply communicates with the outside.

【0035】請求項2記載の発明では、ゲート側の半導
体チップ側角部におけるボイド不良が少ない半導体パッ
ケージを容易に成形することができる。
According to the second aspect of the present invention, it is possible to easily form a semiconductor package having few void defects at the corners of the semiconductor chip on the gate side.

【0036】請求項3記載の発明では、ゲート側のダイ
パッド側角部におけるボイド不良が少ない半導体パッケ
ージを容易に成形することができる。
According to the third aspect of the present invention, it is possible to easily form a semiconductor package having few void defects at the corners of the gate side die pad side.

【0037】請求項4記載の発明では、ゲート側のダイ
パッド側および半導体チップ側の、両角部におけるボイ
ド不良が少ない半導体パッケージを容易に成形すること
ができる。
According to the fourth aspect of the invention, it is possible to easily form a semiconductor package having few void defects at both corners on the die pad side on the gate side and the semiconductor chip side.

【0038】請求項5記載の発明では、エアーベント側
の角部におけるボイド不良が少ない半導体パッケージ
を、成形条件を細かく管理することなく容易に成形する
ことができる。
According to the fifth aspect of the present invention, a semiconductor package having few void defects in the corner portion on the air vent side can be easily molded without finely controlling molding conditions.

【0039】請求項6記載の発明では、エアーベント側
の角部におけるボイド不良が少ない半導体パッケージを
容易に成形することができる。
According to the sixth aspect of the invention, it is possible to easily form a semiconductor package having few void defects at the corners on the air vent side.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第一の実施の形態における半導体パッ
ケージ用金型を示す概略断面図である。
FIG. 1 is a schematic sectional view showing a semiconductor package mold according to a first embodiment of the present invention.

【図2】同上の半導体パッケージ用金型を示す分解斜視
図である。
FIG. 2 is an exploded perspective view showing a semiconductor package mold of the same.

【図3】同上実施の形態における異なる半導体パッケー
ジ用金型を示す概略断面図である。
FIG. 3 is a schematic sectional view showing a different semiconductor package mold according to the embodiment.

【図4】同上実施の形態におけるさらに異なる半導体パ
ッケージ用金型を示す概略断面図である。
FIG. 4 is a schematic sectional view showing still another semiconductor package mold according to the embodiment.

【図5】同上の半導体パッケージ用金型を示す分解斜視
図である。
FIG. 5 is an exploded perspective view showing the above-mentioned semiconductor package mold.

【図6】本発明の第二の実施の形態における半導体パッ
ケージ用金型を示す概略断面図である。
FIG. 6 is a schematic cross-sectional view showing a semiconductor package mold according to a second embodiment of the present invention.

【図7】同上の半導体パッケージ用金型を示す分解斜視
図である。
FIG. 7 is an exploded perspective view showing a semiconductor package mold of the same.

【図8】従来例を示す断面図である。FIG. 8 is a sectional view showing a conventional example.

【符号の説明】[Explanation of symbols]

1 ゲート 2 エアーベント 5 半導体チップ 7 キャビティ 8 連通路 9 ダイパッド 11 上型 12 下型 13 遮蔽片 20 分割ブロック 21 空気層 1 Gate 2 Air Vent 5 Semiconductor Chip 7 Cavity 8 Communication Path 9 Die Pad 11 Upper Die 12 Lower Die 13 Shielding Piece 20 Divided Block 21 Air Layer

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 ゲートとエアーベントとをキャビティ
の左右端面に対向配置させて成る半導体パッケージ用金
型において、ゲート側のキャビティ角部とキャビティ水
平面とに連通する連通路を形成して成ることを特徴とす
る半導体パッケージ用金型。
1. A semiconductor package mold comprising a gate and an air vent, which are arranged opposite to each other on the left and right end faces of a cavity, wherein a communication passage communicating with a corner of the gate and a horizontal surface of the cavity is formed. A characteristic semiconductor package mold.
【請求項2】 半導体チップが対面するキャビティ水平
面側に連通路を設けて成ることを特徴とする請求項1記
載の半導体パッケージ用金型。
2. The mold for a semiconductor package according to claim 1, wherein a communication path is provided on a horizontal surface of the cavity facing the semiconductor chip.
【請求項3】 ダイパッドが対面するキャビティ水平面
側に連通路を設けて成ることを特徴とする請求項1記載
の半導体パッケージ用金型。
3. The mold for a semiconductor package according to claim 1, wherein a communication path is provided on a cavity horizontal surface side facing the die pad.
【請求項4】 上下のキャビティ水平面の両側に連通路
をそれぞれ設けて成ることを特徴とする請求項1記載の
半導体パッケージ用金型。
4. The mold for a semiconductor package according to claim 1, wherein communication paths are provided on both sides of the upper and lower horizontal surfaces of the cavity.
【請求項5】 ゲートとエアーベントとをキャビティの
左右端面に対向配置させて成る半導体パッケージ用金型
において、エアーベント側の上下の角部とエアーベント
とを結ぶ連通路を形成して成ることを特徴とする半導体
パッケージ用金型。
5. A semiconductor package mold, in which a gate and an air vent are disposed opposite to each other on the left and right end surfaces of a cavity, and a communication path is formed between the upper and lower corners on the air vent side and the air vent. A semiconductor package mold characterized by:
【請求項6】 エアーベント側の上下の角部とエアーベ
ントとを結ぶ連通路を形成して成ることを特徴とする請
求項1ないし4のいずれかに記載の半導体パッケージ用
金型。
6. The mold for a semiconductor package according to claim 1, wherein a communication path is formed to connect the upper and lower corners on the side of the air vent and the air vent.
JP637696A 1996-01-18 1996-01-18 Mold for semiconductor package Pending JPH09199524A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP637696A JPH09199524A (en) 1996-01-18 1996-01-18 Mold for semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP637696A JPH09199524A (en) 1996-01-18 1996-01-18 Mold for semiconductor package

Publications (1)

Publication Number Publication Date
JPH09199524A true JPH09199524A (en) 1997-07-31

Family

ID=11636666

Family Applications (1)

Application Number Title Priority Date Filing Date
JP637696A Pending JPH09199524A (en) 1996-01-18 1996-01-18 Mold for semiconductor package

Country Status (1)

Country Link
JP (1) JPH09199524A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7345807B2 (en) * 2000-12-29 2008-03-18 Texas Instruments Incorporated Laminated package
JP2013187297A (en) * 2012-03-07 2013-09-19 Denso Corp Semiconductor device and method of manufacturing the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7345807B2 (en) * 2000-12-29 2008-03-18 Texas Instruments Incorporated Laminated package
US7843643B2 (en) 2000-12-29 2010-11-30 Texas Instruments Incorporated Laminated micromirror package
US8792179B2 (en) 2000-12-29 2014-07-29 Texas Instruments Incorporated Laminated micromirror package
JP2013187297A (en) * 2012-03-07 2013-09-19 Denso Corp Semiconductor device and method of manufacturing the same

Similar Documents

Publication Publication Date Title
KR100289827B1 (en) Method for manufacturing insert-resin-molded product and product produced thereby
US5861120A (en) Method of producing waterproof connector housing
US20140376923A1 (en) Insert-Molded Transceiver Body with Heat Sink and Method Therefor
US5645864A (en) Resin encapsulating molding die for manufacturing a semiconductor device
JPH11320624A (en) Valve nozzle
JPH09199524A (en) Mold for semiconductor package
JPH0379317A (en) Plastic molded product
JPS6240851B2 (en)
JP3286564B2 (en) Injection mold
JPS59111334A (en) Molding die
JP3793633B2 (en) Resin sealing molding method for electronic parts
JP2019043046A (en) Injection molding die
KR100448432B1 (en) Mold for fabricating air-cavity plastic package to improve reliability and reduce production cost
KR100521977B1 (en) Mold block for manufacturing semiconductor package
JPH03248551A (en) Synthetic resin sealed electronic parts
JP2553055Y2 (en) Resin mold
JPH025936Y2 (en)
KR100518911B1 (en) Gate structure for molding die
JP2525240B2 (en) Tape cartridge
JP2665668B2 (en) Resin encapsulation molding method for electronic parts and mold for resin encapsulation molding
JP2812327B1 (en) Optical semiconductor device resin mold
JPH10156861A (en) Method for gas pressurized injection molding
JP2582721B2 (en) Mold for semiconductor resin sealing
JP3630910B2 (en) Manufacturing method of cartridge case
JPH09121005A (en) Semiconductor package