JPH09199388A

JPH09199388A - マルチビーム電子リソグラフィ・システム用電子源

Info

Publication number: JPH09199388A
Application number: JP8215418A
Authority: JP
Inventors: N William Parker; エヌ・ウィリアム・パーカー
Original assignee: Motorola Inc
Current assignee: Motorola Solutions Inc
Priority date: 1995-08-10
Filing date: 1996-07-26
Publication date: 1997-07-31
Also published as: KR970012979A; DE69611218D1; CN1147753A; EP0772221B1; DE69611218T2; TW376525B; US5637951A; EP0772221A1

Abstract

(57)【要約】【課題】制御性およびリソグラフィの解像度の向上を
図ったマルチビーム電子リソグラフィ用電子源を提供す
る。【解決手段】アレイ（２０）の群（３２）に配置され
た電子エミッタ（２２）の二次元アレイと、対応する群
に隣接して取り付けられた共通制御電極（３３）と、各
アレイ内のエミッタを並列に接続し、各群内の各アレイ
を他の各群内の同様のアレイに接続し、各群におけるア
レイと同数のアレイの行（３６）を形成する、各群にお
けるアレイへの電気接続部（３７，３８）とを含む電子
源（３０）。群は第１軸方向に沿って配置され、各群内
のアレイは、第１方向に対してある角度をなして第２方
向に離間され、アレイは第１方向に等しく離間される。
一実施例では、構造の各端部にダミー制御電極（７４）
を用い、他の実施例では、各制御電極の対向側に電界補
償電極（３４）を設け、包囲電極（３５）が隣接する電
界補償電極間を延在する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は電子源に関し、更に
特定すれば、マルチビーム電子リソグラフィ・システム
(multibeam electron lithography system)に用いて好
適な電子源に関するものである。

【０００２】

【従来の技術】リソグラフィ・システムの主要な使用分
野の１つは、集積回路等を製造するための半導体技術に
ある。通常、半導体ウエハ全体を処理する場合、同様な
集積回路（半導体チップ）をウエハ上に形成し、次にウ
エハを個々のチップに切断する。ウエハ上に集積回路を
パターニングするには、光学リソグラフィ(optical lit
hography)、Ｘ線リソグラフィ(x-ray lithography)、直
接書き込み電子ビーム・リソグラフィ(direct-write el
ectron beam lithography)等を含む種々の異なる方法を
用いることができる。光学リソグラフィは、マスクとレ
ティクル(reticle)とを利用するが、これは達成可能な
最少構造サイズに限界があり、セットにおいて後から使
用されるマスクまたはレティクルを、既にパターニング
された層に正確に合わせなければならないという別の欠
点もある。また、各工程は別個の高価な機械を用いて処
理する必要があるため、マスクの作成、検査および修復
によって、大幅なコストおよび時間的な遅れも伴うこと
になる。

【０００３】リソグラフィでは、ウエハに感光性乳剤を
被覆し、光束（または他のエネルギ粒子）をマスクまた
はレティクルに通過させ、次いでウエハ上の感光乳剤内
の素子、回路、相互接続線等を露出させる。過去におい
ては、例えば、Ｘ線ビームを用いると、１ミクロン幅未
満の線の露出が可能であった。問題は、単一のＸ線ビー
ムを用いて複数のチップの中の全構造を露出させるに
は、多大な時間を要することである。更に、ウエハ・サ
イズが直径１００ｍｍから直径３００ｍｍに拡大するに
つれ、この問題は一層重大になりつつある。

【０００４】マルチビーム電子リソグラフィ・システム
がいくつか考案されているが、これらのシステムは、書
き込むことができるウエハ・サイズに限界がある。即
ち、利用されるビーム発生および合焦手段のために、同
時に露出可能な面積が限定されるのである。通常、ビー
ム全てが同時に制御されるので、ウエハ上には単一タイ
プのパターンしか書き込むことができないが、単一タイ
プのパターンを同時に多数の集積回路上に書き込むこと
は可能である。また、多くの場合、処理対象のウエハの
サイズ毎に異なるシステムを設ける必要がある。更に、
ビーム発生手段および合焦素子のために、スポット・サ
イズおよびレジストレーション精度に限界があるので、
最終的な解像度は、他の方法を用いて生産可能なものよ
りも、多少高い程度に過ぎない。

【０００５】制御性を向上させ、しかもリソグラフィの
解像度を高めた、マルチビーム電子リソグラフィ用電子
源を提供することができれば、非常に有利であろう。

【０００６】

【発明が解決しようとする課題】したがって、本発明の
目的は、従来技術の電子源よりも解像度が高い、新規で
改良された電子源を提供することである。

【０００７】本発明の他の目的は、マルチビーム電子リ
ソグラフィ・システムに都合よく用いることができ、か
かるシステムの適合性および多様性を大幅に高めること
ができる、新規で改良された電子源を提供することであ
る。

【０００８】本発明の更に他の目的は、実質的にあらゆ
るウエハ・サイズで使用でき、電子ビーム・リソグラフ
ィ・システムにおいて用いて、単一ウエハ上に種々の異
なる集積回路パターンを同時に書き込むことができる、
新規で改良された電子源を提供することである。

【０００９】本発明の別の目的は、Ｘ−Ｙ走査偏向板の
必要性をなくした、新規で改良された電子源を提供する
ことである。

【００１０】本発明の更に別の目的は、利用される個々
の電子エミッタ各々に必要とされる電流の大幅な減少を
図った、新規で改良された電子源を提供することであ
る。

【００１１】

【課題を解決するための手段】上述のおよびその他の問
題の少なくとも部分的な解決、ならびに上述の目的の実
現は、本発明の電子源によって達成される。この電子源
は、電界エミッタの二次元アレイの非直交行−列マトリ
クスと、電界エミッタ・アレイの対応する列群に隣接し
て取り付けられた制御電極アレイと、各列群からの単一
アレイをその他の各列群における対応する単一アレイと
並列に接続する電子接続部とを含む。列群は、行軸に沿
って位置付けられ、各群内のアレイが列軸に沿って行軸
に対してある角度をもって離間され、アレイが行軸に投
影されると等間隔となるように配列されている。

【００１２】本発明の一実施例では、電界エミッタ・ア
レイへの行軸電子接続部の選択された１つ、および１つ
以上の制御電極に同時に活性化電位を供給することによ
って、各列群からの単一エミッタ・アレイを同時に活性
化させることができる。隣接する制御電極の電子ビーム
に対する静電効果を除去するために、フィールド補償電
極を、各制御電極の対向する両側に設け、更に隣接する
フィールド補償電極間に周囲電極が延在する。

【００１３】本発明の第２実施例では、制御電極の１つ
に活性化電位を供給し、同時に１つ以上の行軸電界エミ
ッタ・アレイ指定接続部にも活性化電位を供給すること
によって、単一列群内の全エミッタ・アレイが同時に活
性化されるように、行−列の指定(addressing)が行われ
る。

【００１４】

【発明の実施の形態】図１を具体的に参照すると、電子
エミッタ２２の二次元アレイ２０が斜視図で示されてお
り、理解の便宜を図るために、その一部を除去して断面
図が示されている。この特定実施例では、アレイ２０
は、導電性物質層２５が上面上に形成された絶縁基板２
４上に形成されている。層２５はエミッタ・ベースとし
て機能する。層２５上に絶縁層２６が形成され、更に絶
縁層２６の表面に第２導電層２７が形成されている。複
数の離間された管状開口２８が層２７，２６を貫通して
形成されており、下方向に延びて導電層２５の表面を露
出させている。電子エミッタ２２は、各開口２８内の導
電層２５上に形成されている。

【００１５】通常、上述のようなアレイ２０は、１９９
１年４月１６日に発行された、"Non-Planar Field Emis
sion Device Having an Emitter Formed With a Substa
ntially Normal Vapor Deposition Process"と題する、
米国特許第5,007,873号に記載されているような、いず
れかの好都合な手段で製造することができる。この特許
の内容は本願でも使用可能である。また、この業界では
一般的に「スピント・チップ(Spindt tip)」とよばれて
いる円錐形の電界放出先端が、この特定実施例では利用
されているが、例えば、ダイヤモンドやその他の低仕事
関数物質型のエミッタのような、多くの他のタイプの電
界放出素子および電子エミッタも利用可能であることは
理解されよう。これについては、以下の説明から理解で
きよう。

【００１６】電界放出技術では周知のように、第２導電
層２７はアレイ２０に対して抽出または制御電極として
機能する。通常、電子エミッタ２２の先端は、第２導電
層２７の面内にほぼ位置付けられ、第２導電層２７は各
先端から等間隔に離間され、その周囲を包囲する。電子
エミッタ２２は全て、共通導電層２５上に、これと接触
して形成され、更に単一の第２導電層２７がアレイ２０
内の各電子エミッタ２２の共通制御電極を形成するの
で、アレイ２０内の全電子エミッタは、並列に接続さ
れ、同時に活性化または不活性化される。

【００１７】適当な電位が導電層２５と第２導電層２７
との間に印加されると、非常に高い電界が各先端周囲に
発生し、このために各先端は電界放出によって電子を放
出する。通常、１つのアレイ２０における全電子エミッ
タ２２が協同して単一電子ビームを生成するので、１つ
のアレイが画素と看做される。また、電子エミッタは全
てが並列に動作するので、単一の電子エミッタ２２が生
成すべき電流量は、大幅に減少し（通常マイクロアンペ
ア未満）、ある量の冗長性がある。

【００１８】通常、電子エミッタ２２よりも４０ボルト
ないし１００ボルトの範囲で正側の電位を導電層２７
（制御電極）に印加すると、適当な放出が行われること
が発見されている。また、ダイヤモンドのような低仕事
関数物質で形成された電子エミッタを利用すると、この
電位は２ないし５ボルトにまで低下することがある。説
明の都合上、以下では具体的な電位をあげて論じること
とし、この明細書を通じて、導電層２７（制御電極）上
の電位が、導電層２５上の電位よりも１００ボルト正側
にある場合に、適正な動作が保証されると仮定する。加
えて、説明の都合上、電子エミッタ２２上のバイアス電
位は、活性化時では−６０００ボルト、不活性化時には
−５９００ボルトとする。

【００１９】素子のサイズおよび相対的位置が都合よく
理解できるように、図２に一般的な二次元電子エミッタ
・アレイ２０を示す。図２（そして図３ないし図８）に
関連付けて開示される具体的なサイズおよび寸法は、ス
ピント・チップ電子エミッタを利用する実施例のための
ものであり、他のタイプの電子エミッタには異なるサイ
ズおよび形状のアレイを利用する場合もあることは、当
業者には理解されよう。図２のアレイ２０は、水平方向
の各線に沿ってＮ個の先端と、垂直方向の各線に沿って
２Ｎ個の先端とを有する。また、水平および垂直方向に
おける隣接する先端の中心間隔は０．５μｍであり、ア
レイ２０の先端ベース（導電層２５）の寸法は、垂直お
よび水平両方向共、更に１μｍ加わる。

【００２０】次に図３ないし図６を参照し、図２に示さ
れたアレイの一般的モデルをよりよく理解するために、
二次元電子エミッタ・アレイの異なる具体例を２つ示
す。図３および図４に示すのは、水平および垂直方向に
おける隣接する先端の中心間隔が０．５μｍである、４
ｘ８の先端アレイである。その結果、エミッタ・ベース
の水平方向寸法は３．０μｍ、垂直方向寸法は５．０μ
ｍとなる。図４において最も明確に見ることができるよ
うに、エミッタ・ベース（導電層２５）は厚さが約１．
５μｍであり、絶縁層２６は厚さが約０．４μｍであ
り、制御電極（第２導電層２７）は厚さが約０．１５μ
ｍである。図５および図６には、水平および垂直方向に
隣接する先端の中心間隔が０．５μｍである、１０ｘ２
０の先端アレイを示す。この場合、結果的に、エミッタ
・ベースの水平方向寸法は６．０μｍ、垂直方向寸法は
１１．０μｍとなる。厚さ寸法は、図４の場合とほぼ同
様である。

【００２１】アレイ２０の第３実施例を図７および図８
に示す。ここでは、従来のものに近い、中心間隔が１．
０μｍのアレイが与えられている。５ｘ１０の先端アレ
イが開示されており、図８において最も明確に見ること
ができるように、エミッタ・ベース（導電層２５）は厚
さが約０．３０μｍ、絶縁層２６は厚さが約１．０μ
ｍ、そして制御電極（第２導電層２７）は厚さが約０．
３０μｍとなっている。当業者には理解されようが、ス
ピント・チップを作成する場合、絶縁層２６の厚さは、
開口２８の直径、したがって、先端２２の高さに直接依
存する。図７および図８に示す実施例では、先端間隔が
広いので、より厚い絶縁層２６が可能となり、その結
果、エミッタ・ベース（導電層２５）と抽出電極（第２
導電層２７）との間の間隔が広くなる。このように間隔
が広くなると、抽出電極およびベース間のキャパシタン
スが低下し、潜在的にブランキング速度の上昇が可能と
なる（後に説明する）。

【００２２】次に図９を具体的に参照すると、本発明に
よる、照明（電子）源３０の拡大上面図が示されてい
る。電子源３０は、電子エミッタの二次元アレイの非直
交行−列マトリクスを含み、各アレイは一般的なアレイ
２０（図２参照）に類似したものである。以下で説明す
るが、各アレイ（例えば、一般的なアレイ２０）は、単
一画素照明部として動作し、各照明部は、照明源３０を
合焦させる表面の一部の上にある別個の画素を露出させ
る。ここでは、説明の都合上、電子エミッタのアレイ、
即ち、電界放出エミッタを照明部として使用している
が、所望であれば、他の画素照明部と交換してもよいこ
とは理解されよう。行−列マトリクス内のアレイは、複
数のアレイ列群３２に配列されている。この特定実施例
では、合計１６の列群３２の各々が、２６個の別個の電
子エミッタ・アレイを含む。１６の列群３２は全て共通
面内に取り付けられる。例えば、全てを共通の支持基板
２４上に配置すればよい。

【００２３】図９において、各列群３２は、共通の細長
い制御電極、即ち、抽出電極を有する。抽出電極３３
は、外部電圧源（図示せず）への接続のために、交互
に、垂直方向に下および上に向かって延びている。各抽
出電極３３には、別個の細長く、全体的にＵ字型の電界
補償電極３４が隣接して配置されており、複数の電界補
償電極３４は抽出電極３３と共通な面に配置されてい
る。先の図１に関する抽出電極２７の説明からわかるよ
うに、抽出電極３３と電界補償電極３４とを含む面は、
エミッタ・ベース（導電層２５）から、絶縁層２６の厚
さだけ、離間されている。単一の包囲電極３５が、抽出
電極３３および電界補償電極３４との共通面に配置され
ており、包囲電極３５の部分が隣接する電界補償電極間
に延在する。図９では、包囲電極３５は電子源３０の各
端部を形成し、更に隣接する電界補償電極３４の間を、
連続蛇行状に随行している。

【００２４】以下でより詳しく説明するが、アレイ２０
の各列群３２は、図９の水平方向に延びる軸（通常、行
軸と呼ばれている）、即ち、Ｘ方向に沿って配置されて
おり、隣接する列群３２からは離間されている。更に、
各列群３２は、各列群３２内のアレイ２０が行軸方向に
投影された場合に等しく離間されるように、アレイ２０
が行軸に対してある角度で、列軸に沿って離間されるよ
うに配列されている。したがって、各アレイ２０の垂直
位置は最大±列群３２の長さの半分（本実施例では±１
４０μｍ）だけ変化するが、全アレイ２０は水平方向の
行軸に沿って等しく離間されている。

【００２５】次に図１０を参照すると、制御電極３３、
電界補償電極３４および包囲電極３５の部分を除去し、
列群３２のアレイ２０への個々の行方向接続を示す、図
９に類似した図が描かれている。各列群３２は、２６個
の別個の電子エミッタ・アレイ２０を含み、これらのア
レイ２０は、各々１３個のアレイから成る２本の有角行
として配列されている。この状態は図１１の拡大図にお
いて、より明確に見ることができる。各アレイ２０は、
その列群３２内に配置され、その最も短い寸法（Ｎ個の
先端）が水平方向に向けられ、その最も長い寸法（２Ｎ
個の先端）が垂直方向に向けられている。更に、図１２
の超拡大図において最も明確に見ることができるよう
に、各列群３２が水平方向の行軸に対して位置付けられ
ている角度は、アレイ２０全てが、水平方向の行軸に投
影されたときに、等しく離間されるように決められてい
る。

【００２６】図１２を参照すると、アレイ２０の単一列
行３２の一部が、超拡大図で示されている。列群３２の
第１有角列における１３個のアレイは、「０」から始ま
る偶数の列番号を有し、一方、第２の有角列における１
３個のアレイ２０は、「１」から始まる奇数の列番号を
有する。ここで特に注記すべきは、各アレイ２０の水平
方向における配置において、各アレイ２０（例えば
「０」アレイ）内のエミッタ先端の最も右側の列は、次
のアレイ２０（例えば、「１」アレイ）内のエミッタ先
端の最も左側の列から、当該アレイ２０自体（即ち
「０」アレイ）におけるエミッタ先端の最も右側の列と
最も右側の列の次の列との間の離間距離と同じだけ、水
平方向に離間されていることである。

【００２７】更に図１１および図１２に最も明確に図示
されているように、各列群３２において同様の列番号が
付されたアレイ２０は、共通導電体に電気的に接続さ
れ、アレイ２０の行群３６を形成する。このように、各
列群３２における第１アレイ（最下部から始まり、垂直
方向に上に向かって移動する）は、他の１５本の列群３
２の各々における第１アレイ２０と接続され、行群３６
を形成する。図１２において最も明確に見ることができ
るように、幅５ミクロンの行導体３７が、列番号「１」
を有する１６個のアレイ２０全てを接続し、行群３６を
形成する。同様に、幅５μｍの行導体３８が、列番号
「３」を有する１６個のアレイ２０全てを接続し、第２
の行群３６を形成する。このように、各列群３２におい
て複数のアレイ２０と同数の（本実施例では２６）複数
の行導電体３７，３８等が、アレイ２０を接続して行群
３６を形成するために用いられている。

【００２８】本実施例では、隣接する行導体３７，３８
等の間に５μｍの空間が設けられている。これは、各ア
レイ２０と次に隣接する行導体との間に２μｍのギャッ
プを残すのに十分な幅である。当業者には理解されよう
が、行導体３７，３８等は、基板（例えば、図１の基板
２４）上でパターニングされ、先端のベース（図１の層
２５）が、行導体３７，３８等の一体部分として、基板
上でパターニングされる。したがって、電子源３０にお
ける個々のアレイ２０は、特定の行導体３７，３８等、
および特定の抽出電極３３を選択することによって、個
別にしかも排他的に指定可能となっている。また、複数
のアレイ２０（各列群３２から１つ）を同時に活性化で
きるので、１から１６までのいかなる数のビームでも、
同時に発生することができる。

【００２９】具体的に１３図を参照すると、図９の照明
源３０の一部の拡大図が、様々な角度およびサイズの素
子を示している。図示のアレイ２０の列群３２と対応す
る制御電極３３は、水平方向の行軸に対して、アークタ
ンジェント（２）＝６３．４３４の角度で位置付けられ
ていることがわかる。列群３２と行軸との間に規定した
角度は、素子の間隔およびサイズの相違に応じて、４５
度ないし８０度の間で変化させることができる。ここ
で、最も重要な構造は、行軸に投影される際の、隣接す
るアレイ間の間隔である。

【００３０】本特定実施例では、制御電極３３の幅は４
２μｍであり、幅が２１μｍの電界補償電極３４が、そ
の各側に配置されており、制御電極３３から２μｍのギ
ャップだけ離間されている。また、包囲電極３５の部分
が隣接する電界補償電極３４間に延在し、それから２μ
ｍのギャップだけ離間されている。このように、制御電
極３３、電界補償電極３４および包囲電極３５は、全て
互いに離間されており、かつ電気的に分離されているの
で、異なる電位をこれらに印加することができる。

【００３１】以下にあげる電子源３０の動作の具体例お
よび使用する電位は、動作説明の目的のためにのみ示す
のであって、本発明を限定することは全く意図していな
い。再び図１２を参照して、行導体３７に接続されてい
る各アレイ２０は、列ラベル「１」を有し、行導体３８
に接続されている各アレイ２０は、列ラベル「３」を有
する、等となっている。まず最初に、２６本の行導体３
７，３８全てに、オフ状態の−５９００ボルトのバイア
スをかける。制御電極３３（図１３）は、−５９００ボ
ルトまたは−６０００ボルトのいずれでもよい。電界補
償電極３４（図１３）も、−５９００ボルトまたは−５
８００ボルトのいずれでもよい。これについては、以下
でより詳細に説明する。包囲電極３５は、常に−５９０
０ボルトである。

【００３２】最初に、行導体３７，３８等全ての電圧を
−５９００ボルトに設定する。ある列群の列「１」のア
レイ２０を活性化する場合、１６本の列群３２の各々に
ついて、抽出電極３３および電界補償電極３４を双方と
も−５９００ボルトに設定する。その列群の列「１」の
アレイを活性化しない場合、当該列群に対する抽出電極
３３を−６０００ボルトに設定し、電界補償電極３４を
−５８００ボルトに設定する。電圧を所望のレベルに設
定し、電圧を安定させる時間を与えた後、行導体３７
（行「１」）上の電位を、−５９００ボルトから−６０
００ボルトに変化させ、抽出電極が−５９００ボルト
（正味で＋１００ボルトの電位差）のアレイ全てをＯＮ
にする。必要な書き込み時間（ブランキング速度に基づ
く）を与えた後、行導体３７上の電位を−５９００ボル
トに戻す。列番号「３」，「０」，「５」，「２」等を
有する残りの２５本の行各々について、上述の手順を繰
り返す（行導体３８等）。

【００３３】電子源３０が、半導体ウエハに書き込みを
行うリソグラフィ・システムにおける電子源に用いられ
ていると仮定すると、上述の手順が２６本の列全て（列
番号「０」ないし「２５）」において完了した後に、書
き込み対象ウエハを、Ｘ方向に直交するＹ方向に、１画
素の距離（例えば、ウエハ表面上に写し出されるアレイ
２０の長さ）だけ移動させる。次いで、上述の手順を、
列番号「０」ないし「２５」を有する２６本の列全てに
おいて繰り返す。更に、この手順を、Ｙ方向にウエハの
全幅にわたって繰り返すことによって、Ｘ（行）方向に
約１００μｍの幅のストリップを書き込む。次にウエハ
をＸ方向に、書き込まれたストリップの幅に等しい距離
だけ歩進させ、Ｙ軸に平行な逆方向に戻しながら、上述
の手順全体を繰り返す。

【００３４】隣接する制御電極３３が非常に近接してい
るため、アレイ２０の１６個の群から同時に発光される
種々のビーム間に「クロストーク」が生じる潜在的可能
性がある。照明源３０を適正に動作させるためには、こ
の影響に対してほぼ完全な補正が必要であり、そのため
に、電界補償電極３４が照明源３０に含まれている。図
１４および図１５を参照し、電界補償電極３４の動作原
理を説明するために、電子源３０の一部の簡略断面図を
２通り示す。

【００３５】図１４に示す動作モードにおいては、抽出
電極３３は、ＯＦＦのアレイ２０に対応する−６０００
ボルトに設定されている。電界補償電極３４は−５９０
０ボルトに設定されている。即ち、これらは活性化され
ている。更に、包囲電極３５は通常の−５９００ボルト
に設定されている。抽出電極３３上の電位は、電界補償
電極３４および包囲電極３５に対して−１００ボルトと
なっているので、これは、アレイ２０の列群３２よりも
はるかに長い、抽出電極３３の長さにわたって分布され
る相対的に負の正味電荷に対応する。したがって、アレ
イ２０の隣接するあらゆる列群３２から発する電子ビー
ムに対して、事実上無限に長い線形電荷分布として現わ
れる。抽出電極３３からの距離をＲとすると、線状電荷
分布からの電界は１／Ｒに減衰するので（抽出電極３３
の軸に垂直に測定する）、この線状電荷のビーム偏向効
果は、潜在的に非常に長い範囲にわたる可能性がある。

【００３６】ここで図１５を参照すると、補償電極３４
が活性化されている、第２動作モードが示されている。
この動作モードでは、抽出電極３３は再び、ＯＦＦのア
レイ２０に対応する−６０００ボルトに設定されてい
る。電界補償電極３４は−５８００ボルトに設定されて
いる。即ち、これらは活性化されている。更に、包囲電
極３５は通常の−５９００ボルトに設定されている。２
つの電界補償電極３４各々の幅は、抽出電極３３の幅の
半分であり、−５８００ボルトの電位が印加されている
結果、包囲電極３５に対して正味＋１００ボルトの電位
差が生じる。電界補償電極３４と抽出電極３３との組み
合わせは、抽出電極３３のみの線形単極電界(linear mo
nopole field)（先の図１４）とは対照的に、線形四分
極電界(linear quadrapole field)に対応する。線形四
分極からの電界は１／Ｒ3に減衰するので、隣接する電
子ビームへの静電偏向効果は大幅に減少する。

【００３７】電界補償電極３４は、対応する抽出電極３
３がＯＮである（これも−５９００ボルトに設定されて
いる）ときは、常に不活性状態であることを注記してお
く。対応する抽出電極３３がＯＦＦ（−６０００ボルト
に設定されている）ときには、特定の電界補償電極３４
はアクティブとなる（−５８００ボルト）。

【００３８】次に図１６ないし図１９に移って、図９の
電子源３０とは多少異なる電子源５０の実施例を示す。
ここでも、電子源５０は複数の列群５２に配列された電
子エミッタ・アレイ５１の行−列マトリクスを含み、各
列群５２は、対応する制御電極５３、電界補償電極５
４、および包囲電極５５を有する。電子源５０における
主要な相違は、電子源３０よりも小さいサイズの画素
（リソグラフィの解像度は高い）のために設計されたも
のであり、したがって、各列群５２に含まれる電子エミ
ッタ・アレイ５１の数が多いことである。この特定実施
例では、１６本の列群５２があり、各列群５２は、６４
個のアレイ５１を含む（図１７参照）。図１８において
見ることができるように、アレイ５１は互いにより密接
して配置されているので、行導体５７の幅は僅かに３μ
ｍであり、導体間の間隔は１μｍに過ぎない。抽出電極
の行軸に対する傾斜角(tilt angle)は、ここでも、アー
クタンジェント（２）、即ち、６３．４３４度である。
しかしながら、図１９に最も明確に示すように、抽出電
極５３の幅は２４μｍに過ぎず、電界補償電極５４の幅
は１２μｍ（抽出電極５３の幅の半分）である。

【００３９】電子源の第３実施例を図２０ないし図２４
に示す。ここでは、図９ないし図１９に示したものとは
異なる画素指定モードを利用する。図２０を参照する
と、電子源７０は、電子エミッタの二次元アレイの非直
交行−列マトリクスを含み、各アレイは一般的なアレイ
２０（図２参照）に類似したものである。行−列マトリ
クス内のアレイは、複数のアレイの列群７２に配列され
ている。この特定実施例では、合計１６本の列群７２が
あり、各々２６個の別個の電子源アレイ２０を含んでい
る。１６本の列群７２は全て共通面内に取り付けられて
おり、例えば、共通の支持基板２４上に配置すればよ
い。

【００４０】各列群は、外部電圧源（図示せず）に接続
するために、図２０において垂直方向に延びる共通の細
長い抽出電極７３を有する。複数の列群の各端部におい
て、ダミー抽出電極７４が、隣接する抽出電極７３に対
して、隣接する抽出電極７３の各対間の間隔に等しい間
隔で、配置されている。抽出電極７３の各対間、および
各ダミー抽出電極７４とその隣接する抽出電極７３との
間には、細長い包囲電極７５がある。電極７３，７４，
７５は、共通面内に配置してもよい。図１に関する抽出
電極２７についての先の説明から理解されようが、電極
７３，７４，７５を含む共通面は、絶縁層２６の厚さだ
け、エミッタ・ベース（導電層２５）から離間されてい
る。

【００４１】アレイ２０の列群７２の各々は、図２０に
おいて水平方向に延びる行軸に沿って配置されており、
隣接する列群７２から離間されている。更に、各列群７
２の配列では、アレイ２０が、行軸方向に投影されたと
き、等しく離間されるように、各列群７２内のアレイ２
０が、行軸に対してある角度をなして、列軸に沿って離
間されている。

【００４２】電子源７０内部における各アレイ２０への
電気的接続を、図２１の超拡大図に示す。隣接する行導
体７７，７８等の間には５μｍの間隔が設けられてお
り、これは各アレイ２０と次に隣接する行導体との間に
２μｍのギャップを残すには十分である。当業者には理
解されようが、行導体７７，７８等は基板（例えば、図
２４の基板２４）上でパターニングされ、先端ベース
（図１の層２５）は、基板上で、行導体７７，７８等の
一体部分としてパターニングされる。したがって、電子
源７０内の個々のアレイ２０は、特定の行導体７７，７
８等、および特定の抽出電極７３を選択することによっ
て、各々別個にかつ排他的に指定可能となっている。ま
た、複数のアレイ２０（全て単一の列群から）は同時に
活性化することができるので、１ないし２６までのあら
ゆる数のビームでも同時に発生することができる。

【００４３】以下にあげる電子源７０の動作の具体例お
よび使用する電位は、動作説明の目的のためにのみ示す
のであって、本発明を限定することは全く意図していな
い。図２０および図２１を参照すると、行導体７７に接
続されている各アレイ２０は、列ラベル「１」を有し、
行導体７８に接続されている各アレイ２０は、列ラベル
「３」を有する、等となっている。まず最初に、２６本
の行導体７７，７８等全てに、ＯＦＦ状態の−５９００
ボルトのバイアスをかける。制御電極７３（図２０）を
−６０００ボルトに設定する。ダミー抽出電極７４を−
６０００ボルトに設定し、包囲電極７４を−５９００ボ
ルトに設定する。

【００４４】列「１」アレイを活性化する場合には、行
導体７７を−６０００ボルトに設定し、列「１」アレイ
を不活性化する場合には、行導体７７を−５９００ボル
トに設定する。同様に、行導体７８等も、列アレイ
「３」，「０」等の所望状態に応じて設定する。所望レ
ベルの電圧を設定し、この電圧を安定させるための時間
を与えた後、最も左側の抽出電極７３を−６０００ボル
トから−５９００ボルトに変化させ、行導体が−６００
０ボルトに設定されている、最も左側の列群７２内のア
レイ全てをＯＮにする（正味＋１００ボルトの電位
差）。必要な書き込み時間（ブランキング速度に基づ
く）を与えた後、最も左側の制御電極７３上の電位を−
６０００ボルトに戻す。上述の手順を、残りの１５個の
制御電極７３の各々について繰り返す。

【００４５】電子源７０が、半導体ウエハに書き込みを
行うためのリソグラフィ・システムにおける電子源に用
いられていると仮定すると、上述の手順が１６本の列群
全てにおいて完了した後、書き込み対象のウエハを、Ｙ
方向（行軸に垂直）に１画素の距離だけ移動させる。次
いで、上述の手順を、１６本の列群全てについて繰り返
す。次に、この手順を、Ｙ方向にウエハの全幅にわたっ
て繰り返すことによって、Ｘ（行）方向に幅約１００μ
ｍのストリップを書き込み、Ｙ軸方向に平行な逆方向に
戻しながら、これまでの手順全体を繰り返す。

【００４６】隣接する制御電極７３が非常に近接してい
るため、電子源７０の単一列群７２内の２６個のアレイ
２０から同時に発光される種々のビームに電子光学合焦
および偏向効果(electron optical focusing and defle
ction effect)が生じる。殆どの列群７２では、図２２
に示すように、ＯＮの抽出導体７６（−５９００ボル
ト）の各側に１つ、対称的に配置された２つの隣接する
ＯＦＦ抽出電極７３（−６０００ボルト）がある。これ
によって、列群７２から放出される電子ビーム８０に、
対称的な合焦および偏向力が誘発される。最も左側およ
び最も右側の列群７２については、図２３に示すよう
に、隣接するＯＦＦ制御電極７３（−６０００ボルト）
は１つしかない。これが、列群７２から放出される電子
ビーム８２に、非対称的な偏向力が生じる原因となる。

【００４７】図２４は、ダミー電極７４の動作を示す。
両ダミー電極は常に−６０００ボルトに設定されてい
る。抽出電極７６が活性化されるとき（−５９００ボル
トに設定される）、この電子源の構造では、一度に１つ
の制御電極しか活性化されないので、隣接する抽出電極
７３は常にＯＦＦ（−６０００ボルトに設定される）と
なる。ダミー制御電極７４および制御電極７３からの電
子ビーム８４上の静電力の組み合わせにより、電子ビー
ム８０には、図２２に示すのと同一の対称的な力が作用
することになる。

【００４８】以上のように、従来技術の光学リソグラフ
ィ・システムよりも高い解像度を可能にし、従来技術の
電子源よりも書き込みを大幅に高速化する、新規で改良
された電子源が開示された。即ち、この新規で改良され
た電子源は、マルチビーム電子リソグラフィ・システム
に都合よく用いることができ、かかるシステムの適合性
および多様性を大幅に高めるものである。これが実現で
きるのは、新規で改良された電子源が電子源のＸ−Ｙマ
トリクスで構成されており、各電子源が単一の集積回路
をパターニングするために用いられ、あらゆるサイズの
ウエハ全体を同時にパターニング可能な十分な電子源が
設けられているからである。更に、この新規で改良され
た電子源は、Ｘ−Ｙビーム走査偏向板の必要性をなくす
るので、電子光学系構造全体が簡素化され、使用される
個々の電子エミッタに必要な電流も少なくて済むため、
電界放出素子のような超小型電子エミッタの使用が可能
となる。

【００４９】以上本発明の特定実施例について示しかつ
説明してきたが、それ以外の変更や改良も当業者には想
起されよう。したがって、本発明はここに示した特定形
態には限定されないと理解されることを望み、本発明の
精神および範囲から逸脱しない全ての変更は、特許請求
の範囲に含まれることを意図するものである。

【図面の簡単な説明】

【図１】電子エミッタの二次元アレイの一部を示す分解
斜視図。

【図２】図１に示したものと同様の電子エミッタの二次
元アレイについて、その典型的な寸法と多数の素子とを
示す平面図。

【図３】電子エミッタの二次元アレイを示す、図２に類
似した平面図。

【図４】図３における４−４線見た断面図。

【図５】他の電子エミッタの二次元アレイを示す平面
図。

【図６】図５の６−６線断面図。

【図７】他の電子エミッタの二次元アレイを示す、図２
に類似した平面図。

【図８】図７の８−８線断面図。

【図９】本発明による電子源の拡大平面図。

【図１０】図９に類似した図において、内部接続を示す
省略平面図。

【図１１】図１０に示した内部接続部の拡大平面図。

【図１２】図１１の部分拡大図。

【図１３】角度およびサイズの例を示す、図９の部分拡
大図。

【図１４】ある動作モードにおける、図１３の部分断面
図。

【図１５】別の動作モードにおける、図１３の部分断面
図。

【図１６】本発明による電子源の他の実施例を示す、図
１０に類似した図。

【図１７】本発明による電子源の他の実施例を示す、図
１１に類似した図。

【図１８】本発明による電子源の他の実施例を示す、図
１２に類似した図。

【図１９】本発明による電子源の他の実施例を示す、図
１３に類似した図。

【図２０】本発明による電子源の他の実施例を示す図。

【図２１】本発明による電子源の他の実施例を示す図。

【図２２】ダミー制御電極の動作を説明する図。

【図２３】ダミー制御電極の動作を説明する図。

【図２４】ダミー制御電極の動作を説明する図。

【符号の説明】

２０二次元アレイ２２電子エミッタ２４絶縁基板２５導電性物質層２６絶縁層２７第２導電層２８管状開口３０電子源３２アレイ列群３３抽出電極３４電界補償電極３５包囲電極３６行群３７，３８行導体５０電子源５１電子エミッタ・アレイ５２列群５３制御電極５４電界補償電極５５包囲電極５７行導体７０電子源７２列群７３抽出電極７４ダミー抽出電極７５包囲電極７６抽出電極７７，７８行導体８０電子ビーム

Claims

【特許請求の範囲】

【請求項１】電子ビーム・リソグラフィ・システムに使
用するための電子源（３０）であって、複数の独立制御
可能な電子エミッタ・アレイ（２０）を含み、各アレイ
（２０）は前記電子源（３０）を合焦する表面の一部分
上で個々の画素を露出させ、前記電子源は：第１平面
（２４，２５）内に取り付けられ、電子エミッタ・アレ
イ（２０）の複数の列群（３２）を含む、電子エミッタ
（２２）の二次元アレイ（２０）の非直交行−列マトリ
クスであって、前記アレイ（２０）の複数の列群（３
２）は各々複数のアレイ（２０）を含む、前記マトリク
ス；前記第１平面（２４，２５）と平行で離間された第
２平面内に取り付けられた複数の制御電極（３３）であ
って、前記複数の制御電極（３３）の各制御電極（３
３）は、前記アレイ（２０）の複数の列群（３２）の対
応する１つに隣接して取り付けられ、前記アレイ（２
０）の列群（３２）の対応する１つにおける各電子エミ
ッタ（２２）から離間した位置関係で配置された、前記
複数の制御電極（３３）；および各列群（３２）内の前
記複数のアレイ（２０）と少なくとも同数の複数の電子
接続部（３７，３８）であって、各アレイ（２０）内の
電子エミッタ（２２）を並列に接続し、かつ、各列群
（３２）内の単一のアレイ（２０）を、前記アレイ（２
０）の行−列マトリクス内の他の列群（３２）内の同様
な単一アレイ（２０）に接続し、各列群（３２）におけ
る前記複数のアレイ（２０）と同数の、アレイ（２０）
の複数の行群（３６）を形成する、前記複数の電気接続
部（３７，３８）；から成ることを特徴とする電子源
（３０）。
【請求項２】複数の独立して制御可能な画素照明部（２
０）を含む照明源（３０）であって、各照明部（２０）
は、前記照明源（３０）を合焦する表面の一部分上で個
々の画素を露出させる前記照明源（３０）であって：第
１平面（２４，２５）内に取り付けられ、照明部（２
０）の複数の列群（３２）を含み、各列群（３２）が複
数の照明部（２０）を含む、画素照明部（２０）の非直
交行−列マトリクスであって、前記照明部（２０）の複
数の列群（３２）の各々は、離間された位置関係で行方
向の軸に沿って配置され、前記照明部（２０）の列群
（３２）は、各列群（３２）内の前記複数の照明部（２
０）が列方向の軸に沿って前記行方向の軸に対してある
角度をなして離間され、前記照明部（２０）が前記行方
向の軸に投影されたときに等しく離間されるように配列
された、前記マトリクス；前記第１平面（２４，２５）
と平行に離間された第２平面に取り付けられた複数の制
御電極（３３）であって、前記複数の制御電極（３３）
の各制御電極（３３）は対応する照明部（２０）の関連
する列群（３２）に隣接して取り付けられ、前記照明部
（２０）の対応する列群（３２）における各照明部（２
０）から離間された位置関係で配置された、前記複数の
制御電極（３３）；および各照明部（２０）の列群（３
２）における前記複数の照明部（２０）と少なくとも同
数の複数の電気接続部（３７，３８）であって、前記照
明部（２０）の行−列マトリクスにおける、照明部（２
０）の他の列群（３２）の各々の中の前記照明部（２
０）を接続し、各列群（３２）における前記複数の照明
部（２０）と同数の照明部（２０）の複数の行群（３
６）を形成する、前記複数の電気接続部（３７，３
８）；から成ることを特徴とする照明源（３０）。
【請求項３】電子ビーム・リソグラフィ・システムに使
用するための電子源（３０）であって、複数の独立して
制御可能な電子エミッタアレイ（２０）を含み、各アレ
イ（２０）は前記電子源（３０）を合焦する表面の一部
分上で個々の画素を露出させる前記電子源（３０）であ
って：第１平面（２４，２５）内に取り付けられた電界
放出型電子エミッタ（２２）の二次元アレイ（２０）の
非直交行−列マトリクスであって、照明部（２０）の複
数の列群（３２）を含み、各列群（３２）は複数の照明
部（２０）を含み、前記アレイ（２０）の行−列マトリ
クス内の前記アレイ（２０）の列群（３２）の各々は、
離間された位置関係で行方向の軸に沿って配置され、各
列群（３２）内のアレイ（２０）が列方向の軸に沿っ
て、前記行方向の軸に対してある角度をなして離間さ
れ、各列群（３２）内の前記アレイ（２０）が、前記行
方向の軸に投影されたときに、等しく離間されるように
配列された、前記マトリクス；前記第１平面（２４，２
５）と平行で離間された第２平面内に取り付けられた複
数の制御電極（３３）であって、各制御電極（３３）
は、対応するアレイ（２０）の列群（３２）に隣接して
取り付けられ、前記アレイ（２０）の対応する列群（３
２）内の各電子エミッタ（２２）から離間された位置関
係で配置された、前記複数の制御電極（３３）；および
各列群（３２）における前記複数のアレイ（２０）と少
なくとも同数の複数の電気接続部（３７，３８）であっ
て、各アレイ（２０）内の前記電子エミッタ（２２）を
並列に接続し、各列群（３２）内の各アレイ（２０）
を、前記アレイ（２０）の行−列マトリクス内の他の列
群（３２）内の同様のアレイ（２０）に各々接続し、各
列群（３２）内の前記複数のアレイ（２０）と同数の、
アレイ（２０）の複数の行群（３６）を形成する、前記
複数の電気接続部（３７，３８）；から成ることを特徴
とする電子源（３０）。