JPH09199381A - Si substrate for epitaxial wafer and its manufacturing method - Google Patents

Si substrate for epitaxial wafer and its manufacturing method

Info

Publication number
JPH09199381A
JPH09199381A JP2216296A JP2216296A JPH09199381A JP H09199381 A JPH09199381 A JP H09199381A JP 2216296 A JP2216296 A JP 2216296A JP 2216296 A JP2216296 A JP 2216296A JP H09199381 A JPH09199381 A JP H09199381A
Authority
JP
Japan
Prior art keywords
silicon substrate
antimony
heat treatment
antimony concentration
epitaxial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2216296A
Other languages
Japanese (ja)
Inventor
Hiroshi Shirai
宏 白井
Ryuji Takeda
隆二 竹田
Rii Tsuon
ツォン・リー
Tateo Hayashi
健郎 林
Atsushi Yoshikawa
淳 吉川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Coorstek KK
Original Assignee
Toshiba Ceramics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Ceramics Co Ltd filed Critical Toshiba Ceramics Co Ltd
Priority to JP2216296A priority Critical patent/JPH09199381A/en
Publication of JPH09199381A publication Critical patent/JPH09199381A/en
Pending legal-status Critical Current

Links

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

PROBLEM TO BE SOLVED: To produce an epitaxial wafer having a superior crystallinity without involving any dislocation in surface Si single crystal and no defect in view of the fine structure. SOLUTION: A Si substrate is heavily doped with Sb to provide a specified Sb concn. (Sbo ). Its surface Sb concn. (Sbs ) at its outermost face to grow an epitaxial film is 1×10<17> atoms/cm<3> or less and the Sb concn. increases at a gradient up to an Sb concn. (Sbx ) over (Sbo )×0.5 in the depth of at least 2 microns from the outermost face. The substrate can be produced by heat-treating its surface to grow the epitaxial film in a H -or/and Ar-containing gas atmosphere with (Sbs ) of at least 1×10<17> atoms/cm<3> or less.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、エピタキシャルウ
エハ用シリコン基板及びその製造法に関し、詳しくは、
表面にシリコン単結晶を反りや結晶格子歪み無く結晶性
よくエピタキシャル成長可能なアンチモンドープシリコ
ン基板で、最終的に高性能な超LSI等半導体デバイス
の製造を可能とするエピタキシャルウエハ用シリコン基
板及びその製造法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a silicon substrate for an epitaxial wafer and a method for manufacturing the same, and
An antimony-doped silicon substrate capable of epitaxially growing a silicon single crystal on the surface without warping or crystal lattice distortion with good crystallinity. Finally, a silicon substrate for an epitaxial wafer capable of manufacturing a high-performance semiconductor device such as a VLSI and its manufacturing method. Regarding

【0002】[0002]

【従来の技術】近年の半導体デバイスの高集積化は著し
いものがあり、その基板であるシリコンウエハにおいて
も高性能が要求されより結晶性のよいものが望まれてい
る。このため、従来からDRAMやMPU用基板のウエ
ハとしてはエピタキシャルシリコンウエハが使用されて
いる。エピタキシャルシリコンウエハは、一般に、キャ
リア源、例えばアンチモン(Sb)が1×1018ato
ms/cm3 以上の高濃度にヘビードープされたシリコ
ン基板表面上に、数μmの厚さでシリコン単結晶膜をエ
ピタキシャル成長させたものである。このエピタキシャ
ルシリコンウエハの表面に形成されるエピタキシャルシ
リコン単結晶膜は、通常、アンチモン濃度1.5×10
16atoms/cm3 以下のライトドープ状態にある。
このようなエピタキシャルシリコンウエハのエピタキシ
ャル成長させた高結晶性のシリコン膜上にデバイスを形
成し高性能を確保しているのが現状である。
2. Description of the Related Art In recent years, the degree of integration of semiconductor devices has been remarkably high, and a silicon wafer, which is a substrate thereof, is required to have high performance and to have better crystallinity. Therefore, an epitaxial silicon wafer has been conventionally used as a wafer for a DRAM or MPU substrate. Epitaxial silicon wafers generally contain a carrier source such as antimony (Sb) of 1 × 10 18 ato.
A silicon single crystal film having a thickness of several μm is epitaxially grown on a surface of a heavily doped silicon substrate of ms / cm 3 or more. The epitaxial silicon single crystal film formed on the surface of this epitaxial silicon wafer usually has an antimony concentration of 1.5 × 10 5.
It is in a lightly doped state of 16 atoms / cm 3 or less.
At present, high performance is ensured by forming devices on a highly crystalline silicon film epitaxially grown on such an epitaxial silicon wafer.

【0003】[0003]

【発明が解決しようとする課題】しかしながら、昨今の
超LSIに代表される超高集積度の半導体メモリーで
は、エピタキシャルウエハ表面にサブミクロンオーダー
の素子を形成することが通常であり、表面のシリコン単
結晶が良好な結晶性を有していても、ウエハ全体の微細
構造における歪みや微量組成分の差異が存在する場合
は、それら微小な構造的歪みが最終的な半導体デバイス
に多大な影響を及ぼすことになる。一方、デバイスが形
成されるシリコンエピタキシャル膜は、上記したように
所定のアンチモン濃度のシリコン基板上にアンチモン濃
度を異にしてエピタキシャル成長され、基板との界面で
は拡散によるオートドープ現象があるとはいえアンチモ
ン濃度がステップ関数的に階段状に急激に変化すること
になる。発明者らは、エピタキシャルウエハ内の上記の
ような構成組成の急激な変化はエピタキシャルウエハ全
体に影響を与えると共にエピタキシャル膜にも何らかの
不都合を生じさせるものと確信し、エピタキシャルウエ
ハを構成するシリコン基板とその表面のエピタキシャル
膜について微細構造的な検討を進めた。その結果、シリ
コン基板とエピタキシャルシリコン膜との界面でのアン
チモン濃度の変化が、エピタキシャルウエハにおける格
子構造的歪みや構造的反りを起こし、また、シリコン格
子定数の不連続変化にも相応してその緩和応力によるエ
ピタキシャル結晶での転位のおそれをもたらすことを知
見し、より一層の高集積化が求められる半導体デバイス
の基板としてより完全で高結晶のエピタキシャルウエハ
を提供すべく本発明に到った。
However, in ultra-high integration semiconductor memories represented by VLSIs of recent years, it is usual to form sub-micron-order elements on the surface of an epitaxial wafer, and only silicon on the surface is formed. Even if the crystal has good crystallinity, if there are strains in the microstructure of the entire wafer and differences in trace amounts, these microstructural strains have a great impact on the final semiconductor device. It will be. On the other hand, a silicon epitaxial film on which a device is formed is epitaxially grown on a silicon substrate having a predetermined antimony concentration with a different antimony concentration as described above, and although the interface with the substrate has an autodoping phenomenon due to diffusion, The concentration suddenly changes stepwise in a step function. The inventors are convinced that the abrupt change in the compositional composition in the epitaxial wafer as described above affects the entire epitaxial wafer and causes some inconvenience to the epitaxial film. We proceeded with a microstructural study of the epitaxial film on the surface. As a result, the change in the antimony concentration at the interface between the silicon substrate and the epitaxial silicon film causes lattice structural distortion and structural warp in the epitaxial wafer, and the relaxation is also corresponding to the discontinuous change in the silicon lattice constant. The present inventors have found that there is a risk of dislocation in an epitaxial crystal due to stress, and have arrived at the present invention to provide a more complete and highly crystalline epitaxial wafer as a substrate of a semiconductor device for which higher integration is required.

【0004】[0004]

【課題を解決するための手段】本発明によれば、所定に
ヘビードープされたアンチモン濃度[Sb0 ]を有する
シリコン基板であって、該基板のエピタキタシャル膜を
成長させる最表面における表面アンチモン濃度[Sb
S ]が1×1017atoms/cm3 以下であり、且
つ、[Sb0 ]×0.5以上のアンチモン濃度[Sb
X ]まで該最表面から少なくとも2μmの深さに亘りア
ンチモン濃度が勾配を有して逓増することを特徴とする
エピタキシャルウエハ用シリコン基板が提供される。本
発明のエピタキシャルウエハ用シリコン基板において、
前記アンチモン濃度[Sb0 ]が1×1018atoms
/cm3 以上であることが好ましい。
According to the present invention, a silicon substrate having a predetermined heavy-doped antimony concentration [Sb 0 ] is provided, and the surface antimony concentration at the outermost surface on which the epitaxial film of the substrate is grown. [Sb
S ] is 1 × 10 17 atoms / cm 3 or less, and the antimony concentration [Sb 0 ] × 0.5 or more [Sb
X ]], a silicon substrate for an epitaxial wafer, characterized in that the antimony concentration gradually increases with a gradient from the outermost surface to a depth of at least 2 μm. In the silicon substrate for an epitaxial wafer of the present invention,
The antimony concentration [Sb 0 ] is 1 × 10 18 atoms
/ Cm 3 or more is preferable.

【0005】また、本発明は、所定にヘビードープされ
たアンチモン濃度[Sb0 ]を有するシリコン基板のエ
ピタキタシャル膜を成長させる表面を、水素ガスまたは
/及びアルゴン雰囲気下で熱処理して、少なくとも最表
面アンチモン濃度[SbS ]を1×1017atoms/
cm3 以下とすることを特徴とするエピタキシャルウエ
ハ用シリコン基板の製造法を提供する。
Further, according to the present invention, the surface of a silicon substrate having a predetermined heavy-doped antimony concentration [Sb 0 ] on which an epitaxial film is to be grown is heat-treated in a hydrogen gas and / or argon atmosphere to obtain at least a maximum. The surface antimony concentration [Sb S ] is 1 × 10 17 atoms /
Provided is a method for producing a silicon substrate for an epitaxial wafer, which is characterized in that the thickness is 3 cm 3 or less.

【0006】上記本発明のエピタキシャルウエハ用シリ
コン基板の製造法の熱処理が、実質的に水素ガスまたは
/及びアルゴンガス雰囲気において1000〜1200
℃の温度で120〜1840分の処理時間で行われるこ
とが好ましく、例えば、処理時間が、次式:DT △tT
=∫I FD(T)dt(但し、∫I FD(T)dtは、熱処
理工程における熱処理開始から熱処理終了まで(実質的
に1000℃以上での昇温から冷却工程を含む)のアン
チモンの拡散を示し、DT はT℃におけるアンチモンの
拡散係数(cm2 /秒)であり、△tT はT℃相当熱処
理時間、即ち、熱処理全工程をT℃で熱処理すると仮定
したときに要する熱処理時間である。)で表わされる△
T であることが好ましい。
The heat treatment in the method for producing a silicon substrate for an epitaxial wafer according to the present invention is substantially 1000 to 1200 in a hydrogen gas and / or argon gas atmosphere.
The treatment time is preferably 120 to 1840 minutes at a temperature of ° C. For example, the treatment time is expressed by the following formula: D T Δt T
= ∫ I F D (T) dt ( where, ∫ I F D (T) dt is antimony from the start of the heat treatment in the heat treatment step to completion of the heat treatment (including substantially cooling process from Atsushi Nobori at 1000 ° C. or higher) , D T is the diffusion coefficient (cm 2 / sec) of antimony at T ° C., Δt T is the heat treatment time corresponding to T ° C., that is, it is required when all the heat treatment steps are performed at T ° C. Heat treatment time)
It is preferably t T.

【0007】本発明のエピタキシャルウェハ用シリコン
基板は上記のように構成され、シリコン基板のエピタキ
シャル膜が形成される表面のキャリア源のアンチモン濃
度を所定の1×1017atoms/cm3 以下とするた
め、1×1015〜1×1016atoms/cm3 のライ
トドープ状態のエピタキシャル膜との界面でのアンチモ
ン濃度ギャップが著しく低減させられることから、結晶
格子歪みを減少できエピタキシャル膜の結晶転位を抑制
することができ、より完全性のよいシリコン結晶を得る
ことができる。また、所定深さのシリコン基板内部から
表面へアンチモン濃度を勾配を有して逓減させ表面で上
記の所定濃度となすことから、格子定数の不連続性を解
消でき、格子歪みを低減してエピタキシャル膜の特性の
低下を防止することができ、ひいては信頼性高い良好な
素子特性を有するデバイスを歩留りよく提供することが
できる。また、上記のようなエピタキシャルウェハ用シ
リコン基板は、シリコンウエハを水素ガスまたは/及び
アルゴンガス雰囲気下で所定条件で熱処理することによ
り容易に製造することができ工業的実用性が極めて高
い。
The silicon substrate for an epitaxial wafer of the present invention is configured as described above, and the antimony concentration of the carrier source on the surface of the silicon substrate on which the epitaxial film is formed is set to a predetermined value of 1 × 10 17 atoms / cm 3 or less. Since the antimony concentration gap at the interface with the lightly doped epitaxial film of 1 × 10 15 to 1 × 10 16 atoms / cm 3 is significantly reduced, the crystal lattice strain can be reduced and the crystal dislocation of the epitaxial film can be suppressed. And a more complete silicon crystal can be obtained. Further, since the antimony concentration is gradually decreased from the inside of the silicon substrate of a predetermined depth to the surface to have the above-mentioned predetermined concentration on the surface, discontinuity of the lattice constant can be eliminated, the lattice strain can be reduced, and the epitaxial strain can be reduced. It is possible to prevent deterioration of the film characteristics, and it is possible to provide a highly reliable device having good element characteristics with high yield. Further, the above-described silicon substrate for an epitaxial wafer can be easily manufactured by subjecting the silicon wafer to a heat treatment in a hydrogen gas and / or argon gas atmosphere under predetermined conditions, and thus has extremely high industrial practicality.

【0008】[0008]

【発明の実施の形態】以下、本発明について詳細に説明
する。本発明のシリコン基板は、従来公知のn型半導体
用のアンチモンを1×1018atoms/cm3 以上の
濃度にヘビードープしたものを用いることができ、その
表面は通常のウエハと同様に所定の結晶面にスライスさ
れ、鏡面状に研磨されたものが用いられる。次に、上記
のアンチモンをヘビードープしたシリコンウエハ上にシ
リコン膜をエピタキシャル形成した場合に、結晶格子歪
み等の微細構造での不都合が生じることについて説明す
る。アンチモンによりドープされたシリコンの格子定数
は、例えば「ソビエト・フィジックス(ソリッドステー
ト)(Soviet Physics(SolidState)」第10巻第224
7頁(1969年)によれば、シリコンの格子定数5.
43070Åに対しアンチモン濃度[Sb]=1×10
19atoms/cm3で5.43085Åに増大するこ
とが報告されている。従って、ベガールの法則(Vegar
d's law)からアンチモンヘビードープシリコンの格子
定数は、アンチモン濃度に比例して増加するものと考え
られる。これらの格子定数の値を考慮すると、あるアン
チモン濃度[Sb]だけドープしたシリコンの格子定数
1 は、a1 =5.43070(1+2.76×10
-24 [Sb])で与えられ、[Sb]<1×1018at
oms/cm3 の場合には(5.43071−5.43
070)=1×10-5Å以下となり変化が僅少であるこ
とが知られる。従って、エピタキシャルウエハにおける
通常の1.5×1016atoms/cm3 以下のアンチ
モンライトドープであればシリコン結晶格子定数の変化
が小さく、結晶格子の歪みもそれほど問題にする必要が
ないものと推定される。
BEST MODE FOR CARRYING OUT THE INVENTION The present invention will be described in detail below. As the silicon substrate of the present invention, a conventionally well-known one that is heavily doped with antimony for n-type semiconductor at a concentration of 1 × 10 18 atoms / cm 3 or more can be used, and its surface has a predetermined crystal like a normal wafer. The one sliced into a surface and polished into a mirror surface is used. Next, it will be described that when a silicon film is epitaxially formed on the above-described silicon wafer heavily doped with antimony, inconvenience occurs in a fine structure such as crystal lattice distortion. The lattice constant of silicon doped with antimony is, for example, "Soviet Physics (Solid State)" Vol. 10, 224.
According to p. 7 (1969), the lattice constant of silicon is 5.
Antimony concentration [Sb] = 1 × 10 against 43070Å
It has been reported to increase to 5.43085Å at 19 atoms / cm 3 . Therefore, Vegal's law (Vegar
d's law) suggests that the lattice constant of antimony heavy-doped silicon increases in proportion to the antimony concentration. Considering the values of these lattice constants, the lattice constant a 1 of silicon doped with a certain antimony concentration [Sb] is a 1 = 5.43070 (1 + 2.76 × 10
-24 [Sb]), [Sb] <1 × 10 18 at
In the case of oms / cm 3 , (5.43071-5.43)
070) = 1 × 10 −5 Å or less, and it is known that the change is slight. Therefore, it is presumed that if the usual antimony light doping of 1.5 × 10 16 atoms / cm 3 or less in the epitaxial wafer is performed, the change in the silicon crystal lattice constant is small and the distortion of the crystal lattice does not have to be a problem. It

【0009】本発明において、エピタキシャル膜を形成
するシリコン基板の表面アンチモン濃度[SbS ]を、
上記のヘビードープシリコン基板のアンチモン濃度[S
0]>1×1018atoms/cm3 から1×1017
atoms/cm3 以下に低減する。上記の報告では、
1×1018atoms/cm3 よりアンチモン濃度が低
い場合にはシリコンの結晶格子定数の変化は僅少であり
格子歪みは少ない。しかし、エピタキシャルウエハのシ
リコン基板上に形成されたエピタキシャル膜のアンチモ
ン濃度は1×1015〜1×1016atoms/cm3
あり、前記したようにシリコン基板との界面でのアンチ
モン濃度の急変はエピタキシャル膜の結晶転位を生起さ
せるおそれがあり、同様のアンチモン濃度[SbS ]1
×1017atoms/cm3 以下の表面とすることが好
ましい。表面アンチモン濃度[SbS ]が1×1017
toms/cm3 を超えた場合は、シリコン基板との界
面での格子歪みが大きくなり好ましくない。
In the present invention, the surface antimony concentration [Sb S ] of the silicon substrate on which the epitaxial film is formed is
Antimony concentration of the above heavy-doped silicon substrate [S
b 0 ]> 1 × 10 18 atoms / cm 3 to 1 × 10 17
It is reduced to atoms / cm 3 or less. In the above report,
When the antimony concentration is lower than 1 × 10 18 atoms / cm 3 , the change in the crystal lattice constant of silicon is small and the lattice strain is small. However, the antimony concentration of the epitaxial film formed on the silicon substrate of the epitaxial wafer is 1 × 10 15 to 1 × 10 16 atoms / cm 3 , and as described above, the sudden change of the antimony concentration at the interface with the silicon substrate is There is a risk of causing crystal dislocation in the epitaxial film, and the same antimony concentration [Sb S ] 1
It is preferable that the surface is not more than × 10 17 atoms / cm 3 . Surface antimony concentration [Sb S ] is 1 × 10 17 a
When it exceeds toms / cm 3 , the lattice strain at the interface with the silicon substrate becomes large, which is not preferable.

【0010】本発明のエピタキシャルウエハ用シリコン
基板は、上記の表面アンチモン濃度を有すると共に、シ
リコン基板の内部方向へ少なくとも約2μmの深さでア
ンチモン濃度が濃度勾配を有して逓増し、シリコン基板
のヘビードープアンチモン濃度[Sb0 ]>1×1018
atoms/cm3 の50%以上のアンチモン濃度、即
ち[Sb0 ]×0.5以上のアンチモン濃度[SbX
に至り、最終的に最内部は元々のヘビードープアンチモ
ンのシリコン基板で構成される。内部方向に少なくとも
約2μmの深さでアンチモン濃度に勾配を持たせるの
は、シリコン基板とエピタキシャル膜との界面での格子
歪みを小さくするためである。アンチモン濃度が勾配を
有して逓増する深さが2μm未満であると、界面でのア
ンチモン濃度のプロファイルの立ち上がりが急になり、
ステップ関数に近い状況となり、界面での格子歪みが無
視し得なくなり好ましくない。また、2μmの深さのア
ンチモン濃度[SbX ]がヘビードープアンチモン濃度
[Sb0 ]の50%以上であるとしたのは、アンチモン
濃度の深さ方向のプロファイルをバルク部のアンチモン
濃度に漸近的に近づけるためである。
The silicon substrate for an epitaxial wafer of the present invention has the above-mentioned surface antimony concentration, and the antimony concentration gradually increases toward the inside of the silicon substrate at a depth of at least about 2 μm with a concentration gradient. Heavy-doped antimony concentration [Sb 0 ]> 1 × 10 18
Antimony concentration of 50% or more of atoms / cm 3 , that is, [Sb 0 ] × 0.5 or more of antimony concentration [Sb X ]
Finally, the innermost part is composed of the original heavy-doped antimony silicon substrate. The reason why the antimony concentration has a gradient at a depth of at least about 2 μm in the inner direction is to reduce the lattice strain at the interface between the silicon substrate and the epitaxial film. If the antimony concentration has a gradient and the depth of increase is less than 2 μm, the profile of the antimony concentration at the interface rises rapidly,
The situation is close to a step function, and the lattice strain at the interface cannot be ignored, which is not preferable. Further, the reason why the antimony concentration [Sb X ] at a depth of 2 μm is 50% or more of the heavy-doped antimony concentration [Sb 0 ] is that the profile of the antimony concentration in the depth direction is asymptotic to the antimony concentration in the bulk portion. To get closer to.

【0011】前記のように本発明のエピタキシャルウエ
ハ用シリコン基板は、表面がエピタキシャル膜の有する
所定のアンチモン濃度を有し、且つ、その内部方向に所
定深さでシリコン基板が有するアンチモン濃度の所定比
率の濃度まで逓増し内部的には本来のシリコン基板を保
持することから、表面に形成されるアンチモンライトド
ープのエピタキシャル膜の格子定数変化が小さい良好な
結晶性を損なうことがない。そのため、最終的に良好な
デバイス形成領域を確保でき、デバイス製造工程中での
結晶転位の発生を抑制することができ、製造されるデバ
イスの特性、信頼性を向上させることができる。
As described above, the silicon substrate for an epitaxial wafer according to the present invention has a predetermined antimony concentration on the surface and a predetermined ratio of the antimony concentration on the silicon substrate at a predetermined depth inward. Since the original silicon substrate is retained internally by increasing the concentration to the concentration of, the crystallinity of the lattice constant of the antimonylite-doped epitaxial film formed on the surface is small and good crystallinity is not impaired. Therefore, it is possible to finally secure a good device formation region, suppress the occurrence of crystal dislocation during the device manufacturing process, and improve the characteristics and reliability of the manufactured device.

【0012】本発明のエピタキシャルウエハ用シリコン
基板の製造法は、上記した各要件を具備させることがで
きればよく、特に制限されるものでない。例えば、以下
の方法で製造することができる。即ち、先ず、通常のチ
ョクラルスキー法等で引き上げられ、公知の方法により
スライス、研磨等の諸工程を経て鏡面研磨され、アンチ
モン濃度が1×1018atoms/cm3 以上のシリコ
ンウェハを製造する。次いで、製造されたシリコンウェ
ハを、水素ガスまたは/及びアルゴンガス雰囲気下で熱
処理することにより所定要件を具備するように構成する
ことができる。本発明の水素ガスまたは/及びアルゴン
ガス雰囲気下での熱処理は、所定のアンチモンドープの
シリコンウェハを、水素ガス及びアルゴンガスのいずれ
か単独ガス雰囲気か、両者の任意の混合比率の混合ガス
雰囲気中で、1000〜1200℃の温度で120〜1
840分間処理することで行われ、アンチモンヘビード
ープのシリコン基板の表面のアンチモンを外方拡散させ
て、少なくともエピタキシャル成長させる最表面のアン
チモン濃度を1×1017atoms/cm3 以下とす
る。
The method for producing a silicon substrate for an epitaxial wafer according to the present invention is not particularly limited as long as it can meet the above-mentioned requirements. For example, it can be manufactured by the following method. That is, first, a silicon wafer having an antimony concentration of 1 × 10 18 atoms / cm 3 or more is manufactured by pulling it up by an ordinary Czochralski method or the like and performing mirror polishing through various steps such as slicing and polishing by a known method. . Next, the manufactured silicon wafer can be heat-treated in a hydrogen gas and / or argon gas atmosphere so as to meet the predetermined requirements. The heat treatment in the hydrogen gas and / or argon gas atmosphere of the present invention is performed by using a predetermined antimony-doped silicon wafer in a single gas atmosphere of either hydrogen gas or argon gas, or in a mixed gas atmosphere of an arbitrary mixture ratio of the two. At a temperature of 1000 to 1200 ° C. and 120 to 1
The treatment is performed for 840 minutes, and the antimony on the surface of the antimony heavy-doped silicon substrate is diffused outward, and the antimony concentration of at least the outermost surface for epitaxial growth is set to 1 × 10 17 atoms / cm 3 or less.

【0013】本発明の熱処理において「実質的に」と
は、下記及びのいずれかを意味する。即ち、炉内
の昇温速度及び降温速度が極めて速く、ステップ関数的
な熱処理スケジュールを適用できる場合には、例えば、
所定のシリコンウェハをボートにセットして加熱処理炉
に配置し、炉内の雰囲気を水素ガスまたは/及びアルゴ
ンガス雰囲気としてアンチモンの外方拡散可能な温度約
1100℃で約800分間以上、約1150℃で約32
0分間以上、約1200℃で約120分間以上保持して
処理することである。また、この場合の熱処理熱処理に
おけるt秒間熱処理したときのアンチモン濃度の深さ方
向のプロファイルは次の(1)式:[Sb(x,t)]=[Sb
S]+([Sb0]-[SbS])erf(x/2√DTt)(但し、[Sb
(x,t)]はT℃におけるt秒間熱処理したときのシリコン
基板最表面からxμmの深さにおけるアンチモン濃度、
T はT℃におけるアンチモンの拡散係数(cm2
秒)である。)で表わされる。
In the heat treatment of the present invention, "substantially" means any of the following. That is, when the rate of temperature rise and rate of temperature drop in the furnace are extremely fast and a step function heat treatment schedule can be applied, for example,
A predetermined silicon wafer is set in a boat and placed in a heat treatment furnace, and the atmosphere in the furnace is set to a hydrogen gas and / or argon gas atmosphere at a temperature at which antimony can diffuse outwardly at about 1100 ° C. for about 800 minutes or more, about 1150 32 degrees Celsius
It is to hold for 0 minutes or more, and to hold at about 1200 ° C. for about 120 minutes or more for processing. In addition, the profile of the antimony concentration in the depth direction when the heat treatment is performed for t seconds in the heat treatment in this case is expressed by the following formula (1): [Sb (x, t)] = [Sb
S ] + ([Sb 0 ]-[Sb S ]) erf (x / 2√D T t) (However, [Sb
(x, t)] is the antimony concentration at a depth of x μm from the outermost surface of the silicon substrate when heat-treated at T ° C. for t seconds,
D T is the diffusion coefficient of antimony at T ° C. (cm 2 /
Seconds). ).

【0014】または、炉内の昇温及び降温に時間を要
する場合は、昇温及び冷却工程におけるアンチモンの外
方拡散を考慮した熱処理スケジュールを適用する。例え
ば、所定のシリコンウェハをボートにセットして加熱処
理炉に配置し、炉内の雰囲気を不活性ガスのみで昇温
し、炉内温度1000℃に到達した時点で炉内を上記水
素ガスまたは/及びアルゴンガス雰囲気に置換して昇温
を続けた後、約1150℃で約80分間または1200
℃で約30分間保持して処理し、その後、炉内を水素ガ
スまたは/及びアルゴンガス雰囲気のまま保持して10
00℃まで温度を降下させ、1000℃以下となった時
点で再び炉内雰囲気を不活性ガスに置換して室温まで冷
却することを意味し、昇温及び冷却工程を含め炉内が1
000℃以上の温度にある時は、水素ガスまたは/及び
アルゴンガス雰囲気に保持することである。この場合の
熱処理におけるt秒間熱処理したときのアンチモン濃度
の深さ方向のプロファイルは次の(2)式:[Sb(x,
t)]=[SbS]+([Sb0]-[SbS])erf(x/2√∫I FD(T)dt)
で表わされる。この式中の∫I FD(T)dtを、次の
(3)式:DT △tT =∫I FD(T)dt によって熱処理温
度T℃の熱処理相当時間△tTに読み替えることができ
る。(但し、[Sb(x,t)]はT℃におけるt秒間熱処理
したときのシリコン基板最表面からxμmの深さにおけ
るアンチモン濃度、∫I FD(T)dtは熱処理工程にお
ける実質的に熱処理される間、例えば炉内での熱処理工
程の1000℃以上での昇温から冷却までにおけるアン
チモンの拡散を示し、DT はT℃におけるアンチモンの
拡散係数(cm2 /秒)であり、△tT は、T℃相当熱
処理時間、即ち、熱処理全工程をT℃で熱処理すると仮
定したときに要する熱処理時間である。)
Alternatively, when it takes time to raise and lower the temperature in the furnace, a heat treatment schedule is applied in consideration of outward diffusion of antimony in the temperature raising and cooling steps. For example, a predetermined silicon wafer is set in a boat and placed in a heat treatment furnace, the atmosphere in the furnace is heated only with an inert gas, and when the temperature in the furnace reaches 1000 ° C., the hydrogen gas or And / or argon gas atmosphere, and after continuing the temperature rise, at about 1150 ° C. for about 80 minutes or 1200
The temperature is kept at about 30 minutes for about 30 minutes, and then the inside of the furnace is kept under hydrogen gas and / or argon gas atmosphere for 10 minutes.
This means that the temperature is lowered to 00 ° C., and when the temperature becomes 1000 ° C. or less, the atmosphere in the furnace is replaced with an inert gas again and the temperature is cooled to room temperature.
When the temperature is 000 ° C. or higher, the atmosphere is maintained in hydrogen gas and / or argon gas atmosphere. In the heat treatment in this case, the profile of the antimony concentration in the depth direction when the heat treatment is performed for t seconds is as follows: [Sb (x,
t)] = [Sb S ] + ([Sb 0 ]-[Sb S ]) erf (x / 2√∫ I F D (T) dt)
Is represented by The ∫ I F D (T) dt In this formula, the following equation (3): to read as D T △ t T = ∫ I F D (T) heat treatment temperature T ° C. heat treatment time corresponding by dt △ t T You can (However, substantially heat treatment in [Sb (x, t)] antimony concentration in the silicon substrate from the outside surface of xμm depths when heat-treated t seconds at T ℃, ∫ I F D ( T) dt is the heat treatment step During the heating, for example, the antimony diffusion from the temperature rise at 1000 ° C. or higher to the cooling in the heat treatment step in the furnace is shown, and D T is the antimony diffusion coefficient (cm 2 / sec) at T ° C. T is the heat treatment time corresponding to T ° C., that is, the heat treatment time required when it is assumed that the entire heat treatment process is performed at T ° C.)

【0015】本発明のエピタキシャルウエハ用シリコン
基板は、上記のようにして所定のシリコンインゴットか
ら形成されるシリコン基板を熱処理して製造することが
できる。得られたエピタキシャルウエハ用シリコン基板
は、内部は本来のアンチモンヘビードープシリコン基板
であって、表面アンチモン濃度がライトドープに相当す
るものである。この表面に従来と同様にしてシリコン単
結晶をエピタキシャル成長させて所定厚さのエピタキシ
ャル膜を形成することができる。得られるエピタキシャ
ル膜は、シリコン基板との界面において結晶格子定数が
急激に変化することがなく、また、アンチモン濃度も急
変することがないため、結晶転位もなく微細構造的な歪
みもない、著しく結晶性の高い欠陥の少ないシリコン単
結晶層となる。この場合、シリコン基板の熱処理とエピ
タキシャル処理とを同一の炉を用いて、熱処理後、直ち
にエピタキシャル処理することもできる。また、シリコ
ン基板の熱処理とエピタキシャル処理とをそれぞれ別々
の炉を用いて行ってもよい。処理環境、処理装置等の各
種条件によりいずれの方式を採用するか選択することが
できる。
The silicon substrate for an epitaxial wafer of the present invention can be manufactured by heat-treating a silicon substrate formed from a predetermined silicon ingot as described above. The obtained silicon substrate for an epitaxial wafer is an original antimony heavy-doped silicon substrate inside, and the surface antimony concentration corresponds to light doping. A silicon single crystal can be epitaxially grown on this surface in a conventional manner to form an epitaxial film having a predetermined thickness. The obtained epitaxial film has no crystal lattice constants at the interface with the silicon substrate and no drastic change in antimony concentration. It becomes a silicon single crystal layer with high properties and few defects. In this case, the heat treatment and the epitaxial treatment of the silicon substrate may be performed in the same furnace, and the epitaxial treatment may be performed immediately after the heat treatment. Further, the heat treatment and the epitaxial treatment of the silicon substrate may be performed using different furnaces. It is possible to select which method is to be adopted according to various conditions such as a processing environment and a processing device.

【0016】[0016]

【実施例】本発明について実施例に基づき、更に詳細に
説明する。但し、本発明は下記の実施例に制限されるも
のでない。本発明の下記実施例において用いた出発シリ
コン基板は、チョクラルスキー法により引き上げられた
シリコン単結晶インゴットを、従来公知の方法でスライ
スし、研磨及び鏡面研磨を施して得られたものである。
これら出発シリコン基板は、ドープアンチモン濃度3×
1018atoms/cm3 のnタイプ、面方位(10
0)であった。
EXAMPLES The present invention will be described in more detail based on examples. However, the present invention is not limited to the following examples. The starting silicon substrate used in the following examples of the present invention is obtained by slicing a silicon single crystal ingot pulled up by the Czochralski method by a conventionally known method and polishing and mirror-polishing it.
These starting silicon substrates have a doped antimony concentration of 3 ×
N type of 10 18 atoms / cm 3 , plane orientation (10
It was 0).

【0017】実施例1 上記の出発シリコン基板を用い、水素ガス雰囲気中で1
200℃で2時間の熱処理を行った。先ず出発シリコン
基板を、800℃でArガス雰囲気の炉内に装入し、8
00℃から1000℃までを約10℃/分の昇温速度で
昇温し、1000℃となったところで炉内雰囲気を10
0%水素ガスに置換し、更に1000℃から1100℃
までを約3℃/分の昇温速度で昇温し、1100℃から
熱処理温度の1200℃までを2℃/分の昇温速度で昇
温し1200℃で2時間保持した。その後、1100℃
まで約3℃/分の降温速度で、800℃まで約4℃/分
の降温速度で冷却した後、炉内雰囲気を不活性ガスに置
換して100℃/分で室温まで冷却し、熱処理したシリ
コン基板を得た。得られた熱処理シリコン基板における
アンチモン濃度と表面からの深さとの関係をSIMS
(二次イオン質量分析法)を用いて測定した。その結果
を図1にAとして示した。
Example 1 Using the above starting silicon substrate, 1 in a hydrogen gas atmosphere
Heat treatment was performed at 200 ° C. for 2 hours. First, the starting silicon substrate was placed in a furnace in an Ar gas atmosphere at 800 ° C.
The temperature was raised from 00 ° C. to 1000 ° C. at a heating rate of about 10 ° C./min.
Replaced with 0% hydrogen gas, and 1000 ℃ to 1100 ℃
Were heated at a temperature rising rate of about 3 ° C./min, the temperature was increased from 1100 ° C. to 1200 ° C. at a temperature rising rate of 2 ° C./min and held at 1200 ° C. for 2 hours. Then 1100 ° C
After cooling at a temperature decrease rate of about 3 ° C./min to 800 ° C. at a temperature decrease rate of about 4 ° C./min, the atmosphere in the furnace was replaced with an inert gas, and the mixture was cooled to room temperature at 100 ° C./min and heat treated. A silicon substrate was obtained. The relationship between the concentration of antimony and the depth from the surface of the obtained heat-treated silicon substrate was analyzed by SIMS.
(Secondary ion mass spectrometry) was used. The result is shown as A in FIG.

【0018】実施例2 実施例1と同様に上記出発シリコン基板を炉内雰囲気を
Arガスのままとした以外は実施例1と同様に熱処理し
た。得られた熱処理シリコン基板のアンチモン濃度と表
面からの深さとの関係を、同様にSIMSで測定した。
その結果を図1にA’として示した。なお、図1に、出
発シリコン基板を同様にSIMSで測定した結果をBと
して示した。これらの結果から明らかなように、水素ガ
ス及びアルゴンガスのいずれかの雰囲気中で熱処理され
たシリコン基板の表面アンチモン濃度が1×1017at
oms/cm3 以下に低減し、ほぼ2μmの深さまで逓
増し、その後、徐々に初期のアンチモン濃度へ増加して
いることが分かる。
Example 2 Similar to Example 1, the starting silicon substrate was heat-treated in the same manner as in Example 1 except that the atmosphere in the furnace was Ar gas. The relationship between the antimony concentration and the depth from the surface of the obtained heat-treated silicon substrate was similarly measured by SIMS.
The result is shown as A'in FIG. In addition, in FIG. 1, the result of having measured the starting silicon substrate similarly by SIMS is shown as B. As is clear from these results, the surface antimony concentration of the silicon substrate heat-treated in the atmosphere of either hydrogen gas or argon gas was 1 × 10 17 at.
It can be seen that the antimony concentration is gradually reduced to the initial antimony concentration after decreasing to less than oms / cm 3 and gradually increasing to a depth of approximately 2 μm.

【0019】実施例3 実施例1で得られた熱処理シリコン基板上に、原料ガス
としてSiH2 Cl2を用い、1080℃で5分間処理
して、シリコン単結晶膜を約5μmの厚さにエピタキシ
ャル成長させ、それぞれエピタキシャルウエハを得た。
得られたエピタキシャルウエハについてSIMSで、表
面から深さ方向のアンチモン濃度を測定した結果、エピ
タキシャル膜とシリコン基板との界面から約2μmの幅
で緩やかな勾配でアンチモン濃度が内部方向に増加して
いくことが観察された。この結果から従来のヘビーアン
チモンドープのシリコン基板上に形成されたエピタキシ
ャルシリコン膜は、シリコン基板との界面でアンチモン
濃度が変化が推測されるのに対し、本発明の熱処理した
シリコン基板上では約2μmの幅で緩やかな勾配でアン
チモン濃度が増加していくことが分かる。
Example 3 On the heat-treated silicon substrate obtained in Example 1, SiH 2 Cl 2 was used as a source gas and treated at 1080 ° C. for 5 minutes to epitaxially grow a silicon single crystal film to a thickness of about 5 μm. Then, epitaxial wafers were obtained.
As a result of measuring the antimony concentration in the depth direction from the surface of the obtained epitaxial wafer by SIMS, the antimony concentration increases inward in a gentle gradient with a width of about 2 μm from the interface between the epitaxial film and the silicon substrate. It was observed. From this result, it is estimated that the antimony concentration of the epitaxial silicon film formed on the conventional heavy antimony-doped silicon substrate changes at the interface with the silicon substrate, whereas it is about 2 μm on the heat-treated silicon substrate of the present invention. It can be seen that the antimony concentration increases with a gradual gradient in the range of.

【0020】[0020]

【発明の効果】本発明のエピタキシャルウエハ用シリコ
ン基板は、その内部はヘビーアンチモンドープを保持し
つつ、エピタキシャル成長させる最外表面のアンチモン
濃度がエピタキシャルシリコン単結晶膜のライトアンチ
モンドープ濃度にほぼ相当するように低減されると共に
内部方向に逓増してヘビードープのアンチモン濃度とな
ることから、シリコン単結晶をエピタキシャル成長させ
て得られるエピタキシャルウエハは、内部で結晶格子定
数の歪みの発生が無く、微細な構造的欠陥も無い良好な
エピタキシャルシリコン単結晶表面を有する。そのため
良好なデバイス形成領域が確保され、最終的にはその上
に形成される素子に欠陥を生じることなく優れた素子特
性を有する超LSIを、歩留よく製造でき、信頼性も向
上させることができる。
EFFECTS OF THE INVENTION The silicon substrate for an epitaxial wafer of the present invention is such that the antimony concentration of the outermost surface on which epitaxial growth is carried out substantially corresponds to the light antimony doping concentration of the epitaxial silicon single crystal film while maintaining the heavy antimony doping inside. The epitaxial wafer obtained by epitaxially growing a silicon single crystal has no internal distortion of the crystal lattice constant and has fine structural defects. It has a good epitaxial silicon single crystal surface. Therefore, a good device formation region can be secured, and ultimately, a VLSI having excellent device characteristics without causing defects in the device formed thereon can be manufactured with high yield and reliability can be improved. it can.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施例で得られた水素ガス熱処理シリ
コン基板(A)、アルゴンガス雰囲気熱処理シリコン基
板(A’)及び熱処理前の出発シリコン基板(B)につ
いてのSIMS分析結果
FIG. 1 is a SIMS analysis result of a hydrogen gas heat-treated silicon substrate (A), an argon gas atmosphere heat-treated silicon substrate (A ′) and a starting silicon substrate (B) before heat treatment obtained in an example of the present invention.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 林 健郎 神奈川県秦野市曽屋30番地 東芝セラミッ クス株式会社開発研究所内 (72)発明者 吉川 淳 神奈川県秦野市曽屋30番地 東芝セラミッ クス株式会社開発研究所内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Kenro Hayashi, 30 Soya, Hadano City, Kanagawa Prefecture, Toshiba Ceramics Co., Ltd.Development Research Laboratory (72) Inventor, Jun 30, Soya, Hadano City, Kanagawa In-house

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 所定にヘビードープされたアンチモン濃
度[Sb0 ]を有するシリコン基板であって、該基板の
エピタキタシャル膜を成長させる最表面における表面ア
ンチモン濃度[SbS ]が1×1017atoms/cm
3 以下であり、且つ、[Sb0 ]×0.5以上のアンチ
モン濃度[SbX ]まで該最表面から少なくとも2μm
の深さに亘りアンチモン濃度が勾配を有して逓増するこ
とを特徴とするエピタキシャルウエハ用シリコン基板。
1. A silicon substrate having a predetermined heavy-doped antimony concentration [Sb 0 ] having a surface antimony concentration [Sb S ] of 1 × 10 17 atoms at the outermost surface on which an epitaxial film is grown. / Cm
3 or less and at least 2 μm from the outermost surface until the antimony concentration [Sb x ] of [Sb 0 ] × 0.5 or more
A silicon substrate for an epitaxial wafer, wherein the antimony concentration has a gradient and gradually increases over the depth of.
【請求項2】 前記アンチモン濃度[Sb0 ]が1×1
18atoms/cm3 以上である請求項1記載のエピ
タキシャルウエハ用シリコン基板。
2. The antimony concentration [Sb 0 ] is 1 × 1.
The silicon substrate for an epitaxial wafer according to claim 1, which has a resistivity of 0 18 atoms / cm 3 or more.
【請求項3】 所定にヘビードープされたアンチモン濃
度[Sb0 ]を有するシリコン基板のエピタキタシャル
膜を成長させる表面を、水素ガスまたは/及びアルゴン
ガス雰囲気下で熱処理し、少なくとも最表面アンチモン
濃度[SbS]を1×1017atoms/cm3 以下
とすることを特徴とするエピタキシャルウエハ用シリコ
ン基板の製造法。
3. A surface of a silicon substrate having a predetermined heavy-doped antimony concentration [Sb 0 ] on which an epitaxial film is grown is heat-treated in a hydrogen gas and / or argon gas atmosphere to obtain at least the outermost surface antimony concentration [ Sb S ] is set to 1 × 10 17 atoms / cm 3 or less, a method for manufacturing a silicon substrate for an epitaxial wafer.
【請求項4】 前記熱処理が、実質的に水素ガスまたは
/及びアルゴンガス雰囲気において1000〜1200
℃の温度で120〜1840分の処理時間で行われる請
求項3記載のエピタキシャルウエハ用シリコン基板の製
造法。
4. The heat treatment is performed in an atmosphere of hydrogen gas and / or argon gas in a range of 1000 to 1200.
The method for producing a silicon substrate for an epitaxial wafer according to claim 3, which is performed at a temperature of ° C for a processing time of 120 to 1840 minutes.
【請求項5】 前記処理時間が、次式:DT △tT =∫
I FD(T)dt(但し、∫I FD(T)dtは、熱処理工
程における熱処理開始から熱処理終了まで(実質的に1
000℃以上での昇温から冷却工程を含む)のアンチモ
ンの拡散を示し、DT はT℃におけるアンチモンの拡散
係数(cm2 /秒)であり、△tT はT℃相当熱処理時
間、即ち、熱処理全工程をT℃で熱処理すると仮定した
ときに要する熱処理時間である。)で表わされる△tT
である請求項4記載のエピタキシャルウエハ用基板の製
造法。
5. The processing time is calculated by the following formula: D T Δt T = ∫
I F D (T) dt (however, ∫ I F D (T) dt is from the start of heat treatment to the end of heat treatment (substantially 1
(Including a cooling step from a temperature increase from 000 ° C. or higher), DT is the diffusion coefficient (cm 2 / sec) of antimony at T ° C., Δt T is a heat treatment time corresponding to T ° C., that is, The heat treatment time required assuming that all the heat treatment steps are performed at T ° C. ) Δt T
5. The method for manufacturing an epitaxial wafer substrate according to claim 4.
JP2216296A 1996-01-12 1996-01-12 Si substrate for epitaxial wafer and its manufacturing method Pending JPH09199381A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2216296A JPH09199381A (en) 1996-01-12 1996-01-12 Si substrate for epitaxial wafer and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2216296A JPH09199381A (en) 1996-01-12 1996-01-12 Si substrate for epitaxial wafer and its manufacturing method

Publications (1)

Publication Number Publication Date
JPH09199381A true JPH09199381A (en) 1997-07-31

Family

ID=12075137

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2216296A Pending JPH09199381A (en) 1996-01-12 1996-01-12 Si substrate for epitaxial wafer and its manufacturing method

Country Status (1)

Country Link
JP (1) JPH09199381A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006137632A (en) * 2004-11-11 2006-06-01 Shin Etsu Handotai Co Ltd Method for manufacturing silicon epitaxial wafer, and silicon epitaxial wafer
JP2011073900A (en) * 2009-09-29 2011-04-14 Shin Etsu Handotai Co Ltd Method for manufacturing silicon epitaxial wafer, and silicon epitaxial wafer

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006137632A (en) * 2004-11-11 2006-06-01 Shin Etsu Handotai Co Ltd Method for manufacturing silicon epitaxial wafer, and silicon epitaxial wafer
JP4670317B2 (en) * 2004-11-11 2011-04-13 信越半導体株式会社 Manufacturing method of silicon epitaxial wafer
JP2011073900A (en) * 2009-09-29 2011-04-14 Shin Etsu Handotai Co Ltd Method for manufacturing silicon epitaxial wafer, and silicon epitaxial wafer

Similar Documents

Publication Publication Date Title
US6165872A (en) Semiconductor device and its manufacturing method
US6897084B2 (en) Control of oxygen precipitate formation in high resistivity CZ silicon
US5788763A (en) Manufacturing method of a silicon wafer having a controlled BMD concentration
US6544656B1 (en) Production method for silicon wafer and silicon wafer
US8642449B2 (en) Silicon wafer
US20030104222A1 (en) Silicon wafer and epitaxial silicon wafer
JPWO2006003812A1 (en) Silicon wafer manufacturing method and silicon wafer manufactured by this method
EP0954018B1 (en) Method for manufacturing semiconductor silicon epitaxial wafer and semiconductor device
JP3381816B2 (en) Semiconductor substrate manufacturing method
JP4013276B2 (en) Manufacturing method of silicon epitaxial wafer
JP5567259B2 (en) Silicon wafer and manufacturing method thereof
JP2713310B2 (en) Method for manufacturing high-strength silicon wafer
JPH10303208A (en) Semiconductor board and its manufacture
JP3022044B2 (en) Method for manufacturing silicon wafer and silicon wafer
US6599816B2 (en) Method of manufacturing silicon epitaxial wafer
JP2009231429A (en) Method of manufacturing silicon wafer
US6709957B2 (en) Method of producing epitaxial wafers
JPH09199380A (en) Si substrate for epitaxial wafer and its manufacturing method
JPH10223641A (en) Manufacture of semiconductor silicon epitaxial wafer and semiconductor device
JPH09199381A (en) Si substrate for epitaxial wafer and its manufacturing method
JP3022045B2 (en) Method of manufacturing silicon wafer and silicon wafer
WO2021002363A1 (en) Carbon-doped silicon single crystal wafer and manufacturing method thereof
JPH10270455A (en) Manufacture of semiconductor substrate
JP3294722B2 (en) Method for manufacturing silicon wafer and silicon wafer
JPH0897222A (en) Manufacture of silicon wafer, and silicon wafer

Legal Events

Date Code Title Description
A977 Report on retrieval

Effective date: 20050609

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060622

A521 Written amendment

Effective date: 20060821

Free format text: JAPANESE INTERMEDIATE CODE: A523

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20061116

A711 Notification of change in applicant

Effective date: 20070711

Free format text: JAPANESE INTERMEDIATE CODE: A712

A072 Dismissal of procedure

Effective date: 20071120

Free format text: JAPANESE INTERMEDIATE CODE: A072