JPH09185600A - 連立一次方程式に関する計算装置 - Google Patents
連立一次方程式に関する計算装置Info
- Publication number
- JPH09185600A JPH09185600A JP34222895A JP34222895A JPH09185600A JP H09185600 A JPH09185600 A JP H09185600A JP 34222895 A JP34222895 A JP 34222895A JP 34222895 A JP34222895 A JP 34222895A JP H09185600 A JPH09185600 A JP H09185600A
- Authority
- JP
- Japan
- Prior art keywords
- skyline
- matrix
- calculation
- block
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Complex Calculations (AREA)
Abstract
(57)【要約】
【課題】スカイライン列の高さが揃っていないスカイラ
イン行列に対するパラレルスカイライン法において、無
駄なゼロ要素計算を減少させ計算機に最適な列幅で計算
を可能にする処理を装備した連立一次方程式に関する計
算装置の提供。 【解決手段】有限要素法を使用した構造解析で得られる
スカイライン行列を係数とする連立一次方程式の解を計
算する装置であり、一次元配列で与えられるスカイライ
ン係数行列Ａ、Ａの各列の先頭アドレステーブルＮＰ及
び右辺のベクトルＢを記憶し、計算時に部分的にスカイ
ライン係数行列Ａを変形して処理する、連立一次方程式
に関する計算装置。
イン行列に対するパラレルスカイライン法において、無
駄なゼロ要素計算を減少させ計算機に最適な列幅で計算
を可能にする処理を装備した連立一次方程式に関する計
算装置の提供。 【解決手段】有限要素法を使用した構造解析で得られる
スカイライン行列を係数とする連立一次方程式の解を計
算する装置であり、一次元配列で与えられるスカイライ
ン係数行列Ａ、Ａの各列の先頭アドレステーブルＮＰ及
び右辺のベクトルＢを記憶し、計算時に部分的にスカイ
ライン係数行列Ａを変形して処理する、連立一次方程式
に関する計算装置。
Description
【０００１】
【発明の属する技術分野】本発明は、連立一次方程式の
数値解を計算する装置に関わり、特に有限要素法を使用
した構造解析で得られるスカイライン行列を係数とする
行列の三角分解をする装置であり、数値シミュレーショ
ンを行う記憶階層システムを持つＲＩＳＣプロセッサを
使用したワークステーション、超並列計算機の計算機な
どに関する。
数値解を計算する装置に関わり、特に有限要素法を使用
した構造解析で得られるスカイライン行列を係数とする
行列の三角分解をする装置であり、数値シミュレーショ
ンを行う記憶階層システムを持つＲＩＳＣプロセッサを
使用したワークステーション、超並列計算機の計算機な
どに関する。
【０００２】
【従来の技術】従来の技術としては、小国 力編「行列
計算ソフトウエア、ＷＳ、スーパーコン、並列計算機」
（丸善）で論じられているスカイライン行列の改訂コレ
スキー分解を用いた方法がある。この方法は１行１列の
内積計算処理を基本としている。
計算ソフトウエア、ＷＳ、スーパーコン、並列計算機」
（丸善）で論じられているスカイライン行列の改訂コレ
スキー分解を用いた方法がある。この方法は１行１列の
内積計算処理を基本としている。
【０００３】また、スカイライン行列をＬ＊Ｌ（Ｌ＝
２，３，・・・）のセルに分割して、分解を行うパラレ
ルスカイライン法、スカイライン行列をいくつかの列ご
とにブロック化して、外部記憶装置に記憶しておき、必
要なブロックのみを適宜主記憶装置に読み込んで分解を
行うブロックスカイライン法がある。
２，３，・・・）のセルに分割して、分解を行うパラレ
ルスカイライン法、スカイライン行列をいくつかの列ご
とにブロック化して、外部記憶装置に記憶しておき、必
要なブロックのみを適宜主記憶装置に読み込んで分解を
行うブロックスカイライン法がある。
【０００４】一方、特願平０４−３１９７５６に記述さ
れている連立一次方程式に関する計算装置では、スカイ
ライン列の先頭がＬ個（Ｌ＝２．３．・・・，６）づつ
揃ったスカイライン行列とそれ以外の一般的なスカイラ
イン行列の場合に分けて処理することを特長としてい
る。
れている連立一次方程式に関する計算装置では、スカイ
ライン列の先頭がＬ個（Ｌ＝２．３．・・・，６）づつ
揃ったスカイライン行列とそれ以外の一般的なスカイラ
イン行列の場合に分けて処理することを特長としてい
る。
【０００５】
【発明が解決しようとする課題】記憶階層を持つシステ
ムでは、記憶階層間のデータの入出力を少なくしてより
高速な記憶装置（演算装置）での計算の比率を高めるこ
とが、計算の高速化に効果的であるので、前記のパラレ
ルスカイライン法が有効である。パラレルスカイライン
法を適用すると、たとえば、ワークステーションではも
っとも高速な記憶装置であり計算装置であるレジスタに
対する入出力の計算量に対する比率が減少するため、計
算時間を短縮できる。パラレルスカイライン法を適用す
る場合、スカイライン行列のスカイライン列の先頭が揃
っている場合にはゼロ要素による無駄な計算は必要ない
が、一般的なスカイライン行列に対しては無駄なゼロ要
素による計算が発生する。図６に例で示す。図６はスカ
イライン列の先頭が揃っていない一般的なスカイライン
行列である。６０１の網掛け部分が無駄なゼロ要素計算
となる。本例では、一度に消去する列幅Ｌが４の場合で
ある。
ムでは、記憶階層間のデータの入出力を少なくしてより
高速な記憶装置（演算装置）での計算の比率を高めるこ
とが、計算の高速化に効果的であるので、前記のパラレ
ルスカイライン法が有効である。パラレルスカイライン
法を適用すると、たとえば、ワークステーションではも
っとも高速な記憶装置であり計算装置であるレジスタに
対する入出力の計算量に対する比率が減少するため、計
算時間を短縮できる。パラレルスカイライン法を適用す
る場合、スカイライン行列のスカイライン列の先頭が揃
っている場合にはゼロ要素による無駄な計算は必要ない
が、一般的なスカイライン行列に対しては無駄なゼロ要
素による計算が発生する。図６に例で示す。図６はスカ
イライン列の先頭が揃っていない一般的なスカイライン
行列である。６０１の網掛け部分が無駄なゼロ要素計算
となる。本例では、一度に消去する列幅Ｌが４の場合で
ある。
【０００６】本発明の目的は、スカイライン列の先頭が
揃っていない一般的なスカイライン行列に対するパラレ
ルスカイライン法において、無駄なゼロ要素による計算
を減少する処理を装備した連立一次方程式に関する計算
装置を提供することにある。
揃っていない一般的なスカイライン行列に対するパラレ
ルスカイライン法において、無駄なゼロ要素による計算
を減少する処理を装備した連立一次方程式に関する計算
装置を提供することにある。
【０００７】
【課題を解決するための手段】上記目的は、スカイライ
ン行列において、なるべくスカイライン行列の要素を使
用するように計算時にスカイライン行列の形状をブロッ
ク化した範囲で変更する装置を具備することにより達成
される。
ン行列において、なるべくスカイライン行列の要素を使
用するように計算時にスカイライン行列の形状をブロッ
ク化した範囲で変更する装置を具備することにより達成
される。
【０００８】列幅は計算を通して計算機でのもっとも高
い性能がでる列幅の使用が可能であり、また、同時にゼ
ロ要素による無駄な計算の減少が可能である。記憶階層
を持つ計算装置においては、無駄なゼロ要素の格納、及
び記憶階層間の入出力を減少させて、計算の比率を高め
ることが可能となる。
い性能がでる列幅の使用が可能であり、また、同時にゼ
ロ要素による無駄な計算の減少が可能である。記憶階層
を持つ計算装置においては、無駄なゼロ要素の格納、及
び記憶階層間の入出力を減少させて、計算の比率を高め
ることが可能となる。
【０００９】
【発明の実施の形態】以下、本発明の一実施例について
図面により説明する。
図面により説明する。
【００１０】図１は、レジスタ（１０４）、キャッシュ
メモリ（１０３）、及び主記憶装置（１０２）からなる
記憶階層を持つ記憶装置（１０５）に対して、主記憶装
置（１０２）からキャッシュメモリ（１０３）に、キャ
ッシュメモリ（１０３）の記憶容量に収まる容量にブロ
ック化されたデータを転送する過程に、本発明の一実施
例である、スカイライン係数行列（２０２）をＬ列づつ
まとめて計算する際に発生して無駄計算を引き起こすゼ
ロ要素（６０１）を減少させるように形状をブロック化
した範囲で変更する処理（以下パッキング処理と呼ぶ）
を具現したパッキング処理部（１０９）とブロック制御
部（１０８）、スカイライン解法演算処理部（１０７）
及び、算術演算処理部（１０６）からなるパラレルスカ
イライン法解法装置（１１０）と、キーボード（１０
１）からなる入力装置と、表示装置であるディスプレイ
（１１１）を具備するパラレルスカイライン連立一次方
程式解法装置の装置図を示す。
メモリ（１０３）、及び主記憶装置（１０２）からなる
記憶階層を持つ記憶装置（１０５）に対して、主記憶装
置（１０２）からキャッシュメモリ（１０３）に、キャ
ッシュメモリ（１０３）の記憶容量に収まる容量にブロ
ック化されたデータを転送する過程に、本発明の一実施
例である、スカイライン係数行列（２０２）をＬ列づつ
まとめて計算する際に発生して無駄計算を引き起こすゼ
ロ要素（６０１）を減少させるように形状をブロック化
した範囲で変更する処理（以下パッキング処理と呼ぶ）
を具現したパッキング処理部（１０９）とブロック制御
部（１０８）、スカイライン解法演算処理部（１０７）
及び、算術演算処理部（１０６）からなるパラレルスカ
イライン法解法装置（１１０）と、キーボード（１０
１）からなる入力装置と、表示装置であるディスプレイ
（１１１）を具備するパラレルスカイライン連立一次方
程式解法装置の装置図を示す。
【００１１】図２掲載の様式でキーボード（１０１）か
ら入力した、一次元配列に格納された次元数Ｎのスカイ
ライン係数行列（２０２）のデータは主記憶装置（１０
２）上に記憶される。計算時に必要なデータは、図３掲
載のようなキャッシュメモリの容量を超えない大きさに
分割したブロック単位で、ブロック制御部（１０８）の
制御に従い、主記憶装置（１０２）からキャッシュメモ
リ（１０３）に転送される。その際、ブロック内のスカ
イライン行列のデータはパッキング処理部（１０９）の
制御に従い、第５図に示されるように列単位に圧縮され
る。そしてキャッシュメモリ（１０３）のデータはスカ
イライン解法演算処理部（１０７）の制御に従い、レジ
スタ（１０４）上で算術演算処理部（１０６）により必
要なパラレルスカイライン法解法装置（１１０）の処理
が施される。必要な処理が完了した時点で更新したデー
タはキャッシュメモリ（１０３）及び主記憶装置（１０
２）に戻される。すべての計算が完了した後、ディスプ
レイ（１１１）に結果を出力する。
ら入力した、一次元配列に格納された次元数Ｎのスカイ
ライン係数行列（２０２）のデータは主記憶装置（１０
２）上に記憶される。計算時に必要なデータは、図３掲
載のようなキャッシュメモリの容量を超えない大きさに
分割したブロック単位で、ブロック制御部（１０８）の
制御に従い、主記憶装置（１０２）からキャッシュメモ
リ（１０３）に転送される。その際、ブロック内のスカ
イライン行列のデータはパッキング処理部（１０９）の
制御に従い、第５図に示されるように列単位に圧縮され
る。そしてキャッシュメモリ（１０３）のデータはスカ
イライン解法演算処理部（１０７）の制御に従い、レジ
スタ（１０４）上で算術演算処理部（１０６）により必
要なパラレルスカイライン法解法装置（１１０）の処理
が施される。必要な処理が完了した時点で更新したデー
タはキャッシュメモリ（１０３）及び主記憶装置（１０
２）に戻される。すべての計算が完了した後、ディスプ
レイ（１１１）に結果を出力する。
【００１２】図２は、入力される連立一次方程式問題の
一例である。次元数３３の連立一次方程式のスカイライ
ン係数行列（２０２）は、一次元配列Ａに、Ａ（１）か
ら順に矢印の向きにスカイライン列（２０３）の係数デ
ータを格納する。スカイライン列（２０３）は対角要素
（２０１）から始まっているが、行列の途中で終わって
いるものがある。これは、スカイライン列（２０３）の
定義されていない部分は０であるため、その部分の格納
を省略しているためである。このように一般的にスカイ
ライン列（２０３）の高さは不規則になるので、ｋ列目
のスカイライン係数行列（２０２）の対角要素（２０
１）が一次元配列Ａのどこにあるかという位置を示すポ
インタテーブルとして、配列ＮＰ（２０５）を定める。
すなわち、入力される連立一次方程式問題は、Ａ（ＮＰ
（Ｋ））がｋ列目の対角要素（２０１）を示すように、
一次元配列Ａに連続して格納されている。また、（２０
４）は入力される連立一次方程式問題の右辺ベクトルで
ある。
一例である。次元数３３の連立一次方程式のスカイライ
ン係数行列（２０２）は、一次元配列Ａに、Ａ（１）か
ら順に矢印の向きにスカイライン列（２０３）の係数デ
ータを格納する。スカイライン列（２０３）は対角要素
（２０１）から始まっているが、行列の途中で終わって
いるものがある。これは、スカイライン列（２０３）の
定義されていない部分は０であるため、その部分の格納
を省略しているためである。このように一般的にスカイ
ライン列（２０３）の高さは不規則になるので、ｋ列目
のスカイライン係数行列（２０２）の対角要素（２０
１）が一次元配列Ａのどこにあるかという位置を示すポ
インタテーブルとして、配列ＮＰ（２０５）を定める。
すなわち、入力される連立一次方程式問題は、Ａ（ＮＰ
（Ｋ））がｋ列目の対角要素（２０１）を示すように、
一次元配列Ａに連続して格納されている。また、（２０
４）は入力される連立一次方程式問題の右辺ベクトルで
ある。
【００１３】図３は、スカイライン係数行列（２０２）
をブロック１（３０１）、ブロック２（３０２）、ブロ
ック３（３０３）、ブロック４（３０４）、ブロック５
（３０５）、ブロック６（３０６）に６分割したブロッ
ク分割の例である。これらのブロックは、パラレルスカ
イライン法の処理で、実装されているキャッシュメモリ
（１０３）の容量に収まるようにスカイライン係数行列
（２０２）を分割したものである。これらのブロック
は、ブロック制御部（１０８）の制御のもと、表３０７
で示される順序で制御し、パラレルスカイライン法の処
理を適用する。
をブロック１（３０１）、ブロック２（３０２）、ブロ
ック３（３０３）、ブロック４（３０４）、ブロック５
（３０５）、ブロック６（３０６）に６分割したブロッ
ク分割の例である。これらのブロックは、パラレルスカ
イライン法の処理で、実装されているキャッシュメモリ
（１０３）の容量に収まるようにスカイライン係数行列
（２０２）を分割したものである。これらのブロック
は、ブロック制御部（１０８）の制御のもと、表３０７
で示される順序で制御し、パラレルスカイライン法の処
理を適用する。
【００１４】図４は、図１で示したパッキング装置を具
現する連立方程式解法装置におけるＰＡＤを示す。
現する連立方程式解法装置におけるＰＡＤを示す。
【００１５】連立一次方程式問題は、キーボード（１０
１）から入力する（ステップ４０１）。連立方程式問題
の入力データを図３で示した様にブロック１（３０１）
からブロック６（３０６）まで６分割して制御する（ス
テップ４０２）。その際、図５で示すように、更新が完
了し、参照されるブロック（５０１）にはデータを列単
位に圧縮して格納し（ステップ４０３）、更新途中の値
で参照されるブロック（５０２）でもデータを列単位に
圧縮して格納する（ステップ４０４）。そして、スカイ
ライン解法の制御に従い（ステップ４０５）、スカイラ
イン解法演算処理部（１０７）が、更新が完了し、参照
されるブロック（５０１）及び、更新途中の値で参照さ
れるブロック（５０２）を使用して、更新するブロック
（５０３）を処理する（ステップ４０６）。計算処理終
了後、ディスプレイ（１１１）に結果を表示する（ステ
ップ４０７）。
１）から入力する（ステップ４０１）。連立方程式問題
の入力データを図３で示した様にブロック１（３０１）
からブロック６（３０６）まで６分割して制御する（ス
テップ４０２）。その際、図５で示すように、更新が完
了し、参照されるブロック（５０１）にはデータを列単
位に圧縮して格納し（ステップ４０３）、更新途中の値
で参照されるブロック（５０２）でもデータを列単位に
圧縮して格納する（ステップ４０４）。そして、スカイ
ライン解法の制御に従い（ステップ４０５）、スカイラ
イン解法演算処理部（１０７）が、更新が完了し、参照
されるブロック（５０１）及び、更新途中の値で参照さ
れるブロック（５０２）を使用して、更新するブロック
（５０３）を処理する（ステップ４０６）。計算処理終
了後、ディスプレイ（１１１）に結果を表示する（ステ
ップ４０７）。
【００１６】図５は、更新されるブロック（５０３）、
更新が完了し、参照されるブロック（５０１）、更新途
中の値で参照されるブロック（５０２）、にパッキング
処理部（１０９）の制御のもと、算術演算処理部（１０
６）でのパラレルスカイライン法の内積計算処理を施し
た場合の状況を表したものである。５０４が主記憶装置
上のデータ格納のイメージである。この状態で、Ｌ列
（Ｌ＝２，３，４，５，６，７）づつまとめて行う内積
計算を適応すると、更新途中の値で参照されるブロック
（５０２）、更新が完了し、参照されるブロック（５０
１）内の、スカイライン列（２０３）が１列分定義され
ていない部分（５１０）には、内積計算をＬ列（Ｌ＝
２，３，４，５，６，７）づつまとめて行う都合上、ゼ
ロ要素を格納する。しかし、１列で内積計算する場合、
スカイライン列（２０３）が１列分定義されていない部
分（５１０）の内積は計算する必要がないため、この５
１０のゼロ要素による内積計算および、５１０にゼロ要
素を格納するのは、無駄な作業である。
更新が完了し、参照されるブロック（５０１）、更新途
中の値で参照されるブロック（５０２）、にパッキング
処理部（１０９）の制御のもと、算術演算処理部（１０
６）でのパラレルスカイライン法の内積計算処理を施し
た場合の状況を表したものである。５０４が主記憶装置
上のデータ格納のイメージである。この状態で、Ｌ列
（Ｌ＝２，３，４，５，６，７）づつまとめて行う内積
計算を適応すると、更新途中の値で参照されるブロック
（５０２）、更新が完了し、参照されるブロック（５０
１）内の、スカイライン列（２０３）が１列分定義され
ていない部分（５１０）には、内積計算をＬ列（Ｌ＝
２，３，４，５，６，７）づつまとめて行う都合上、ゼ
ロ要素を格納する。しかし、１列で内積計算する場合、
スカイライン列（２０３）が１列分定義されていない部
分（５１０）の内積は計算する必要がないため、この５
１０のゼロ要素による内積計算および、５１０にゼロ要
素を格納するのは、無駄な作業である。
【００１７】そこで、この無駄を取り除くために、更新
途中の値で参照されるブロック（５０２）、更新が完了
し、参照されるブロック（５０１）内において、スカイ
ライン列（２０３）が１列分定義されていない部分（５
１０）を取り除いて、すなわち列単位に詰めてキャッシ
ュメモリ（１０３）上の連続領域（５０９）に格納す
る。これにより、キャッシュメモリ（１０３）上の連続
領域（５０９）では、列単位に詰めて格納されたスカイ
ライン係数行列部分（５０７）以外の部分（５０８）だ
けにゼロ要素を格納すればよくなり、格納の無駄が削減
される。また、Ｌ列（Ｌ＝２，３，４，５，６，７）づ
つまとめて行う内積計算でも、更新途中の値で参照され
るブロック（５０２）、更新が完了し、参照されるブロ
ック（５０１）内での、内積計算に必要な列だけが使用
されることになり、ゼロ要素による無駄な計算が列単位
で削減されることになる。さらに、ブロック内部の必要
なスカイライン列（２０３）のみを使用することで、更
新されるブロック（５０３）内で、内積計算結果により
更新をする必要のあるデータ（５０５）と、更新の必要
のない部分（５０６）とに分離することができ、更新さ
れるブロック内（５０３）のすべての要素を更新する必
要もなくなる。
途中の値で参照されるブロック（５０２）、更新が完了
し、参照されるブロック（５０１）内において、スカイ
ライン列（２０３）が１列分定義されていない部分（５
１０）を取り除いて、すなわち列単位に詰めてキャッシ
ュメモリ（１０３）上の連続領域（５０９）に格納す
る。これにより、キャッシュメモリ（１０３）上の連続
領域（５０９）では、列単位に詰めて格納されたスカイ
ライン係数行列部分（５０７）以外の部分（５０８）だ
けにゼロ要素を格納すればよくなり、格納の無駄が削減
される。また、Ｌ列（Ｌ＝２，３，４，５，６，７）づ
つまとめて行う内積計算でも、更新途中の値で参照され
るブロック（５０２）、更新が完了し、参照されるブロ
ック（５０１）内での、内積計算に必要な列だけが使用
されることになり、ゼロ要素による無駄な計算が列単位
で削減されることになる。さらに、ブロック内部の必要
なスカイライン列（２０３）のみを使用することで、更
新されるブロック（５０３）内で、内積計算結果により
更新をする必要のあるデータ（５０５）と、更新の必要
のない部分（５０６）とに分離することができ、更新さ
れるブロック内（５０３）のすべての要素を更新する必
要もなくなる。
【００１８】そのうえ、キャッシュメモリ（１０３）上
の連続領域（５０９）に詰めて格納する事で、主記憶装
置（１０２）からキャッシュメモリ（１０３）間の、５
１０部分の無駄なゼロ要素のデータ転送量を削減するこ
とも可能となる。
の連続領域（５０９）に詰めて格納する事で、主記憶装
置（１０２）からキャッシュメモリ（１０３）間の、５
１０部分の無駄なゼロ要素のデータ転送量を削減するこ
とも可能となる。
【００１９】図６は、スカイライン係数行列（２０２）
に対して４列づつまとめて計算処理する際に発生する、
無駄計算を引き起こすゼロ要素（６０１）の一例であ
る。
に対して４列づつまとめて計算処理する際に発生する、
無駄計算を引き起こすゼロ要素（６０１）の一例であ
る。
【００２０】
【発明の効果】以上の説明から明らかなように、本発明
によれば、スカイライン列の高さが揃っていないスカイ
ライン行列に対してパラレルスカイライン法を適用した
とき、無駄なゼロ要素計算を減少させる効果がある。ま
た、記憶階層を具備する計算機では、ある記憶階層に記
憶する無駄なデータ量を削減し、記憶階層間のデータの
入出力を削減することを可能とする。
によれば、スカイライン列の高さが揃っていないスカイ
ライン行列に対してパラレルスカイライン法を適用した
とき、無駄なゼロ要素計算を減少させる効果がある。ま
た、記憶階層を具備する計算機では、ある記憶階層に記
憶する無駄なデータ量を削減し、記憶階層間のデータの
入出力を削減することを可能とする。
【００２１】これらにより、従来の一行一列内積型計算
と比較して求解ＣＰＵ時間が大幅に短縮するという性能
上の効果がある。
と比較して求解ＣＰＵ時間が大幅に短縮するという性能
上の効果がある。
【図１】本発明の一実施例である、スカイライン行列を
部分的に変更して、無駄なゼロ要素計算を削減する処理
装置を具備する連立一次方程式に関する装置図。
部分的に変更して、無駄なゼロ要素計算を削減する処理
装置を具備する連立一次方程式に関する装置図。
【図２】スカイライン係数行列ＡとそのＡの各スカイラ
イン列の先頭アドレステーブルＮＰ、及び右辺ベクトル
の例。
イン列の先頭アドレステーブルＮＰ、及び右辺ベクトル
の例。
【図３】スカイライン行列のブロック分割例。
【図４】計算時に無駄なゼロ要素を削減を施した三角分
解のＰＡＤ。
解のＰＡＤ。
【図５】ブロック分割に対して、列単位でゼロ要素を削
減して計算を行う三角分解の例。
減して計算を行う三角分解の例。
【図６】無駄なゼロ要素計算が発生するスカイライン行
列の例。
列の例。
Claims (1)
- 【請求項１】有限要素法を使用した構造解析で得られる
スカイライン行列を係数とする連立一次方程式の解を計
算する装置であり、一次元配列で与えられる係数行列
Ａ、Ａの各行の先頭アドレステーブルＮＰ及び右辺ベク
トルＢを記憶し、ＮＰの値により判定されるスカイライ
ン行列の列の先頭が揃っていない場合に対して、Ｌ列
（Ｌ＝２，３，４，５，６，７）づつをまとめて計算処
理する際に発生する無駄なゼロ要素による計算を減少さ
せるように、スカイライン係数行列をブロックした範囲
で変形して処理することを特徴とする連立一次方程式に
関する計算装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34222895A JP3694947B2 (ja) | 1995-12-28 | 1995-12-28 | 連立一次方程式に関する計算装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34222895A JP3694947B2 (ja) | 1995-12-28 | 1995-12-28 | 連立一次方程式に関する計算装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09185600A true JPH09185600A (ja) | 1997-07-15 |
| JP3694947B2 JP3694947B2 (ja) | 2005-09-14 |
Family
ID=18352111
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34222895A Expired - Fee Related JP3694947B2 (ja) | 1995-12-28 | 1995-12-28 | 連立一次方程式に関する計算装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3694947B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7031892B2 (en) | 2000-08-14 | 2006-04-18 | Mitsubishi Materials Corporation | Numerical-simulation method for rotary metal forming, recording medium and program |
| JP2008070928A (ja) * | 2006-09-12 | 2008-03-27 | Fujitsu Fip Corp | 数値演算方法および数値演算プログラム |
-
1995
- 1995-12-28 JP JP34222895A patent/JP3694947B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7031892B2 (en) | 2000-08-14 | 2006-04-18 | Mitsubishi Materials Corporation | Numerical-simulation method for rotary metal forming, recording medium and program |
| JP2008070928A (ja) * | 2006-09-12 | 2008-03-27 | Fujitsu Fip Corp | 数値演算方法および数値演算プログラム |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3694947B2 (ja) | 2005-09-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7089275B2 (en) | Block-partitioned technique for solving a system of linear equations represented by a matrix with static and dynamic entries | |
| EP0237218A3 (en) | Method of simulating additional processors in a simd parallel processor array | |
| King et al. | Implementation of an element-by-element solution algorithm for the finite element method on a coarse-grained parallel computer | |
| JP3740516B2 (ja) | 共分散行列を生成する方法および装置 | |
| JPH0760423B2 (ja) | データ転送方式 | |
| JPH0756892A (ja) | マスク付きベクトル演算器を持つ計算機 | |
| JPH09185600A (ja) | 連立一次方程式に関する計算装置 | |
| JPH07239843A (ja) | 並列演算処理装置 | |
| JP2806262B2 (ja) | マルチプロセッサシステムのプロセス割当方法 | |
| JPH0721766B2 (ja) | Ｆｏｒｔｒａｎ入出力制御処理装置 | |
| JPS62272370A (ja) | 画像情報の退避方法 | |
| JP2549838B2 (ja) | デ−タ制御装置 | |
| JPH07152726A (ja) | 修正コレスキー分解計算装置 | |
| JP2740484B2 (ja) | 図形処理方式 | |
| JPH0365683B2 (ja) | ||
| JPH0358222A (ja) | ディスプレイリスト処理機構 | |
| JPH0223439A (ja) | データ処理装置 | |
| JPS6252899B2 (ja) | ||
| JPH0497421A (ja) | 文字処理装置 | |
| JPH10154005A (ja) | プログラマブルコントローラの入出力制御方式 | |
| Baz et al. | Block adjustment with array and vector processors | |
| JPS59108157A (ja) | 電子計算機 | |
| JPS62143135A (ja) | 座標変換方法 | |
| JPH0241522A (ja) | 関数演算処理装置 | |
| JPH021034A (ja) | プログラム制御方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Effective date: 20040720 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040917 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050607 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050620 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 3 Free format text: PAYMENT UNTIL: 20080708 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090708 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20090708 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20100708 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20100708 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110708 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110708 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120708 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |