JPH09185489A - Device and method for numerical operation - Google Patents

Device and method for numerical operation

Info

Publication number
JPH09185489A
JPH09185489A JP7352720A JP35272095A JPH09185489A JP H09185489 A JPH09185489 A JP H09185489A JP 7352720 A JP7352720 A JP 7352720A JP 35272095 A JP35272095 A JP 35272095A JP H09185489 A JPH09185489 A JP H09185489A
Authority
JP
Japan
Prior art keywords
rounding
register
numerical
saturation
numerical operation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7352720A
Other languages
Japanese (ja)
Inventor
Hideyori Koseki
英資 小関
Tetsuya Fukushima
哲哉 福島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP7352720A priority Critical patent/JPH09185489A/en
Publication of JPH09185489A publication Critical patent/JPH09185489A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To simultaneously execute rounding and saturating operations in the case of executing a procedure for storing data into a memory by connecting a rounding/saturation processing circuit for performing the rounding/saturating operation between the output terminal of register and the input terminal of memory. SOLUTION: First of all, processing information is stored from a program memory 2 into a register 8 according to the contents of program counter 7 and this processing information and the contents of mode register 9 specifying how to modify the relevant processing information are inputted to a decoder 3 as a converting circuit. Thus, series of desired numerical operations are executed while controlling an input switching part 11, register 10 and numerical operation circuit 4. In this case, when processing is executed for storing the numerical operated result or the like into a memory 6, the output signal from the register 10 is stored through the rounding/saturating operation at a rounding/saturation processing circuit 5 into the memory 6. When executing the procedure of storage into the memory 6, the contents in the mode register 9 are referred to.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は数値演算装置及び数
値演算方法に関し、例えばソフトウエアプログラム命令
でデコードして数値演算を実行するものに適用して好適
である。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a numerical operation device and a numerical operation method, and is suitable for application to, for example, a device that decodes by a software program instruction and executes a numerical operation.

【0002】[0002]

【従来の技術】従来、数値演算を目的とした手続駆動型
デイジタル回路は、数値演算回路と数値演算回路への入
力及び出力を一時的に格納しておく回路とをひとまとめ
にしたブロツクと、数値演算の中間結果や終了結果の格
納やバツフアリングなどを目的とした有限語長をもつ主
記憶装置が、それぞれバスに接続されている構成のもの
が一般的である。
2. Description of the Related Art Conventionally, a procedure-driven digital circuit for the purpose of numerical calculation has a block in which a numerical calculation circuit and a circuit for temporarily storing an input and an output to the numerical calculation circuit are grouped together with a numerical value. Generally, a main storage device having a finite word length for the purpose of storing intermediate results and end results of operations and buffering is connected to a bus.

【0003】この際、数値演算の中間結果などを主記憶
装置に格納する場合や、数値演算の結果を外部に出力す
ることを目的として主記憶装置へ格納する場合は、数値
演算の結果の語長の下位ビツト側を丸めた上で(すなわ
ち四捨五入した上で)切り捨てたり、有限語長であるこ
とを反映して結果を適切に飽和させる場合が多い。これ
は、通常、数値演算の結果の語長の方が主記憶装置の語
長より長いことに起因している。
At this time, when the intermediate result of the numerical operation is stored in the main storage device, or when the result of the numerical calculation is stored in the main storage device for the purpose of outputting to the outside, the word of the result of the numerical calculation is used. In many cases, the lower bit side of the length is rounded (that is, rounded off) and then the result is appropriately saturated to reflect that it is a finite word length. This is because the word length of the result of the numerical operation is usually longer than the word length of the main memory.

【0004】[0004]

【発明が解決しようとする課題】ところで上述のよう
に、従来の数値演算を目的とした手続駆動型デイジタル
回路では、数値演算そのものと丸め/飽和操作を一体に
した手続を可能としたものは多く見られ一般的である。
As described above, in many conventional procedure-driven digital circuits for the purpose of numerical operation, it is possible to perform a procedure in which the numerical operation itself and the rounding / saturating operation are integrated. Seen and common.

【0005】ところが、数値演算を目的とした手続駆動
型デイジタル回路においては、与えられた複数の手続を
いかに短い時間で実行し終えるかが重要な問題となる。
ここで、丸め/飽和操作をするためには、各命令信号に
応じてレジスタに書き込んだ後に読みだしてメモリに書
き込むという処理を行わなければならず、時間がかかつ
てしまう問題がある。
However, in a procedure-driven digital circuit intended for numerical calculation, how to finish execution of a plurality of given procedures in a short time is an important issue.
Here, in order to perform the rounding / saturation operation, it is necessary to perform processing of writing to the register according to each instruction signal, then reading and writing to the memory, which is a problem that it takes time.

【0006】本発明は以上の点を考慮してなされたもの
であり、主記憶手段への格納に先立つ丸め/飽和操作の
手続とこれに連続して発生する主記憶手段への格納その
ものを一体に手続し得る数値演算装置及び数値演算方法
を提案しようとするものである。
The present invention has been made in consideration of the above points, and the procedure of rounding / saturating operation prior to storage in the main storage means and the storage itself in the main storage means that occurs consecutively thereto are integrated. The present invention intends to propose a numerical operation device and a numerical operation method that can be followed.

【0007】[0007]

【課題を解決するための手段】かかる課題を解決するた
め本発明においては、一時的にデータを保持するレジス
タと、レジスタから入力されるデータに対して、所定の
演算処理を施す数値演算手段と、複数の有限語長のデー
タを保持する主記憶手段と、レジスタ、数値演算手段及
び主記憶手段を相互に接続するバスと、数値演算手段か
らの出力及びレジスタからの出力を、主記憶手段へと導
く際に、丸め処理及び又は飽和処理を施す丸め/飽和処
理手段と、レジスタ、数値演算手段、主記憶手段及び丸
め/飽和処理手段をそれぞれ制御する制御手段とを設け
るようにする。
In order to solve such a problem, according to the present invention, there are provided a register for temporarily holding data, and a numerical operation means for performing a predetermined operation process on data input from the register. , A main storage means for holding a plurality of finite word length data, a bus interconnecting the register, the numerical operation means and the main storage means with each other, an output from the numerical operation means and an output from the register to the main storage means In this case, rounding / saturation processing means for performing rounding processing and / or saturation processing and control means for controlling the register, the numerical operation means, the main storage means and the rounding / saturation processing means are provided.

【0008】また本発明においては、ソフトウエアプロ
グラムでデコードして所定処理を実行する数値演算方法
において、所定のレジスタを読みだし、フラグの有無に
応じて丸め処理及び又は飽和処理を施し、所定の記憶手
段に書き込むようにする。
Further, according to the present invention, in a numerical operation method in which a software program decodes and executes a predetermined process, a predetermined register is read out, and a rounding process and / or a saturation process is performed according to the presence / absence of a flag to perform a predetermined process. Make sure to write to the storage means.

【0009】一時的にデータを保持するレジスタと、レ
ジスタから入力されるデータに対して、所定の演算処理
を施す数値演算手段と、複数の有限語長のデータを保持
する主記憶手段と、レジスタ、数値演算手段及び主記憶
手段を相互に接続するバスと、数値演算手段からの出力
及びレジスタからの出力を、主記憶手段へと導く際に、
丸め処理及び又は飽和処理を施す丸め/飽和処理手段
と、レジスタ、数値演算手段、主記憶手段及び丸め/飽
和処理手段をそれぞれ制御する制御手段とを設けること
により、主記憶手段への格納に先立つ丸め/飽和操作の
処理と、当該処理に連続して発生する主記憶手段への格
納そのものを一体に手続し得る数値演算装置を実現でき
る。
A register for temporarily holding data, a numerical operation means for performing a predetermined operation process on the data input from the register, a main storage means for holding a plurality of finite word length data, and a register. , A bus interconnecting the numerical calculation means and the main storage means with each other, and when the output from the numerical calculation means and the output from the register are led to the main storage means,
By providing the rounding / saturating processing means for performing the rounding processing and / or the saturation processing and the control means for controlling the register, the numerical operation means, the main storage means and the rounding / saturation processing means respectively, the data is stored in the main storage means prior to the storage. It is possible to realize a numerical operation device capable of integrally processing the rounding / saturating operation and the storage itself in the main storage means that occurs successively in the processing.

【0010】また本発明においては、ソフトウエアプロ
グラムでデコードして所定処理を実行する数値演算方法
において、所定のレジスタを読みだし、フラグの有無に
応じて丸め処理及び又は飽和処理を施し、所定の記憶手
段に書き込むようにすることにより、主記憶手段への格
納に先立つ丸め/飽和操作の処理と、当該処理に連続し
て発生する主記憶手段への格納そのものを一体に手続し
得る数値演算方法を実現できる。
Further, according to the present invention, in a numerical operation method in which a software program decodes and executes a predetermined process, a predetermined register is read out, and a rounding process and / or a saturation process is performed depending on the presence or absence of a flag to perform a predetermined process. By writing in the storage means, the rounding / saturating operation processing prior to the storage in the main storage means and the storage itself in the main storage means that occurs consecutively to the processing can be integrally processed. Can be realized.

【0011】[0011]

【発明の実施の形態】以下図面について、本発明の一実
施例を詳述する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below in detail with reference to the drawings.

【0012】図1においては、本発明による数値演算装
置1の全体構成を示す。数値演算装置1は、プログラム
メモリ2、デコーダ3、数値演算回路4、丸め/飽和処
理回路5、メモリ6及び複数のレジスタ7、8、9、1
0などで構成されている。
FIG. 1 shows the overall configuration of a numerical operation device 1 according to the present invention. The numerical operation device 1 includes a program memory 2, a decoder 3, a numerical operation circuit 4, a rounding / saturation processing circuit 5, a memory 6, and a plurality of registers 7, 8, 9, 1.
It is composed of 0 and the like.

【0013】プログラムメモリ2はこの数値演算装置1
を駆動するための処理情報を格納する記憶装置であり、
このプログラムメモリ2からどの処理情報を読み出すか
を指定するためのアドレスを格納するレジスタであるプ
ログラムカウンタ7と接続されている。また、プログラ
ムメモリ2はレジスタ8と接続されており、このレジス
タ8は、プログラムカウンタ7の内容によつて指定され
るプログラムカウンタ7の特定の場所から読み出された
処理情報を格納するレジスタである。
The program memory 2 is the numerical operation device 1
A storage device for storing processing information for driving the
It is connected to a program counter 7 which is a register for storing an address for designating which processing information is read from the program memory 2. Further, the program memory 2 is connected to a register 8, which is a register for storing processing information read from a specific location of the program counter 7 designated by the contents of the program counter 7. .

【0014】モードレジスタ9は、レジスタ8に格納さ
れた処理情報をどのように修飾するかを規定する情報を
保持するレジスタであるためデコーダ3と接続されてい
る。このデコーダ3は、レジスタ8とモードレジスタ9
にそれぞれ保持されている内容を、レジスタ10、数値
演算回路4、入力切り換え部11及び丸め/飽和処理回
路5の各制御に実際に必要となる信号に変換する回路で
あるため、それぞれに接続されている。
The mode register 9 is connected to the decoder 3 because it is a register that holds information that defines how to modify the processing information stored in the register 8. The decoder 3 includes a register 8 and a mode register 9
Is a circuit that converts the contents held in each of the registers 10, the numerical operation circuit 4, the input switching unit 11, and the rounding / saturation processing circuit 5 into signals that are actually necessary for control, and therefore is connected to each. ing.

【0015】レジスタ10は数値演算回路4への入力及
び数値演算回路4の出力を保持するためのレジスタであ
り、入力切り換え部11はレジスタ10の入力として数
値演算回路4の出力を入力とするか、又はメモリ6から
の出力を入力とするかを選択する回路である。
The register 10 is a register for holding the input to the numerical operation circuit 4 and the output of the numerical operation circuit 4, and the input switching unit 11 receives the output of the numerical operation circuit 4 as the input of the register 10. , Or the output from the memory 6 as an input.

【0016】丸め/飽和処理回路5はレジスタ10から
の出力に対して丸め及び飽和操作を行なう回路であり、
出力信号はメモリ6へと送出されるように接続されてい
る。ちなみに、メモリ6は数値演算の中間結果や外部回
路(図示せず)との入出力を目的としたバツフアリング
のために使用される記憶装置である。ちなみにプログラ
ムカウンタ7の内容自身もプログラムメモリ2に格納さ
れている処理情報と、当該処理情報からプログラムカウ
ンタ7の制御信号を生成する回路(図示せず)により制
御される。
The rounding / saturation processing circuit 5 is a circuit for performing rounding and saturation operations on the output from the register 10.
The output signal is connected to be sent to the memory 6. Incidentally, the memory 6 is a storage device used for buffering for the purpose of intermediate result of numerical operation and input / output with an external circuit (not shown). Incidentally, the content itself of the program counter 7 is also controlled by the processing information stored in the program memory 2 and a circuit (not shown) which generates a control signal for the program counter 7 from the processing information.

【0017】次に、図2に数値演算装置1の丸め/飽和
処理手順を表すフローチヤートを示す。ステツプSP1
で数値演算装置1は処理を開始し、ステツプSP2でレ
ジスタ10を読みだす。次にステツプSP3へと移り、
ここでフラグが立つているか否かの判定を行う。この判
定で肯定結果を得たとき、ステツプSP4に移り、丸め
/飽和処理回路5によつて丸め/飽和処理を行いステツ
プSP5へと移り、メモリ6へ書き込まれる。また、ス
テツプSP3の判定で否定結果を得たときは、直接ステ
ツプSP5に移りメモリ6への書き込みが行われ、ステ
ツプSP6で処理終了となる。
Next, FIG. 2 shows a flow chart showing a rounding / saturation processing procedure of the numerical operation device 1. Step SP1
Then, the numerical operation unit 1 starts the processing and reads the register 10 at step SP2. Then move to step SP3,
Here, it is determined whether or not the flag is set. When a positive result is obtained in this determination, the process proceeds to step SP4, the rounding / saturation processing circuit 5 performs rounding / saturation processing, the process proceeds to step SP5, and is written in the memory 6. On the other hand, when a negative result is obtained in the determination in step SP3, the process directly goes to step SP5, the writing to the memory 6 is performed, and the processing ends in step SP6.

【0018】以上の構成において、まず、プログラムカ
ウンタ7の内容に従つてプログラムメモリ2からレジス
タ8へ処理情報が格納され、この処理情報と当該処理情
報をどのように修飾するかを規定するモードレジスタ9
の内容が変換回路であるデコーダ3へ入力されることに
より、入力切り替え部11、レジスタ10、数値演算回
路4が制御され、所望の一連の数値演算が実行される。
In the above configuration, first, processing information is stored in the register 8 from the program memory 2 in accordance with the contents of the program counter 7, and this processing information and a mode register for defining how to modify the processing information are stored. 9
By inputting the contents of the above into the decoder 3 which is a conversion circuit, the input switching unit 11, the register 10 and the numerical operation circuit 4 are controlled, and a desired series of numerical operations is executed.

【0019】この際、数値演算結果などをメモリ6に格
納するための処理を実行すると、レジスタ10からの出
力信号は、丸め/飽和処理回路5での丸め/飽和操作を
経てメモリ6に格納される。メモリ6への格納手続が実
行される際には、モードレジスタ9の内容が参照され
る。
At this time, when the processing for storing the numerical calculation result in the memory 6 is executed, the output signal from the register 10 is stored in the memory 6 through the rounding / saturation operation in the rounding / saturation processing circuit 5. It When the storage procedure in the memory 6 is executed, the contents of the mode register 9 are referred to.

【0020】つまり、モードレジスタ9は保持している
内容によつて、レジスタ10からの出力信号をメモリ6
へ格納する手続の際に、丸め/飽和処理回路5を以下の
ように場合を分けて制御するものである。すなわち、丸
め/飽和処理回路5の格納操作の手続実行の際に、「丸
め/飽和操作は共に行なわれない」、「丸め操作のみ行
なわれる」、「飽和操作のみ行なわれる」、「丸め/飽
和操作は共に行なわれる」の4種類の制御を可能とす
る。
That is, the output signal from the register 10 is stored in the memory 6 according to the contents held in the mode register 9.
The rounding / saturation processing circuit 5 is controlled in the following cases in the storing process to That is, when executing the procedure of the storing operation of the rounding / saturation processing circuit 5, "no rounding / saturation operation is performed", "rounding operation only", "saturation operation only", "rounding / saturation" The operations are performed together ".

【0021】モードレジスタ9は、丸め操作と飽和操作
のON/OFFを指定するためのものである。このた
め、必要な丸め/飽和制御を単一の手続で実現すること
が可能となつた。また、メモリ6へのデータ格納手続実
行の際に、丸め/飽和操作を同時に実行することができ
るため、従来に比して使い勝手が良い。
The mode register 9 is for designating ON / OFF of the rounding operation and the saturation operation. Therefore, the necessary rounding / saturation control can be realized by a single procedure. Further, since the rounding / saturating operation can be executed at the same time when the procedure for storing the data in the memory 6 is executed, it is more convenient than the conventional one.

【0022】以上の構成によれば、レジスタ10の出力
端と、メモリ6の入力端の間に丸め/飽和操作を行なう
丸め/飽和処理回路5を接続したことにより、メモリ6
へのデータ格納手続実行の際に、丸め/飽和操作を同時
に実行することができる。すなわち、ソフトウエアでの
処理では従来3ステツプ以上かかつた処理が、1ステツ
プの処理ですむようになり、処理の簡易化につながる。
また、モードレジスタ9の内容で上述した4種類の各制
御を可能としたため、それぞれに対応する独立した4つ
の手続を設けることなく必要な丸め/飽和制御を単一の
手続で実現することができる。
According to the above configuration, the rounding / saturation processing circuit 5 for performing the rounding / saturation operation is connected between the output end of the register 10 and the input end of the memory 6, whereby the memory 6
The rounding / saturating operation can be performed simultaneously when performing the data storage procedure to. That is, with software processing, processing that has conventionally required three or more steps can be performed by one step, which leads to simplification of processing.
Further, the contents of the mode register 9 enable each of the above-mentioned four types of control, so that necessary rounding / saturation control can be realized by a single procedure without providing four independent procedures corresponding to each. .

【0023】さらに、レジスタ10からの出力信号をメ
モリ6へ送出するための処理が丸め/飽和操作も兼ね備
えたものとなつたため、数値データをメモリ6へ書き込
む際に必要となる手続数を軽減することができる。ま
た、半導体装置のチツプ上にプログラムメモリが存在す
る場合は、従来に比して場所をとらなくてすむため、半
導体装置のチツプの小型化にもつながる。
Furthermore, since the processing for sending the output signal from the register 10 to the memory 6 also has the rounding / saturating operation, the number of procedures required for writing the numerical data into the memory 6 is reduced. be able to. Further, when the program memory is provided on the chip of the semiconductor device, the space required for the program memory can be saved as compared with the conventional case, which leads to the miniaturization of the chip of the semiconductor device.

【0024】なお上述の実施例においては、ソフトウエ
アプログラム命令でデコードして実行するものについて
述べたが、本発明はこれに限らず、ハードウエアで実行
するものにも適用して好適である。
In the above-mentioned embodiment, the description is made of the one which is decoded and executed by the software program instruction, but the present invention is not limited to this, and it is also suitable to be applied to the one which is executed by hardware.

【0025】[0025]

【発明の効果】上述のように本発明によれば、一時的に
データを保持するレジスタと、レジスタから入力される
データに対して、所定の演算処理を施す数値演算手段
と、複数の有限語長のデータを保持する主記憶手段と、
レジスタ、数値演算手段及び主記憶手段を相互に接続す
るバスと、数値演算手段からの出力及びレジスタからの
出力を、主記憶手段へと導く際に、丸め処理及び又は飽
和処理を施す丸め/飽和処理手段と、レジスタ、数値演
算手段、主記憶手段及び丸め/飽和処理手段をそれぞれ
制御する制御手段とを設けることにより、主記憶手段へ
の格納に先立つ丸め/飽和操作の処理と、当該処理に連
続して発生する主記憶手段への格納そのものを一体に手
続することができ、またこれにより数値データを主記憶
手段へ書き込む際の処理を軽減し得る数値演算装置を実
現できる。
As described above, according to the present invention, a register for temporarily holding data, a numerical operation means for performing a predetermined operation process on data input from the register, and a plurality of finite words. Main storage means for holding long data,
A bus that interconnects a register, a numerical operation unit, and a main storage unit, and a rounding / saturation process that applies a rounding process and / or a saturation process when the output from the numerical operation unit and the output from the register are introduced to the main storage unit. By providing the processing means and the control means for controlling the register, the numerical operation means, the main storage means and the rounding / saturation processing means respectively, the rounding / saturation operation processing prior to the storage in the main storage means and the processing concerned It is possible to realize a numerical operation device capable of integrally performing the storage itself in the main storage means that occurs successively and reducing the processing when writing the numerical data into the main storage means.

【0026】また、ソフトウエアプログラムでデコード
して所定処理を実行する数値演算方法において、所定の
レジスタを読みだし、フラグの有無に応じて丸め処理及
び又は飽和処理を施し、所定の記憶手段に書き込むよう
にすることにより、主記憶手段への格納に先立つ丸め/
飽和操作の処理と、当該処理に連続して発生する主記憶
手段への格納そのものを一体に手続でき、数値データを
主記憶手段へ書き込む際の処理を軽減し得る数値演算方
法を実現できる。
Further, in a numerical operation method in which a software program decodes and executes a predetermined process, a predetermined register is read, a rounding process and / or a saturation process is performed depending on the presence or absence of a flag, and the result is written in a predetermined storage means. By doing so, the rounding /
It is possible to realize a numerical operation method capable of reducing the processing when writing the numerical data into the main storage means by integrally processing the processing of the saturation operation and the storage itself in the main storage means that occurs successively to the processing.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施例における丸め/飽和操作を伴
つた数値演算装置の全体構成を示すブロツク図である。
FIG. 1 is a block diagram showing an overall configuration of a numerical operation device with a rounding / saturating operation in an embodiment of the present invention.

【図2】本発明による丸め/飽和処理手順を示すフロー
チヤートである。
FIG. 2 is a flow chart showing a rounding / saturation procedure according to the present invention.

【符号の説明】[Explanation of symbols]

1……数値演算装置、2……プログラムメモリ、3……
デコーダ、4……数値演算回路、5……丸め/飽和処理
回路、6……メモリ、7……プログラムカウンタ、8、
10……レジスタ、9……モードレジスタ、11……入
力切り換え部。
1 ... Numerical value calculation device, 2 ... Program memory, 3 ...
Decoder, 4 ... Numerical value calculation circuit, 5 ... Rounding / saturation processing circuit, 6 ... Memory, 7 ... Program counter, 8,
10 ... Register, 9 ... Mode register, 11 ... Input switching section.

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】一時的にデータを保持するレジスタと、 上記レジスタから入力される上記データに対して、所定
の演算処理を施す数値演算手段と、 複数の有限語長のデータを保持する主記憶手段と、 上記レジスタ、数値演算手段及び主記憶手段を相互に接
続するバスと、 上記数値演算手段からの出力及び上記レジスタからの出
力を、上記主記憶手段へと導く際に、丸め処理及び又は
飽和処理を施す丸め/飽和処理手段と、 上記レジスタ、数値演算手段、主記憶手段及び丸め/飽
和処理手段をそれぞれ制御する制御手段とを具えること
を特徴とする数値演算装置。
1. A register for temporarily holding data, a numerical operation means for performing a predetermined operation process on the data input from the register, and a main memory for holding a plurality of finite word length data. Means, a bus interconnecting the registers, the numerical operation means, and the main storage means with each other, a rounding process and / or a rounding process when the output from the numerical operation means and the output from the register are led to the main storage means. A numerical operation device comprising rounding / saturation processing means for performing saturation processing, and control means for controlling the register, the numerical operation means, the main memory means and the rounding / saturation processing means, respectively.
【請求項2】上記丸め/飽和処理手段は、 丸め処理として、データの所定位置において四捨五入す
ることを特徴とする請求項1に記載の数値演算装置。
2. The numerical operation device according to claim 1, wherein the rounding / saturation processing means rounds off data at a predetermined position as rounding processing.
【請求項3】ソフトウエアプログラムでデコードして所
定処理を実行する数値演算方法において、 所定のレジスタを読みだし、 フラグの有無に応じて、丸め処理及び又は飽和処理を施
し、 所定の記憶手段に書き込むことを特徴とする数値演算方
法。
3. A numerical operation method for decoding by a software program to execute a predetermined process, reading a predetermined register, rounding and / or saturating depending on the presence or absence of a flag, and storing it in a predetermined storage means. Numerical calculation method characterized by writing.
【請求項4】上記フラグが立つていたときに限り、 上記丸め処理及び又は上記飽和処理を施すことを特徴と
する請求項3に記載の数値演算方法。
4. The numerical operation method according to claim 3, wherein the rounding process and / or the saturation process is performed only when the flag is set.
【請求項5】上記丸め処理と上記飽和処理は任意に選択
することができることを特徴とする請求項4に記載の数
値演算方法。
5. The numerical operation method according to claim 4, wherein the rounding process and the saturation process can be arbitrarily selected.
JP7352720A 1995-12-29 1995-12-29 Device and method for numerical operation Pending JPH09185489A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7352720A JPH09185489A (en) 1995-12-29 1995-12-29 Device and method for numerical operation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7352720A JPH09185489A (en) 1995-12-29 1995-12-29 Device and method for numerical operation

Publications (1)

Publication Number Publication Date
JPH09185489A true JPH09185489A (en) 1997-07-15

Family

ID=18425979

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7352720A Pending JPH09185489A (en) 1995-12-29 1995-12-29 Device and method for numerical operation

Country Status (1)

Country Link
JP (1) JPH09185489A (en)

Similar Documents

Publication Publication Date Title
US20050198471A1 (en) Micro-controller for reading out compressed instruction code and program memory for compressing instruction code and storing therein
JPH0346850B2 (en)
JPH09185489A (en) Device and method for numerical operation
JPH0612107A (en) Sequence arithmetic processor and sequence arithmetic processing unit
JP4451010B2 (en) Programmable controller
KR0153537B1 (en) Signal processing structure preselecting memory address data
US20020156964A1 (en) Reduction of bank switching instructions in main memory of data processing apparatus having main memory and plural memory
JPS6330658B2 (en)
JPH05166391A (en) Memory device
JPH09185490A (en) Device and method for numerical operation
JP2985244B2 (en) Information processing device
JP2000029508A (en) Programmable controller
KR950010847B1 (en) Read/write circuit for multiple control register
JP2766191B2 (en) Digital signal processing device and signal processing method
JP2590704B2 (en) Parallel processor LSI
JPH08297583A (en) Processor and method for interruption processing
JPH1011392A (en) Serial interface circuit
JP2001084139A (en) Arithmetic processor and arithmetic processing method
JPH03157720A (en) General purpose register constituting circuit
JPH07225691A (en) Device and method for interrupt processing
JPH02110631A (en) Microprogram controlling method
JPH04142623A (en) Microprogram control unit
JPH05197543A (en) Instruction decoding system of information processor
JPH0266667A (en) Parallel computing element
JPS61123967A (en) Memory circuit

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040528

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040604

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20041015