JPH09182031A - 改良されたビデオ処理システム - Google Patents

改良されたビデオ処理システム

Info

Publication number
JPH09182031A
JPH09182031A JP8222741A JP22274196A JPH09182031A JP H09182031 A JPH09182031 A JP H09182031A JP 8222741 A JP8222741 A JP 8222741A JP 22274196 A JP22274196 A JP 22274196A JP H09182031 A JPH09182031 A JP H09182031A
Authority
JP
Japan
Prior art keywords
video
processor
data
scaling
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8222741A
Other languages
English (en)
Inventor
Todd A Clatanoff
エイ.クラタノフ トッド
Marquandy Bichal
マーカンディ ビシャル
Kazuhiro Ohara
一浩 大原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JPH09182031A publication Critical patent/JPH09182031A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00Television systems
    • H04N7/01Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00Details of colour television systems
    • H04N9/12Picture reproducers
    • H04N9/30Picture reproducers using solid-state colour display devices
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00Television systems
    • H04N7/01Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0117Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal
    • H04N7/012Conversion between an interlaced and a progressive signal
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00Television systems
    • H04N7/01Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0117Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal
    • H04N7/0122Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal the input and the output signals having different aspect ratios

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Computer Graphics (AREA)
  • Television Systems (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

(57)【要約】 【課題】 一つのプロセッサで多数のビデオ方式に対応
できるようにすること。 【解決手段】 ビデオ信号処理用の改善された処理シス
テム(10)であり、このシステムは共通レートのデジ
タル入力信号と共にほぼ最大の効率で1つの新しいバー
ジョンのスキャンラインビデオプロセッサ(12)しか
使用しない。このプロセッサは限られた量の命令スペー
ス内で動き検出、動き適応スキャン変換、水平および垂
直方向スケーリングを実行し、シャープネス制御を行
い、これら機能を4つの異なるビデオ方式に適用する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明はディスプレイシステ
ムに関し、より詳細にはビデオ信号をデジタル処理する
ディスプレイシステムに関する。
【0002】
【従来技術】現在のほとんどのディスプレイシステムは
ディスプレイスクリーンの裏面の蛍光体に電子を打ち込
む、走査式電子銃を有する陰極線管(CRT)ディスプ
レイを使用している。走査式電子銃の性質により放送ビ
デオ信号はインターレース(飛び越し走査)方式で送ら
れる。データの各フレームは2つのフィールド、すなわ
ちフレームのうちの奇数番号ラインを含むフィールド
と、偶数番号ラインを含むフィールドとに分割される。
【0003】
【発明が解決しようとする課題】ディスプレイ市場で現
在の技術が最重要視しているディスプレイはこのタイプ
の方式を利用できない。1つの例として、空間光変調器
が挙げられる。この空間光変調器は選択を行うようアド
レス指定されるアドレス指定回路上に設けられた個々に
選択可能な素子のアレイから通常構成されている。これ
ら変調器のアドレス指定回路は一般に行と列に構成さ
れ、これにより奇数番号ラインまたは偶数番号ラインの
すべてを選択することは困難であり、時間とコストのか
かるものとなっている。
【0004】このようなデータの方式をデータの全フレ
ームを形成する順次走査方式に変換するための方法が開
発されている。喪失フィールドのピクセル値を推定する
よう、以前のフィールドを使用して喪失したフィールド
を補間することにより、何回もこのような形成を行って
いる。このような補間法は高価で、かつ計算上の条件が
厳しくなるので、システム性能の条件およびコストが増
す。
【0005】他に行わなければならない適応化として異
なる方式の入力データをシステムがディスプレイできる
ようにしなければならないことが挙げられる。一般にC
RTシステムでは、入力方式はアナログ入力のままであ
り、電子銃は新しい諸元に調節されたままである。アレ
イ内の個々の素子では画像上のピクセルと素子とが1:
1に対応していることが多い。例えば、1ライン当たり
640個のピクセルと480本のラインを備えたシステ
ムは、1ライン当たり640個の素子と、これら素子の
480ラインを有するデバイスを必要とするが、このデ
バイスはスケーリング(拡大・縮小)能力は有しない。
【0006】これらタイプのシステムでは、入力データ
は1ライン当たりのピクセル数に等しいレートで一般に
デジタル化される。従って、1ライン当たり640個の
ピクセルは1ライン当たり640個のサンプルでデジタ
ル化される。従って、プロセッサはアレイ内の固定され
た数の素子上で2つ以上の方式をディスプレイできるよ
う調節可能なだけでなく、所定方式とコンパーチブルな
サンプリングレートを有していなければならない。
【0007】ビデオ処理分野における1つの技術進歩と
して、スキャンライン(走査線)ビデオプロセッサが挙
げられる。これらプロセッサは上記問題を解決できる数
種の利点を有する。しかしながら、第1バージョンのこ
れらプロセッサは極めて限られた命令スペースしか有し
ないので、1つのディスプレイシステムで数個のプロセ
ッサを使用しなければならない。これらプロセッサのよ
り新しいバージョンは、より広い命令スペースを有し、
先のバージョンと比較して競争可能な価格となってい
る。
【0008】従って、上記の完全な機能が可能であり、
可能な限り最小数のプロセッサしか使用しないでスキャ
ンラインビデオプロセッサのより新しいバージョンを利
用するシステムが求められている。
【0009】
【課題を解決するための手段】本発明の1つの特徴は、
ビデオデータ用の処理システムにある。このシステムは
データを受信し、これを共通レートでフォーマット化ま
たはサンプリングする。これによりシステムは異なる入
力方式に対応してデータをフォーマット化し、処理する
ことが可能となっている。このシステムは動き検出、動
き適応走査変換、水平および垂直方向の拡大縮小および
シャープネス(鮮鋭度)制御の機能を実行するのに1個
のプロセッサしか使用しない。
【0010】このシステムの利点は、余分なプロセッサ
を必要とせず、よってマルチプロセッサシステムよりも
安価となることである。
【0011】本発明の別の利点は、他の方式の他にパル
プラス(PALplus)のような新しい方式を処理で
きることにある。
【0012】本システムの更に別の利点は、利用可能な
命令スペースをオーバーランニングすることなく、複素
FIRフィルタを利用できることである。
【0013】本発明およびその別の利用をより完全に理
解できるようにするため、添付図面と共に次の詳細な説
明を参照する。
【0014】
【発明の実施の態様】図1は、1つのスキャンラインビ
デオプロセッサ(SVP)12しか使用しないビデオ処
理用の全システムアーキテクチャ10を示す。入力輝度
信号Yはフィールド遅延回路14および16で2フィー
ルドだけ遅延される。この2フィールドの遅延を利用す
ることにより、最前(最初)のフィールドおよび最前か
ら2番目のフィールドからのデータにアクセスすること
が可能となる。例えば、Yにおける入力フィールドをフ
ィールド2とすると、フィールド遅延回路14の後の点
Aにおいては最前のフィールド、すなわちフィールド1
となる。また、フィールド遅延回路16の後の点Bにお
いては最前の次のフィールド、すなわちフィールド0と
なる。フィールド2およびフィールド0は同じ番号のラ
インを有するが、異なるビデオフレームからのものであ
る。このような追加データを、図2を参照して説明する
ように、データの補間に利用する。
【0015】入力信号Yはプロセッサ12に達したと
き、既に一般にデジタル信号となっていることに留意し
なければならない。このようなデジタル信号は現在の放
送ビデオ信号で行われているようにアナログ信号をデジ
タル化した結果得られる。更にこの信号は、デジタル信
号として発生できる。図1のシステムはディスプレイ用
の画像を形成する1つ又は複数の空間光変調器上で任意
のデータを使用できるものであることが求められる。
【0016】従って、アナログ入力からデータをデジタ
ル化する場合、データを共通レートでサンプリングしな
ければならない。データが既にデジタルである場合、こ
のデータは共通するレート、すなわち1ライン当たりの
共通サンプル数に変換しなければならない。これについ
ては図3および図4を参照して説明する。図5および図
6はマルチ方式に合わせるため、共通レート信号をスケ
ーリング(拡大縮小)するための特別な技術を説明する
ものである。これら機能のすべてをスキャンラインビデ
オプロセッサによって実現できる。本発明の利点は、同
じプロセッサによりこれら機能のすべてを実現でき、よ
ってハードウェア量およびシステムのコストを低減でき
ることである。
【0017】図2は、動き適応順次(progress
ive)スキャン変換のための1つの可能な方法を示す
ものである。この方法はフィールド間の動き信号を考慮
しながらインターレースデータフィールドから喪失フィ
ールドを補間するのに使用される。混合回路30は、フ
ィールド3が入力フィールドである場合のデータの次の
ようなラインからのデータを使用する。すなわち、最前
のフィールドであるフィールド遅延回路DL22からの
フィールド2、水平遅延回路24およびフィールド遅延
回路DL26からの最前の次のフィールドであるフィー
ルド1内の隣接するライン、上部のデータパスからの動
き信号k、を利用する。上部のデータパスは入力信号Y
と、フィールド3と、同じ番号のラインを有する、フィ
ールド1からの隣接ラインとの比較をまず利用する。演
算または他の回路は32においてこれらの差を検出す
る。
【0018】この結果得られる差信号は、34における
水平ローパスフィルタHLPF136を通過され、絶対
値回路ABS36において絶対値が検出される。非線形
関数回路NL38が用いられる。この非線形関数回路は
ノイズに起因する小さい差信号を除去するためのスレッ
ショルド処理(thresholding)を実行す
る。この非線形関数回路は差信号の分解能を4ビットま
で低下させる。比較器44は、数個の値、すなわちフィ
ールド遅延回路40からのデータ、すなわちフィールド
0からのデータと、水平遅延回路42a、42bおよび
42cからの隣接ラインから処理を行うラインまでのデ
ータと、非線形関数回路32からの4ビット信号と、の
最大値を決定する。
【0019】次に、この最大値は垂直ローパスフィルタ
VLPF1 46および水平ローパスフィルタHLPF
2 48においてそれぞれ水平および水平方向にフィル
タリングされる。この非線形関数回路NL50は信号ノ
イズを低減する点で回路38の機能に類似する。次にこ
の結果得られる動き信号kは、混合回路30へ送られ、
補間された出力信号を決定するのに使用される。
【0020】このような動き適応走査変換を実行した
後、データはディスプレイ用の画像を形成するのに使用
される空間光変調器の大きさに合わせるように一般にス
ケーリングしなければならない。これについては図3a
〜3dおよび4a〜4dを参照して説明する。図3a〜
3dは4つの異なる方式をグラフで示すものである。図
3aはNTSC入力信号に必要なスケーリングおよび処
理をグラフで表示するものである。
【0021】図3aから理解できるように、入力アクテ
ィブピクセルエリアは720サンプル幅であり、480
ライン長である。1ライン当たり720個のサンプリン
グレートは先に説明した共通レートの一例である。4:
3の長方形ピクセルアスペクト比を維持するには1ライ
ン当たり720個のサンプルから、640個のサンプル
へサンプルダウンしなければならない。しかしながら、
720サンプルを選択したことにより、ある種の分数ス
ケーリング方法でなく、9:8の整数スケーリング方法
となっている。このような変換を行うには垂直方向のス
ケーリングは不要である。
【0022】デバイス上でのディスプレイに関し、図3
aの左側は本例で使用されるデバイスが848×480
の大きさを有することを示している。これにより640
×480のNTSC規格のディスプレイが可能となって
いる。
【0023】図4aはNTSC信号のためのプロセスフ
ローをブロック図で示すものである。プロスキャン(p
roscan)補間54、動き検出52およびシャープ
ネス制御56のプロセスブロックは図4aに示された各
実施例におけるものと同じである。次に、プロスキャン
補間54前に輝度信号Yは動き検出52を受け、次に5
8にて水平方向にスケーリングされ、最後に56でシャ
ープネス制御される。色度信号Cは最初に60で水平方
向のスケーリングを受け、54でプロスキャン補間を受
ける。
【0024】図3bはNTSCレターボックスと称され
る方式のための同様な変換を示す。入力ピクセルアクテ
ィブエリアは720サンプル幅のままであるが、標準の
480本のラインの代わりに360本のラインの縮小ラ
インを有する。他の120本のラインは片側当たり60
本のラインから成る黒色ボーダーとなっている。このタ
イプの方式は垂直および水平方向双方のスケーリングを
行うことにより848×480に変換できる。この方式
は16:9のアスペクト比を有し、このアスペクト比と
するには画像を水平方向に720個のサンプルから84
8個の素子にスケーリングし、垂直方向に360本のラ
インから480本のラインの素子に変換することが必要
である。スケーリング比は水平方向に5:6(720/
848)であり、垂直方向に3:4(360/480)
である。入力信号に見られる水平の黒色ボーダーは最終
画像から切り取られる。
【0025】図4bはNTSCレターボックス方式の処
理関数を示す。輝度信号は再び動き検出52、プロスキ
ャン補間54、および5:6の水平方向スケーリング6
2を受ける。色度信号は5:6の水平方向スケーリング
64、プロスキャン変換54を受け、次に垂直方向スケ
ーリング68において輝度信号と共に使用される。最後
に輝度信号は56でシャープネス制御される。
【0026】PAL方式信号でも同じタイプの処理を利
用できる。図3cに示すように、入力データは720×
576の寸法を有する。しかしながら、ディスプレイに
使用するには576本のラインのうちの548本のライ
ンしか使用しない。この入力データは9:8の比率で水
平方向にスケールダウンされ、8:7の比率で垂直方向
にスケールダウンされる。図4cにはこの方法のブロッ
ク図が示されている。70において色度および輝度の双
方の8:7の垂直方向のスケーリングを行えば、同じ方
法を使用できる。
【0027】PAL方式で比較的新しく開発された方式
としてPALplusがある。このPALplusは1
6:9のアスペクト比のためのビデオ情報を含むという
点でNTSCレターボックスに類似する。しかしなが
ら、16:9の画像を発生するのに必要な4:3のアス
ペクト比に合わせるため、水平方向に圧縮されている。
図3dから理解できるように、画像は水平方向および垂
直方向にもスケーリングしなければならず、コラムのう
ちのいくつかを切り取らなければならない。データは水
平方向に5:6の比率でスケーリングし、720から8
64へとしなければならない。この結果、デバイスの8
48のコラムに合わせるのに16本のコラムを切り取ら
なければならない。垂直方向には548の行を8:7の
比率でスケーリングし、これを480の行に縮小しなけ
ればならない。図4dには色度および輝度信号のための
この方法の処理ブロックが示されている。
【0028】スケーリングのために使用されるフィルタ
は極めて複雑となり、かつ数百個もの命令を必要とす
る。しかしながら、この大きさの処理および命令シーケ
ンスをプラニングする際に注意を払うことにより、より
新しいバージョンのSVPではプロセッサクロックとし
て43メガヘルツを使用することにより2730個まで
の命令が可能となっている。これにより、図5に示され
るようなスケーリング用の極めて複雑で精密なフィルタ
を使用することが可能となっている。
【0029】3:4のスケーリングのための垂直方向の
スケーリング係数を説明するための例が示されている。
3:4のスケーリングプロセスでは4を発生するのに3
本のラインが使用される。例えばY0、Y1、Y2およ
びY3を発生するのにラインX2 、X3 およびX4 が使
用される。図示された係数と入力データX0〜X7のラ
インのドット積を利用することにより、出力ラインY0
〜Y4が得られる。例えば[AB]・[XY]=AX+
BYである。添え字の数字は係数を発生したサブフィル
タから表示される。例えばY01 は係数−3/512、
13/512、492/512、13/512および−
3/512を有する。これら係数はサブフィルタ1から
生じたものである。このフィルタは1、2、3、0、
1....等の順に利用される。ここでY4では、使用され
るサブフィルタが繰り返されるのと同じように、係数が
繰り返して使用開始されることにも留意されたい。
【0030】ここで使用されるフィルタは画質と実現コ
ストとの間の妥協を図るよう最適にされた有限インパル
ス応答(FIR)フィルタである。
【0031】最後に、本システムの1つのプロセッサ
は、これまで説明したような水平方向のスケーリングも
実行できるものでなければならない。図6にはかかる方
法のグラフ表示が示されている。入力サンプルは次のよ
うな出力サンプルを発生するように組み合わされる。
【0032】
【数1】
【0033】このシステムは上記関数のすべてを実行す
るのに2608個の命令を使用するが、この命令の数は
利用可能な2730個の命令スペースのうちの約95%
である。利用される命令スペースの大きさのために古い
SVPではこれまでは高度なFIRフィルタは利用でき
なかった。一般にスケーリングを行うにはできるだけ多
くのスケーリング比を使用するが、これまではシステム
の機能を犠牲にすることなくスケーリング比を制限して
いた。
【0034】最後に、本システムは新しい異なる方式に
適応できる機能を有する。本システムではこれまで検討
されていなかったPALplusも容易に使用された。
これは本システムの固有のフレキシビリティによるもの
である。
【0035】これまで改善されたスキャンラインプロセ
ッサに基づくビデオシステムの特定の実施例を説明した
が、かかる特定の引用は、特許請求の範囲を除き本発明
の範囲を限定するものではないと見なすべきである。
【0036】関連出願 本願は米国特許出願第60/002,757号(TI-21386)(発明
の名称:スキャンラインビデオプロセッサを使用した改
善されたビデオ処理)、および米国特許出願第60/002,7
55号(TI-20246)(発明の名称:デジタルディスプレイ
用シャープネス制御)と同時に出願された米国特許出願
に対応する。
【0037】以上の説明に関し、以下の項を開示する。 (1)共通レートでサンプリングされるデジタル入力信
号と、スキャンラインビデオプロセッサとを備え、該プ
ロセッサは前記共通レートで前記デジタル入力信号を受
信し、動き検出、動き適応プロスキャン補間、水平およ
び垂直方向スケーリングを実行でき、前記入力信号にシ
ャープネス制御を行う改善されたビデオ処理システム。 (2)前記共通レートはビデオ入力信号の1ライン当た
り720個のサンプルである、前記第1項記載のシステ
ム。 (3)有限インパルス応答フィルタを使用することによ
り前記垂直方向スケーリングを行う、前記第1項記載の
システム。 (4)有限インパルス応答フィルタを使用することによ
り前記水平方向スケーリングを行う、前記第1項記載の
システム。
【0038】(5)数個の放送ビデオ方式を受信し、デ
ィスプレイできる、前記第1項記載のシステム。 (6)前記デジタル入力信号はNTSCである、前記第
1項記載のシステム。 (7)前記デジタル入力信号はNTSCレターボックス
である、前記第1項記載のシステム。 (8)前記デジタル入力信号はPALである、前記第1
項記載のシステム。 (9)前記デジタル入力信号はPALplusである、
前記第1項記載のシステム。
【0039】(10)ビデオ信号処理用の改善された処
理システム10であり、このシステムは共通レートのデ
ジタル入力信号と共にほぼ最大の効率で1つの新しいバ
ージョンのスキャンラインビデオプロセッサ12しか使
用しない。このプロセッサは限られた量の命令スペース
内で動き検出、動き適応スキャン変換、水平および垂直
方向スケーリングを実行し、シャープネス制御を行い、
これら機能を4つの異なるビデオ方式に適用する。
【図面の簡単な説明】
【図1】1つのスキャンラインビデオプロセッサしか必
要としないビデオ処理のためのシステムアーキテクチャ
のブロック図である。
【図2】ビデオデータのための処理システムで使用でき
る動き適応走査レート変換方法の一例を示す図である。
【図3】入力ビデオ信号の方式の変形例を示す図であ
る。
【図4】入力ビデオ信号の方式に対し実行しなければな
らない処理機能のブロック図である。
【図5】ビデオデータ用処理システムで使用できる、あ
るタイプの垂直スケーリングのグラフである。
【図6】ビデオデータ用処理システムで使用できる、あ
るタイプの水平スケーリングのグラフである。
【符号の説明】
10 システムアーキテクチャ 12 スキャンラインビデオプロセッサ 14、16 フィールド遅延回路 20、22、24、26 フィールド遅延回路 30 混合回路 34 水平ローパスフィルタ 38 非線形関数 40 フィールド遅延回路 44 比較器(最大値検出回路) 52 動き検出 54 プロスキャン補間 56 シャープネス制御 58、62 水平方向スケーリング 68、70 垂直方向スケーリング
───────────────────────────────────────────────────── フロントページの続き (72)発明者 大原 一浩 アメリカ合衆国テキサス州プラノ,レガシ ー ドライブ 801,アパートメント ナ ンバー 222

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 共通レートでサンプリングされるデジタ
    ル入力信号と、 スキャンラインビデオプロセッサとを備え、該プロセッ
    サは前記共通レートで前記デジタル入力信号を受信し、
    動き検出、動き適応プロスキャン補間、水平および垂直
    方向スケーリングを実行でき、前記入力信号にシャープ
    ネス制御を行う改善されたビデオ処理システム。
JP8222741A 1995-08-24 1996-08-23 改良されたビデオ処理システム Pending JPH09182031A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US275895P 1995-08-24 1995-08-24
US002758 1995-08-24

Publications (1)

Publication Number Publication Date
JPH09182031A true JPH09182031A (ja) 1997-07-11

Family

ID=21702360

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8222741A Pending JPH09182031A (ja) 1995-08-24 1996-08-23 改良されたビデオ処理システム

Country Status (5)

Country Link
EP (1) EP0762749A3 (ja)
JP (1) JPH09182031A (ja)
KR (1) KR100426996B1 (ja)
CA (1) CA2183797A1 (ja)
TW (1) TW447213B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1996038653A2 (en) * 1995-05-31 1996-12-05 Shell Internationale Research Maatschappij B.V. Device for controlling the weight on an earth drill bit

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2861213B2 (ja) * 1990-03-13 1999-02-24 ソニー株式会社 画像表示装置
US5489952A (en) * 1993-07-14 1996-02-06 Texas Instruments Incorporated Method and device for multi-format television
US5452024A (en) * 1993-11-01 1995-09-19 Texas Instruments Incorporated DMD display system

Also Published As

Publication number Publication date
CA2183797A1 (en) 1997-02-25
EP0762749A3 (en) 1997-05-07
EP0762749A2 (en) 1997-03-12
KR100426996B1 (ko) 2004-11-02
TW447213B (en) 2001-07-21
KR970014303A (ko) 1997-03-29

Similar Documents

Publication Publication Date Title
US6281873B1 (en) Video line rate vertical scaler
US5914753A (en) Apparatus and method to convert computer graphics signals to television video signals with vertical and horizontal scaling requiring no frame buffers
US5574572A (en) Video scaling method and device
US6784942B2 (en) Motion adaptive de-interlacing method and apparatus
US5374995A (en) Method and apparatus for enhancing sharpness of a sequence of images subject to continuous zoom
US6348925B1 (en) Method and apparatus for block data transfer to reduce on-chip storage for interpolative video resizing
US20020140854A1 (en) Scalable resolution enhancement of a video image
US6320619B1 (en) Flicker filter circuit
US20070104394A1 (en) Method and system for digital image magnification and reduction
US6281933B1 (en) Images in interlaced formats: a novel method of scan conversion for video imaging systems
JPH08190371A (ja) 画像スケーリングフィルタ及びビデオスケーリング方法
JPH0884321A (ja) ビデオデータ処理方法
WO1998010377A1 (fr) Processeur de signaux video
KR101816661B1 (ko) 비디오 스케일러들에서의 링잉 억제
US5864367A (en) Video processing system with scan-line video processor
US6297847B1 (en) Removal of interpolation artifacts in a non-interlaced video stream
US6128539A (en) Method and apparatus for forming image scaling filters
US5668602A (en) Real-time television image pixel multiplication methods and apparatus
JPH09182031A (ja) 改良されたビデオ処理システム
JP2006524463A (ja) デジタル信号のサンプリングレート変換及び利得制御されたフィルタ処理の組合せ
JP2510019B2 (ja) 画像表示方法および装置
EP0762737A2 (en) Improvements in display systems
JPH09102935A (ja) 特別な特徴を具備した低価格順次走査型テレビジョンシステム
JPH1098694A (ja) 画像信号の走査変換方法及び回路
JPH09204168A (ja) アナログ・ビデオ信号から二次イメージのピクセル・データを得る方法及び二次イメージ・データ変換器