JPH0918156A - Multilayer printed wiring board - Google Patents

Multilayer printed wiring board

Info

Publication number
JPH0918156A
JPH0918156A JP7161025A JP16102595A JPH0918156A JP H0918156 A JPH0918156 A JP H0918156A JP 7161025 A JP7161025 A JP 7161025A JP 16102595 A JP16102595 A JP 16102595A JP H0918156 A JPH0918156 A JP H0918156A
Authority
JP
Japan
Prior art keywords
wiring
layer
signal
power supply
wiring portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7161025A
Other languages
Japanese (ja)
Inventor
Yuichi Sasaki
雄一 佐々木
Keitaro Yamagishi
圭太郎 山岸
Akihiro Miura
昭浩 三浦
Mamoru Oraku
守 大楽
Tetsuo Motomiya
哲男 本宮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP7161025A priority Critical patent/JPH0918156A/en
Publication of JPH0918156A publication Critical patent/JPH0918156A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298Multilayer circuits

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

PURPOSE: To decrease the inductance and combined resistance of the entire ground wiring by providing a first layer having first signal wiring part and first power supply wiring part, and a second layer connected with a plurality of first ground wiring parts, a second signal wiring part and a second power supply wiring part. CONSTITUTION: Wiring layers 16, 17 in the direction of X, Y axes having the wiring direction different by 90 deg. from each other are laminated through an insulating material. Ground wiring parts 7b, 7e of the wiring layers in the direction of X, Y axes are connected each other through a via hole. Power supply wiring parts 8a, 8d of the wiring layers in the direction of X, Y axes are connected each other through a via hole. Signal wiring parts 11h, 11p of the wiring layers 16, 17 in the direction of X, Y axes are connected each other through a via hole. When the ground wiring parts and the power supply wiring parts are connected in lattice, the inductance and combined resistance can be decreased even if the power supply wiring parts for the ground wiring parts and the power supply wiring parts are made narrow.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、多層プリント配線板の
構造に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a structure of a multilayer printed wiring board.

【0002】[0002]

【従来の技術】図15は一般的に利用される従来の多層
プリント配線板(以下、配線板)の給電配線層(電源V
1、電源V2(≠V1)、GND等を含む)と信号配線層を
有した8層の配線板の断面構成例である。(1)はGND
配線層、(2)は電源V1配線層、(3)は電源V2配線層、
(4)は信号配線層、(5)は部品実装層、(48)は絶縁層であ
り、上から順に部品実装層(5)、電源V1配線層(2)、G
ND配線層(1)、信号配線層(4)、信号配線層(4)、GN
D配線層(1)、電源V2配線層(3)、部品実装層(5)の8
層の各層間に絶縁層(48)を1層づつ挟んだものから構成
されている。
2. Description of the Related Art FIG. 15 shows a power supply wiring layer (power supply V) of a commonly used conventional multilayer printed wiring board (hereinafter, wiring board).
1 is a cross-sectional configuration example of an eight-layer wiring board having 1, a power source V2 (≠ V1, and including GND) and a signal wiring layer. (1) is GND
Wiring layer, (2) power source V1 wiring layer, (3) power source V2 wiring layer,
(4) is a signal wiring layer, (5) is a component mounting layer, and (48) is an insulating layer. The component mounting layer (5), the power supply V1 wiring layer (2), and G are arranged in this order from the top.
ND wiring layer (1), signal wiring layer (4), signal wiring layer (4), GN
D wiring layer (1), power supply V2 wiring layer (3), component mounting layer (5) 8
An insulating layer (48) is sandwiched between each of the layers.

【0003】図16は他の従来の配線板の構成を示すも
ので、電源配線層とGND配線層の2層を同一層に配線
した給電配線層を有した6層の配線板の断面構成例であ
る。(4)は信号配線層、(5)は部品実装層、2/6層と5/6層
は給電配線層、(1)はGND配線層の部分、(2)は電源V
1配線層の部分、(3)は電源V2配線層の部分、(48)は
絶縁層であり、上から順に部品実装層(5)、給電配線
層、信号配線層(4)、信号配線層(4)、給電配線層、部品
実装層(5)の6層の各層間に絶縁層(48)を1層づつ挟ん
だものから構成されている。上記給電配線層は、電源V
1配線部とGND配線部から構成される。また、上記給
電配線層は、電源V2配線部とGND配線部から構成さ
れる。上記二つの給電配線層における、電源配線部とG
ND配線部の具体的配置例を示したものが図17から図
20である。
FIG. 16 shows the structure of another conventional wiring board. An example of a cross-sectional structure of a six-layer wiring board having a power supply wiring layer in which two layers of a power supply wiring layer and a GND wiring layer are wired in the same layer. Is. (4) is a signal wiring layer, (5) is a component mounting layer, 2/6 layers and 5/6 layers are power feeding wiring layers, (1) is a GND wiring layer portion, and (2) is a power supply V
1 wiring layer part, (3) a power supply V2 wiring layer part, and (48) an insulating layer, in order from the top, component mounting layer (5), power supply wiring layer, signal wiring layer (4), signal wiring layer (4), a power supply wiring layer, and a component mounting layer (5), each of which is composed of six layers, and an insulating layer (48) sandwiched between the layers. The power supply wiring layer is a power source V
It consists of one wiring part and GND wiring part. The power supply wiring layer is composed of a power supply V2 wiring portion and a GND wiring portion. In the two power supply wiring layers, the power supply wiring portion and G
FIGS. 17 to 20 show specific layout examples of the ND wiring portion.

【0004】上記図15、図16に示すものの他、従来
例としては図17に示すものがある。図17は特開平5
−136567に示されたものであり配線板の給電配線
層の構成例を示す上面図である。(6)は給電配線層で、
(7)はGND配線部、(8)はGND配線部(7)とは距離を
もって離れている電源V1配線部である。GND配線部
(7)を櫛形に形成したものと、この櫛形のGND配線部
(7)を歯が噛み合うようにして電源V1配線部(8)を櫛形
に形成したものとで1つの給電配線層(6)を構成してい
るので、給電配線層数を少なくすることが可能となり、
全体の配線板の層数を削減することができる。
In addition to those shown in FIGS. 15 and 16, there is a conventional example shown in FIG. FIG. 17 shows Japanese Patent Laid-Open No.
It is a top view which is shown in -136567 and which shows the structural example of the electric power feeding wiring layer of a wiring board. (6) is a power supply wiring layer,
Reference numeral (7) is a GND wiring portion, and (8) is a power source V1 wiring portion which is spaced apart from the GND wiring portion (7). GND wiring section
Comb shape of (7) and this comb-shaped GND wiring part
Since one power supply wiring layer (6) is composed of the power supply V1 wiring part (8) formed in a comb shape so that the teeth of (7) mesh with each other, it is possible to reduce the number of power supply wiring layers. Next to
The number of layers of the entire wiring board can be reduced.

【0005】その他の従来例として、図18に示すもの
がある。図18は特開平5−136567の配線板の給
電配線層の構成例を示す上面図である。(6)は給電配線
層で、(7)はGND配線部、(8)はGND配線部(7)とは
距離をもって離れている電源V1配線部である。GND
配線部(7)と電源V1配線部(8)とが隣合いかつ、平行に
して1つの給電配線層(6)を構成しているので、給電配
線層数を少なくすることが可能となり、全体の配線板の
層数を削減することができる。
Another conventional example is shown in FIG. FIG. 18 is a top view showing an example of the structure of the power supply wiring layer of the wiring board disclosed in JP-A-5-136567. Reference numeral (6) is a power supply wiring layer, (7) is a GND wiring portion, and (8) is a power source V1 wiring portion which is separated from the GND wiring portion (7). GND
Since the wiring part (7) and the power source V1 wiring part (8) are adjacent to each other and parallel to each other to form one power supply wiring layer (6), it is possible to reduce the number of power supply wiring layers. The number of layers of the wiring board can be reduced.

【0006】さらに、その他の従来例として図19に示
すものがある。図19は特開平5−136567の配線
板の給電配線層の構成例を示す上面図である。(6)は給
電配線層で、(7)はGND配線部、(8)はGND配線部
(7)とは距離をもって離れている電源V1配線部である。
(9)はGND配線部(7)と電源V1配線部(8)とは距離をも
って離れている電源V2(≠V1)配線部である。GN
D配線部(7)を櫛形に形成したものと、この櫛形のGN
D配線部(7)を歯が噛み合うようにして電源V1配線部
(8)を櫛形に形成したものと、GND配線部(7)と電源V
1配線部(8)との間に電源V2配線部(9)を配線したもの
とで1つの給電配線層(6)を構成しているので、給電配
線層数を少なくすることが可能となり、全体の配線板の
層数を削減することができる。
Further, another conventional example is shown in FIG. FIG. 19 is a top view showing a configuration example of the power supply wiring layer of the wiring board disclosed in Japanese Patent Laid-Open No. 5-136567. (6) is a power supply wiring layer, (7) is a GND wiring section, and (8) is a GND wiring section
(7) is a power source V1 wiring portion which is separated from the power source by a distance.
Reference numeral (9) is a power source V2 (≠ V1) wiring portion which is separated from the GND wiring portion (7) and the power source V1 wiring portion (8) by a distance. GN
Comb-shaped D wiring part (7) and this comb-shaped GN
Power supply V1 wiring part with D wiring part (7) meshing with teeth
Composed of (8), GND wiring (7) and power supply V
Since one power supply wiring layer (6) is configured by wiring the power supply V2 wiring part (9) between the one wiring part (8), it is possible to reduce the number of power supply wiring layers, The number of layers of the entire wiring board can be reduced.

【0007】また他の従来例として図20に示すものが
ある。図20は特開平5−136567に示されたもの
に相当し、これは上記図17での櫛の先端部分から配線
板に搭載する素子への給電を行うときに電圧降下が起こ
る対応策の構成例を示す図である。(6)は給電配線層
で、(7)はグランド配線部、(8)はGND配線部(7)とは
距離をもって離れている電源V1配線部である。GND
配線部を櫛形に形成したものと、この櫛形のGND配線
部(7)と歯が噛み合うようにして電源V1配線部(8)を櫛
形に形成したものとで一つの給電配線層(6)を構成して
いる。電源V1配線部(8)の先端部分と別の層に設定し
た電源V1配線部(8f)と電源V1配線接続用VIA(10)
で物理的かつ電気的に接続する方法である。
Another conventional example is shown in FIG. FIG. 20 corresponds to the one shown in Japanese Patent Laid-Open No. 5-136567, which is a countermeasure structure in which a voltage drop occurs when power is supplied from the tip portion of the comb in FIG. 17 to the element mounted on the wiring board. It is a figure which shows an example. Reference numeral (6) is a power supply wiring layer, (7) is a ground wiring portion, and (8) is a power source V1 wiring portion which is separated from the GND wiring portion (7) with a distance. GND
One power supply wiring layer (6) is formed by the comb-shaped wiring part and the comb-shaped GND wiring part (7) and the power supply V1 wiring part (8) formed so that the teeth mesh with each other. I am configuring. The power supply V1 wiring part (8f) and the power supply V1 wiring connecting VIA (10) set on a different layer from the tip of the power supply V1 wiring part (8)
It is a method of connecting physically and electrically.

【0008】さらに、他の従来例として図21に示すも
のがある。図21は特開平6−268370に示された
ものに相当し、上記図17、図18、図19の給電配線
の隙間に信号配線を配線した場合の構成例を示す拡大し
た上面図である。(11)は信号配線部で、(12)は信号配線
部(11)のチャネル本数である。構成例図17、図18、
図19の給電配線の隙間にチャネル本数(12)の信号配線
部(11)を盛り込み構成したので、信号配線層の数の削減
を可能とすることができる。
Further, another conventional example is shown in FIG. FIG. 21 is an enlarged top view showing an example of a structure corresponding to that shown in Japanese Patent Laid-Open No. 6-268370, in which a signal wiring is laid in the gap between the power feeding wirings in FIGS. 17, 18, and 19. (11) is a signal wiring part, and (12) is the number of channels of the signal wiring part (11). Configuration example FIG. 17, FIG.
Since the signal wiring portion (11) having the number of channels (12) is incorporated in the gap between the power feeding wirings in FIG. 19, it is possible to reduce the number of signal wiring layers.

【0009】さらにまた、他の従来例として図22に示
すものがある。図22は特開平5−136567に相当
し、配線板上でで二つの信号配線層間において同じ種類
の信号を伝送する信号配線部同士を信号配線用VIAを
用いて電気的かつ物理的に層間接続する時の断面構成例
を示す図である。(4)は信号配線層、(5)は部品実装層、
(1)はグランド配線層の部分、(2)は電源V1配線層の部
分、(11a)〜(11f)は信号配線部、(48)は絶縁層である。
そして、絶縁層を挟んだ前記信号配線部(11b)と信号配
線部(11d)との間には両信号配線部を電気的かつ物理的
に接続する信号配線接続用VIA(20)が形成されてい
る。この信号配線層間を信号配線接続用VIAで接続す
ることにより配線効率の高い配線板が製造できる。
Still another conventional example is shown in FIG. FIG. 22 corresponds to Japanese Patent Laid-Open No. 5-136567, in which signal wiring portions that transmit signals of the same type between two signal wiring layers on a wiring board are electrically and physically connected to each other by using a signal wiring VIA. It is a figure showing an example of section composition at the time of doing. (4) is the signal wiring layer, (5) is the component mounting layer,
(1) is a ground wiring layer portion, (2) is a power supply V1 wiring layer portion, (11a) to (11f) are signal wiring portions, and (48) is an insulating layer.
A signal wiring connection VIA (20) for electrically and physically connecting the signal wiring portion (11b) and the signal wiring portion (11d) sandwiching the insulating layer is formed. ing. By connecting the signal wiring layers with the signal wiring connecting VIA, a wiring board having high wiring efficiency can be manufactured.

【0010】また、他の従来例として図23に示すもの
がある。図23は従来の配線板の給電配線層の構成例図
21において、電源配線部とGND配線部との間に配線
される信号配線部が1本の時の、IC等の部品搭載と部
品への給電方法を示す上面図である。(13)は部品実装層
(5)上に搭載実装したIC部品である。(14)はGND配
線部(7)と接続するGNDピンである。(15)は電源V1配
線部(8)と接続するIC部品(13)の電源V1ピンである。
IC部品(13)の配置は、IC部品のGNDピン(14)の位
置および電源V1ピン(15)の位置と給電配線層のGND
配線部(7)の位置および電源V1配線部(8)の位置とを確
認してそれぞれのピンとそれぞれの給電配線と接続す
る。
Another conventional example is shown in FIG. FIG. 23 shows a configuration example of a power supply wiring layer of a conventional wiring board. In FIG. 21, when the number of signal wiring portions wired between the power supply wiring portion and the GND wiring portion is one, component mounting such as IC and component mounting 3 is a top view showing the power feeding method of FIG. (13) is the component mounting layer
(5) These are IC components mounted and mounted on top. Reference numeral (14) is a GND pin connected to the GND wiring portion (7). Reference numeral (15) is a power source V1 pin of the IC component (13) connected to the power source V1 wiring section (8).
The layout of the IC component (13) is as follows: the position of the GND pin (14) of the IC component, the position of the power supply V1 pin (15), and the GND of the power supply wiring layer.
After confirming the position of the wiring part (7) and the position of the power source V1 wiring part (8), each pin is connected to each power supply line.

【0011】さらに、図24は図23の断面図であり、
従来の配線板の給電配線層の構成例図21において、電
源配線部とGND配線部との間に配線される信号配線部
が1本の時の、IC等の部品搭載と部品への給電方法を
示す断面図である。(13)は部品実装層(5)上に搭載実装
したIC部品である。給電配線層(6)にGND配線部(7)
と電源V1配線部(8)と信号配線部(9)が配線される。(1
4)はGND配線部(7)と接続するGNDピンである。(1
5)は電源V1配線部(8)と接続するIC部品(13)の電源V
1ピンである。IC部品(13)の配置は、IC部品のGN
Dピン(14)の位置および電源V1ピン(15)の位置と給電
配線層のGND配線部(7)の位置および電源V1配線部
(8)の位置とを確認してそれぞれのピンとそれぞれの給
電配線と接続する。
Further, FIG. 24 is a sectional view of FIG.
21. Configuration example of power supply wiring layer of conventional wiring board In FIG. 21, when there is one signal wiring section wired between the power supply wiring section and the GND wiring section, the method of mounting components such as IC and feeding power to the components FIG. Reference numeral (13) is an IC component mounted and mounted on the component mounting layer (5). GND wiring part (7) on the power supply wiring layer (6)
The power supply V1 wiring part (8) and the signal wiring part (9) are wired. (1
4) is a GND pin connected to the GND wiring part (7). (1
5) is the power supply V1 The power supply V of the IC component (13) connected to the wiring part (8)
1 pin. The layout of IC parts (13) is GN of IC parts.
Position of D pin (14), power source V1 pin (15), position of GND wiring part (7) of power supply wiring layer and power source V1 wiring part
Check the position of (8) and connect each pin to each power supply wiring.

【0012】[0012]

【発明が解決しようとする課題】上記の従来例では以下
に示す問題点があった。つまり、以下の1〜5に示す各
要素に対して動作や制御を同時に行うことができなかっ
た。従来の配線板において、高密度かつ高速高周波の回
路を配線した場合、 1.必要とする信号配線部(11)本数の収容についての可
否判定 2.信号配線部(11)の電気特性である特性インピーダン
スのコントロール 3.信号配線部(11)の電気特性であるクロストークノイ
ズのコントロール 4.GND配線(7)と電源V1配線(8)または電源V2配
線(9)の給電配線の電気特性である合成抵抗値を下げる
コントロール 5.GND配線(7)と電源V1配線(8)または電源V2配
線(9)の給電配線の電気特性である合成インダクタンス
値を下げるコントロール
The above-mentioned conventional example has the following problems. That is, it was not possible to simultaneously perform the operation and control on each of the following elements 1 to 5. When a high-density, high-speed and high-frequency circuit is wired on a conventional wiring board, 1. Judgment as to whether or not the required number of signal wiring parts (11) can be accommodated. Control of characteristic impedance which is electric characteristic of signal wiring part (11) 3. 3. Control of crosstalk noise, which is an electrical characteristic of the signal wiring section (11). 4. Control to lower the combined resistance value, which is the electrical characteristic of the GND wiring (7) and the power supply wiring of the power supply V1 wiring (8) or the power supply V2 wiring (9). Control to lower the combined inductance value, which is the electrical characteristic of the GND wiring (7) and the power supply wiring of the power supply V1 wiring (8) or the power supply V2 wiring (9)

【0013】正常な信号波形を伝送するには、従来の配
線板のように信号配線部のみ配線されている信号配線層
と層一面が給電配線部である給電配線層とに分割し、給
電配線部の合成抵抗値と合成インダクタンス値について
のコントロールを必要としないように配線板を構成し
て、信号配線部に関する特性インピーダンスとクロスト
ークノイズと信号配線部の配線本数とをコントロールし
ていた。しかし、この方法を選択すると配線板の層数が
多くなるという問題点が生じる。
In order to transmit a normal signal waveform, the wiring is divided into a signal wiring layer in which only the signal wiring portion is wired as in the conventional wiring board and a power feeding wiring layer whose entire surface is a power feeding wiring portion. The wiring board is configured so as not to control the combined resistance value and the combined inductance value of each section, and the characteristic impedance, crosstalk noise, and the number of wirings of the signal wiring section regarding the signal wiring section are controlled. However, when this method is selected, there is a problem that the number of layers of the wiring board increases.

【0014】そこで、配線板の層数を減少させるために
信号配線部と給電配線部とを同一層に配線する方法が考
えられる。しかし、従来の櫛形給電配線層を保持した配
線板の場合には、給電配線部の合成抵抗値および合成イ
ンダクタンス値が大きくなるという問題がある。この問
題に対して、櫛の先端部にVIAを渡して給電配線部の
電圧降下を抑える方法では、給電配線部の配線幅が広く
ないと設置できないという問題が生じる。
Therefore, in order to reduce the number of layers of the wiring board, a method of wiring the signal wiring portion and the power feeding wiring portion in the same layer can be considered. However, in the case of the conventional wiring board holding the comb-shaped power supply wiring layer, there is a problem that the combined resistance value and the combined inductance value of the power supply wiring section become large. To solve this problem, the method of passing the VIA to the tip of the comb to suppress the voltage drop in the power supply wiring section causes a problem that it cannot be installed unless the wiring width of the power supply wiring section is wide.

【0015】このように信号配線部と給電配線部とを同
一層に配線するには給電配線部の合成抵抗値と合成イン
ダクタンス値を低く抑えるために図7の(7)や(8)に示し
た給電配線部の配線幅を広くする必要がある。給電配線
部の配線幅を広げると、IC等の部品の配置をする時、
部品のGNDピンの位置および電源ピンの位置と給電配
線層のGND配線部(7)の位置および電源V1配線部(8)
の位置とを確認してそれぞれのピンとそれぞれの給電配
線と接続するため、IC等の部品の配置に多くの時間を
費やすという問題点が生じる。
In order to wire the signal wiring portion and the power feeding wiring portion in the same layer as described above, in order to keep the combined resistance value and the combined inductance value of the feeding wiring portion low, the wiring is shown in (7) and (8) of FIG. It is necessary to widen the wiring width of the power supply wiring section. When the wiring width of the power supply wiring part is widened, when arranging parts such as IC,
Position of GND pin and power supply pin of parts, position of GND wiring part (7) of power supply wiring layer and power supply V1 wiring part (8)
Since each pin is connected to each power supply wiring after confirming the position of, the problem of spending a lot of time in arranging parts such as IC arises.

【0016】また、それに加えて、部品を配置できる場
所が制限される可能性が高まるか、部品から給電配線部
までの引出線を長く設ける必要が生じる。部品の設置場
所の制限は高密度の配線を難しくし、長い引出線の敷設
は新たに引出線の合成抵抗値や合成インダクタンス値の
コントロールを必要とする問題点が生じる。さらに、給
電配線部の配線幅を広くすると、ひとつの配線層に配線
できる信号配線部の総数が減少するという問題も生じ
る。
In addition to this, there is a high possibility that the place where the component can be placed is limited, or it is necessary to provide a long lead line from the component to the power supply wiring section. The limitation of the installation location of components makes high-density wiring difficult, and the laying of a long lead wire causes a problem that it is necessary to newly control the combined resistance value and the combined inductance value of the lead wire. Further, when the wiring width of the power supply wiring portion is widened, there is a problem that the total number of signal wiring portions that can be wired in one wiring layer decreases.

【0017】従来の配線板の給電層の構成例図21のよ
うな給電配線層(6)内のGND配線部(7)と電源V1配線
部(8)との間に信号配線部(11)を配線する場合でも、信
号配線部(11)がGND配線部(7)と電源V1配線部(8)と
の給電配線部によって、以下の1と2を確保することが
困難となる。 1.給電配線層(6)内のGND配線部(7)と電源V1配線
部(8)との給電配線部間の信号配線部(11)に対して信号
配線部の配線可能な領域 2.信号配線部(11)の各配線層の配線チャネル数(12)及
び配線板全体の配線チャネル数(12)
Example of constitution of power feeding layer of conventional wiring board Signal wiring part (11) between GND wiring part (7) and power source V1 wiring part (8) in power feeding wiring layer (6) as shown in FIG. Even when wiring is performed, it is difficult for the signal wiring portion (11) to secure the following 1 and 2 by the power feeding wiring portion between the GND wiring portion (7) and the power source V1 wiring portion (8). 1. 1. A wirable area of the signal wiring portion with respect to the signal wiring portion (11) between the GND wiring portion (7) and the power supply V1 wiring portion (8) in the power feeding wiring layer (6). Number of wiring channels (12) for each wiring layer of the signal wiring part (11) and number of wiring channels for the entire wiring board (12)

【0018】また、この信号配線部(11)の配線可能領域
を増加させるために、GND配線部(7)や電源V1配線部
(8)の給電配線部を細くしたとすると、給電配線の電気
特性である合成抵抗値や合成インダクタンス値が上昇す
ることとなり問題となる。
In order to increase the wirable area of the signal wiring portion (11), the GND wiring portion (7) and the power source V1 wiring portion are provided.
If the power supply wiring portion of (8) is made thin, the composite resistance value and the composite inductance value, which are the electrical characteristics of the power supply wiring, increase, which is a problem.

【0019】さらに、配線チャネル数(12)を数多く設定
するために電源配線部とGND配線部との間隔を狭めた
ならば、信号配線部(11)の電気特性であるクロストーク
ノイズの値は低く抑えることが可能となるが、信号配線
間の特性インピーダンスをコントロールする必要が生じ
る。配線チャネルが複数の信号配線部から構成される場
合、電源配線部とGND配線部との間隔を狭めたなら
ば、伝送信号にクロストークノイズの影響が生じ、正常
な信号波形が伝送されない。
Furthermore, if the distance between the power supply wiring section and the GND wiring section is narrowed in order to set a large number of wiring channels (12), the value of the crosstalk noise which is the electrical characteristic of the signal wiring section (11) will be Although it can be suppressed to a low value, it becomes necessary to control the characteristic impedance between the signal wirings. In the case where the wiring channel is composed of a plurality of signal wiring portions, if the distance between the power supply wiring portion and the GND wiring portion is narrowed, the influence of crosstalk noise occurs on the transmission signal, and a normal signal waveform is not transmitted.

【0020】また、配線チャネルが1本の信号配線部か
ら構成されている場合、電源配線部とGND配線部との
間隔にかかわらず、伝送信号に対して生じるクロストー
クノイズの影響を考える必要はないが、一本の信号配線
部が占有する配線領域が増えることによって配線チャネ
ル数(12)が減少する。もしくは、信号配線部ひとつひと
つに対して電源配線部またはGND配線部を配線するこ
とによる給電配線部の配線可能領域の拡大がもたらす非
効率的配線といった問題に直面する。
When the wiring channel is composed of one signal wiring portion, it is not necessary to consider the influence of crosstalk noise generated on the transmission signal regardless of the distance between the power wiring portion and the GND wiring portion. Although not provided, the number of wiring channels (12) is reduced by increasing the wiring area occupied by one signal wiring portion. Alternatively, the problem of inefficient wiring caused by the expansion of the wirable area of the power supply wiring section by wiring the power supply wiring section or the GND wiring section for each signal wiring section is encountered.

【0021】一方、GND配線部(7)と電源V1配線部
(8)または電源V2配線部(9)の配線パターン幅が太い場
合、信号配線の配線可能な領域を減少させることが問題
であると同時に、配線板に実装する電源電圧の異なるI
C部品(13)の配置を決定するにあたってIC部品のGN
Dピン(14)や電源V1ピン(15)の配置場所から電源配線
部やグランド配線部にまで別途に長い引出線を設ける必
要が生じ、配線板の電気特性を落とすことが問題とな
る。
On the other hand, the GND wiring section (7) and the power source V1 wiring section
If the wiring pattern width of the (8) or the power supply V2 wiring part (9) is large, it is a problem to reduce the wirable area of the signal wiring, and at the same time, I of different power supply voltage mounted on the wiring board is used.
GN of IC parts when deciding the placement of C parts (13)
It becomes necessary to separately provide a long lead wire from the location where the D pin (14) or the power supply V1 pin (15) is arranged to the power supply wiring portion or the ground wiring portion, which causes a problem of degrading the electrical characteristics of the wiring board.

【0022】本発明は上記のような問題を解決するため
になされたもので、多層プリント配線板において、従来
の多層構造を減層するとともに給電配線の電気特性の低
下を防ぐことを第一の目的としている。また、伝送信号
に与える給電配線のノイズの影響を削減することができ
る多層プリント配線板を得ることが第二の目的である。
The present invention has been made in order to solve the above problems, and it is a first object of the present invention to reduce the number of layers in a conventional multilayer structure in a multilayer printed wiring board and prevent the electrical characteristics of the power supply wiring from being deteriorated. Has an aim. A second object is to obtain a multilayer printed wiring board that can reduce the influence of noise of the power supply wiring on the transmission signal.

【0023】さらに、伝送信号に与える信号配線のノイ
ズの影響を削減することができる多層プリント配線板を
得ることが第三の目的である。さらにまた、従来の多層
構造を減層するとともに実装する素子を高密度に設置で
きることを第四の目的とする。また、従来保持していた
信号配線層を設置することなく、給電配線層にすべての
信号配線を配線可能とすることを第五の目的とする。
Further, a third object is to obtain a multilayer printed wiring board which can reduce the influence of signal wiring noise on the transmission signal. A fourth object is to reduce the number of layers in the conventional multilayer structure and to install the mounted elements at a high density. A fifth object is to enable wiring of all the signal wirings in the power feeding wiring layer without installing the signal wiring layer which has been conventionally held.

【0024】[0024]

【課題を解決するための手段】この発明にかかる多層プ
リント配線板は、第一の信号配線部と第一の電源配線部
とを有する第一層と複数の第一のグランド配線部と、第
二の信号配線部と第二の電源配線部と第一層における上
記複数の第一のグランド配線部のそれぞれに接続される
複数の第二のグランド配線部とを有する第二層とを有す
るものである。
A multilayer printed wiring board according to the present invention includes a first layer having a first signal wiring portion and a first power wiring portion, a plurality of first ground wiring portions, and a first layer. A second layer having a second signal wiring section, a second power wiring section, and a plurality of second ground wiring sections connected to each of the plurality of first ground wiring sections in the first layer Is.

【0025】この発明にかかる多層プリント配線板は、
第一の信号配線部と第一のグランド配線部と複数の第一
の電源配線部とを有する第一層と、第二の信号配線部と
第二のグランド配線部と第一層における上記複数個の第
一の電源配線部のそれぞれに接続される複数の第二の電
源配線部とを有する第二層とをも有するものである。
The multilayer printed wiring board according to the present invention comprises:
A first layer having a first signal wiring portion, a first ground wiring portion, and a plurality of first power wiring portions, a second signal wiring portion, a second ground wiring portion, and the plurality of layers in the first layer. And a second layer having a plurality of second power supply wiring parts connected to each of the first power supply wiring parts.

【0026】また、上記第一層は複数個の第一の信号配
線部を有し、上記第二層は第一の信号配線部のそれぞれ
に接続される複数の第二の信号配線部とを有する。さら
に、第一のグランド配線部と第一の電源配線部との間に
第一の信号配線部を有する第一層と、第二のグランド配
線部と第二の電源配線部との間に第二の信号配線部を有
する第二層とから、構成される。
The first layer has a plurality of first signal wiring portions, and the second layer has a plurality of second signal wiring portions connected to each of the first signal wiring portions. Have. Further, a first layer having a first signal wiring portion between the first ground wiring portion and the first power wiring portion, and a second layer between the second ground wiring portion and the second power wiring portion. It is composed of a second layer having two signal wiring portions.

【0027】さらにまた、第一の信号配線部と第一のグ
ランド配線部と第一の電源配線部とが平行に配線された
第一層と、第二の信号配線部と第二のグランド配線部と
第二の電源配線部とが平行に配線された第二層とから、
構成される。また、第一層における第一の信号配線部
と、第二層における第二の信号配線部とが、ねじれの位
置にあることを特徴とする。
Furthermore, a first layer in which the first signal wiring portion, the first ground wiring portion, and the first power wiring portion are wired in parallel, the second signal wiring portion, and the second ground wiring. Part and the second layer in which the second power supply wiring part is wired in parallel,
Be composed. Further, the first signal wiring portion in the first layer and the second signal wiring portion in the second layer are in a twisted position.

【0028】[0028]

【作用】この発明における多層プリント配線板では、第
一の信号配線部と第一の電源配線部と複数の第一のグラ
ンド配線部とを有する第一層と、第二の信号配線部と第
二の電源配線部と第一層における上記複数個の第一のグ
ランド配線部のそれぞれに接続される複数の第二のグラ
ンド配線部とを有する第二層とから、多層プリント配線
板全体において網目状にグランド配線を構成し、グラン
ド配線部全体のインダクタンス値および合成抵抗値を低
減する。
In the multilayer printed wiring board according to the present invention, the first layer having the first signal wiring portion, the first power wiring portion and the plurality of first ground wiring portions, the second signal wiring portion and the first signal wiring portion are provided. A second layer having a second power wiring portion and a plurality of second ground wiring portions connected to the plurality of first ground wiring portions in the first layer, and a mesh in the entire multilayer printed wiring board. The ground wiring is formed in a similar manner to reduce the inductance value and the combined resistance value of the entire ground wiring portion.

【0029】この発明における多層プリント配線板で
は、第一の信号配線部と第一のグランド配線部と複数の
第一の電源配線部とを有する第一層と、第二の信号配線
部と第二のグランド配線部と第一層における上記複数個
の第一の電源配線部のそれぞれに接続される複数の第二
の電源配線部とを有する第二層とから、多層プリント配
線板全体において網目状に電源配線を構成し、電源配線
部全体のインダクタンス値および合成抵抗値を低減す
る。
In the multilayer printed wiring board according to the present invention, the first layer having the first signal wiring portion, the first ground wiring portion and the plurality of first power wiring portions, the second signal wiring portion and the first signal wiring portion are provided. A second layer having a second ground wiring section and a plurality of second power supply wiring sections connected to each of the plurality of first power supply wiring sections in the first layer, and a mesh in the entire multilayer printed wiring board. The power supply wiring is formed in a similar manner to reduce the inductance value and combined resistance value of the entire power supply wiring portion.

【0030】また、上記第一層は複数の第一の信号配線
部と上記第二層の第一の信号配線部のそれぞれに接続さ
れる複数の第二の信号配線部とが、多層プリント配線板
全体において網目状に接続することによって、第一の信
号配線部を伝送している信号が他の信号の伝送配線部と
交わることなく第二の信号配線部へと信号配線接続用V
IAを経由することによって、信号配線部の方向を変
え、なおかつ短い配線距離の信号配線部を実現する。さ
らに電源配線部とグランド配線部の間に信号配線部を置
くことより、グランド配線部または電源配線部は信号配
線部より発生する磁界および電界を遮断する。
Further, the first layer has a plurality of first signal wiring portions and a plurality of second signal wiring portions connected to the first signal wiring portions of the second layer, respectively. By connecting the whole board in the form of a mesh, the signal transmitted through the first signal wiring portion is connected to the second signal wiring portion without crossing the transmission wiring portion for other signals.
By passing through the IA, the direction of the signal wiring portion is changed and a signal wiring portion having a short wiring distance is realized. Further, by disposing the signal wiring portion between the power wiring portion and the ground wiring portion, the ground wiring portion or the power wiring portion blocks the magnetic field and the electric field generated from the signal wiring portion.

【0031】さらにまた、同一層上の信号配線部とGN
D配線部と電源配線部とがそれぞれ平行に配線されるこ
とにより、信号配線部や給電配線部の電気特性を算出し
やすくなる。また、第一層における第一の信号配線部
と、第二層における第二の信号配線部とが、ねじれの位
置にあることから、上記第一の信号配線部と上記第二の
信号配線部との間での静電的および磁界的な結合を抑え
ることが可能となる。
Furthermore, the signal wiring part and the GN on the same layer.
By wiring the D wiring portion and the power wiring portion in parallel, it becomes easy to calculate the electrical characteristics of the signal wiring portion and the power feeding wiring portion. Further, since the first signal wiring portion in the first layer and the second signal wiring portion in the second layer are in a twisted position, the first signal wiring portion and the second signal wiring portion It is possible to suppress electrostatic and magnetic field coupling between and.

【0032】[0032]

【実施例】【Example】

実施例1.図1は本発明の実施例において、多層プリン
ト配線板構造内のX軸方向に配線が施された配線層を示
す上面図である。また、図2も本発明の実施例におい
て、多層プリント配線板構造内の前記X軸に直交するY
軸の方向に配線が施された配線層を示す上面図である。
図1において、(7a)〜(7c)はGND配線部、(8a)〜(8b)
はGND配線部(7a)〜(7c)と平行に配線している別電位
の電源V1配線部である。
Embodiment 1 FIG. FIG. 1 is a top view showing a wiring layer in which wiring is provided in the X-axis direction in a multilayer printed wiring board structure in an embodiment of the present invention. In addition, FIG. 2 also shows the Y orthogonal to the X axis in the multilayer printed wiring board structure in the embodiment of the present invention.
It is a top view which shows the wiring layer with which wiring was provided in the direction of an axis.
In FIG. 1, (7a) to (7c) are GND wiring parts, (8a) to (8b)
Is a power source V1 wiring portion of another potential wired in parallel with the GND wiring portions (7a) to (7c).

【0033】(11a)〜(11h)はGND配線部(7a)〜(7c)と
電源V1配線部(8a)〜(8b)との間を平行に配線している
信号配線部である。(16)は同一平面上にGND配線部(7
a)〜(7c)と電源V1配線部(8a)〜(8b)と信号配線部(11a)
〜(11h)とをX軸方向に配線し、かつ各配線部の間を絶
縁材で埋めているX軸方向配線層である。
Reference numerals (11a) to (11h) are signal wiring portions which are wired in parallel between the GND wiring portions (7a) to (7c) and the power source V1 wiring portions (8a) to (8b). (16) is the GND wiring part (7
a) to (7c) and power supply V1 wiring section (8a) to (8b) and signal wiring section (11a)
To (11h) are wired in the X-axis direction, and the space between the wiring parts is filled with an insulating material in the X-axis direction wiring layer.

【0034】図2において、(7d)〜(7e)はGND配線
部、(8c)〜(8e)はGND配線部(7d)〜(7e)と平行に配線
している別電位の電源V1配線部である。(11i)〜(11p)
はGND配線部(7d)〜(7e)と電源V1配線部(8c)〜(8e)
との間を平行に配線している信号配線部である。(17)は
同一平面上にGND配線部(7d)〜(7e)と電源V1配線部
(8c)〜(8e)と信号配線部(11i)〜(11p)とをY軸方向に配
線し、かつ各配線部の間を絶縁材で埋めているY軸方向
配線層である。
In FIG. 2, (7d) to (7e) are GND wiring portions, and (8c) to (8e) are GND wiring portions (7d) to (7e). It is a department. (11i) ~ (11p)
Are GND wiring parts (7d) to (7e) and power supply V1 wiring parts (8c) to (8e)
Is a signal wiring portion that is wired in parallel between and. (17) is a GND wiring section (7d) to (7e) and a power supply V1 wiring section on the same plane.
(8c) to (8e) and the signal wiring portions (11i) to (11p) are wired in the Y-axis direction, and a wiring layer between the wiring portions is filled with an insulating material in the Y-axis direction.

【0035】図3は第一の配線層としての上記X軸方向
配線層(16)と第二の配線層としての上記Y軸方向配線層
(17)とそれら両層の間に絶縁材を挟み積層した異方向配
線層間の接続上面図である。(18)はX軸方向配線層(16)
のGND配線部(7a)〜(7c)とY軸方向配線層(17)のGN
D配線部(7d)〜(7e)とを物理的かつ電気的に接続するG
ND配線接続用VIAである。
FIG. 3 shows the X-axis direction wiring layer (16) as the first wiring layer and the Y-axis direction wiring layer as the second wiring layer.
FIG. 16 is a connection top view of different-direction wiring layers in which an insulating material is sandwiched between (17) and both layers and laminated. (18) is a wiring layer in the X-axis direction (16)
GND wiring parts (7a) to (7c) and the Y-axis direction wiring layer (17)
G to physically and electrically connect D wiring parts (7d) to (7e)
It is a VIA for ND wiring connection.

【0036】(19)はX軸方向配線層(16)の電源V1配線
部(8a)〜(8b)とY軸方向配線層(17)の電源V1配線部(8
c)〜(8e)とを物理的かつ電気的に接続する電源V1配線
接続用VIAである。(20)はX軸方向配線層(16)の信号
配線部(11a)〜(11h)とY軸方向配線層(17)の信号配線部
(11i)〜(11p)との間で、同じ種類の信号を伝送する信号
配線部同士を物理的かつ電気的に接続する信号配線接続
用VIAである。
(19) is a power supply V1 wiring section (8a) to (8b) of the X-axis direction wiring layer (16) and a power supply V1 wiring section (8) of the Y-axis direction wiring layer (17).
c) to (8e) is a VIA for connecting a power source V1 wiring physically and electrically. (20) is a signal wiring portion (11a) to (11h) of the X-axis direction wiring layer (16) and a signal wiring portion of the Y-axis direction wiring layer (17)
(11i) to (11p) is a signal wiring connection VIA that physically and electrically connects signal wiring portions that transmit the same type of signal.

【0037】図4はX軸方向配線層とY軸方向配線層と
を積層している異方向配線層間の接続上面図である図3
上を一点鎖線ABで切断した時の断面を示す異方向配線
層間の接続断面図である。異方向配線層間の接続断面図
の上位層にはY軸配線層(17)のグランド配線部(7e)と電
源配線部(8d)と信号配線部(11p)が見られる。また、上
記接続断面図の下位層にはX軸方向配線層(16)のグラン
ド配線部(7a)〜(7c)と電源配線部(8a)〜(8b)と信号配線
部(11a)〜(11h)が見られる。
FIG. 4 is a top view of the connection between different-direction wiring layers in which the X-axis direction wiring layer and the Y-axis direction wiring layer are laminated.
FIG. 6 is a connection cross-sectional view between different-direction wiring layers showing a cross section when the upper part is cut along a dashed line AB. The ground wiring portion (7e), the power supply wiring portion (8d), and the signal wiring portion (11p) of the Y-axis wiring layer (17) can be seen in the upper layer of the connection cross-sectional view between different-direction wiring layers. Further, in the lower layer of the connection cross-sectional view, ground wiring portions (7a) to (7c), power wiring portions (8a) to (8b), and signal wiring portions (11a) to (of the X-axis direction wiring layer (16) are provided. 11h) can be seen.

【0038】さらに、Y軸配線層のグランド配線部(7e)
とX軸方向配線層のグランド配線部(7b)との間を物理的
かつ電気的に接続しているグランド配線接続VIA(18)
と、Y軸配線層の電源配線部(8d)とX軸方向配線層の電
源配線部(8a)との間を物理的かつ電気的に接続している
電源配線接続VIA(19)と、同じ種類の信号を伝送する
Y軸配線層の信号配線部(11p)とX軸方向配線層の信号
配線部(11h)との間を物理的かつ電気的に接続している
信号配線接続VIA(20)が見られる。
Further, the ground wiring portion (7e) of the Y-axis wiring layer
The ground wiring connection VIA (18) that physically and electrically connects between the wiring and the ground wiring portion (7b) of the wiring layer in the X-axis direction.
And a power supply wiring connection VIA (19) that physically and electrically connects the power supply wiring part (8d) of the Y-axis wiring layer and the power supply wiring part (8a) of the X-axis direction wiring layer. A signal wiring connection VIA (20) that physically and electrically connects the signal wiring portion (11p) of the Y-axis wiring layer and the signal wiring portion (11h) of the X-axis direction wiring layer that transmits signals of various types. ) Can be seen.

【0039】本実施例の多層プリント配線板の配線構造
を図1〜図4について説明する。図1では、X軸方向配
線層(16)において、GND配線部(7a)〜(7c)と電源V1
配線部(8a)〜(8b)を同一の配線幅、かつ直線、かつ平
行、かつグランド配線部と電源配線部とが交互、かつグ
ランド配線部と電源配線部との間隔を一定に配線する。
また、信号配線部(11a)〜(11h)はGND配線部と電源V
1配線部との間に2本づつ配線する。
The wiring structure of the multilayer printed wiring board of this embodiment will be described with reference to FIGS. In FIG. 1, in the X-axis direction wiring layer (16), the GND wiring portions (7a) to (7c) and the power source V1
The wiring portions (8a) to (8b) are wired with the same wiring width and in a straight line and in parallel, the ground wiring portions and the power supply wiring portions are alternately arranged, and the ground wiring portions and the power supply wiring portions are arranged at a constant interval.
Also, the signal wiring parts (11a) to (11h) are connected to the GND wiring part and the power source V
Wire 2 wires between each wire.

【0040】グランド配線部と電源配線部と信号配線部
のこれらすべてを直線かつ平行に配線することによっ
て、各配線部の配線設計が容易となる。また、信号配線
部をグランド配線部や電源配線部の給電配線部の間に配
置することによってシールド効果が期待でき、信号配線
部のクロストークノイズを抑えたノイズの少ない安定し
た信号の伝送を行うことができる。
By wiring all of the ground wiring portion, the power supply wiring portion, and the signal wiring portion in a straight line and in parallel, the wiring design of each wiring portion becomes easy. Also, by placing the signal wiring section between the ground wiring section and the power supply wiring section of the power supply wiring section, a shielding effect can be expected, and stable signal transmission with less noise that suppresses crosstalk noise in the signal wiring section is performed. be able to.

【0041】さらに信号配線部を給電配線部の間に2本
ずつ配線したことによって信号配線部の特性インピーダ
ンス値のばらつきを抑えることが可能となる。信号配線
部の特性インピーダンス値を安定させることにより反射
のノイズの発生を抑えることができ、安定した信号の伝
送を行うことができる。さらにまた、信号配線部を給電
配線部の間に1本ずつ配線しても信号配線部の特性イン
ピーダンス値のばらつきを抑えることは可能であるが、
信号配線部を電源配線部とGND配線部との間に2本ず
つ配線することによって配線板全体に配線できる信号配
線部の総本数を大幅に増加させることができる。
Furthermore, by arranging two signal wiring portions between the power feeding wiring portions, it is possible to suppress variations in the characteristic impedance value of the signal wiring portions. By stabilizing the characteristic impedance value of the signal wiring portion, it is possible to suppress the occurrence of reflection noise and to perform stable signal transmission. Furthermore, it is possible to suppress the variation in the characteristic impedance value of the signal wiring portion by wiring the signal wiring portions one by one between the power feeding wiring portions,
By arranging two signal wiring parts between the power supply wiring part and the GND wiring part, the total number of signal wiring parts that can be wired on the entire wiring board can be significantly increased.

【0042】図2では、Y軸方向配線層(17)において、
GND配線部(7d)〜(7e)と電源V1配線部(8c)〜(8e)を
同一の配線幅、かつ直線、かつ平行、かつグランド配線
部と電源配線部とが交互、かつグランド配線部と電源配
線部との間隔を一定に配線する。また、信号配線部(11
i)〜(11p)はGND配線部と電源V1配線部との間に2本
づつ配線する。
In FIG. 2, in the Y-axis direction wiring layer (17),
The GND wiring parts (7d) to (7e) and the power supply V1 wiring parts (8c) to (8e) have the same wiring width and are straight and parallel, and the ground wiring part and the power supply wiring part are alternated and the ground wiring part And the wiring between the power supply and the power supply are constant. In addition, the signal wiring part (11
Two lines i) to (11p) are provided between the GND wiring portion and the power source V1 wiring portion.

【0043】グランド配線部と電源配線部と信号配線部
のこれらすべてを直線かつ平行に配線することによっ
て、各配線部の配線設計が容易となる。また、信号配線
部をグランド配線部や電源配線部の給電配線部の間に配
置することによってシールド効果が期待でき、信号配線
部のクロストークノイズを抑えたノイズの少ない安定し
た信号の伝送を行うことができる。
By wiring all of the ground wiring portion, the power supply wiring portion, and the signal wiring portion in a straight line and in parallel, the wiring design of each wiring portion becomes easy. Also, by placing the signal wiring section between the ground wiring section and the power supply wiring section of the power supply wiring section, a shielding effect can be expected, and stable signal transmission with less noise that suppresses crosstalk noise in the signal wiring section is performed. be able to.

【0044】さらに信号配線部を給電配線部の間に2本
ずつ配線したことによって信号配線部の特性インピーダ
ンス値のばらつきを抑えることが可能となる。信号配線
部の特性インピーダンス値を安定させることにより反射
のノイズの発生を抑えることができ、安定した信号の伝
送を行うことができる。さらにまた、信号配線部を給電
配線部の間に1本ずつ配線しても信号配線部の特性イン
ピーダンス値のばらつきを抑えることは可能であるが、
信号配線部を電源配線部とGND配線部との間に2本ず
つ配線することによって配線板全体に配線できる信号配
線部の総本数を大幅に増加させることができる。
Furthermore, by arranging two signal wiring portions between the power feeding wiring portions, it is possible to suppress variations in the characteristic impedance value of the signal wiring portions. By stabilizing the characteristic impedance value of the signal wiring portion, it is possible to suppress the occurrence of reflection noise and to perform stable signal transmission. Furthermore, it is possible to suppress the variation in the characteristic impedance value of the signal wiring portion by wiring the signal wiring portions one by one between the power feeding wiring portions,
By arranging two signal wiring parts between the power supply wiring part and the GND wiring part, the total number of signal wiring parts that can be wired on the entire wiring board can be significantly increased.

【0045】図3では、配線方向が90度異なるX軸方
向配線層とY軸方向配線層とを、両層の間に絶縁材を挟
んで積層している。X軸方向配線層におけるグランド配
線部とY軸方向配線層におけるグランド配線部とが最も
近づくすべての点でVIAを用いて物理的かつ電気的に
接続する。また、X軸方向配線層における電源配線部と
Y軸方向配線層における電源配線部とが最も近づくすべ
ての点でVIAを用いて物理的かつ電気的に接続する。
さらに、X軸方向配線層における信号配線部とY軸方向
配線層における信号配線部とが最も近づく点のうち、同
じ種類の信号を伝送する信号配線部間をVIAで物理的
かつ電気的に接続する。
In FIG. 3, an X-axis direction wiring layer and a Y-axis direction wiring layer having different wiring directions by 90 degrees are laminated with an insulating material sandwiched between the two layers. The ground wiring portion in the X-axis direction wiring layer and the ground wiring portion in the Y-axis direction wiring layer are physically and electrically connected using VIA at all points. The VIA is used to physically and electrically connect the power supply wiring portion in the X-axis direction wiring layer and the power supply wiring portion in the Y-axis direction wiring layer at all the points closest to each other.
Further, among the points where the signal wiring portion in the X-axis direction wiring layer and the signal wiring portion in the Y-axis direction wiring layer are closest to each other, the signal wiring portions that transmit the same type of signal are physically and electrically connected by VIA. To do.

【0046】グランド配線部と電源配線部をそれぞれX
軸方向配線層とY軸方向配線層との間で格子状に、VI
Aを用いて物理的かつ電気的に接続する。すると、グラ
ンド配線部や電源配線部の給電配線部の配線幅を狭くし
ても、合成インダクタンス値および合成抵抗値を低く抑
えることが可能になる。上記給電配線部の合成インダク
タンス値と合成抵抗値を低く抑えることが可能になるこ
とから合成インダクタンス値および合成抵抗値による給
電配線部の電圧降下を抑えられる。上記給電配線部の配
線幅を狭めて給電配線部の配線層に占める面積を少なく
抑えることにより、配線層に占める信号配線部の面積が
多くなる。これより、配線板内で単独の信号配線層を設
けることなく配線板内の配線層の総数を減らした薄い多
層プリント配線板を作ることが可能になる。
X for the ground wiring section and the power supply wiring section
VI between the axial wiring layer and the Y-axis wiring layer is arranged in a grid pattern.
Physically and electrically connected using A. Then, even if the wiring width of the power supply wiring portion such as the ground wiring portion or the power supply wiring portion is narrowed, the combined inductance value and the combined resistance value can be suppressed to be low. Since it is possible to suppress the combined inductance value and the combined resistance value of the power supply wiring portion to be low, it is possible to suppress the voltage drop in the power supply wiring portion due to the combined inductance value and the combined resistance value. By narrowing the wiring width of the power supply wiring section to reduce the area occupied by the power supply wiring section in the wiring layer, the area of the signal wiring section occupied in the wiring layer is increased. As a result, it becomes possible to manufacture a thin multilayer printed wiring board in which the total number of wiring layers in the wiring board is reduced without providing a single signal wiring layer in the wiring board.

【0047】また、信号配線部にVIAを用いて信号配
線部を立体的に構造することにより、他の信号配線部の
配線方向に左右されること少なく配線することが可能と
なる。さらに、X軸方向配線層とY軸方向配線層とが9
0度異なる方向に各配線部が配線されることにより、X
軸方向配線層の信号配線部とY軸方向配線層の信号配線
部との間でクロストークノイズの影響を受けることな
く、安定した信号の伝送を行うことができる。
Further, by using the VIA for the signal wiring portion to form the signal wiring portion in a three-dimensional structure, wiring can be performed without being influenced by the wiring directions of other signal wiring portions. Further, the X-axis direction wiring layer and the Y-axis direction wiring layer are 9
By wiring the wiring parts in directions different from each other by 0 degree, X
It is possible to perform stable signal transmission between the signal wiring portion of the axial wiring layer and the signal wiring portion of the Y-axis wiring layer without being affected by crosstalk noise.

【0048】図3における信号配線接続用VIAを使用
している具体的接続ポイント例としては、以下の7点で
ある。 1.X軸方向配線層(16)上の信号配線部(11h)とY軸配
線層(17)上の信号配線部(11p)とが最も接近するポイン
ト。 2.X軸方向配線層(16)上の信号配線部(11d)とY軸配
線層(17)上の信号配線部(11p)とが最も接近するポイン
ト。 3.X軸方向配線層(16)上の信号配線部(11a)とY軸配
線層(17)上の信号配線部(11l)とが最も接近するポイン
ト。 4.X軸方向配線層(16)上の信号配線部(11g)とY軸配
線層(17)上の信号配線部(11l)とが最も接近するポイン
ト。 5.X軸方向配線層(16)上の信号配線部(11b)とY軸配
線層(17)上の信号配線部(11k)とが最も接近するポイン
ト。 6.X軸方向配線層(16)上の信号配線部(11h)とY軸配
線層(17)上の信号配線部(11k)とが最も接近するポイン
ト。 7.X軸方向配線層(16)上の信号配線部(11c)とY軸配
線層(17)上の信号配線部(11i)とが最も接近するポイン
ト。
The following seven points are concrete examples of connection points using the signal wiring connection VIA in FIG. 1. The point where the signal wiring part (11h) on the X-axis direction wiring layer (16) and the signal wiring part (11p) on the Y-axis wiring layer (17) come closest to each other. 2. The point where the signal wiring part (11d) on the X-axis direction wiring layer (16) and the signal wiring part (11p) on the Y-axis wiring layer (17) come closest to each other. 3. The point where the signal wiring part (11a) on the X-axis direction wiring layer (16) and the signal wiring part (11l) on the Y-axis wiring layer (17) are closest to each other. 4. The point where the signal wiring portion (11g) on the X-axis wiring layer (16) and the signal wiring portion (11l) on the Y-axis wiring layer (17) come closest to each other. 5. The point where the signal wiring portion (11b) on the X-axis wiring layer (16) and the signal wiring portion (11k) on the Y-axis wiring layer (17) come closest to each other. 6. The point where the signal wiring portion (11h) on the X-axis wiring layer (16) and the signal wiring portion (11k) on the Y-axis wiring layer (17) come closest to each other. 7. The point where the signal wiring part (11c) on the X-axis direction wiring layer (16) and the signal wiring part (11i) on the Y-axis wiring layer (17) come closest to each other.

【0049】図4は、図3の上面図をA−Bで切断した
時の断面図である図3の上面図において、X軸方向配線
層におけるグランド配線部(7a〜7c)とY軸方向配線層に
おけるグランド配線部(7d,7e)とが90度のねじれの位
置関係にあり、上記X軸方向配線層のグランド配線部と
上記Y軸方向配線層のグランド配線部との間隔が最も近
づくすべての点をVIAで物理的かつ電気的に接続す
る。
FIG. 4 is a sectional view of the top view of FIG. 3 taken along the line AB. In the top view of FIG. 3, the ground wiring portions (7a to 7c) in the X-axis direction wiring layer and the Y-axis direction are shown. The ground wiring portions (7d, 7e) in the wiring layer are in a positional relationship of twisting by 90 degrees, and the distance between the ground wiring portion of the X-axis direction wiring layer and the ground wiring portion of the Y-axis direction wiring layer is closest. Physically and electrically connect all points with VIA.

【0050】また、上記図3の上面図において、X軸方
向配線層における電源配線部(8a,8b)とY軸方向配線層
における電源配線部(8c〜8e)とが90度のねじれの位置
関係にあり、上記X軸方向配線層の電源配線部と上記Y
軸方向配線層の電源配線部との間隔が最も近づくすべて
の点をVIAで物理的かつ電気的に接続する。
In the top view of FIG. 3, the power supply wiring portions (8a, 8b) in the X-axis direction wiring layer and the power supply wiring portions (8c to 8e) in the Y-axis direction wiring layer are twisted by 90 degrees. In relation to the power wiring portion of the wiring layer in the X-axis direction and the Y wiring portion.
All points where the distance between the axial wiring layer and the power supply wiring portion is closest are physically and electrically connected by VIA.

【0051】さらに、上記図3の上面図において、X軸
方向配線層における信号配線部(11a〜11h)とY軸方向配
線層における信号配線部(11i〜11p)とが90度のねじれ
の位置関係にあり、同種の信号を伝送する上記X軸方向
配線層の信号配線部と上記Y軸方向配線層の信号配線部
との間で上記2配線部の間隔が最も近づくすべての点を
VIAで物理的かつ電気的に接続する。
Further, in the top view of FIG. 3, the signal wiring portions (11a to 11h) in the X-axis direction wiring layer and the signal wiring portions (11i to 11p) in the Y-axis direction wiring layer are twisted by 90 degrees. In VIA, all the points having the closest distance between the two wiring portions between the signal wiring portion of the X-axis direction wiring layer and the signal wiring portion of the Y-axis direction wiring layer that have the same relationship and transmit the same type of signal are VIA. Connect physically and electrically.

【0052】図5は本発明における、多層プリント配線
板上の各配線部の構造を選定する手順を示したフローチ
ャートである。このフローチャートに基づいて設計され
る多層プリント配線板は以下の14個の条件を満たすの
もである。
FIG. 5 is a flow chart showing a procedure for selecting the structure of each wiring portion on the multilayer printed wiring board according to the present invention. The multilayer printed wiring board designed based on this flowchart satisfies the following 14 conditions.

【0053】1.X軸方向配線層とY軸方向配線層の2
層から構成されている。 2.上記X軸方向配線層と上記Y軸配線層はGND配線
部と電源配線部と信号配線部とから構成されている。 3.上記GND配線部と上記電源配線部と上記信号配線
部とは、互いに平行である。 4.上記GND配線部と上記電源配線部の間には2本の
上記信号配線部が配線される。 5.上記X軸方向配線層におけるGND配線部と上記Y
軸方向配線層におけるGND配線部とは90度のねじれ
の位置関係にある。 6.上記X軸方向配線層におけるGND配線部と上記Y
軸方向配線層におけるGND配線部の2配線部間が最も
近づくすべての点をVIAで物理的かつ電気的に接続す
る。 7.上記X軸方向配線層における電源配線部と上記Y軸
方向配線層における電源配線部とは90度のねじれの位
置関係にある。 8.上記X軸方向配線層における電源配線部と上記Y軸
方向配線層における電源配線部の2配線部間が最も近づ
くすべての点をVIAで物理的かつ電気的に接続する。 9.上記X軸方向配線層における信号配線部と上記Y軸
方向配線層における信号配線部とは90度のねじれの位
置関係にある。 10.同種の信号を伝送する上記X軸方向配線層におけ
る電源配線部と上記Y軸方向配線層における電源配線部
との間で最も近づくすべての点をVIAで物理的かつ電
気的に接続する。 11.上記GND配線部と上記電源配線部とは、同一の
配線パターン幅を有する。 12.上記GND配線部と上記電源配線部とは、交互に
配線される。 13.上記GND配線部と上記電源配線部との間隔は一
定である。 14.上記GND配線部もしくは上記電源配線部と上記
信号配線部との間隔は一定である。
1. 2 of X-axis direction wiring layer and Y-axis direction wiring layer
It is composed of layers. 2. The X-axis direction wiring layer and the Y-axis wiring layer are composed of a GND wiring portion, a power supply wiring portion and a signal wiring portion. 3. The GND wiring portion, the power supply wiring portion, and the signal wiring portion are parallel to each other. 4. Two signal wiring portions are wired between the GND wiring portion and the power supply wiring portion. 5. The GND wiring portion in the X-axis direction wiring layer and the Y wiring portion
There is a 90-degree twisted positional relationship with the GND wiring portion in the axial wiring layer. 6. The GND wiring portion in the X-axis direction wiring layer and the Y wiring portion
All points at which the two wiring portions of the GND wiring portion in the axial wiring layer are closest to each other are physically and electrically connected by VIA. 7. The power source wiring portion in the X-axis direction wiring layer and the power source wiring portion in the Y-axis direction wiring layer are in a positional relationship of twisting by 90 degrees. 8. VIA is used to physically and electrically connect all points where the two wiring portions of the power wiring portion in the X-axis wiring layer and the power wiring portion in the Y-axis wiring layer are closest to each other. 9. The signal wiring portion in the X-axis direction wiring layer and the signal wiring portion in the Y-axis direction wiring layer are in a positional relationship of twisting by 90 degrees. 10. All points closest to each other between the power supply wiring portion in the X-axis direction wiring layer and the power supply wiring portion in the Y-axis direction wiring layer that transmit the same type of signal are physically and electrically connected by VIA. 11. The GND wiring part and the power supply wiring part have the same wiring pattern width. 12. The GND wiring portion and the power supply wiring portion are wired alternately. 13. The distance between the GND wiring portion and the power supply wiring portion is constant. 14. The interval between the GND wiring part or the power supply wiring part and the signal wiring part is constant.

【0054】上記14の前提条件を基に、図5の処理内
容を順に説明する。ステップ51では、以下の5つのパ
ラメータを一つの解析パラメータ群とする複数の解析パ
ラメータ群を入力する。 1.信号配線部の配線パターン幅 2.同じ入力値を採用するグランド配線部と電源配線部
の配線パターン幅 3.信号配線部と給電配線部との間隔 4.信号配線部と信号配線部との間隔 5.図1もしくは図2に示した配線層におけるグランド
配線部と電源配線部との間に配線する信号配線部の配線
本数
The processing contents of FIG. 5 will be described in order based on the above 14 preconditions. In step 51, a plurality of analysis parameter groups having the following five parameters as one analysis parameter group are input. 1. Wiring pattern width of signal wiring part 2. 2. The wiring pattern width of the ground wiring part and the power supply wiring part that use the same input value. 3. Distance between signal wiring part and power feeding wiring part 4. Distance between signal wiring section and signal wiring section The number of wirings of the signal wiring portion to be wired between the ground wiring portion and the power supply wiring portion in the wiring layer shown in FIG. 1 or 2.

【0055】ステップ60は、給電配線の合成インダク
タンス値についての判定処理ステップであり、入力され
たデータで配線された配線層における給電配線の合成イ
ンダクタンス値が目標とする給電配線の合成インダクタ
ンス値に収まるかどうかを判定し、目標に達する入力デ
ータに対してはステップ52の入力データとなる。ステ
ップ80は、給電配線の合成抵抗値についての判定処理
ステップであり、入力されたデータで配線された配線層
における給電配線の合成抵抗値が目標とする給電配線の
合成抵抗値に収まるかどうかを判定し、目標に達する入
力データに対してはステップ52の入力データとなる。
Step 60 is a step of judging the combined inductance value of the power supply wirings, and the combined inductance value of the power supply wirings in the wiring layer wired by the input data falls within the target combined inductance value of the power supply wirings. It is determined whether or not, and the input data of step 52 is used for the input data reaching the target. Step 80 is a determination processing step for the combined resistance value of the power supply wiring, and it is determined whether the combined resistance value of the power supply wiring in the wiring layer wired by the input data is within the target combined resistance value of the power supply wiring. The input data which is determined and reaches the target is the input data of step 52.

【0056】ステップ90は、信号配線の配線許容率に
ついての判定処理ステップであり、入力されたデータで
配線された配線層における信号配線の配線許容率が目標
とする信号配線の配線許容率に収まるかどうかを判定
し、目標に達する入力データに対してはステップ52の
入力データとなる。ステップ110は、信号配線の特性
インピーダンスについての判定処理ステップであり、入
力されたデータで配線された配線層における給電配線の
特性インピーダンスが目標とする給電配線の特性インピ
ーダンスに収まるかどうかを判定し、目標に達する入力
データに対してはステップ52の入力データとなる。
Step 90 is a determination processing step regarding the wiring permission rate of the signal wiring, and the wiring permission rate of the signal wiring in the wiring layer wired by the input data falls within the target wiring permission rate of the signal wiring. It is determined whether or not, and the input data of step 52 is used for the input data reaching the target. Step 110 is a determination processing step regarding the characteristic impedance of the signal wiring, and it is determined whether the characteristic impedance of the power feeding wiring in the wiring layer wired by the input data is within the target characteristic impedance of the power feeding wiring, The input data of step 52 is applied to the input data reaching the target.

【0057】ステップ140は、信号配線のクロストー
クノイズ値についての判定処理であり、入力されたデー
タで配線された配線層における給電配線のクロストーク
ノイズ値が目標とする給電配線のクロストークノイズ値
に収まるかどうかを判定し、目標に達する入力データに
対してはステップ52の入力データとなる。ステップ5
2は、上記5つの判定処理ステップから選別され、かつ
入力された解析パラメータ群の中から上記5つの判定項
目すべてを満たす解析パラメータ群を選定する。ステッ
プ53では、ステップ52から得られた結果を出力す
る。
Step 140 is a determination process for the crosstalk noise value of the signal wire, and the crosstalk noise value of the power wire in the wiring layer wired by the input data is the target crosstalk noise value of the power wire. If the input data reaches the target, it becomes the input data of step 52. Step 5
2 selects an analysis parameter group that satisfies all of the above five determination items from the input analysis parameter group selected from the above five determination processing steps. In step 53, the result obtained in step 52 is output.

【0058】図6は目標とする給電配線部の合成インダ
クタンス値が許容範囲内に収まるように入力された解析
パラメータ群を選定するための設計用フローチャートで
ある。ステップ51では、以下の5つのパラメータを一
つの解析パラメータ群とする複数の解析パラメータ群を
入力する。 1.信号配線部の配線パターン幅 2.同じ入力値を採用するグランド配線部と電源配線部
の配線パターン幅 3.信号配線部と給電配線部との間隔 4.信号配線部と信号配線部との間隔 5.図1もしくは図2に示した配線層におけるグランド
配線部と電源配線部との間に配線する信号配線部の配線
本数
FIG. 6 is a design flow chart for selecting an input analysis parameter group such that the target combined inductance value of the power supply wiring section falls within the allowable range. In step 51, a plurality of analysis parameter groups having the following five parameters as one analysis parameter group are input. 1. Wiring pattern width of signal wiring part 2. 2. The wiring pattern width of the ground wiring part and the power supply wiring part that use the same input value. 3. Distance between signal wiring part and power feeding wiring part 4. Distance between signal wiring section and signal wiring section The number of wirings of the signal wiring portion to be wired between the ground wiring portion and the power supply wiring portion in the wiring layer shown in FIG. 1 or 2.

【0059】ステップ61では、IC等の素子の配線板
への実装時に、雑音源を素子に限定できるように素子の
パッケージインダクタンスの値を基にした判定基準値を
入力する。ステップ62では、絶縁層の透磁率と給電配
線部の厚さとの2定数を入力設定する。ステップ63で
は、これから処理する解析パラメータ群の順番iと入力
された解析パラメータ群の総数xとを照らし合わせ、順
番iが総数xより大きくなり、入力された解析パラメー
タ群のすべてについて処理を行ったかどうかを判定して
いる。すべての解析パラメータ群に対して処理が行われ
ていたならば、ステップ52のステップ60とステップ
80とステップ90とステップ110とステップ140
の5つの条件を満たす共通な解析パラメータ群の選定処
理ステップへ進む。まだ、すべての解析パラメータ群に
対して判定処理が行われていないならばステップ64へ
進む。
In step 61, when mounting an element such as an IC on a wiring board, a judgment reference value based on the value of the package inductance of the element is input so that the noise source can be limited to the element. In step 62, two constants, that is, the magnetic permeability of the insulating layer and the thickness of the power supply wiring portion are input and set. In step 63, the order i of the analysis parameter groups to be processed is compared with the total number x of the input analysis parameter groups, and the order i becomes larger than the total number x, and whether all the input analysis parameter groups have been processed. I'm making a decision. If all the analysis parameter groups have been processed, step 52, step 60, step 80, step 90, step 110, and step 140.
The process proceeds to the common analysis parameter group selection processing step satisfying the above five conditions. If the determination process has not been performed for all the analysis parameter groups, the process proceeds to step 64.

【0060】ステップ64では、入力された解析パラメ
ータ群の中のある解析パラメータ群を基に配線板を構成
したときの給電配線部の合成インダクタンス値Lviaを
算出する。ステップ65では、ステップ64で算出され
たある解析パラメータ群を基に配線板を構成したときの
給電配線部の合成インダクタンス値Lviaがステップ6
1にて設定した判定基準値以下に抑えられているかどう
かを判定する。この時、ステップ64で算出された給電
配線部の合成インダクタンス値Lviaがステップ61に
て設定した判定基準値以下に抑えられている場合にはス
テップ66へ進んでからステップ67進む。逆に、ステ
ップ64で算出された給電配線部の合成インダクタンス
値Lviaがステップ61にて設定した判定基準値以下に
抑えられていない場合にはステップ66へ進むことなく
ステップ67へと進む。
In step 64, the combined inductance value Lvia of the power supply wiring portion when the wiring board is constructed based on a certain analysis parameter group in the input analysis parameter group is calculated. In step 65, the combined inductance value Lvia of the power feeding wiring part when the wiring board is configured based on the certain analysis parameter group calculated in step 64 is the step 6
It is determined whether or not the value is suppressed below the determination reference value set in 1. At this time, if the combined inductance value Lvia of the power supply wiring portion calculated in step 64 is suppressed below the judgment reference value set in step 61, the process proceeds to step 66 and then to step 67. On the contrary, if the combined inductance value Lvia of the power supply wiring portion calculated in step 64 is not suppressed below the judgment reference value set in step 61, the process proceeds to step 67 without proceeding to step 66.

【0061】ステップ66では、ステップ65での判定
時に、判定対象となる給電配線部の合成インダクタンス
値を導き出したステップ64で利用した解析パラメータ
群を、配線層の断面形状を決定しうる候補のひとつとし
て記憶保存する。記憶保存した解析パラメータ群はステ
ップ52でステップ60とステップ80とステップ90
とステップ110とステップ140の5つの条件を満た
す共通な解析パラメータ群かどうかの選定処理を行うス
テップ67では、これから処理する解析パラメータ群の
順番iを次順にインクリメントする。
In step 66, the analysis parameter group used in step 64, which is derived from the combined inductance value of the power supply wiring portion to be determined at the time of determination in step 65, is one of the candidates for determining the sectional shape of the wiring layer. Save as. The analysis parameter group stored and stored in step 52 is step 60, step 80, and step 90.
In step 67 of selecting whether or not the analysis parameter group is a common analysis parameter group satisfying the five conditions of step 110 and step 140, the order i of the analysis parameter group to be processed is incremented to the next order.

【0062】上記図6のステップ61では、給電配線層
の合成インダクタンス値Lviaがパッケージのインダク
タンス値Lpinのyパーセント以下になればよいかという
ように値を入力し、Lpin+(y/100)Lpinを判定基準値
とする。また、ステップ65の判定ではステップ61で
設定したLpin+(y/100)LpinよりもLpin+Lviaの値
が小さく収まっているかどうかを判定する。なお、VI
A間のインダクタンスLviaと素子の寄生インダクタン
スLpinとの関係は、Lvia=Lpin=0が理想である。
In step 61 of FIG. 6, a value is input as if the combined inductance value Lvia of the power supply wiring layer should be less than y percent of the inductance value Lpin of the package, and Lpin + (y / 100) Lpin is set. Use as the judgment reference value. Further, in the judgment of step 65, it is judged whether or not the value of Lpin + Lvia is smaller than the value of Lpin + (y / 100) Lpin set in step 61. In addition, VI
The ideal relationship between the inductance Lvia between A and the parasitic inductance Lpin of the element is Lvia = Lpin = 0.

【0063】給電配線部のインダクタンス値による電圧
変動を抑えることにより、伝送信号へのノイズの影響を
抑える。
By suppressing the voltage fluctuation due to the inductance value of the power supply wiring section, the influence of noise on the transmission signal is suppressed.

【0064】図7は本発明の実施例を示す配線板の配線
層の断面図である。図7において、(7)はGND配線
部、(8)は電源V1配線部である。(11)はGND配線部
(7)と電源V1配線部(8)の間を配線する信号配線部で、
(27)は信号配線部(11)の信号配線本数nである。(21)は
GND配線部(7)と電源V1配線部(8)、及び信号配線部
(11)の導体厚みtである。(22)はGND配線部(7)と電
源V1配線部(8)の給電配線幅Wgで、(23)は信号配線部
(11)の信号配線幅WSである。(24)はGND配線部(7)ま
たは電源V1配線部(8)と信号配線部(11)の間の給電−信
号間ギャップGgsである。(25)は信号配線部(11)と他の
信号配線部(11)の間の信号−信号間ギャップGssであ
る。(26)は比誘電率εrを有する絶縁材である。
FIG. 7 is a sectional view of a wiring layer of a wiring board showing an embodiment of the present invention. In FIG. 7, (7) is a GND wiring portion, and (8) is a power source V1 wiring portion. (11) is the GND wiring part
In the signal wiring section that connects between (7) and the power supply V1 wiring section (8),
(27) is the number n of signal wiring lines of the signal wiring portion (11). (21) is a GND wiring part (7), a power supply V1 wiring part (8), and a signal wiring part
It is the conductor thickness t of (11). (22) is a power supply wiring width Wg of the GND wiring portion (7) and the power source V1 wiring portion (8), and (23) is a signal wiring portion.
It is the signal wiring width WS of (11). Reference numeral (24) is a power-signal gap Ggs between the GND wiring portion (7) or the power source V1 wiring portion (8) and the signal wiring portion (11). (25) is a signal-signal gap Gss between the signal wiring portion (11) and another signal wiring portion (11). (26) is an insulating material having a relative dielectric constant εr.

【0065】図8は目標とする給電配線部の合成インダ
クタンス値が許容範囲内に収まるように入力された解析
パラメータ群を選定するための設計用フローチャートで
ある。ステップ51では、以下の5つのパラメータを一
つの解析パラメータ群とする複数の解析パラメータ群を
入力する。 1.信号配線部の配線パターン幅 2.同じ入力値を採用するグランド配線部と電源配線部
の配線パターン幅 3.信号配線部と給電配線部との間隔 4.信号配線部と信号配線部との間隔 5.図1もしくは図2に示した配線層におけるグランド
配線部と電源配線部との間に配線する信号配線部の配線
本数
FIG. 8 is a design flow chart for selecting an input analysis parameter group such that the target combined inductance value of the power supply wiring section falls within the allowable range. In step 51, a plurality of analysis parameter groups having the following five parameters as one analysis parameter group are input. 1. Wiring pattern width of signal wiring part 2. 2. The wiring pattern width of the ground wiring part and the power supply wiring part that use the same input value. 3. Distance between signal wiring part and power feeding wiring part 4. Distance between signal wiring section and signal wiring section The number of wirings of the signal wiring portion to be wired between the ground wiring portion and the power supply wiring portion in the wiring layer shown in FIG. 1 or 2.

【0066】ステップ81では、給電配線部の電圧降下
によって生じるノイズを抑えるために、素子の電源電圧
値を基にした判定基準値を入力する。ステップ82で
は、給電配線の固有抵抗率と給電配線部の厚さとの2定
数を入力設定する。ステップ83では、これから処理す
る解析パラメータ群の順番iと入力された解析パラメー
タ群の総数xとを照らし合わせ、順番iが総数xより大
きくなり、入力された解析パラメータ群のすべてについ
て処理を行ったかどうかを判定している。すべての解析
パラメータ群に対して処理が行われていたならば、ステ
ップ52のステップ60とステップ80とステップ90
とステップ110とステップ140の5つの条件を満た
す共通な解析パラメータ群の選定処理ステップへ進む。
まだ、すべての解析パラメータ群に対して判定処理が行
われていないならばステップ84へ進む。
In step 81, a judgment reference value based on the power supply voltage value of the element is input in order to suppress noise caused by the voltage drop in the power supply wiring section. In step 82, two constants of the specific resistance of the power supply wiring and the thickness of the power supply wiring portion are input and set. In step 83, the order i of the analysis parameter group to be processed is compared with the total number x of the input analysis parameter groups, and the order i becomes larger than the total number x, and whether all the input analysis parameter groups have been processed. I'm making a decision. If all the analysis parameter groups have been processed, step 52, step 60, step 80, and step 90
Then, the process proceeds to the common analysis parameter group selection processing step satisfying the five conditions of step 110 and step 140.
If the determination process has not been performed for all analysis parameter groups, the process proceeds to step 84.

【0067】ステップ84では、入力された解析パラメ
ータ群の中のある解析パラメータ群を基に配線板を構成
したときの給電配線部の合成抵抗値Rを算出する。ステ
ップ85では、ステップ84で算出されたある解析パラ
メータ群を基に配線板を構成したときの給電配線部の合
成抵抗値Rがステップ81にて設定した判定基準値以下
に抑えられているかどうかを判定する。この時、ステッ
プ84で算出された給電配線部の合成抵抗値Rがステッ
プ81にて設定した判定基準値以下に抑えられている場
合にはステップ86へ進んでからステップ87進む。逆
に、ステップ84で算出された給電配線部の合成抵抗値
Rがステップ81にて設定した判定基準値以下に抑えら
れていない場合にはステップ86へ進むことなくステッ
プ87へと進む。
In step 84, the combined resistance value R of the power supply wiring portion when the wiring board is constructed based on a certain analysis parameter group in the inputted analysis parameter group is calculated. In step 85, it is checked whether the combined resistance value R of the power feeding wiring part when the wiring board is configured based on the certain analysis parameter group calculated in step 84 is suppressed to be equal to or less than the determination reference value set in step 81. judge. At this time, if the combined resistance value R of the power supply wiring portion calculated in step 84 is suppressed to be equal to or less than the determination reference value set in step 81, the process proceeds to step 86 and then to step 87. On the contrary, when the combined resistance value R of the power supply wiring portion calculated in step 84 is not suppressed to be equal to or lower than the determination reference value set in step 81, the process proceeds to step 87 without proceeding to step 86.

【0068】ステップ86では、ステップ85での判定
時に、判定対象となる給電配線部の合成抵抗値を導き出
したステップ84で利用した解析パラメータ群を、配線
層の断面形状を決定しうる候補のひとつとして記憶保存
する。記憶保存した解析パラメータ群はステップ52で
ステップ60とステップ80とステップ90とステップ
110とステップ140の5つの条件を満たす共通な解
析パラメータ群かどうかの選定処理を行うステップ87
では、これから処理する解析パラメータ群の順番iを次
順にインクリメントする。
At step 86, the analysis parameter group used at step 84, which is derived from the combined resistance value of the power supply wiring portion to be determined at the time of determination at step 85, is one of the candidates for determining the sectional shape of the wiring layer. Save as. In step 52, the stored analysis parameter group is subjected to a selection process to determine whether it is a common analysis parameter group satisfying the five conditions of step 60, step 80, step 90, step 110, and step 140.
Then, the order i of the analysis parameter group to be processed is incremented in the next order.

【0069】上記図8のステップ81では、給電配線層
の合成抵抗値Rが搭載する素子の電源電圧Eと、許容す
るEの電圧降下率e(%)と、ある隣接VIA間に最も電
流が流れる時の電流量Iとから算出されるEe/Iを判
定基準値とする。また、ステップ85の判定ではステッ
プ81で設定したEe/IよりもRの値が小さく収まっ
ているかどうかを判定する。
In step 81 of FIG. 8 described above, the combined resistance value R of the power supply wiring layer is the power supply voltage E of the mounted element, the allowable voltage drop rate e (%) of E, and the most current between certain adjacent VIAs. The determination reference value is Ee / I calculated from the current amount I when flowing. Further, in the determination of step 85, it is determined whether or not the value of R is smaller than the Ee / I set in step 81.

【0070】給電配線部の合成抵抗値による電圧降下量
を抑えることにより、伝送信号へのノイズを抑える。
By suppressing the voltage drop amount due to the combined resistance value of the power supply wiring portion, noise to the transmission signal is suppressed.

【0071】図9は目標とする信号配線部の配線可能率
が許容範囲内に収まるように入力された解析パラメータ
群を選定するための設計用フローチャートである。図1
0は同一層にGND配線部(7)と電源V1配線部(8)の給
電配線部が無く、信号配線部(11)のみで構成されている
配線層の断面形状である。図7と図10とからGND配
線部(7)と電源V1配線部(8)の給電配線部が有る場合と
無い場合による信号配線部のひとつの配線層の全面積に
占める割合を算出できる。この割合を配線可能率とす
る。
FIG. 9 is a design flowchart for selecting an input analysis parameter group so that the target wiring possibility ratio of the signal wiring portion falls within the allowable range. FIG.
Reference numeral 0 denotes a cross-sectional shape of a wiring layer which is formed only of the signal wiring portion (11) without the GND wiring portion (7) and the power supply wiring portion of the power source V1 wiring portion (8) in the same layer. From FIGS. 7 and 10, it is possible to calculate the ratio of the signal wiring portion to the total area of one wiring layer with and without the power feeding wiring portion of the GND wiring portion (7) and the power supply V1 wiring portion (8). This ratio is defined as the wiring possibility ratio.

【0072】この配線可能率r(0<r<1)は、以下
の式で計算できる。 r=n×(GSS+WS)/{WG+2×GGS+(n−1)
×GSS+n×WS} これより、図7の断面構成にした場合に、配線収容能力
が十分であるかを判定することが出来る。上記の処理を
行う設計用フローチャートは以下の流れになる。
The wiring possibility ratio r (0 <r <1) can be calculated by the following formula. r = n × (GSS + WS) / {WG + 2 × GGS + (n-1)
XGSS + nxWS} From this, it is possible to determine whether the wiring accommodating capacity is sufficient in the case of the sectional configuration of FIG. The flow chart of the design for performing the above processing is as follows.

【0073】ステップ51では、以下の5つのパラメー
タを一つの解析パラメータ群とする複数の解析パラメー
タ群を入力する。 1.信号配線部の配線パターン幅 2.同じ入力値を採用するグランド配線部と電源配線部
の配線パターン幅 3.信号配線部と給電配線部との間隔 4.信号配線部と信号配線部との間隔 5.図1もしくは図2に示した配線層におけるグランド
配線部と電源配線部との間に配線する信号配線部の配線
本数
At step 51, a plurality of analysis parameter groups having the following five parameters as one analysis parameter group are input. 1. Wiring pattern width of signal wiring part 2. 2. The wiring pattern width of the ground wiring part and the power supply wiring part that use the same input value. 3. Distance between signal wiring part and power feeding wiring part 4. Distance between signal wiring section and signal wiring section The number of wirings of the signal wiring portion to be wired between the ground wiring portion and the power supply wiring portion in the wiring layer shown in FIG. 1 or 2.

【0074】ステップ91では、必要とする信号配線部
をすべて敷設でき、かつ余分な信号配線部をできるだけ
敷設することがないように、より高い配線可能率を入力
設定する。ステップ92では、これから処理する解析パ
ラメータ群の順番iと入力された解析パラメータ群の総
数xとを照らし合わせ、順番iが総数xより大きくな
り、入力された解析パラメータ群のすべてについて処理
を行ったかどうかを判定している。
In step 91, a higher wirable rate is input and set so that all the required signal wiring portions can be laid and the extra signal wiring portions are not laid as much as possible. In step 92, the order i of the analysis parameter group to be processed is compared with the total number x of the input analysis parameter groups, and the order i becomes larger than the total number x, and whether all the input analysis parameter groups have been processed. I'm making a decision.

【0075】すべての解析パラメータ群に対して処理が
行われていたならば、ステップ52のステップ60とス
テップ80とステップ90とステップ110とステップ
140の5つの条件を満たす共通な解析パラメータ群の
選定処理ステップへ進む。まだ、すべての解析パラメー
タ群に対して判定処理が行われていないならばステップ
93へ進む。ステップ93では、入力された解析パラメ
ータ群の中のある解析パラメータ群を基に配線板を構成
したときの信号配線部の配線可能率rを算出する。
If all the analysis parameter groups have been processed, a common analysis parameter group satisfying the five conditions of step 60, step 80, step 90, step 110 and step 140 of step 52 is selected. Go to processing step. If the determination process has not been performed for all the analysis parameter groups, the process proceeds to step 93. In step 93, the wiring possibility ratio r of the signal wiring portion when the wiring board is configured is calculated based on a certain analysis parameter group in the inputted analysis parameter group.

【0076】ステップ94では、ステップ93で算出さ
れたある解析パラメータ群を基に配線板を構成したとき
の信号配線部の配線可能率rがステップ91にて設定し
た配線可能率以下に抑えられているかどうかを判定す
る。この時、ステップ93で算出された信号配線部の配
線可能率rがステップ91にて設定した配線可能率以下
に抑えられている場合にはステップ95へ進んでからス
テップ96進む。逆に、ステップ93で算出された信号
配線部の配線可能率rがステップ91にて設定した配線
可能率以下に抑えられていない場合にはステップ95へ
進むことなくステップ96へと進む。
In step 94, the wirable rate r of the signal wiring portion when the wiring board is constructed based on the certain analysis parameter group calculated in step 93 is suppressed to the wirable rate set in step 91 or less. Determine whether or not At this time, when the wiring possibility ratio r of the signal wiring portion calculated in step 93 is suppressed to be equal to or lower than the wiring possibility ratio set in step 91, the routine proceeds to step 95 and then to step 96. On the contrary, if the wiring possibility ratio r of the signal wiring portion calculated in step 93 is not suppressed below the wiring possibility ratio set in step 91, the process proceeds to step 96 without proceeding to step 95.

【0077】ステップ95では、ステップ94での判定
時に、判定対象となる信号配線部の配線可能率を導き出
したステップ93で利用した解析パラメータ群を、配線
層の断面形状を決定しうる候補のひとつとして記憶保存
する。記憶保存した解析パラメータ群はステップ52で
ステップ60とステップ80とステップ90とステップ
110とステップ140の5つの条件を満たす共通な解
析パラメータ群かどうかの選定処理を行うステップ96
では、これから処理する解析パラメータ群の順番iを次
順にインクリメントする。
In step 95, the analysis parameter group used in step 93, which is derived from the wiring possibility of the signal wiring portion to be judged at the time of judgment in step 94, is one of the candidates for determining the sectional shape of the wiring layer. Save as. In step 52, the stored and saved analysis parameter group is subjected to selection processing to determine whether it is a common analysis parameter group satisfying the five conditions of step 60, step 80, step 90, step 110, and step 140.
Then, the order i of the analysis parameter group to be processed is incremented in the next order.

【0078】図10は同一層にGND配線部(7)と電源
V1配線部(8)の給電配線部が無く、信号配線部(11)のみ
で構成されている配線層の断面形状である。(11)は信号
配線部、(21)は各信号配線部の厚さ、(23)は信号配線部
の配線幅、(25)は信号配線部間の幅、(26)は各信号配線
部間を埋める絶縁層の真空中の透磁率である。
FIG. 10 shows a cross-sectional shape of a wiring layer which is composed of only the signal wiring portion (11) without the GND wiring portion (7) and the power supply wiring portion of the power source V1 wiring portion (8) in the same layer. (11) is the signal wiring portion, (21) is the thickness of each signal wiring portion, (23) is the wiring width of the signal wiring portion, (25) is the width between the signal wiring portions, and (26) is each signal wiring portion. It is the magnetic permeability in vacuum of the insulating layer filling the gap.

【0079】図11は目標とする信号配線部の特性イン
ピーダンスが許容範囲内に収まるように入力された解析
パラメータ群を選定するための設計用フローチャートで
ある。ステップ51では、以下の5つのパラメータを一
つの解析パラメータ群とする複数の解析パラメータ群を
入力する。 1.信号配線部の配線パターン幅 2.同じ入力値を採用するグランド配線部と電源配線部
の配線パターン幅 3.信号配線部と給電配線部との間隔 4.信号配線部と信号配線部との間隔 5.図1もしくは図2に示した配線層におけるグランド
配線部と電源配線部との間に配線する信号配線部の配線
本数
FIG. 11 is a design flowchart for selecting an input analysis parameter group such that the target characteristic impedance of the signal wiring portion falls within the allowable range. In step 51, a plurality of analysis parameter groups having the following five parameters as one analysis parameter group are input. 1. Wiring pattern width of signal wiring part 2. 2. The wiring pattern width of the ground wiring part and the power supply wiring part that use the same input value. 3. Distance between signal wiring part and power feeding wiring part 4. Distance between signal wiring section and signal wiring section The number of wirings of the signal wiring portion to be wired between the ground wiring portion and the power supply wiring portion in the wiring layer shown in FIG. 1 or 2.

【0080】ステップ111では、信号配線部の特性イ
ンピーダンスのばらつきから発生する反射ノイズを抑え
るために経験に基づいた特性インピーダンス値の範囲を
定めた上で特性インピーダンスの変動差についての判定
基準値を入力する。ステップ112では、絶縁層の透磁
率と給電配線部の厚さとの2定数を入力設定する。ステ
ップ113では、これから処理する解析パラメータ群の
順番iと入力された解析パラメータ群の総数xとを照らし
合わせ、順番iが総数xより大きくなり、入力された解
析パラメータ群のすべてについて処理を行ったかどうか
を判定している。
In step 111, the range of the characteristic impedance value is empirically determined in order to suppress the reflection noise generated from the variation of the characteristic impedance of the signal wiring portion, and then the judgment reference value for the variation difference of the characteristic impedance is input. To do. At step 112, two constants of the magnetic permeability of the insulating layer and the thickness of the power supply wiring portion are input and set. In step 113, the order i of the analysis parameter group to be processed is compared with the total number x of the input analysis parameter groups, and the order i becomes larger than the total number x, and whether all the input analysis parameter groups have been processed. I'm making a decision.

【0081】すべての解析パラメータ群に対して処理が
行われていたならば、ステップ52のステップ60とス
テップ80とステップ90とステップ110とステップ
140の5つの条件を満たす共通な解析パラメータ群の
選定処理ステップへ進む。まだ、すべての解析パラメー
タ群に対して判定処理が行われていないならばステップ
114へ進む。
If all the analysis parameter groups have been processed, a common analysis parameter group satisfying the five conditions of step 52, step 60, step 80, step 90, step 110, and step 140 is selected. Go to processing step. If the determination process has not been performed for all the analysis parameter groups, the process proceeds to step 114.

【0082】ステップ114では、入力された解析パラ
メータ群の中のある解析パラメータ群を基に配線板を構
成したときの信号配線部の特性インピーダンスを算出す
る。ステップ115では、ステップ114で算出された
ある解析パラメータ群を基に配線板を構成したときの信
号配線部の特性インピーダンスがステップ111にて設
定した判定基準値以下に抑えられているかどうかを判定
する。
In step 114, the characteristic impedance of the signal wiring portion when the wiring board is constructed based on a certain analysis parameter group in the input analysis parameter group is calculated. In step 115, it is determined whether or not the characteristic impedance of the signal wiring portion when the wiring board is configured based on the certain analysis parameter group calculated in step 114 is suppressed below the determination reference value set in step 111. .

【0083】この時、ステップ114で算出された信号
配線部の特性インピーダンスがステップ111にて設定
した判定基準値以下に抑えられている場合にはステップ
116へと進む。逆に、ステップ114で算出された信
号配線部の特性インピーダンスがステップ111にて設
定した判定基準値以下に抑えられていない場合にはステ
ップ116へ進むことなくステップ118へと進む。ス
テップ116では、ステップ114で算出されて、かつ
ステップ115の判定基準を満たした解析パラメータ群
を基に配線板を構成したときの信号配線部の特性インピ
ーダンスがステップ111にて設定した判定基準値以下
に抑えられているかどうかを判定する。
At this time, if the characteristic impedance of the signal wiring portion calculated in step 114 is suppressed below the judgment reference value set in step 111, the process proceeds to step 116. On the contrary, when the characteristic impedance of the signal wiring portion calculated in step 114 is not suppressed to be equal to or lower than the determination reference value set in step 111, the process proceeds to step 118 without proceeding to step 116. In step 116, the characteristic impedance of the signal wiring portion when the wiring board is configured based on the analysis parameter group calculated in step 114 and satisfying the determination criterion in step 115 is less than or equal to the determination criterion value set in step 111. It is determined whether or not it is suppressed to.

【0084】この時、ステップ114で算出されて、か
つステップ115の判定基準を満たした解析パラメータ
群を基に配線板を構成したときの信号配線部の特性イン
ピーダンスがステップ111にて設定した判定基準値以
下に抑えられている場合にはステップ117へと進む。
逆に、ステップ114で算出されて、かつステップ11
5の判定基準を満たした解析パラメータ群を基に配線板
を構成したときの信号配線部の特性インピーダンスがス
テップ111にて設定した判定基準値以下に抑えられて
いない場合にはステップ117へ進むことなくステップ
118へと進む。
At this time, the characteristic impedance of the signal wiring portion when the wiring board is constructed based on the analysis parameter group calculated in step 114 and satisfying the criterion in step 115 is the criterion set in step 111. If it is suppressed below the value, the routine proceeds to step 117.
On the contrary, it is calculated in step 114, and step 11
If the characteristic impedance of the signal wiring portion when the wiring board is configured based on the analysis parameter group that satisfies the judgment criterion of 5 is not suppressed below the judgment criterion value set in step 111, proceed to step 117. No, the process proceeds to step 118.

【0085】ステップ117では、ステップ115とス
テップ116の2つの判定時に、判定対象となる信号配
線部の特性インピーダンスを導き出したステップ114
で利用した解析パラメータ群を、配線層の断面形状を決
定しうる候補のひとつとして記憶保存する。記憶保存し
た解析パラメータ群はステップ52でステップ60とス
テップ80とステップ90とステップ110とステップ
140の5つの条件を満たす共通な解析パラメータ群か
どうかの選定処理を行うステップ118では、これから
処理する解析パラメータ群の順番iを次順にインクリメ
ントする。
In step 117, step 114 in which the characteristic impedance of the signal wiring portion to be judged is derived in the two judgments of step 115 and step 116.
The analysis parameter group used in step 1 is stored and saved as one of the candidates that can determine the cross-sectional shape of the wiring layer. The analysis parameter group stored and stored in step 52 is a common analysis parameter group satisfying the five conditions of step 60, step 80, step 90, step 110, and step 140. In step 118, the analysis parameter to be processed is selected. The parameter group order i is incremented in order.

【0086】なお、図11では、給電−信号間ギャップ
Ggs(24)と信号−信号間ギャップGss(25)の関係として
Ggs=Gssとして計算しているが、給電−信号間ギャッ
プGgs(24)と信号−信号間ギャップGss(25)を異なる間
隔に設定する場合には、各々を別々のパラメータとして
計算し、最良の間隔給電−信号間ギャップGgs(24)と信
号−信号間ギャップGss(25)を決定する。
In FIG. 11, the relationship between the feed-signal gap Ggs (24) and the signal-signal gap Gss (25) is calculated as Ggs = Gss, but the feed-signal gap Ggs (24) is calculated. And the signal-signal gap Gss (25) are set to different intervals, each is calculated as a separate parameter, and the best interval feed-signal gap Ggs (24) and signal-signal gap Gss (25) are calculated. ) Is determined.

【0087】図12は、図7で示したGND配線部(7)
と電源V1配線部(8)の給電配線部間を配線する信号配線
部(11)の信号配線本数n(27)が1〜9本(n=1〜9)存
在する場合に対して、それぞれの場合における各々の信
号配線部(11)の特性インピーダンス・データのばらつき
範囲を示したものである。例えば、信号配線部(11)の信
号配線本数n(27)が6本の場合、その6本の特性インピ
ーダンスのばらつき範囲は約20Ωとなる。これより、
特性インピーダンスの許容範囲と比較判定を行い、許容
できる信号配線部(11)の配線チャネル数nが決定する。
FIG. 12 shows the GND wiring part (7) shown in FIG.
1 to 9 (n = 1 to 9) of the signal wiring number n (27) of the signal wiring portion (11) for wiring between the power feeding wiring portion of the power source V1 wiring portion (8) and In this case, the variation range of the characteristic impedance data of each signal wiring part (11) is shown. For example, when the number of signal wires n (27) of the signal wire portion (11) is 6, the variation range of the characteristic impedance of the 6 wires is about 20Ω. Than this,
The allowable range of the characteristic impedance is compared and judged to determine the allowable wiring channel number n of the signal wiring section (11).

【0088】また、図13は、図7で示した信号配線部
(11)の信号配線本数n(27)が2本存在する場合に対し
て、給電−信号間ギャップGGS(24)と信号−信号間ギャ
ップGSS(25)が20〜120μmの範囲で変化した場合
の特性インピーダンスのばらつき範囲を示すグラフであ
る。特性インピーダンスの許容範囲(27)を実現する給電
−信号間ギャップGgs(24)と信号−信号間ギャップGss
(25)を決める。
FIG. 13 shows the signal wiring portion shown in FIG.
When the number of signal wires n (27) in (11) is two, the feed-signal gap GGS (24) and the signal-signal gap GSS (25) change in the range of 20 to 120 μm. 5 is a graph showing the variation range of the characteristic impedance of FIG. Feed-signal gap Ggs (24) and signal-signal gap Gss that achieve the characteristic impedance allowable range (27)
Decide (25).

【0089】図14は目標とする信号配線部のクロスト
ークノイズ量が許容範囲内に収まるように入力された解
析パラメータ群を選定するための設計用フローチャート
である。ステップ51では、以下の5つのパラメータを
一つの解析パラメータ群とする複数の解析パラメータ群
を入力する。 1.信号配線部の配線パターン幅 2.同じ入力値を採用するグランド配線部と電源配線部
の配線パターン幅 3.信号配線部と給電配線部との間隔 4.信号配線部と信号配線部との間隔 5.図1もしくは図2に示した配線層におけるグランド
配線部と電源配線部との間に配線する信号配線部の配線
本数
FIG. 14 is a design flowchart for selecting an input analysis parameter group so that the target crosstalk noise amount of the signal wiring portion falls within the allowable range. In step 51, a plurality of analysis parameter groups having the following five parameters as one analysis parameter group are input. 1. Wiring pattern width of signal wiring part 2. 2. The wiring pattern width of the ground wiring part and the power supply wiring part that use the same input value. 3. Distance between signal wiring part and power feeding wiring part 4. Distance between signal wiring section and signal wiring section The number of wirings of the signal wiring portion to be wired between the ground wiring portion and the power supply wiring portion in the wiring layer shown in FIG. 1 or 2.

【0090】ステップ141では、信号配線部間のクロ
ストークノイズ量を抑えることにより伝送信号へのノイ
ズを抑えるために、ノイズ発生源の電圧振幅値とデバイ
スの立ち上がり時間とデバイスの立ち下がり時間とを入
力設定し、上記3種のパラメータから算出されるクロス
トークノイズの許容飽和電圧を判定基準値とする。
In step 141, in order to suppress the noise to the transmission signal by suppressing the amount of crosstalk noise between the signal wiring portions, the voltage amplitude value of the noise source, the device rise time and the device fall time are set. The allowable saturation voltage of the crosstalk noise, which is set by input and calculated from the above three parameters, is used as the determination reference value.

【0091】ステップ142では、絶縁層の透磁率と給
電配線部の厚さとの2定数を入力設定する。ステップ1
43では、これから処理する解析パラメータ群の順番i
と入力された解析パラメータ群の総数xとを照らし合わ
せ、順番iが総数xより大きくなり、入力された解析パ
ラメータ群のすべてについて処理を行ったかどうかを判
定している。
At step 142, two constants, that is, the magnetic permeability of the insulating layer and the thickness of the power supply wiring portion are input and set. Step 1
In 43, the order i of the analysis parameter group to be processed is i.
And the total number x of input analysis parameter groups are compared with each other, and it is determined whether or not the order i becomes larger than the total number x and all the input analysis parameter groups have been processed.

【0092】すべての解析パラメータ群に対して処理が
行われていたならば、ステップ52のステップ60とス
テップ80とステップ90とステップ110とステップ
140の5つの条件を満たす共通な解析パラメータ群の
選定処理ステップへ進む。まだ、すべての解析パラメー
タ群に対して判定処理が行われていないならばステップ
144へ進む。
If all the analysis parameter groups have been processed, a common analysis parameter group satisfying the five conditions of step 52, step 60, step 80, step 90, step 110 and step 140 is selected. Go to processing step. If the determination process has not been performed for all the analysis parameter groups, the process proceeds to step 144.

【0093】ステップ144では、入力された解析パラ
メータ群の中のある解析パラメータ群を基に配線板を構
成したときの信号配線部のクロストークノイズ量を算出
する。ステップ145では、ステップ144で算出され
たある解析パラメータ群を基に配線板を構成したときの
信号配線部のクロストークノイズ量がステップ141に
て設定した判定基準値以下に抑えられているかどうかを
判定する。
In step 144, the amount of crosstalk noise in the signal wiring portion when the wiring board is configured based on a certain analysis parameter group in the input analysis parameter group is calculated. In step 145, it is checked whether the crosstalk noise amount of the signal wiring portion when the wiring board is configured based on the certain analysis parameter group calculated in step 144 is suppressed to be equal to or less than the determination reference value set in step 141. judge.

【0094】この時、ステップ144で算出された信号
配線部のクロストークノイズ量がステップ141にて設
定した判定基準値以下に抑えられている場合にはステッ
プ146へ進んでからステップ147進む。逆に、ステ
ップ144で算出された信号配線部のクロストークノイ
ズ量がステップ141にて設定した判定基準値以下に抑
えられていない場合にはステップ146へ進むことなく
ステップ147へと進む。
At this time, if the crosstalk noise amount of the signal wiring portion calculated in step 144 is suppressed to be equal to or less than the determination reference value set in step 141, the process proceeds to step 146 and then to step 147. On the contrary, if the amount of crosstalk noise in the signal wiring portion calculated in step 144 is not suppressed to be equal to or smaller than the determination reference value set in step 141, the process proceeds to step 147 without proceeding to step 146.

【0095】ステップ146では、ステップ145での
判定時に、判定対象となる信号配線部のクロストークノ
イズ量を導き出したステップ144で利用した解析パラ
メータ群を、配線層の断面形状を決定しうる候補のひと
つとして記憶保存する。記憶保存した解析パラメータ群
はステップ52でステップ60とステップ80とステッ
プ90とステップ110とステップ140の5つの条件
を満たす共通な解析パラメータ群かどうかの選定処理を
行うステップ147では、これから処理する解析パラメ
ータ群の順番iを次順にインクリメントする。
At step 146, at the time of the determination at step 145, the analysis parameter group used at step 144, which has derived the crosstalk noise amount of the signal wiring portion to be determined, is used as a candidate for determining the cross-sectional shape of the wiring layer. Save as one. At step 147, the analysis parameter group stored and saved is subjected to a process of selecting whether it is a common analysis parameter group satisfying the five conditions of step 60, step 80, step 90, step 110, and step 140. The parameter group order i is incremented in order.

【0096】従来、上記に示した給電配線の合成インダ
クタンス値と給電配線の合成抵抗値と信号配線の配線許
容率と信号配線の特性インピーダンスと信号配線のクロ
ストークノイズの5つの要素を十分に満たす性質をあわ
せ持った多層プリント配線板は作られていなかったが、
今回の発明品は、上記5つの要素を十分に満たすことが
可能な多層プリント配線板である。本従来例では、第一
層をX軸方向配線層、第二層をY軸方向配線層とした
が、逆もまた成り立つ。
Conventionally, the above-described five elements of the composite inductance value of the power supply wiring, the composite resistance value of the power supply wiring, the wiring tolerance of the signal wiring, the characteristic impedance of the signal wiring, and the crosstalk noise of the signal wiring are sufficiently satisfied. Although a multi-layer printed wiring board with properties was not made,
The product of the present invention is a multilayer printed wiring board capable of sufficiently satisfying the above five elements. In this conventional example, the first layer is the X-axis direction wiring layer and the second layer is the Y-axis direction wiring layer, but the reverse is also true.

【0097】[0097]

【発明の効果】この発明は以上で説明したように構成さ
れているので以下に示すような効果を奏する。第一の信
号配線部と複数個ある第一のグランド配線部と第一の電
源配線部とを有する第一層と、第二の信号配線部と第一
層における上記複数個の第一のグランド配線部のそれぞ
れに接続される複数の第二のグランド配線部と第二の電
源配線部とを有する第二層とから、構成されるので、信
号配線部とグランド配線部と電源配線部を同一層に有す
ることによる配線層総数の削減が可能になる。
Since the present invention is constructed as described above, it has the following effects. A first layer having a first signal wiring portion, a plurality of first ground wiring portions and a first power wiring portion, and a plurality of the first grounds in the second signal wiring portion and the first layer Since it is composed of a second layer having a plurality of second ground wiring portions and a second power wiring portion connected to each of the wiring portions, the signal wiring portion, the ground wiring portion, and the power wiring portion are the same. By having one layer, the total number of wiring layers can be reduced.

【0098】また、グランド配線部の配線幅を狭くして
も合成インダクタンス値および合成抵抗値を低くコント
ロールできることから、IC等の素子の高密度の配置が
可能になる。さらに、グランド配線部の合成インダクタ
ンス値および合成抵抗値を低くコントロールできること
から、電圧変動を低く抑えることが可能となり、伝送信
号に対する雑音を低く抑えることができる。
Further, since the combined inductance value and the combined resistance value can be controlled to be low even if the wiring width of the ground wiring portion is narrowed, high density arrangement of elements such as ICs becomes possible. Further, since the combined inductance value and the combined resistance value of the ground wiring portion can be controlled to be low, it is possible to suppress the voltage fluctuation and suppress the noise to the transmission signal.

【0099】第一の信号配線部と第一のグランド配線部
と複数個ある第一の電源配線部とを有する第一層と、第
二の信号配線部と第二のグランド配線部と第一層におけ
る上記複数個の第一の電源配線部のそれぞれに接続され
る複数の第二の電源配線部とを有する第二層とから、構
成されるので、信号配線部とグランド配線部と電源配線
部を同一層に有することによる配線層総数の削減が可能
になる。
A first layer having a first signal wiring portion, a first ground wiring portion, and a plurality of first power wiring portions, a second signal wiring portion, a second ground wiring portion, and a first layer. A second wiring having a plurality of second power supply wiring portions connected to each of the plurality of first power supply wiring portions in the layer, so that the signal wiring portion, the ground wiring portion, and the power wiring By having parts in the same layer, it is possible to reduce the total number of wiring layers.

【0100】また、電源配線部の配線幅を狭くしても合
成インダクタンス値および合成抵抗値を低くコントロー
ルできることから、IC等の素子の高密度の配置が可能
になる。さらに、電源配線部の合成インダクタンス値お
よび合成抵抗値を低くコントロールできることから、電
圧変動を低く抑えることが可能となり、伝送信号に対す
る雑音を低く抑えることができる。
Further, since the combined inductance value and combined resistance value can be controlled to be low even if the wiring width of the power supply wiring portion is narrowed, high density arrangement of elements such as ICs becomes possible. Further, since the combined inductance value and combined resistance value of the power supply wiring section can be controlled to be low, it is possible to suppress the voltage fluctuation and suppress the noise with respect to the transmission signal.

【0101】また、上記第一層は複数個の第一の信号配
線部を有し、上記第二層は第一の信号配線部のそれぞれ
に接続される複数個の第二の信号配線部とを有するの
で、ある信号配線部と異なる信号配線部との同一配線層
上で最短の配線を施したときに生じる交差点において、
一方の配線部を別層に移すことにより交差を容易に回避
することができ、配線距離の短縮が容易となる。
The first layer has a plurality of first signal wiring portions, and the second layer has a plurality of second signal wiring portions connected to each of the first signal wiring portions. Therefore, at an intersection that occurs when the shortest wiring is performed on the same wiring layer with a certain signal wiring portion and a different signal wiring portion,
By moving one wiring portion to another layer, crossing can be easily avoided, and the wiring distance can be shortened easily.

【0102】さらに、第一のグランド配線部と第一の電
源配線部との間に1または2本の第一の信号配線部を有
する第一層と、第二のグランド配線部と第二の電源配線
部との間に1または2本の第二の信号配線部を有する第
二層とから、構成されるので、グランド配線部および電
源配線部のシールド効果より、信号配線部の特性インピ
ーダンスによるノイズを抑えることができる。
Further, the first layer having one or two first signal wiring portions between the first ground wiring portion and the first power wiring portion, the second ground wiring portion and the second layer. Since it is composed of the second layer having one or two second signal wiring portions between the power wiring portion and the power wiring portion, it depends on the characteristic impedance of the signal wiring portion due to the shielding effect of the ground wiring portion and the power wiring portion. Noise can be suppressed.

【0103】さらにまた、第一の信号配線部と第一のグ
ランド配線部と第一の電源配線部とが平行に配線された
第一層と、第二の信号配線部と第二のグランド配線部と
第二の電源配線部とが平行に配線された第二層とから、
構成されるので、製品化の段階で容易に設計することが
できるとともに容易に製造することが可能となる。
Furthermore, the first signal wiring portion, the first ground wiring portion, and the first power wiring portion are wired in parallel, the first signal wiring portion, the second signal wiring portion, and the second ground wiring portion. Part and the second layer in which the second power supply wiring part is wired in parallel,
Since it is configured, it can be easily designed and manufactured at the stage of commercialization.

【0104】また、第一層における第一の信号配線部
と、第二層における第二の信号配線部とが、ねじれの位
置にあることを特徴とするので、2本の信号配線部間の
電磁結合および静電結合によって発生するクロストーク
ノイズの影響をコントロールすることが可能となる。
Further, since the first signal wiring portion in the first layer and the second signal wiring portion in the second layer are in a twisted position, there is a difference between the two signal wiring portions. It is possible to control the influence of crosstalk noise generated by electromagnetic coupling and electrostatic coupling.

【図面の簡単な説明】[Brief description of the drawings]

【図1】実施例における配線板構造内におけるX軸方向
配線層を示す上面図である。
FIG. 1 is a top view showing an X-axis direction wiring layer in a wiring board structure in an example.

【図2】実施例における配線板構造内におけるY軸方向
配線層を示す上面図である。
FIG. 2 is a top view showing a Y-axis direction wiring layer in a wiring board structure in an example.

【図3】実施例における図1のX軸方向配線層とY軸方
向配線層を積層した異方向配線層間の接続上面図であ
る。
3 is a top view of the connection between different-direction wiring layers in which the X-axis direction wiring layer and the Y-axis direction wiring layer of FIG. 1 in the example are laminated.

【図4】実施例における図3の配線板構造を断層面A−
Bから見た断面図である。
FIG. 4 is a cross-sectional view of the wiring board structure of FIG.
It is the sectional view seen from B.

【図5】実施例における各種電気特性からの断面構造決
定処理のフローチャートである。
FIG. 5 is a flowchart of a cross-section structure determination process based on various electrical characteristics in the example.

【図6】実施例におけるインダクタンスからの断面構造
の絞り込み処理のフローチャートである。
FIG. 6 is a flowchart of a process of narrowing down a sectional structure from an inductance in the example.

【図7】実施例における配線層構成を示す断面図であ
る。
FIG. 7 is a cross-sectional view showing a wiring layer configuration in an example.

【図8】実施例における合成抵抗値からの断面構造の絞
り込み処理のフローチャートである。
FIG. 8 is a flowchart of a narrowing-down process of a sectional structure based on a combined resistance value in the example.

【図9】実施例における配線可能率からの断面構造の絞
り込み処理のフローチャートである。
FIG. 9 is a flowchart of a process of narrowing down a cross-sectional structure based on the wirable ratio in the example.

【図10】グランド配線部および電源配線部を保持して
いないときの配線層構成を示す断面図である。
FIG. 10 is a cross-sectional view showing a wiring layer configuration when a ground wiring portion and a power supply wiring portion are not held.

【図11】実施例における特性インピーダンスからの断
面構造の絞り込み処理のフローチャートである。
FIG. 11 is a flowchart of a narrowing-down process of a sectional structure based on characteristic impedance in the example.

【図12】実施例における配線板構造のGND配線と電
源配線間に挟まれた信号配線の本数とその信号配線の特
性インピーダンスの関係を示すグラフである。
FIG. 12 is a graph showing the relationship between the number of signal wirings sandwiched between the GND wiring and the power supply wiring of the wiring board structure and the characteristic impedance of the signal wiring in the example.

【図13】実施例における配線板構造のGND配線と電
源配線間に挟まれた信号配線の本数(1〜9本)と間隔
のその信号配線の特性インピーダンスの関係を示すグラ
フである。
FIG. 13 is a graph showing the relationship between the number (1 to 9) of signal wirings sandwiched between the GND wiring and the power supply wiring of the wiring board structure and the characteristic impedance of the signal wiring at intervals.

【図14】実施例におけるクロストークノイズからの断
面構造の絞り込み処理のフローチャートである。
FIG. 14 is a flowchart of a cross-sectional structure narrowing-down process based on crosstalk noise in the example.

【図15】従来技術の8層からなる配線板構造の断面図
である。
FIG. 15 is a cross-sectional view of a conventional eight-layer wiring board structure.

【図16】従来技術の6層からなる配線板構造の断面図
である。
FIG. 16 is a cross-sectional view of a conventional six-layer wiring board structure.

【図17】図16の給電配線層における櫛形配線時の給
電配線層の上面図である。
17 is a top view of the power supply wiring layer at the time of comb wiring in the power supply wiring layer of FIG.

【図18】図16の給電配線層における平行配線時の給
電配線層の上面図である。
FIG. 18 is a top view of the power supply wiring layer at the time of parallel wiring in the power supply wiring layer of FIG. 16;

【図19】図17の給電配線層に異なる電源をさらに1
種類加えた上で、櫛形配線をおこなった時の給電配線層
の上面図である。
FIG. 19 further includes a different power supply for the power supply wiring layer of FIG.
FIG. 7 is a top view of the power supply wiring layer when comb-shaped wiring is performed after adding types.

【図20】図17の給電配線層の電圧降下を抑制するた
めにVIAを用いて櫛の先端部分を連結することにより
電圧降下対策を施した給電配線層の上面図である。
20 is a top view of the power supply wiring layer in which a voltage drop countermeasure is taken by connecting the tip portions of the combs with VIA in order to suppress the voltage drop of the power supply wiring layer in FIG. 17;

【図21】従来技術でグランド配線部と電源配線部との
間に信号配線部を施した給電配線層の上面図である。
FIG. 21 is a top view of a power supply wiring layer in which a signal wiring portion is provided between a ground wiring portion and a power wiring portion in the conventional technique.

【図22】従来技術で異なる配線層に配線された信号配
線部同士をVIAを用いて層間接続が施されている配線
板の断面図である。
FIG. 22 is a cross-sectional view of a wiring board in which signal wiring portions wired in different wiring layers according to a conventional technique are interconnected using VIA.

【図23】従来技術の配線板構造における素子の配置に
関しての問題点を示した給電配線層の上面図である。
FIG. 23 is a top view of a power supply wiring layer showing a problem regarding arrangement of elements in a conventional wiring board structure.

【図24】従来技術の配線板構造における素子の配置に
関しての問題点を示した給電配線層の断面図である。
FIG. 24 is a cross-sectional view of a power supply wiring layer showing a problem regarding arrangement of elements in a wiring board structure of a conventional technique.

【符号の説明】[Explanation of symbols]

1 GND配線層 2 電源V1配線層 3 電源V2配線層 4 信号配線層 5 部品実装層 6 給電配線層 7、7a〜7e GND配線部 8、8a〜8f 電源V1配線部 9 電源V2配線部 10 接続用VIA 11、11a〜11p 信号配線部 12 チャネル本数 13 IC部品 14 GNDピン 15 電源V1ピン 16 X軸方向配線層 17 Y軸方向配線層 18 GND配線接続用VIA 19 電源V1配線接続用VIA 20 信号配線接続用VIA 21 導体厚みt 22 給電配線幅Wg 23 信号配線幅Ws 24 給電−信号間ギャップGgs 25 信号−信号間ギャップGss 26 絶縁材 27 信号配線本数n 48 絶縁層 1 GND wiring layer 2 Power supply V1 wiring layer 3 Power supply V2 wiring layer 4 Signal wiring layer 5 Component mounting layer 6 Power supply wiring layer 7, 7a to 7e GND wiring portion 8, 8a to 8f Power supply V1 wiring portion 9 Power supply V2 wiring portion 10 Connection VIA 11, 11a to 11p Signal wiring part 12 Number of channels 13 IC parts 14 GND pin 15 Power supply V1 pin 16 X-axis direction wiring layer 17 Y-axis direction wiring layer 18 GND wiring connection VIA 19 Power supply V1 wiring connection VIA 20 signal VIA for wiring connection 21 Conductor thickness t 22 Feeding wiring width Wg 23 Signal wiring width Ws 24 Feeding-signal gap Ggs 25 Signal-signal gap Gss 26 Insulation material 27 Number of signal wirings n 48 Insulation layer

───────────────────────────────────────────────────── フロントページの続き (72)発明者 大楽 守 神奈川県鎌倉市大船五丁目1番1号 三菱 電機株式会社情報システム研究所内 (72)発明者 本宮 哲男 神奈川県相模原市宮下一丁目1番57号 三 菱電機株式会社プリント基板工場内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Mamoru Ogura 5-11 1-1 Ofuna, Kamakura-shi, Kanagawa Mitsubishi Electric Corporation, Information Systems Research Laboratory (72) Tetsuo Motomiya 1-1, Miyashita, Sagamihara-shi, Kanagawa No. 57 Sanryo Electric Co., Ltd. Printed circuit board factory

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 第一の信号配線部と第一の電源配線部と
複数の第一のグランド配線部とを有する第一層と、第二
の信号配線部と第二の電源配線部と第一層における上記
複数の第一のグランド配線部のそれぞれに接続される複
数の第二のグランド配線部とを有し第一層に積層する第
二層とから、構成される多層プリント配線板。
1. A first layer having a first signal wiring portion, a first power wiring portion, and a plurality of first ground wiring portions, a second signal wiring portion, a second power wiring portion, and a first layer. A multilayer printed wiring board comprising: a second layer having a plurality of second ground wiring portions connected to each of the plurality of first ground wiring portions in a single layer and laminated on a first layer.
【請求項2】 第一の信号配線部と第一のグランド配線
部と複数の第一の電源配線部とを有する第一層と、第二
の信号配線部と第二のグランド配線部と第一層における
上記複数の第一の電源配線部のそれぞれに接続される複
数の第二の電源配線部とを有し第一層に積層する第二層
とから、構成される多層プリント配線板。
2. A first layer having a first signal wiring portion, a first ground wiring portion, and a plurality of first power wiring portions, a second signal wiring portion, a second ground wiring portion, and a first layer. A multilayer printed wiring board comprising: a second layer having a plurality of second power supply wiring parts connected to each of the plurality of first power supply wiring parts in a single layer and laminated on a first layer.
【請求項3】 上記第一層は複数の第一の信号配線部を
有し、上記第二層は第一の信号配線部のそれぞれに接続
される複数の第二の信号配線部とを有することを特徴と
する請求項1または2記載の多層プリント配線板。
3. The first layer has a plurality of first signal wiring portions, and the second layer has a plurality of second signal wiring portions connected to each of the first signal wiring portions. The multilayer printed wiring board according to claim 1 or 2, wherein.
【請求項4】 第一のグランド配線部と第一の電源配線
部との間に第一の信号配線部を有する第一層と、第二の
グランド配線部と第二の電源配線部との間に第二の信号
配線部を有する第二層とから、構成される請求項1また
は2記載の多層プリント配線板。
4. A first layer having a first signal wiring portion between a first ground wiring portion and a first power wiring portion, a second ground wiring portion and a second power wiring portion. The multilayer printed wiring board according to claim 1 or 2, wherein the multilayer printed wiring board comprises a second layer having a second signal wiring portion therebetween.
【請求項5】 第一の信号配線部と第一のグランド配線
部と第一の電源配線部とが平行に配線された第一層と、
第二の信号配線部と第二のグランド配線部と第二の電源
配線部とが平行に配線された第二層とから、構成される
請求項1または2記載の多層プリント配線板。
5. A first layer in which a first signal wiring portion, a first ground wiring portion, and a first power wiring portion are wired in parallel,
The multilayer printed wiring board according to claim 1 or 2, wherein the second signal wiring portion, the second ground wiring portion, and the second power wiring portion are constituted by a second layer in which the second wiring is arranged in parallel.
【請求項6】 第一層における第一の信号配線部と、第
二層における第二の信号配線部とが、ねじれの位置にあ
ることを特徴とする請求項5記載の多層プリント配線
板。
6. The multilayer printed wiring board according to claim 5, wherein the first signal wiring portion on the first layer and the second signal wiring portion on the second layer are in a twisted position.
JP7161025A 1995-06-27 1995-06-27 Multilayer printed wiring board Pending JPH0918156A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7161025A JPH0918156A (en) 1995-06-27 1995-06-27 Multilayer printed wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7161025A JPH0918156A (en) 1995-06-27 1995-06-27 Multilayer printed wiring board

Publications (1)

Publication Number Publication Date
JPH0918156A true JPH0918156A (en) 1997-01-17

Family

ID=15727166

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7161025A Pending JPH0918156A (en) 1995-06-27 1995-06-27 Multilayer printed wiring board

Country Status (1)

Country Link
JP (1) JPH0918156A (en)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6172305B1 (en) 1997-07-31 2001-01-09 Kyocera Corporation Multilayer circuit board
US6184477B1 (en) 1998-12-02 2001-02-06 Kyocera Corporation Multi-layer circuit substrate having orthogonal grid ground and power planes
JP2001156198A (en) * 1999-11-26 2001-06-08 Kyocera Corp Multilayered wiring substrate
JP2001217345A (en) * 2000-01-31 2001-08-10 Kyocera Corp Multilayer interconnection board
JP2001217348A (en) * 2000-01-31 2001-08-10 Kyocera Corp Multilayer interconnection board
JP2002016174A (en) * 2000-06-30 2002-01-18 Kyocera Corp Multi-layer wiring board
JP2002057461A (en) * 2000-08-09 2002-02-22 Kyocera Corp Multilayered printed circuit board
US6483714B1 (en) 1999-02-24 2002-11-19 Kyocera Corporation Multilayered wiring board
US6573600B2 (en) 2000-11-20 2003-06-03 Fujitsu Limited Multilayer wiring substrate having differential signal wires and a general signal wire in different planes
US6762367B2 (en) 2002-09-17 2004-07-13 International Business Machines Corporation Electronic package having high density signal wires with low resistance
US7408256B2 (en) 2002-10-07 2008-08-05 Renesas Technology Corp. Integrated circuit chip module
JP2009135211A (en) * 2007-11-29 2009-06-18 Tdk Corp Structure for mounting feedthrough capacitor
US20120204141A1 (en) * 2009-10-12 2012-08-09 International Business Machines Corporation Noise Coupling Reduction and Impedance Discontinuity Control in High-Speed Ceramic Modules

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6172305B1 (en) 1997-07-31 2001-01-09 Kyocera Corporation Multilayer circuit board
US6184477B1 (en) 1998-12-02 2001-02-06 Kyocera Corporation Multi-layer circuit substrate having orthogonal grid ground and power planes
US6483714B1 (en) 1999-02-24 2002-11-19 Kyocera Corporation Multilayered wiring board
JP2001156198A (en) * 1999-11-26 2001-06-08 Kyocera Corp Multilayered wiring substrate
JP2001217345A (en) * 2000-01-31 2001-08-10 Kyocera Corp Multilayer interconnection board
JP2001217348A (en) * 2000-01-31 2001-08-10 Kyocera Corp Multilayer interconnection board
JP2002016174A (en) * 2000-06-30 2002-01-18 Kyocera Corp Multi-layer wiring board
JP2002057461A (en) * 2000-08-09 2002-02-22 Kyocera Corp Multilayered printed circuit board
US6573600B2 (en) 2000-11-20 2003-06-03 Fujitsu Limited Multilayer wiring substrate having differential signal wires and a general signal wire in different planes
US6762367B2 (en) 2002-09-17 2004-07-13 International Business Machines Corporation Electronic package having high density signal wires with low resistance
US7408256B2 (en) 2002-10-07 2008-08-05 Renesas Technology Corp. Integrated circuit chip module
JP2009135211A (en) * 2007-11-29 2009-06-18 Tdk Corp Structure for mounting feedthrough capacitor
JP4501996B2 (en) * 2007-11-29 2010-07-14 Tdk株式会社 Feedthrough capacitor mounting structure
US20120204141A1 (en) * 2009-10-12 2012-08-09 International Business Machines Corporation Noise Coupling Reduction and Impedance Discontinuity Control in High-Speed Ceramic Modules
US8288657B2 (en) 2009-10-12 2012-10-16 International Business Machines Corporation Noise coupling reduction and impedance discontinuity control in high-speed ceramic modules
US8645889B2 (en) * 2009-10-12 2014-02-04 International Business Machines Corporation Noise coupling reduction and impedance discontinuity control in high-speed ceramic modules

Similar Documents

Publication Publication Date Title
KR100740963B1 (en) Method for designing wiring connecting section and semiconductor device
EP0644596B1 (en) Method for multi-layer printed wiring board design
KR100301363B1 (en) Circuit board including screen grid and constructing method of the same
KR100283508B1 (en) Non-solid reference plane with bidirectional impedance control
JPH0918156A (en) Multilayer printed wiring board
US4782193A (en) Polygonal wiring for improved package performance
EP0299221B1 (en) Printed circuit panel
EP1720384B1 (en) Printed circuit board
EP0501652A2 (en) Method and apparatus for the design and optimization of a balanced tree for clock distribution in computer integrated circuits
CN203040005U (en) Printed circuit board
US11804434B2 (en) Integrated circuit apparatus and power distribution network thereof
US20130193586A1 (en) Semiconductor device having plurality of wiring layers and designing method thereof
US20050083147A1 (en) Circuit board and method in which the impedance of a transmission-path is selected by varying at least one opening in a proximate conductive plane
EP1421620B1 (en) Integrated circuit with signal lines and mesh layer
US6999330B2 (en) Power converter and system using the same
US8614515B2 (en) Wiring method for semiconductor integrated circuit, semiconductor-circuit wiring apparatus and semiconductor integrated circuit
JP2001094011A (en) Semiconductor integrated circuit
US7271472B2 (en) Circuit board and method for producing a circuit board
EP0436848B1 (en) Matched impedance vertical conductors in multilevel metal dielectric laminated wiring
CN112435985A (en) Chip and chip power supply network
KR20030021115A (en) Wiring designing method
US7550854B2 (en) Integrated interconnect arrangement
JP2017050429A (en) Signal wiring substrate
CN1615067A (en) Differential wire assembling method for eliminating high speed board interferes
US7683490B2 (en) Semiconductor integrated circuit and semiconductor device having multilayer interconnection