JPH0918000A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0918000A JPH0918000A JP16574395A JP16574395A JPH0918000A JP H0918000 A JPH0918000 A JP H0918000A JP 16574395 A JP16574395 A JP 16574395A JP 16574395 A JP16574395 A JP 16574395A JP H0918000 A JPH0918000 A JP H0918000A
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon
- substrate
- oxide film
- ion implantation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【構成】シリコン基板上にシリコン酸化膜を介して、ボ
ロンを含有するシリコン膜が積層された構造を有する半
導体装置の製造方法において、シリコン基板１１にイオ
ン注入により窒素原子を導入して窒素導入層１４を形成
し（図１（ａ））、このシリコン基板１１に酸素を含む
雰囲気中で熱処理を施して窒素を含有するシリコン酸化
膜１５を形成し（図１（ｂ））、その上に多結晶シリコ
ン膜１６を積層する（図１（ｃ））。 【効果】少ない工程数で容易に、イオン注入誘起ダメー
ジがなく、ボロンの突き抜けを抑制でき、しかも電子ト
ラップの少ない絶縁膜を形成できる。
ロンを含有するシリコン膜が積層された構造を有する半
導体装置の製造方法において、シリコン基板１１にイオ
ン注入により窒素原子を導入して窒素導入層１４を形成
し（図１（ａ））、このシリコン基板１１に酸素を含む
雰囲気中で熱処理を施して窒素を含有するシリコン酸化
膜１５を形成し（図１（ｂ））、その上に多結晶シリコ
ン膜１６を積層する（図１（ｃ））。 【効果】少ない工程数で容易に、イオン注入誘起ダメー
ジがなく、ボロンの突き抜けを抑制でき、しかも電子ト
ラップの少ない絶縁膜を形成できる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、より詳細にはシリコン基板上に窒素を含有する
シリコン酸化膜を介して、ボロンを含有するシリコン膜
が積層された構造を有する半導体装置の製造方法に関す
るものである。特にｐチャネルＭＯＳ型電界効果トラン
ジスタの製造方法に関する。
に関し、より詳細にはシリコン基板上に窒素を含有する
シリコン酸化膜を介して、ボロンを含有するシリコン膜
が積層された構造を有する半導体装置の製造方法に関す
るものである。特にｐチャネルＭＯＳ型電界効果トラン
ジスタの製造方法に関する。
【０００２】
【従来の技術】近年の半導体装置（半導体集積回路）の
微細化に伴い、ｐチャネルＭＯＳ型電界効果トランジス
タ（以後、ｐＭＯＳＦＥＴと略す）のゲート電極材料と
して、ｎ型多結晶シリコンからｐ型多結晶シリコンへの
移行が試みられている。従来のｎ型多結晶シリコンゲー
トｐＭＯＳＦＥＴは、しきい値電圧の制御の必要性から
埋め込みチャネル型において動作し、短チャネル効果が
顕著に生じる。これに対し、ｐ型多結晶シリコンゲート
ｐＭＯＳＦＥＴでは表面チャネル型として動作させるこ
とが可能になり、短チャネル効果が抑制されるためであ
る。
微細化に伴い、ｐチャネルＭＯＳ型電界効果トランジス
タ（以後、ｐＭＯＳＦＥＴと略す）のゲート電極材料と
して、ｎ型多結晶シリコンからｐ型多結晶シリコンへの
移行が試みられている。従来のｎ型多結晶シリコンゲー
トｐＭＯＳＦＥＴは、しきい値電圧の制御の必要性から
埋め込みチャネル型において動作し、短チャネル効果が
顕著に生じる。これに対し、ｐ型多結晶シリコンゲート
ｐＭＯＳＦＥＴでは表面チャネル型として動作させるこ
とが可能になり、短チャネル効果が抑制されるためであ
る。
【０００３】しかし、ｐ型多結晶シリコンゲートの採用
には様々な問題がある。そのなかでも代表的な問題の１
つに、いわゆるボロン突き抜けの問題がある。これは、
ゲート多結晶シリコン中のボロンがゲート内に導入した
後の熱処理時にゲート絶縁膜を通して基板内に拡散する
問題のことである。このボロン突き抜けはｐＭＯＳＦＥ
Ｔのしきい値電圧の変動や、ゲート絶縁膜の絶縁破壊特
性、及び信頼性の劣化等の不良を引き起こす。
には様々な問題がある。そのなかでも代表的な問題の１
つに、いわゆるボロン突き抜けの問題がある。これは、
ゲート多結晶シリコン中のボロンがゲート内に導入した
後の熱処理時にゲート絶縁膜を通して基板内に拡散する
問題のことである。このボロン突き抜けはｐＭＯＳＦＥ
Ｔのしきい値電圧の変動や、ゲート絶縁膜の絶縁破壊特
性、及び信頼性の劣化等の不良を引き起こす。
【０００４】従来、ＭＯＳ型電界効果トランジスタを製
造する上で、ボロン突き抜けの抑制のためには、ボロン
原子をイオン注入するときの注入加速電圧を調整した
り、ゲート絶縁膜の膜厚を調整する方法が使用されてき
た。
造する上で、ボロン突き抜けの抑制のためには、ボロン
原子をイオン注入するときの注入加速電圧を調整した
り、ゲート絶縁膜の膜厚を調整する方法が使用されてき
た。
【０００５】しかし、ディープサブミクロン領域のＭＯ
Ｓ型電界効果トランジスタではゲート絶縁膜の膜厚が１
５ｎｍ以下となり、従来からゲート絶縁膜として使用さ
れてきたシリコン熱酸化膜では、ボロン突き抜けの抑制
能力が不十分となってきた。
Ｓ型電界効果トランジスタではゲート絶縁膜の膜厚が１
５ｎｍ以下となり、従来からゲート絶縁膜として使用さ
れてきたシリコン熱酸化膜では、ボロン突き抜けの抑制
能力が不十分となってきた。
【０００６】そこで近年、窒化酸化膜系の絶縁膜をＭＯ
Ｓ型電界効果トランジスタのゲート絶縁膜として採用す
る方法が開発されている（参考文献：A.B.Joshi,J.Ahn
andD.L.Kwong,"Oxynitride Gate Dielectrics for p+-P
olysilicon Gate MOS Devices,"IEEE ELECTRON DEVICES
LETTERS,VOL.14,(1993),560-562 ）。
Ｓ型電界効果トランジスタのゲート絶縁膜として採用す
る方法が開発されている（参考文献：A.B.Joshi,J.Ahn
andD.L.Kwong,"Oxynitride Gate Dielectrics for p+-P
olysilicon Gate MOS Devices,"IEEE ELECTRON DEVICES
LETTERS,VOL.14,(1993),560-562 ）。
【０００７】
【発明が解決しようとする課題】しかしながら、従来の
窒化酸化膜形成プロセスでは様々な問題があった。
窒化酸化膜形成プロセスでは様々な問題があった。
【０００８】例えば、シリコン基板を直接熱窒化する方
法は、直接窒化に要する熱処理温度が一般に１２００℃
から１３００℃と高く、超ＬＳＩ製造プロセスへの実用
化には不適であった。
法は、直接窒化に要する熱処理温度が一般に１２００℃
から１３００℃と高く、超ＬＳＩ製造プロセスへの実用
化には不適であった。
【０００９】あらかじめシリコン酸化膜を形成し、その
一部分を熱窒化または熱窒化酸化する方法は、９００℃
から１１００℃の比較的低い熱処理温度で実現できる。
しかし、アンモニア雰囲気中での窒化工程で電子トラッ
プが著しく導入される問題があった。電子トラップ密度
を低減するため、この窒化酸化膜に酸素雰囲気中での熱
処理を施すと、固定電荷密度が著しく増加したり不安定
化する。また、この方法を用いるときは、窒化工程時に
窒化酸化膜に取り込まれる水素原子の濃度を考慮する必
要もあった。水素濃度が大きいと界面準位の増加の問題
を生じる。
一部分を熱窒化または熱窒化酸化する方法は、９００℃
から１１００℃の比較的低い熱処理温度で実現できる。
しかし、アンモニア雰囲気中での窒化工程で電子トラッ
プが著しく導入される問題があった。電子トラップ密度
を低減するため、この窒化酸化膜に酸素雰囲気中での熱
処理を施すと、固定電荷密度が著しく増加したり不安定
化する。また、この方法を用いるときは、窒化工程時に
窒化酸化膜に取り込まれる水素原子の濃度を考慮する必
要もあった。水素濃度が大きいと界面準位の増加の問題
を生じる。
【００１０】これらの問題を回避するため、次のような
方法が提案されている。すなわち、ゲート絶縁膜として
シリコン窒化酸化膜を形成した後、イオン注入法により
ゲート絶縁膜またはゲート絶縁膜と半導体基板との界面
に窒素原子を導入する方法である（特開平６−１５１８
２９号公報）。この方法によれば、ボロンの突き抜けを
抑制する窒素原子の一部をイオン注入法により導入する
ため、窒化時にとり込む窒素量を減らすことができる。
このため、アンモニア雰囲気などで行う窒化の程度を抑
えることができ、これに伴い電子トラップが著しく導入
される問題や絶縁膜中に取り込まれる水素原子の濃度の
問題を抑制できる。
方法が提案されている。すなわち、ゲート絶縁膜として
シリコン窒化酸化膜を形成した後、イオン注入法により
ゲート絶縁膜またはゲート絶縁膜と半導体基板との界面
に窒素原子を導入する方法である（特開平６−１５１８
２９号公報）。この方法によれば、ボロンの突き抜けを
抑制する窒素原子の一部をイオン注入法により導入する
ため、窒化時にとり込む窒素量を減らすことができる。
このため、アンモニア雰囲気などで行う窒化の程度を抑
えることができ、これに伴い電子トラップが著しく導入
される問題や絶縁膜中に取り込まれる水素原子の濃度の
問題を抑制できる。
【００１１】しかしながら、この方法においては熱酸化
法と熱窒化法を用いてシリコン窒化酸化膜を形成し、窒
素イオン注入を行い、さらにイオン注入後には結晶性回
復のため熱処理を施す必要があり、工程数が多いという
問題があった。
法と熱窒化法を用いてシリコン窒化酸化膜を形成し、窒
素イオン注入を行い、さらにイオン注入後には結晶性回
復のため熱処理を施す必要があり、工程数が多いという
問題があった。
【００１２】また、ゲート絶縁膜となるシリコン窒化酸
化膜に直接イオン注入を行うため、チャージアップダメ
ージおよびイオン衝撃ダメージなどのイオン注入誘起ダ
メージが発生するという問題もあった。これらは、ゲー
ト耐圧良品率の低化をまねく。
化膜に直接イオン注入を行うため、チャージアップダメ
ージおよびイオン衝撃ダメージなどのイオン注入誘起ダ
メージが発生するという問題もあった。これらは、ゲー
ト耐圧良品率の低化をまねく。
【００１３】本発明は上述した課題を解決すべくなされ
たものであり、少ない工程数で容易に、イオン注入誘起
ダメージがなく、ボロンの突き抜けを抑制でき、しかも
電子トラップの少ない絶縁膜を形成する半導体装置の製
造方法を提供することを目的としている。
たものであり、少ない工程数で容易に、イオン注入誘起
ダメージがなく、ボロンの突き抜けを抑制でき、しかも
電子トラップの少ない絶縁膜を形成する半導体装置の製
造方法を提供することを目的としている。
【００１４】
【課題を解決するための手段】本発明者は、シリコン基
板内にイオン注入等により導入された窒素原子が、熱酸
化によるシリコン酸化膜形成時に、このシリコン酸化膜
中にとりこまれることを知見した。
板内にイオン注入等により導入された窒素原子が、熱酸
化によるシリコン酸化膜形成時に、このシリコン酸化膜
中にとりこまれることを知見した。
【００１５】本発明はこの知見に基づいたものであり、
本発明の半導体装置の製造方法は、シリコン基板上にシ
リコン酸化膜を介して、ボロンを含有するシリコン膜が
積層された構造を有する半導体装置の製造方法におい
て、図１に示すように、以下の工程を有することを特徴
としている。
本発明の半導体装置の製造方法は、シリコン基板上にシ
リコン酸化膜を介して、ボロンを含有するシリコン膜が
積層された構造を有する半導体装置の製造方法におい
て、図１に示すように、以下の工程を有することを特徴
としている。
【００１６】シリコン基板１１にイオン注入により窒
素原子を導入して窒素導入層１４を形成する工程（図１
（ａ））。
素原子を導入して窒素導入層１４を形成する工程（図１
（ａ））。
【００１７】シリコン基板１１に酸素を含む雰囲気中
で熱処理を施して窒素を含有するシリコン酸化膜１５を
形成する工程（図１（ｂ））。
で熱処理を施して窒素を含有するシリコン酸化膜１５を
形成する工程（図１（ｂ））。
【００１８】また、本発明の半導体装置の製造方法は、
図２に示すように、以下の工程を有することを特徴とし
ている。
図２に示すように、以下の工程を有することを特徴とし
ている。
【００１９】シリコン基板１１上に基板保護膜（例え
ば、シリコン酸化膜１２）を形成する工程（図２
（ａ））。
ば、シリコン酸化膜１２）を形成する工程（図２
（ａ））。
【００２０】シリコン基板１１にイオン注入により窒
素原子を導入して窒素導入層１４を形成する工程（図２
（ｂ））。
素原子を導入して窒素導入層１４を形成する工程（図２
（ｂ））。
【００２１】基板保護膜（シリコン酸化膜１２）を除
去する工程（図２（ｃ））。
去する工程（図２（ｃ））。
【００２２】シリコン基板１１に酸素を含む雰囲気中
での熱処理を施して窒素を含有するシリコン酸化膜１５
を形成する工程（図２（ｄ））。
での熱処理を施して窒素を含有するシリコン酸化膜１５
を形成する工程（図２（ｄ））。
【００２３】上述のシリコン膜は、例えば多結晶シリコ
ン膜、非晶質シリコン膜などである。イオン注入にはイ
オンシャワーも含まれる。
ン膜、非晶質シリコン膜などである。イオン注入にはイ
オンシャワーも含まれる。
【００２４】窒素を含有するシリコン酸化膜とシリコン
膜は必ずしも接触している必要はなく、シリコン酸化膜
とシリコン膜の間に別の膜が存在してもよい。
膜は必ずしも接触している必要はなく、シリコン酸化膜
とシリコン膜の間に別の膜が存在してもよい。
【００２５】
【作用】本発明によれば、シリコン基板にイオン注入に
より窒素原子を導入し、酸素雰囲気中で熱処理を施し
て、窒素を含有するシリコン酸化膜を形成して、ボロン
突き抜けを抑制する。
より窒素原子を導入し、酸素雰囲気中で熱処理を施し
て、窒素を含有するシリコン酸化膜を形成して、ボロン
突き抜けを抑制する。
【００２６】イオン注入法を用いるので、窒素原子の導
入を容易に制御性良く行うことができる。また、その後
の酸化の工程のみで窒素を含有するシリコン酸化膜を形
成することができるため、アンモニア雰囲気中での熱処
理を行う必要が無く、比較的低温度で、低い電子トラッ
プ密度の窒素を含有する酸化膜系の絶縁膜を得ることが
できる。
入を容易に制御性良く行うことができる。また、その後
の酸化の工程のみで窒素を含有するシリコン酸化膜を形
成することができるため、アンモニア雰囲気中での熱処
理を行う必要が無く、比較的低温度で、低い電子トラッ
プ密度の窒素を含有する酸化膜系の絶縁膜を得ることが
できる。
【００２７】イオン注入後に、新たに熱酸化によりシリ
コン酸化膜を形成するので、このシリコン酸化膜中には
イオン注入時の注入誘起ダメージが入らない。このた
め、これに起因するゲート耐圧良品率の悪化を防ぐこと
ができる。また、シリコン酸化膜形成の熱処理がイオン
注入工程の後の結晶性回復のための熱処理を兼ねた処理
となるため、工程数の増加も抑えることができる。
コン酸化膜を形成するので、このシリコン酸化膜中には
イオン注入時の注入誘起ダメージが入らない。このた
め、これに起因するゲート耐圧良品率の悪化を防ぐこと
ができる。また、シリコン酸化膜形成の熱処理がイオン
注入工程の後の結晶性回復のための熱処理を兼ねた処理
となるため、工程数の増加も抑えることができる。
【００２８】さらに、イオン注入による窒素原子の導入
前に、シリコン基板上に基板保護膜を形成し、イオン注
入による窒素原子の導入後に、この基板保護膜を除去す
ることにより、イオン注入時の注入誘起汚染を防止でき
る。また、窒素イオンのチャネリング現象を抑制し、窒
素イオンをシリコン基板に均一に導入できるため、仕上
がり絶縁膜のシリコン基板面内の膜厚均一性を向上する
ことができる。
前に、シリコン基板上に基板保護膜を形成し、イオン注
入による窒素原子の導入後に、この基板保護膜を除去す
ることにより、イオン注入時の注入誘起汚染を防止でき
る。また、窒素イオンのチャネリング現象を抑制し、窒
素イオンをシリコン基板に均一に導入できるため、仕上
がり絶縁膜のシリコン基板面内の膜厚均一性を向上する
ことができる。
【００２９】この基板保護膜の材料としてはシリコン基
板にダメージを与えず、しかもシリコン基板を汚染しな
いもの、例えばシリコン酸化膜等が好ましい。
板にダメージを与えず、しかもシリコン基板を汚染しな
いもの、例えばシリコン酸化膜等が好ましい。
【００３０】
【実施例】本発明をＭＯＳ構造の製造プロセスに適用し
た実施例について図面に基づいて説明する。
た実施例について図面に基づいて説明する。
【００３１】図１は、本発明の一実施例の半導体装置の
製造方法を示す模式的断面図である。
製造方法を示す模式的断面図である。
【００３２】イオン注入技術により、窒素をシリコン基
板１１内に導入して窒素導入層１４を形成する（図１
（ａ））。イオン注入は、例えば窒素の１価イオン１３
を加速電圧２５ｋＶ、ドーズ量５×１０14ｃｍ-2の条件
で行う。
板１１内に導入して窒素導入層１４を形成する（図１
（ａ））。イオン注入は、例えば窒素の１価イオン１３
を加速電圧２５ｋＶ、ドーズ量５×１０14ｃｍ-2の条件
で行う。
【００３３】イオン注入工程の終了後、酸素を含んだ雰
囲気中で熱処理を施し、窒素含有シリコン酸化膜１５を
成膜する（図１（ｂ））。例えば乾燥酸素雰囲気中で９
５０℃、５０分の熱処理を施した場合、膜厚１２ｎｍの
窒素を含んだ絶縁膜１５が形成される。
囲気中で熱処理を施し、窒素含有シリコン酸化膜１５を
成膜する（図１（ｂ））。例えば乾燥酸素雰囲気中で９
５０℃、５０分の熱処理を施した場合、膜厚１２ｎｍの
窒素を含んだ絶縁膜１５が形成される。
【００３４】ゲート電極膜として、多結晶シリコン膜１
６をＬＰＣＶＤ法により例えば１５０ｎｍ成膜する（図
１（ｃ））。イオン注入法により、この多結晶シリコン
膜１６中にボロンを導入する（図１（ｄ））。イオン注
入は、例えば２フッ化ホウ素（ＢＦ2 ）の１価イオン１
７を加速電圧５０ｋＶ、ドーズ量２×１０15ｃｍ-2の条
件で行う。
６をＬＰＣＶＤ法により例えば１５０ｎｍ成膜する（図
１（ｃ））。イオン注入法により、この多結晶シリコン
膜１６中にボロンを導入する（図１（ｄ））。イオン注
入は、例えば２フッ化ホウ素（ＢＦ2 ）の１価イオン１
７を加速電圧５０ｋＶ、ドーズ量２×１０15ｃｍ-2の条
件で行う。
【００３５】その後、多結晶シリコン膜１６中に導入さ
れたボロンを電気的に活性化させるため熱処理を施す。
熱処理条件は、例えば窒素雰囲気中で温度８５０℃、時
間１２．５分で行う。これにより本発明によるＭＯＳ構
造の製造プロセスが完了する。
れたボロンを電気的に活性化させるため熱処理を施す。
熱処理条件は、例えば窒素雰囲気中で温度８５０℃、時
間１２．５分で行う。これにより本発明によるＭＯＳ構
造の製造プロセスが完了する。
【００３６】図２は、本発明の別の実施例の半導体装置
の製造方法を示す模式的断面図である。本実施例は、イ
オン注入の前にシリコン基板上に基板保護膜を形成する
ものである。
の製造方法を示す模式的断面図である。本実施例は、イ
オン注入の前にシリコン基板上に基板保護膜を形成する
ものである。
【００３７】シリコン基板１１上に基板保護膜として例
えばシリコン酸化膜１２を形成する（図２（ａ））。例
えば、ウェット酸素雰囲気中で９００℃で９分の熱処理
を行うことにより、膜厚２０ｎｍのシリコン酸化膜を成
膜する。
えばシリコン酸化膜１２を形成する（図２（ａ））。例
えば、ウェット酸素雰囲気中で９００℃で９分の熱処理
を行うことにより、膜厚２０ｎｍのシリコン酸化膜を成
膜する。
【００３８】イオン注入技術により、窒素をシリコン酸
化膜１２を通してシリコン基板１１内に導入して窒素導
入層を形成する（図２（ｂ））。イオン注入は、例えば
窒素の１価イオン１３を加速電圧２５ｋＶ、ドーズ量５
×１０14ｃｍ-2の条件で行う。このシリコン酸化膜１２
は、イオン注入時の注入誘起汚染を防止する以外に、窒
素イオン１３を注入する時に生じる窒素イオン１３のチ
ャネリング現象を抑制する。
化膜１２を通してシリコン基板１１内に導入して窒素導
入層を形成する（図２（ｂ））。イオン注入は、例えば
窒素の１価イオン１３を加速電圧２５ｋＶ、ドーズ量５
×１０14ｃｍ-2の条件で行う。このシリコン酸化膜１２
は、イオン注入時の注入誘起汚染を防止する以外に、窒
素イオン１３を注入する時に生じる窒素イオン１３のチ
ャネリング現象を抑制する。
【００３９】イオン注入工程の終了後、シリコン酸化膜
１２を除去する（図２（ｃ））。次いで、酸素を含んだ
雰囲気中で熱処理（熱処理Ａ）を施し、窒素含有シリコ
ン酸化膜１５を成膜する（図２（ｄ））。例えば乾燥酸
素雰囲気中で９５０℃、５０分の熱処理を施した場合、
膜厚１２ｎｍの窒素を含んだ絶縁膜１５が形成される。
１２を除去する（図２（ｃ））。次いで、酸素を含んだ
雰囲気中で熱処理（熱処理Ａ）を施し、窒素含有シリコ
ン酸化膜１５を成膜する（図２（ｄ））。例えば乾燥酸
素雰囲気中で９５０℃、５０分の熱処理を施した場合、
膜厚１２ｎｍの窒素を含んだ絶縁膜１５が形成される。
【００４０】ゲート電極膜として、多結晶シリコン膜１
６をＬＰＣＶＤ法により１５０ｎｍ成膜する（図２
（ｅ））。イオン注入法により、この多結晶シリコン膜
１６中にボロンを導入する（図２（ｆ））。イオン注入
は、例えば２フッ化ホウ素（ＢＦ2 ）の１価イオン１７
を加速電圧５０ｋＶ、ドーズ量２×１０15ｃｍ-2の条件
で行う。
６をＬＰＣＶＤ法により１５０ｎｍ成膜する（図２
（ｅ））。イオン注入法により、この多結晶シリコン膜
１６中にボロンを導入する（図２（ｆ））。イオン注入
は、例えば２フッ化ホウ素（ＢＦ2 ）の１価イオン１７
を加速電圧５０ｋＶ、ドーズ量２×１０15ｃｍ-2の条件
で行う。
【００４１】その後、多結晶シリコン膜１６中に導入さ
れたボロンを電気的に活性化させるため熱処理（熱処理
Ｂ）を施す。熱処理条件は、例えば窒素雰囲気中で温度
８５０℃、時間１２．５分で行う。これにより本発明に
よるＭＯＳ構造の製造プロセスが完了する。
れたボロンを電気的に活性化させるため熱処理（熱処理
Ｂ）を施す。熱処理条件は、例えば窒素雰囲気中で温度
８５０℃、時間１２．５分で行う。これにより本発明に
よるＭＯＳ構造の製造プロセスが完了する。
【００４２】この基板保護膜の形成工程を含む本実施例
の方法により、窒素含有シリコン酸化膜を有するＭＯＳ
構造のサンプルを作製して、ボロン突き抜け現象の抑制
の効果を評価した。評価にはフラットバンド電圧を用い
た。
の方法により、窒素含有シリコン酸化膜を有するＭＯＳ
構造のサンプルを作製して、ボロン突き抜け現象の抑制
の効果を評価した。評価にはフラットバンド電圧を用い
た。
【００４３】窒素イオンの注入条件、基板保護膜を除去
した後の酸素を含んだ雰囲気中での熱処理条件（熱処理
Ａ条件）およびボロンのイオン注入後の窒素雰囲気中で
の熱処理（熱処理Ｂ条件）を表１に示す条件で行った。
熱処理Ａ条件は、各ＭＯＳ構造サンプルのシリコン酸化
膜または窒素を含んだシリコン酸化膜の膜厚が１２ｎｍ
で同じになるように設定した。基板保護膜の成膜条件、
多結晶シリコン膜の成膜条件、ボロンのイオン注入の条
件等は、先に例示したものと同じである。ＭＯＳ構造サ
ンプル１−および１−が本発明方法によるものに、
ＭＯＳ構造サンプル２−および２−が従来方法によ
るものに該当する。
した後の酸素を含んだ雰囲気中での熱処理条件（熱処理
Ａ条件）およびボロンのイオン注入後の窒素雰囲気中で
の熱処理（熱処理Ｂ条件）を表１に示す条件で行った。
熱処理Ａ条件は、各ＭＯＳ構造サンプルのシリコン酸化
膜または窒素を含んだシリコン酸化膜の膜厚が１２ｎｍ
で同じになるように設定した。基板保護膜の成膜条件、
多結晶シリコン膜の成膜条件、ボロンのイオン注入の条
件等は、先に例示したものと同じである。ＭＯＳ構造サ
ンプル１−および１−が本発明方法によるものに、
ＭＯＳ構造サンプル２−および２−が従来方法によ
るものに該当する。
【００４４】ボロン突き抜けの度合は熱処理Ｂの温度を
高温度化したときのフラットバンド電圧値の正方向への
シフト量で評価できる。表２に、熱処理Ｂの温度を８５
０℃から９５０℃に高温度化したときのフラットバンド
電圧のシフト量を示す。サンプル１に関しては、サンプ
ル１−とサンプル１−とのフラットバンド電圧値の
差、サンプル２に関してはサンプル２−とサンプル２
−との差である。
高温度化したときのフラットバンド電圧値の正方向への
シフト量で評価できる。表２に、熱処理Ｂの温度を８５
０℃から９５０℃に高温度化したときのフラットバンド
電圧のシフト量を示す。サンプル１に関しては、サンプ
ル１−とサンプル１−とのフラットバンド電圧値の
差、サンプル２に関してはサンプル２−とサンプル２
−との差である。
【００４５】ＭＯＳ構造サンプル１（本発明方法）の結
果は０．２２Ｖであり、ＭＯＳ構造サンプル２（従来方
法）の１．２２Ｖに対して、大きく減少した。この結果
から、本発明方法がボロン突き抜けを抑制できているこ
とが確認された。
果は０．２２Ｖであり、ＭＯＳ構造サンプル２（従来方
法）の１．２２Ｖに対して、大きく減少した。この結果
から、本発明方法がボロン突き抜けを抑制できているこ
とが確認された。
【００４６】
【表１】
【００４７】
【表２】
【００４８】また、ＭＯＳ構造サンプル１（本発明方
法）の作製条件に対して、窒素イオンの注入条件のみ
を、Ｎ+ 、加速電圧２５ｋＶ、ドーズ量２×１０15ｃｍ
-2と変化させてＭＯＳ構造サンプル３を作製して、同様
の評価を行った。熱処理Ａ条件は乾燥酸素雰囲気中で９
５０℃で５０分とし、窒素含有シリコン酸化膜１５の膜
厚６ｎｍであった。
法）の作製条件に対して、窒素イオンの注入条件のみ
を、Ｎ+ 、加速電圧２５ｋＶ、ドーズ量２×１０15ｃｍ
-2と変化させてＭＯＳ構造サンプル３を作製して、同様
の評価を行った。熱処理Ａ条件は乾燥酸素雰囲気中で９
５０℃で５０分とし、窒素含有シリコン酸化膜１５の膜
厚６ｎｍであった。
【００４９】このＭＯＳ構造サンプル３の熱処理Ｂの温
度を８５０℃から９５０℃に高温度化したときのフラッ
トバンド電圧のシフト量は０．１４Ｖであった。すなわ
ち、ドーズ量を増加させることにより、薄い膜厚でボロ
ン突き抜けをさらに抑制することができた。
度を８５０℃から９５０℃に高温度化したときのフラッ
トバンド電圧のシフト量は０．１４Ｖであった。すなわ
ち、ドーズ量を増加させることにより、薄い膜厚でボロ
ン突き抜けをさらに抑制することができた。
【００５０】また、本発明方法を適用したＭＯＳ構造サ
ンプルにおいては、ゲート耐圧は８ＭＶ／ｃｍ以上を確
保できており、ゲート耐圧に関して問題がないことを確
認できた。
ンプルにおいては、ゲート耐圧は８ＭＶ／ｃｍ以上を確
保できており、ゲート耐圧に関して問題がないことを確
認できた。
【００５１】
【発明の効果】以上詳述したように本発明の半導体装置
の製造方法によれば、少ない工程数で容易に、イオン注
入誘起ダメージがなく、ボロンの突き抜けを抑制でき、
しかも電子トラップの少ない絶縁膜を形成できる。
の製造方法によれば、少ない工程数で容易に、イオン注
入誘起ダメージがなく、ボロンの突き抜けを抑制でき、
しかも電子トラップの少ない絶縁膜を形成できる。
【図１】本発明の実施例の半導体装置の製造方法を示す
模式的断面図である。
模式的断面図である。
【図２】本発明の実施例の半導体装置の製造方法を示す
模式的断面図である。
模式的断面図である。
１１ シリコン基板 １２ シリコン酸化膜 １３ 窒素の１価イオン １４ 窒素導入層 １５ 窒素含有シリコン酸化膜 １６ 多結晶シリコン膜 １７ ２フッ化ホウ素の１価イオン
Claims (2)
- 【請求項１】シリコン基板上にシリコン酸化膜を介し
て、ボロンを含有するシリコン膜が積層された構造を有
する半導体装置の製造方法において、シリコン基板にイ
オン注入により窒素原子を導入し、このシリコン基板に
酸素を含む雰囲気中で熱処理を施して窒素を含有するシ
リコン酸化膜を形成することを特徴とする半導体装置の
製造方法。 - 【請求項２】シリコン基板上にシリコン酸化膜を介し
て、ボロンを含有するシリコン膜が積層された構造を有
する半導体装置の製造方法において、シリコン基板上に
基板保護膜を形成し、このシリコン基板にイオン注入に
より窒素原子を導入し、前記基板保護膜を除去し、この
シリコン基板に酸素を含む雰囲気中での熱処理を施して
窒素を含有するシリコン酸化膜を形成することを特徴と
する半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16574395A JPH0918000A (ja) | 1995-06-30 | 1995-06-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16574395A JPH0918000A (ja) | 1995-06-30 | 1995-06-30 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0918000A true JPH0918000A (ja) | 1997-01-17 |
Family
ID=15818242
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16574395A Pending JPH0918000A (ja) | 1995-06-30 | 1995-06-30 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0918000A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100293054B1 (ko) * | 1999-06-08 | 2001-06-15 | 황인길 | 반도체 소자의 게이트 전극 제조 방법 |
| JP2008539592A (ja) * | 2005-04-29 | 2008-11-13 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | ブロッキング特性の異なるゲート絶縁膜を備えた半導体デバイス |
-
1995
- 1995-06-30 JP JP16574395A patent/JPH0918000A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100293054B1 (ko) * | 1999-06-08 | 2001-06-15 | 황인길 | 반도체 소자의 게이트 전극 제조 방법 |
| JP2008539592A (ja) * | 2005-04-29 | 2008-11-13 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | ブロッキング特性の異なるゲート絶縁膜を備えた半導体デバイス |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7759260B2 (en) | Selective nitridation of gate oxides | |
| JP3976282B2 (ja) | 信頼できる極薄酸窒化物形成のための新規なプロセス | |
| US6773999B2 (en) | Method for treating thick and thin gate insulating film with nitrogen plasma | |
| US6734069B2 (en) | Method of forming a high dielectric constant insulating film and method of producing semiconductor device using the same | |
| US7687869B2 (en) | Semiconductor device and method of manufacturing the same | |
| US6759302B1 (en) | Method of generating multiple oxides by plasma nitridation on oxide | |
| US6472283B1 (en) | MOS transistor processing utilizing UV-nitride removable spacer and HF etch | |
| US6027977A (en) | Method of fabricating semiconductor device with MIS structure | |
| US7098154B2 (en) | Method for fabricating semiconductor device and semiconductor device | |
| US6344396B1 (en) | Removable spacer technology using ion implantation for forming asymmetric MOS transistors | |
| US20100327366A1 (en) | Semiconductor device | |
| JP2000269492A (ja) | 半導体装置の製造方法 | |
| US6207586B1 (en) | Oxide/nitride stacked gate dielectric and associated methods | |
| US6051865A (en) | Transistor having a barrier layer below a high permittivity gate dielectric | |
| US7514376B2 (en) | Manufacture of semiconductor device having nitridized insulating film | |
| US7238996B2 (en) | Semiconductor device | |
| KR100270776B1 (ko) | 반도체장치및그제조방법 | |
| US6429083B1 (en) | Removable spacer technology using ion implantation to augment etch rate differences of spacer materials | |
| KR100380278B1 (ko) | 반도체장치 및 그 제조방법 | |
| JP2002151684A (ja) | 半導体装置及びその製造方法 | |
| US6313020B1 (en) | Semiconductor device and method for fabricating the same | |
| US6060369A (en) | Nitrogen bearing sacrificial oxide with subsequent high nitrogen dopant profile for high performance MOSFET | |
| JPH0918000A (ja) | 半導体装置の製造方法 | |
| KR100549974B1 (ko) | 바이폴라 및 바이씨모스 디바이스의 제조방법 | |
| JP2000164870A (ja) | 半導体装置及びその製造方法 |