JPH09179665A - データ処理装置 - Google Patents
データ処理装置Info
- Publication number
- JPH09179665A JPH09179665A JP7336416A JP33641695A JPH09179665A JP H09179665 A JPH09179665 A JP H09179665A JP 7336416 A JP7336416 A JP 7336416A JP 33641695 A JP33641695 A JP 33641695A JP H09179665 A JPH09179665 A JP H09179665A
- Authority
- JP
- Japan
- Prior art keywords
- power failure
- power interruption
- cpu
- power
- wdt
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Power Sources (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】
【課題】 ウォッチドックタイマを遅延用タイマとして
兼用することにより、電断に際して、タイマ等の遅延回
路を不要にして部品点数を減少させ、かつ、機器の小形
化を図るようにする。 【解決手段】 電断が発生した場合には、電断検出回路
３は、電断信号をＣＰＵ１に出力する。すると、ＣＰＵ
１は、ＷＤＴ２のタイマのリフレッシュ動作を停止さ
せ、タイムアップさせるとともに、メモリ４に電断があ
った旨の情報を格納させた後、稼働を停止する。電源が
回復すると、電断検出回路３はＣＰＵ１にその旨を出力
する。すると、ＣＰＵ１は、稼働を開始しＷＤＴ２に対
してタイムアップを停止させる。停止したＷＤＴ２はタ
イマをリフレッシュすると同時に、ＣＰＵ１にリセット
信号を出力する。ＣＰＵ１はメモリ４に格納されている
異常処理状態を読みだし、新めてプログラムを実行し始
める。
兼用することにより、電断に際して、タイマ等の遅延回
路を不要にして部品点数を減少させ、かつ、機器の小形
化を図るようにする。 【解決手段】 電断が発生した場合には、電断検出回路
３は、電断信号をＣＰＵ１に出力する。すると、ＣＰＵ
１は、ＷＤＴ２のタイマのリフレッシュ動作を停止さ
せ、タイムアップさせるとともに、メモリ４に電断があ
った旨の情報を格納させた後、稼働を停止する。電源が
回復すると、電断検出回路３はＣＰＵ１にその旨を出力
する。すると、ＣＰＵ１は、稼働を開始しＷＤＴ２に対
してタイムアップを停止させる。停止したＷＤＴ２はタ
イマをリフレッシュすると同時に、ＣＰＵ１にリセット
信号を出力する。ＣＰＵ１はメモリ４に格納されている
異常処理状態を読みだし、新めてプログラムを実行し始
める。
Description
【０００１】
【発明の属する技術分野】本発明は、ＣＰＵの暴走を監
視するウォッチドックタイマに遅延を兼用させたデータ
処理装置に関する。
視するウォッチドックタイマに遅延を兼用させたデータ
処理装置に関する。
【０００２】
【従来の技術】従来、例えばプログラマブルコントロー
ラ（以下、ＰＬＣという）等の制御機器に用いられるデ
ータ処理装置では、電源が落ちた場合、一般的には、内
蔵するマイコンは、実行中の命令を処理し終えた上で処
理を停止し、その後、電源が回復すると、マイコンに対
して直ちにリセット信号をかけてプログラムを最初から
処理するように構成されている。
ラ（以下、ＰＬＣという）等の制御機器に用いられるデ
ータ処理装置では、電源が落ちた場合、一般的には、内
蔵するマイコンは、実行中の命令を処理し終えた上で処
理を停止し、その後、電源が回復すると、マイコンに対
して直ちにリセット信号をかけてプログラムを最初から
処理するように構成されている。
【０００３】しかし、このようなデータ処理装置にあっ
ては、電断のうち、ごく短い時間だけ電源が落ち、直ち
に立ち上がる瞬断の場合においては、瞬断発生時におい
て処理中の命令が処理し終わらないうちに、電源回復に
伴い、直ちにリセットをかけないように構成されてい
る。
ては、電断のうち、ごく短い時間だけ電源が落ち、直ち
に立ち上がる瞬断の場合においては、瞬断発生時におい
て処理中の命令が処理し終わらないうちに、電源回復に
伴い、直ちにリセットをかけないように構成されてい
る。
【０００４】ここで、瞬断した場合において、電源回復
に伴い直ちにリセットをかけないようにする理由は、瞬
断時においける処理中の命令を処理し終わらないで、新
めてプログラムを最初から実行すると、本来行うべき処
理を実行しないおそれがあり、そのため、遅延させてＣ
ＰＵにリセットをかけている。
に伴い直ちにリセットをかけないようにする理由は、瞬
断時においける処理中の命令を処理し終わらないで、新
めてプログラムを最初から実行すると、本来行うべき処
理を実行しないおそれがあり、そのため、遅延させてＣ
ＰＵにリセットをかけている。
【０００５】図４および図５は遅延時間を持たせたデー
タ処理装置の従来例を示すもので、図４はこのデータ処
理装置の電断処理部の構成を示すブロック図、図５は動
作タイミングを示すタイミングチャートである。
タ処理装置の従来例を示すもので、図４はこのデータ処
理装置の電断処理部の構成を示すブロック図、図５は動
作タイミングを示すタイミングチャートである。
【０００６】このデータ処理装置は、マイコン２１がプ
ログラムＡ中の命令ｉの処理中に瞬断が発生した場合に
は（図５中の参照）、それに基づき電断信号が遅延回
路２０およびマイコン２１に出力される（図５中の
）。
ログラムＡ中の命令ｉの処理中に瞬断が発生した場合に
は（図５中の参照）、それに基づき電断信号が遅延回
路２０およびマイコン２１に出力される（図５中の
）。
【０００７】そして、電断信号を受けた遅延回路２０
は、電断信号が発生したときから、所定時間（命令実行
時間より長い時間を有する）経過すると（遅れ時間）、
リセット信号をマイコン２１に出力する（図５中の
）。
は、電断信号が発生したときから、所定時間（命令実行
時間より長い時間を有する）経過すると（遅れ時間）、
リセット信号をマイコン２１に出力する（図５中の
）。
【０００８】すると、リセットをかけられて再起動した
マイコン２１は、新めてプログラムＡの最初の命令１か
ら処理を再起動する。
マイコン２１は、新めてプログラムＡの最初の命令１か
ら処理を再起動する。
【０００９】
【発明が解決しようとする課題】しかしながら、上述の
ような従来のデータ処理装置では、タイマ等の遅延回路
を備えているので、部品点数が増え、コスト高を招き、
かつ、部品実装面積の増加により機器が大型化してしま
うという問題点があった。
ような従来のデータ処理装置では、タイマ等の遅延回路
を備えているので、部品点数が増え、コスト高を招き、
かつ、部品実装面積の増加により機器が大型化してしま
うという問題点があった。
【００１０】そこで、本発明は上述の問題点に鑑み、マ
イコンの異常診断に用いられるウォッチドックタイマを
電断処理時のリセット信号の遅延用タイマとして兼用す
ることにより、タイマ等の遅延回路を不要にして部品点
数を減少させ、かつ、機器の小形化を図ったデータ処理
装置を提供することを目的とする。
イコンの異常診断に用いられるウォッチドックタイマを
電断処理時のリセット信号の遅延用タイマとして兼用す
ることにより、タイマ等の遅延回路を不要にして部品点
数を減少させ、かつ、機器の小形化を図ったデータ処理
装置を提供することを目的とする。
【００１１】
【課題を解決するための手段】上述の目的を達成するた
め、請求項１記載の発明は、電断の発生およびその回復
を検知する電断検出手段と、電断情報を格納する格納手
段と、上記電断検出手段が電断発生を検知すると、ウォ
ッチドックタイマのリフレッシュを停止させ、タイムア
ップさせるとともに、上記電断情報を上記格納手段に格
納させる制御手段と、上記電断検出手段が上記電断の回
復を検知すると、上記ウォッチドックタイマのリフレッ
シュを再開させるとともに、上記格納手段に格納されて
いる電断情報を消去する回復手段とを具備することを特
徴とする。
め、請求項１記載の発明は、電断の発生およびその回復
を検知する電断検出手段と、電断情報を格納する格納手
段と、上記電断検出手段が電断発生を検知すると、ウォ
ッチドックタイマのリフレッシュを停止させ、タイムア
ップさせるとともに、上記電断情報を上記格納手段に格
納させる制御手段と、上記電断検出手段が上記電断の回
復を検知すると、上記ウォッチドックタイマのリフレッ
シュを再開させるとともに、上記格納手段に格納されて
いる電断情報を消去する回復手段とを具備することを特
徴とする。
【００１２】請求項２記載の発明は、電断の発生および
その回復を検知する電断検出手段と、電断情報を格納す
る格納手段と、上記電断検出手段が電断発生を検知する
と、ウォッチドックタイマのリフレッシュを停止させ、
タイムアップさせるとともに、上記電断情報を上記格納
手段に格納させる制御手段と、上記電断検出手段が上記
電断の回復を検知すると、上記ウォッチドックタイマの
リフレッシュを再開させるとともに、上記格納手段に格
納されている電断情報を消去する回復手段と、上記格納
手段に電断情報が格納されているか否かを判断する判断
手段と、この判断手段により、電断情報が上記格納手段
に格納されていると判断された場合には、通常処理を再
開する一方、電断情報が上記格納手段に格納されていな
いと判断された場合には、エラー停止処理を行う処理手
段とを具備することを特徴とする。
その回復を検知する電断検出手段と、電断情報を格納す
る格納手段と、上記電断検出手段が電断発生を検知する
と、ウォッチドックタイマのリフレッシュを停止させ、
タイムアップさせるとともに、上記電断情報を上記格納
手段に格納させる制御手段と、上記電断検出手段が上記
電断の回復を検知すると、上記ウォッチドックタイマの
リフレッシュを再開させるとともに、上記格納手段に格
納されている電断情報を消去する回復手段と、上記格納
手段に電断情報が格納されているか否かを判断する判断
手段と、この判断手段により、電断情報が上記格納手段
に格納されていると判断された場合には、通常処理を再
開する一方、電断情報が上記格納手段に格納されていな
いと判断された場合には、エラー停止処理を行う処理手
段とを具備することを特徴とする。
【００１３】請求項３記載の発明は、請求項２記載の発
明において、上記通常処理が、電断時における命令を処
理し終え、新らためてプログラムを再開する処理である
ことを特徴とする。
明において、上記通常処理が、電断時における命令を処
理し終え、新らためてプログラムを再開する処理である
ことを特徴とする。
【００１４】請求項４記載の発明は、請求項２記載の発
明において、上記エラー停止処理が、処理中のプログラ
ムを強制的に終了させる処理であることを特徴とする。
明において、上記エラー停止処理が、処理中のプログラ
ムを強制的に終了させる処理であることを特徴とする。
【００１５】本発明によれば、電断したときに、ウォッ
チドックタイマのリフレッシュを停止させ、タイムアッ
プさせるようにしたため、特に瞬断の回復に際して、遅
延させてＣＰＵにリセットをかけることができる。
チドックタイマのリフレッシュを停止させ、タイムアッ
プさせるようにしたため、特に瞬断の回復に際して、遅
延させてＣＰＵにリセットをかけることができる。
【００１６】
【発明の実施の形態】以下、本発明に係るデータ処理装
置の一実施形態をＰＬＣに適用した例について図面に基
づいて説明する。
置の一実施形態をＰＬＣに適用した例について図面に基
づいて説明する。
【００１７】図１は電断処理部の構成を示すブロック図
である。
である。
【００１８】このＰＣの電断処理部は、ＣＰＵ１と、ウ
ォッチドックタイマ（以下、ＷＤＴという）２と、電断
検出回路３と、メモリ４とから構成されている。
ォッチドックタイマ（以下、ＷＤＴという）２と、電断
検出回路３と、メモリ４とから構成されている。
【００１９】ＣＰＵ１は、電断検出回路３からの電断信
号を受けると、ＷＤＴ２のリフレッシュを停止させ、タ
イムアップさせるとともに、電断情報をメモリ４に格納
させるように構成されている。
号を受けると、ＷＤＴ２のリフレッシュを停止させ、タ
イムアップさせるとともに、電断情報をメモリ４に格納
させるように構成されている。
【００２０】ＣＰＵ１は、電断検出回路３により電断が
回復したとの信号を受けると、ＷＤＴ２にリフレッシュ
を再開させるとともに、メモリ４に格納されている電断
情報を消去するように構成されている。
回復したとの信号を受けると、ＷＤＴ２にリフレッシュ
を再開させるとともに、メモリ４に格納されている電断
情報を消去するように構成されている。
【００２１】ＷＤＴ２は、ＣＰＵ１により定時的にリフ
レッシュされるが、電断が発生したときは、タイマのリ
フレッシュを停止させ、タイムアップし、電断が回復し
たとき、ＣＰＵ１に対してリセットをかけるように構成
されている。
レッシュされるが、電断が発生したときは、タイマのリ
フレッシュを停止させ、タイムアップし、電断が回復し
たとき、ＣＰＵ１に対してリセットをかけるように構成
されている。
【００２２】電断検出回路３は、電断が発生した場合に
は、電断信号（以下、ＰＦ信号という）をＣＰＵ１に出
力するように構成されている。
は、電断信号（以下、ＰＦ信号という）をＣＰＵ１に出
力するように構成されている。
【００２３】メモリ４は、電断が発生したことを示す電
断情報をフラグとして格納するものである。
断情報をフラグとして格納するものである。
【００２４】次に、この実施形態に係るデータ処理装置
の異常処理について図２および図３を参照して説明す
る。
の異常処理について図２および図３を参照して説明す
る。
【００２５】図２はこの実施形態に係るデータ処理装置
の異常処理を示すフローチャートであり、図３は電断の
発生時における処理を示すタイミングチャートである。
の異常処理を示すフローチャートであり、図３は電断の
発生時における処理を示すタイミングチャートである。
【００２６】この実施形態に係るデータ処理装置は、電
源投入後（ステップ２１０）、命令を実行中、異常が発
生すると、電断の発生か、またはＣＰＵ暴走かを判断し
ている（ステップ２２０）。
源投入後（ステップ２１０）、命令を実行中、異常が発
生すると、電断の発生か、またはＣＰＵ暴走かを判断し
ている（ステップ２２０）。
【００２７】このようなデータ処理装置において、電断
が発生した場合には（ステップ２２０；電断発生）（図
３中の参照）、電断検出回路３は、電源が落ちたこと
を検知し、その旨をＰＦ信号として（オン状態）ＣＰＵ
１に出力する（図３中の参照）。
が発生した場合には（ステップ２２０；電断発生）（図
３中の参照）、電断検出回路３は、電源が落ちたこと
を検知し、その旨をＰＦ信号として（オン状態）ＣＰＵ
１に出力する（図３中の参照）。
【００２８】ＣＰＵ１は、電断検出回路３からオン状態
のＰＦ信号を受けると、ＷＤＴ２のタイマのリフレッシ
ュ動作を停止させ、タイムアップさせる指示を出力する
とともに、メモリ４に電断があった旨の電断情報をフラ
グ情報として格納させる（ステップ２３０）。
のＰＦ信号を受けると、ＷＤＴ２のタイマのリフレッシ
ュ動作を停止させ、タイムアップさせる指示を出力する
とともに、メモリ４に電断があった旨の電断情報をフラ
グ情報として格納させる（ステップ２３０）。
【００２９】ＷＤＴ２は、ＣＰＵ１からのタイムアップ
せよとの指示を受けると、タイムのリフレッシュ動作を
停止し、タイムアップする（ステップ２４０）（図３中
の参照）。
せよとの指示を受けると、タイムのリフレッシュ動作を
停止し、タイムアップする（ステップ２４０）（図３中
の参照）。
【００３０】なお、ステップ２２０において、ＣＰＵ暴
走と判断した場合においても（ステップ２２０；ＣＰＵ
暴走）、電断の場合と同様に、ＷＤＴ２は、タイムのリ
フレッシュ動作を停止し、タイムアップする。ただし、
メモリ４にはＣＰＵ１が暴走した旨の情報を格納しな
い。
走と判断した場合においても（ステップ２２０；ＣＰＵ
暴走）、電断の場合と同様に、ＷＤＴ２は、タイムのリ
フレッシュ動作を停止し、タイムアップする。ただし、
メモリ４にはＣＰＵ１が暴走した旨の情報を格納しな
い。
【００３１】電断検出回路３は、電源が回復したか否か
を検出しており（ステップ２５０）、電源が回復すると
（ステップ２５０、Ｙｅｓ）、ＣＰＵ１にその旨を出力
する（ステップ２６０）。すなわち、電断検出回路３
は、オフ状態のＰＦ信号をＣＰＵ１に出力する。
を検出しており（ステップ２５０）、電源が回復すると
（ステップ２５０、Ｙｅｓ）、ＣＰＵ１にその旨を出力
する（ステップ２６０）。すなわち、電断検出回路３
は、オフ状態のＰＦ信号をＣＰＵ１に出力する。
【００３２】ＣＰＵ１は、電断検出回路３からオフ状態
のＰＦ信号を受けると、ＷＤＴ２に対してタイムアップ
を停止すべき旨の指示を出力する。
のＰＦ信号を受けると、ＷＤＴ２に対してタイムアップ
を停止すべき旨の指示を出力する。
【００３３】ＷＤＴ２は、ＣＰＵ１からタイムアップ停
止の指示を受けると、タイマ値を０にクリアする（図３
中の参照）。
止の指示を受けると、タイマ値を０にクリアする（図３
中の参照）。
【００３４】そして、ＷＤＴ２は、タイマを０にクリア
すると同時に、ＣＰＵ１にリセット信号を出力する（図
３中の参照）。
すると同時に、ＣＰＵ１にリセット信号を出力する（図
３中の参照）。
【００３５】ＣＰＵ１は、ＷＤＴ２からのリセット信号
を受けると、メモリ４に格納されている異常処理状態を
読みだし、異常状態を判断し（ステップ２７０）、その
結果、電断である場合には（ステップ２７０；Ｙｅ
ｓ）、新めてプログラムを最初から実行するとともに
（ステップ２８０）、ＷＤＴ２にリフレッシュ処理を再
開させ（図３中の）、メモリ４に格納されている電断
情報を消去する。
を受けると、メモリ４に格納されている異常処理状態を
読みだし、異常状態を判断し（ステップ２７０）、その
結果、電断である場合には（ステップ２７０；Ｙｅ
ｓ）、新めてプログラムを最初から実行するとともに
（ステップ２８０）、ＷＤＴ２にリフレッシュ処理を再
開させ（図３中の）、メモリ４に格納されている電断
情報を消去する。
【００３６】一方、ＣＰＵ１の暴走による場合には（ス
テップ２７０；Ｎｏ）、ＣＰＵ１は、エラー停止処理を
実行して（ステップ２９０）、処理を終了する。
テップ２７０；Ｎｏ）、ＣＰＵ１は、エラー停止処理を
実行して（ステップ２９０）、処理を終了する。
【００３７】例えば、アプリケーションプログラムに無
限ループ処理を行うというバグがあり、いつまでたって
も処理が終了しない場合には、ＣＰＵ１は強制的に処理
を終了させるようにする。
限ループ処理を行うというバグがあり、いつまでたって
も処理が終了しない場合には、ＣＰＵ１は強制的に処理
を終了させるようにする。
【００３８】この実施形態のデータ処理装置では、電断
が発生したときの電断情報をフラグとしてメモリ４に格
納させておき、電断が回復すると、ＷＤＴ２のリフレッ
シュを停止させ、タイムアップさせた時間分、ＣＰＵ１
に対してリセットをかける時間を遅延させるようにした
ので、ＣＰＵ異常時の処理に使用されているＷＤＴ２を
利用して、電断処理を行うことができる。
が発生したときの電断情報をフラグとしてメモリ４に格
納させておき、電断が回復すると、ＷＤＴ２のリフレッ
シュを停止させ、タイムアップさせた時間分、ＣＰＵ１
に対してリセットをかける時間を遅延させるようにした
ので、ＣＰＵ異常時の処理に使用されているＷＤＴ２を
利用して、電断処理を行うことができる。
【００３９】
【発明の効果】上述のように本発明によれば、電断した
ときに、ウォッチドックタイマのリフレッシュを停止さ
せ、タイムアップさせるようにしたため、その後、電断
回復に際して、遅延させてＣＰＵにリセットをかけるこ
とができる。
ときに、ウォッチドックタイマのリフレッシュを停止さ
せ、タイムアップさせるようにしたため、その後、電断
回復に際して、遅延させてＣＰＵにリセットをかけるこ
とができる。
【００４０】従って、本発明によればＣＰＵ異常時の処
理に従来から使用されているウォッチドックタイマを、
電断時においても兼用するようにしたので、従来のデー
タ処理装置に必要であったハード構成の遅延回路が不要
になり、従来のデータ処理装置に比べ部品点数を減少さ
せ、かつ、機器の小形化を図ることができる。
理に従来から使用されているウォッチドックタイマを、
電断時においても兼用するようにしたので、従来のデー
タ処理装置に必要であったハード構成の遅延回路が不要
になり、従来のデータ処理装置に比べ部品点数を減少さ
せ、かつ、機器の小形化を図ることができる。
【図１】電断処理部の構成を示すブロック図である。
【図２】この実施形態に係るデータ処理装置の電断時の
処理を示すフローチャート。
処理を示すフローチャート。
【図３】この実施形態のデータ検査装置の電断時の処理
動作を示すタイミングチャート。
動作を示すタイミングチャート。
【図４】従来の電断処理部の構成を示すブロック図。
【図５】従来の電断時の処理動作を示すタイミングチャ
ート。
ート。
１ ＣＰＵ ２ ＷＤＴ ３ 電断検出回路 ４ メモリ
Claims (4)
- 【請求項１】 電断の発生およびその回復を検知する電
断検出手段と、 電断情報を格納する格納手段と、 上記電断検出手段が電断発生を検知すると、ウォッチド
ックタイマのリフレッシュを停止させ、タイムアップさ
せるとともに、上記電断情報を上記格納手段に格納させ
る制御手段と、 上記電断検出手段が上記電断の回復を検知すると、上記
ウォッチドックタイマのリフレッシュを再開させるとと
もに、上記格納手段に格納されている電断情報を消去す
る回復手段と、 を具備することを特徴とするデータ処理装置。 - 【請求項２】 電断の発生およびその回復を検知する電
断検出手段と、 電断情報を格納する格納手段と、 上記電断検出手段が電断発生を検知すると、ウォッチド
ックタイマのリフレッシュを停止させ、タイムアップさ
せるとともに、上記電断情報を上記格納手段に格納させ
る制御手段と、 上記電断検出手段が上記電断の回復を検知すると、上記
ウォッチドックタイマのリフレッシュを再開させるとと
もに、上記格納手段に格納されている電断情報を消去す
る回復手段と、 上記格納手段に電断情報が格納されているか否かを判断
する判断手段と、 この判断手段により、電断情報が上記格納手段に格納さ
れていると判断された場合には、通常処理を再開する一
方、電断情報が上記格納手段に格納されていないと判断
された場合には、エラー停止処理を行う処理手段と、 を具備することを特徴とするデータ処理装置。 - 【請求項３】 上記通常処理は、電断時における命令を
処理し終え、新らためてプログラムを再開する処理であ
ることを特徴とする請求項２記載のデータ処理装置。 - 【請求項４】 上記エラー停止処理は、処理中のプログ
ラムを強制的に終了させる処理であることを特徴とする
請求項２記載のデータ処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33641695A JP3473002B2 (ja) | 1995-12-25 | 1995-12-25 | データ処理装置およびデータ処理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33641695A JP3473002B2 (ja) | 1995-12-25 | 1995-12-25 | データ処理装置およびデータ処理方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09179665A true JPH09179665A (ja) | 1997-07-11 |
| JP3473002B2 JP3473002B2 (ja) | 2003-12-02 |
Family
ID=18298907
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33641695A Expired - Fee Related JP3473002B2 (ja) | 1995-12-25 | 1995-12-25 | データ処理装置およびデータ処理方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3473002B2 (ja) |
-
1995
- 1995-12-25 JP JP33641695A patent/JP3473002B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3473002B2 (ja) | 2003-12-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2012069032A (ja) | 情報処理装置 | |
| US20060053350A1 (en) | Semiconductor circuit device and method of detecting runaway | |
| JP3473002B2 (ja) | データ処理装置およびデータ処理方法 | |
| JP3214469B2 (ja) | マイクロコンピュータによるフラッシュｅｅｐｒｏｍの書き込み制御方法及び装置 | |
| JP2002236503A (ja) | 車両用電子制御装置 | |
| JP4708088B2 (ja) | 障害復旧方法およびマイクロコンピュータ | |
| JP2002041493A (ja) | マイクロコンピュータ | |
| JP3407021B2 (ja) | マイクロコンピュータ | |
| JP4647276B2 (ja) | 半導体回路装置 | |
| JPH064417A (ja) | メモリのバッテリバックアップ制御方式 | |
| JPS58181160A (ja) | 緊急動作制御方式 | |
| JP2574938B2 (ja) | システム起動方式 | |
| JPS62281781A (ja) | 故障情報モニタリング方法 | |
| JPH0635757A (ja) | Ｃｐｕの異常検出装置 | |
| JP3977694B2 (ja) | リセット装置 | |
| JPH11161519A (ja) | リセット装置 | |
| JPH07295834A (ja) | デバッグモニタ処理方法と処理装置 | |
| JPH05282167A (ja) | 障害処理方法 | |
| JPH0962534A (ja) | 電子計算機の自己診断方法 | |
| JPH06161768A (ja) | プログラム実行制御装置 | |
| JPH07129425A (ja) | リブート処理方法 | |
| JPH033041A (ja) | タイムアウト監視回路 | |
| JP2716274B2 (ja) | インサーキット・エミュレータ | |
| JP2002215427A (ja) | システム暴走検出方法および装置 | |
| JP2001350643A (ja) | マイクロコンピュータの制御方法及び異常監視装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030818 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080919 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080919 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090919 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090919 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100919 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100919 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110919 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110919 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120919 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130919 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |