JPH09178810A - Ｉｃ試験装置 - Google Patents
Ｉｃ試験装置Info
- Publication number
- JPH09178810A JPH09178810A JP7341098A JP34109895A JPH09178810A JP H09178810 A JPH09178810 A JP H09178810A JP 7341098 A JP7341098 A JP 7341098A JP 34109895 A JP34109895 A JP 34109895A JP H09178810 A JPH09178810 A JP H09178810A
- Authority
- JP
- Japan
- Prior art keywords
- signal transmission
- transmission path
- terminal
- performance board
- transmission line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【課題】 被試験ＩＣの端子の数に対応する数の信号伝
送路を持つＩＣ試験装置において、信号伝送路の一つが
故障した場合に、その故障した信号伝送路をバックアッ
プする状態に切替えても、各信号伝送路の長さが大きく
変化しないようにし、遅延時間を大きく変化させないバ
ックアップ状態を得る。 【解決手段】 各信号伝送路とパフォーマンスボード上
の端子の間を接続する主スイッチと、パフォーマンスボ
ード上の端子と隣接する信号伝送路との間を接続する補
助スイッチと、補助スイッチの投入により隣接するチャ
ンネルの信号伝送路をバックアップする予備の信号伝送
路とによって構成する。
送路を持つＩＣ試験装置において、信号伝送路の一つが
故障した場合に、その故障した信号伝送路をバックアッ
プする状態に切替えても、各信号伝送路の長さが大きく
変化しないようにし、遅延時間を大きく変化させないバ
ックアップ状態を得る。 【解決手段】 各信号伝送路とパフォーマンスボード上
の端子の間を接続する主スイッチと、パフォーマンスボ
ード上の端子と隣接する信号伝送路との間を接続する補
助スイッチと、補助スイッチの投入により隣接するチャ
ンネルの信号伝送路をバックアップする予備の信号伝送
路とによって構成する。
Description
【０００１】
【発明の属する技術分野】この発明は試験しようとする
ＩＣの端子の数に対応する数の信号伝送路を具備して構
成されるＩＣ試験装置に関する。
ＩＣの端子の数に対応する数の信号伝送路を具備して構
成されるＩＣ試験装置に関する。
【０００２】
【従来の技術】従来よりＩＣ試験装置には少なくとも被
試験ＩＣの端子の数に対応する数の信号伝送路が設けら
れ、被試験ＩＣの各入出力端子に試験パターン信号を入
力すると共に、被試験ＩＣの応答出力信号を受信回路で
受信して取出し、この取出した信号を期待値パターンと
比較し、不一致を検出して、そのＩＣを不良と判定し、
ＩＣの良否を判定している。
試験ＩＣの端子の数に対応する数の信号伝送路が設けら
れ、被試験ＩＣの各入出力端子に試験パターン信号を入
力すると共に、被試験ＩＣの応答出力信号を受信回路で
受信して取出し、この取出した信号を期待値パターンと
比較し、不一致を検出して、そのＩＣを不良と判定し、
ＩＣの良否を判定している。
【０００３】被試験ＩＣの端子の数は少ないものでも３
２程度、多いものでは数１００に及ぶＩＣもある。従っ
てＩＣ試験装置には３２乃至数１００チャンネルの信号
伝送路が設けられる。このように多数のチャンネルの信
号伝送路が設けられることにより、信号伝送路が不良に
なる確率も大きくなる。ＩＣ試験装置に設けられる信号
伝送路の故障に対して救済処置を施す一つの方法とし
て、例えば「特開平３−２８２２７０号公報」或は「特
開平３−７０１４５０号公報」に見られる技術がある。
これらの公報記載のＩＣ試験装置は図２に示すようにＩ
Ｃ試験装置１に設けられる各チャンネルの信号伝送路２
Ａ，２Ｂ，…２Ｎに対し、予備の信号伝送路２Ｚを設
け、正規の信号伝送路２Ａ〜２Ｎの中のどれかが故障し
た場合は、その故障した信号伝送路の代りに予備の信号
伝送路２Ｚを接続し、故障した信号伝送路を予備の信号
伝送路２Ｚで代替してＩＣの試験を継続できるように構
成されたものである。
２程度、多いものでは数１００に及ぶＩＣもある。従っ
てＩＣ試験装置には３２乃至数１００チャンネルの信号
伝送路が設けられる。このように多数のチャンネルの信
号伝送路が設けられることにより、信号伝送路が不良に
なる確率も大きくなる。ＩＣ試験装置に設けられる信号
伝送路の故障に対して救済処置を施す一つの方法とし
て、例えば「特開平３−２８２２７０号公報」或は「特
開平３−７０１４５０号公報」に見られる技術がある。
これらの公報記載のＩＣ試験装置は図２に示すようにＩ
Ｃ試験装置１に設けられる各チャンネルの信号伝送路２
Ａ，２Ｂ，…２Ｎに対し、予備の信号伝送路２Ｚを設
け、正規の信号伝送路２Ａ〜２Ｎの中のどれかが故障し
た場合は、その故障した信号伝送路の代りに予備の信号
伝送路２Ｚを接続し、故障した信号伝送路を予備の信号
伝送路２Ｚで代替してＩＣの試験を継続できるように構
成されたものである。
【０００４】尚、図２において、信号伝送路２Ａ〜２Ｎ
及び２Ｚは被試験ＩＣ４は試験パターン信号を送り込む
ドライバＤＲと、被試験ＩＣ４の応答出力を取込む受信
器（一般にはレベル比較器）ＣＭとを具備して構成され
る。また被試験ＩＣ４はパフォーマンスボード３に装着
され、パフォーマンスボード３に設けた端子Ｐ１，Ｐ
２，…ＰＮを通じて各信号伝送路２Ａ〜２Ｎに接続され
る。５Ａ〜５Ｎは各信号伝送路２Ａ〜２Ｎをパフォーマ
ンスボード３の各端子Ｐ１〜ＰＮに接続する主スイッ
チ、６Ａ〜６Ｎは故障した信号伝送路をバックアップす
るためのスイッチを示す。
及び２Ｚは被試験ＩＣ４は試験パターン信号を送り込む
ドライバＤＲと、被試験ＩＣ４の応答出力を取込む受信
器（一般にはレベル比較器）ＣＭとを具備して構成され
る。また被試験ＩＣ４はパフォーマンスボード３に装着
され、パフォーマンスボード３に設けた端子Ｐ１，Ｐ
２，…ＰＮを通じて各信号伝送路２Ａ〜２Ｎに接続され
る。５Ａ〜５Ｎは各信号伝送路２Ａ〜２Ｎをパフォーマ
ンスボード３の各端子Ｐ１〜ＰＮに接続する主スイッ
チ、６Ａ〜６Ｎは故障した信号伝送路をバックアップす
るためのスイッチを示す。
【０００５】
【発明が解決しようとする課題】先に説明した公報記載
のＩＣ試験装置の構成によれば、予備の信号伝送路２Ｚ
に切替えた際に、予備の信号伝送路と本来の信号伝送路
との間で伝送系路長に差が生じ、信号の遅延時間が正規
の信号伝送路と予備の信号伝送路との間で差が生じてし
まう不都合がある。特に予備の信号伝送路２Ｚは故障し
たチャンネルの信号伝送路に接続されるため、どのチャ
ンネルに接続されるか不明である。従って信号伝送路２
Ｚの遅延時間を予め設定しておくことは不可能である。
のＩＣ試験装置の構成によれば、予備の信号伝送路２Ｚ
に切替えた際に、予備の信号伝送路と本来の信号伝送路
との間で伝送系路長に差が生じ、信号の遅延時間が正規
の信号伝送路と予備の信号伝送路との間で差が生じてし
まう不都合がある。特に予備の信号伝送路２Ｚは故障し
たチャンネルの信号伝送路に接続されるため、どのチャ
ンネルに接続されるか不明である。従って信号伝送路２
Ｚの遅延時間を予め設定しておくことは不可能である。
【０００６】この発明の目的は、どのチャンネルの信号
伝送路が故障したとしても予備の信号伝送路と正規の信
号伝送路との間に伝送経長に差が発生することのないＩ
Ｃ試験装置を提供しようとするものである。
伝送路が故障したとしても予備の信号伝送路と正規の信
号伝送路との間に伝送経長に差が発生することのないＩ
Ｃ試験装置を提供しようとするものである。
【０００７】
【課題を解決するための手段】この発明では被試験ＩＣ
の端子の数に対応した数の信号伝送路を具備し、各信号
伝送路とパフォーマンスボード上の端子の間を接続する
主スイッチと、パフォーマンスボード上の端子と隣接す
る信号伝送路との間を接続する補助スイッチと、補助ス
イッチの投入により隣接するチャンネルの信号伝送路を
バックアップする予備の信号伝送路とを設けて予備チャ
ンネルを具備したＩＣ試験装置を構成したものである。
の端子の数に対応した数の信号伝送路を具備し、各信号
伝送路とパフォーマンスボード上の端子の間を接続する
主スイッチと、パフォーマンスボード上の端子と隣接す
る信号伝送路との間を接続する補助スイッチと、補助ス
イッチの投入により隣接するチャンネルの信号伝送路を
バックアップする予備の信号伝送路とを設けて予備チャ
ンネルを具備したＩＣ試験装置を構成したものである。
【０００８】この発明の構成によれば、どのチャンネル
の信号伝送路が故障しても、その故障した信号伝送路は
隣接するチャンネルの信号伝送路に切替えられる。配列
された正規の信号伝送路の中の故障したチャンネルから
以後のチャンネルの信号伝送路は全て隣接するチャンネ
ルの信号伝送路に切替えられ、最後のチャンネルの信号
伝送路は予備の信号伝送路に切替えられる。
の信号伝送路が故障しても、その故障した信号伝送路は
隣接するチャンネルの信号伝送路に切替えられる。配列
された正規の信号伝送路の中の故障したチャンネルから
以後のチャンネルの信号伝送路は全て隣接するチャンネ
ルの信号伝送路に切替えられ、最後のチャンネルの信号
伝送路は予備の信号伝送路に切替えられる。
【０００９】従ってこの発明ではバックアップ時に切替
えられる全てのチャンネルの伝送路の切替は、隣接する
チャンネルの相互間において行なわれる。この結果、配
線長の変化をわずかな量に抑えることができるから、バ
ックアップ状態に切替えられても、全てのチャンネルの
遅延時間を大幅に変化させることはない。また予備に設
けた信号伝送路はバックアップ時に必ず隣接するチャン
ネルの信号伝送路の代替として接続されるから、遅延時
間を予め調整しておくことができる。
えられる全てのチャンネルの伝送路の切替は、隣接する
チャンネルの相互間において行なわれる。この結果、配
線長の変化をわずかな量に抑えることができるから、バ
ックアップ状態に切替えられても、全てのチャンネルの
遅延時間を大幅に変化させることはない。また予備に設
けた信号伝送路はバックアップ時に必ず隣接するチャン
ネルの信号伝送路の代替として接続されるから、遅延時
間を予め調整しておくことができる。
【００１０】
【発明の実施の形態】図１にこの発明の実施例を示す。
図中２Ａ，２Ｂ，２Ｃ，…２Ｎは正規のチャンネルの信
号伝送路を示す。これら正規のチャンネルの信号伝送路
２Ａ〜２Ｎは正常時は主スイッチ５Ａ，５Ｂ，５Ｃ，…
５Ｎを通じてパフォーマンスボード３上の各端子Ｐ１，
Ｐ２，Ｐ３，…ＰＮに接続され、被試験ＩＣ４の各端子
に接続される。
図中２Ａ，２Ｂ，２Ｃ，…２Ｎは正規のチャンネルの信
号伝送路を示す。これら正規のチャンネルの信号伝送路
２Ａ〜２Ｎは正常時は主スイッチ５Ａ，５Ｂ，５Ｃ，…
５Ｎを通じてパフォーマンスボード３上の各端子Ｐ１，
Ｐ２，Ｐ３，…ＰＮに接続され、被試験ＩＣ４の各端子
に接続される。
【００１１】この発明では主スイッチ５Ａ，５Ｂ，５
Ｃ，…５Ｎによって正規の信号伝送路２Ａ〜２Ｎに接続
されるパフォーマンスボード３上の端子Ｐ１〜ＰＮを、
隣接するチャンネルの信号伝送路に接続する補助スイッ
チ７Ａ〜７Ｎを設けると共に、予備の信号伝送路２Ｚを
設け、この予備の信号伝送路２Ｚを補助スイッチ７Ｎに
よってパフォーマンスボード３上の端子ＰＮに接続する
構成としたものである。
Ｃ，…５Ｎによって正規の信号伝送路２Ａ〜２Ｎに接続
されるパフォーマンスボード３上の端子Ｐ１〜ＰＮを、
隣接するチャンネルの信号伝送路に接続する補助スイッ
チ７Ａ〜７Ｎを設けると共に、予備の信号伝送路２Ｚを
設け、この予備の信号伝送路２Ｚを補助スイッチ７Ｎに
よってパフォーマンスボード３上の端子ＰＮに接続する
構成としたものである。
【００１２】この発明の構成によれば例えば信号伝送路
２Ｂが故障した場合には、主スイッチ５Ｂと、その主ス
イッチ以後の主スイッチ５Ｃ…５Ｎを全てオフに設定
し、代わって補助スイッチ７Ｂ〜７Ｎを全てオンの状態
に切替えればよい。このように、故障したチャンネル以
下の主スイッチ５Ｂ〜５Ｎをオフの状態に制御し、代わ
って補助スイッチ７Ｂ〜７Ｎをオンの状態に制御すれ
ば、全てのチャンネルを正常な状態に復旧させることが
できる。この場合、接続を変更したどのチャンネルの信
号系路も、隣接するチャンネルに接続が変更されるだけ
であるから、信号伝送路の路長が大幅に変更されること
はない。従って遅延時間が大きく変化することはなく、
正規の状態と同様に動作させることができる。
２Ｂが故障した場合には、主スイッチ５Ｂと、その主ス
イッチ以後の主スイッチ５Ｃ…５Ｎを全てオフに設定
し、代わって補助スイッチ７Ｂ〜７Ｎを全てオンの状態
に切替えればよい。このように、故障したチャンネル以
下の主スイッチ５Ｂ〜５Ｎをオフの状態に制御し、代わ
って補助スイッチ７Ｂ〜７Ｎをオンの状態に制御すれ
ば、全てのチャンネルを正常な状態に復旧させることが
できる。この場合、接続を変更したどのチャンネルの信
号系路も、隣接するチャンネルに接続が変更されるだけ
であるから、信号伝送路の路長が大幅に変更されること
はない。従って遅延時間が大きく変化することはなく、
正規の状態と同様に動作させることができる。
【００１３】尚、上述の実施例では信号伝送路２Ａ〜２
Ｎに一つの予備の信号伝送路２Ｚを設けた例を示した
が、信号伝送路２Ａ〜２Ｚを複数の群に分割し、その分
割した複数の群毎に予備の信号伝送路を設けるように構
成することもできる。
Ｎに一つの予備の信号伝送路２Ｚを設けた例を示した
が、信号伝送路２Ａ〜２Ｚを複数の群に分割し、その分
割した複数の群毎に予備の信号伝送路を設けるように構
成することもできる。
【００１４】
【発明の効果】以上説明したように、この発明によれば
正規のチャンネルの信号伝送路が故障しても、故障した
チャンネルから以後のチャンネルを隣接するチャンネル
の信号伝送路でバックアップし、最後のチャンネルは予
備の信号伝送路でバックアップするから信号路の路長の
変化を最少限に抑えることができる。この結果、バック
アップした状態でもどのチャンネルの遅延時間も揃った
状態を維持することができるから正規の状態と同様に動
作させることができる。また予備に設けた信号伝送路２
Ｚはバックアップ時には必ず隣接するチャンネルの端子
ＰＮに接続されるから、この端子ＰＮに接続された状態
で遅延時間を設定しておけばよい。従ってバックアップ
した状態でも全てのチャンネルの遅延時間を揃えること
ができ、遅延時間の調整を行なわなくても実動させるこ
とができる利点が得られる。
正規のチャンネルの信号伝送路が故障しても、故障した
チャンネルから以後のチャンネルを隣接するチャンネル
の信号伝送路でバックアップし、最後のチャンネルは予
備の信号伝送路でバックアップするから信号路の路長の
変化を最少限に抑えることができる。この結果、バック
アップした状態でもどのチャンネルの遅延時間も揃った
状態を維持することができるから正規の状態と同様に動
作させることができる。また予備に設けた信号伝送路２
Ｚはバックアップ時には必ず隣接するチャンネルの端子
ＰＮに接続されるから、この端子ＰＮに接続された状態
で遅延時間を設定しておけばよい。従ってバックアップ
した状態でも全てのチャンネルの遅延時間を揃えること
ができ、遅延時間の調整を行なわなくても実動させるこ
とができる利点が得られる。
【図１】この発明の一実施例を説明するための接続図。
【図２】従来の技術を説明するための接続図。
１ ＩＣ試験装置 ２Ａ〜２Ｎ 正規のチャンネルの信号伝送路 ２Ｚ 予備の信号伝送路 ３ パフォーマンスボード ４ 被試験ＩＣ ５Ａ 主スイッチ ７Ａ〜７Ｎ 補助スイッチ
Claims (1)
- 【請求項１】 被試験ＩＣの端子の数に対応した数の信
号伝送路を具備し、各信号伝送路とパフォーマンスボー
ド上の端子の間を接続する主スイッチと、上記パフォー
マンスボード上の端子と隣接する信号伝送路との間を接
続する補助スイッチと、補助スイッチの投入により隣接
するチャンネルの信号伝送路をバックアップする予備の
信号伝送路とを具備して構成したことを特徴とするＩＣ
試験装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7341098A JPH09178810A (ja) | 1995-12-27 | 1995-12-27 | Ｉｃ試験装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7341098A JPH09178810A (ja) | 1995-12-27 | 1995-12-27 | Ｉｃ試験装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09178810A true JPH09178810A (ja) | 1997-07-11 |
Family
ID=18343246
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7341098A Withdrawn JPH09178810A (ja) | 1995-12-27 | 1995-12-27 | Ｉｃ試験装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09178810A (ja) |
-
1995
- 1995-12-27 JP JP7341098A patent/JPH09178810A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7472321B2 (en) | Test apparatus for mixed-signal semiconductor device | |
| US4500951A (en) | Plant control system | |
| US4601028A (en) | Method of and apparatus for checking datapath failure in a communication muldem | |
| US5101151A (en) | Printed circuit board test system and application thereof to testing printed circuit boards forming a digital signal multiplex-demultiplex equipment | |
| KR20100043194A (ko) | 실행 불가능한 네트워크 디바이스를 바이패스하기 위한 네트워크 인터페이스 장치 | |
| US20060198211A1 (en) | Test system for testing integrated circuits and a method for configuring a test system | |
| JP2500743B2 (ja) | ディジタルクロスコネクト装置 | |
| JPH09178810A (ja) | Ｉｃ試験装置 | |
| EP0145194B1 (en) | Automatic test equipment | |
| US5811977A (en) | Device for electrically testing an electrical connection member | |
| US6255844B1 (en) | Semiconductor testing apparatus | |
| KR100545907B1 (ko) | 반도체 디바이스 테스트 장치 및 방법 | |
| US5821640A (en) | Electrical switching assembly | |
| JPH11311661A (ja) | 半導体装置試験システムおよび半導体装置試験方法 | |
| US20030045010A1 (en) | Method and structure for temporarily isolating a die from a common conductor to facilitate wafer level testing | |
| JP2647209B2 (ja) | 電気回路の試験方法 | |
| KR20010063273A (ko) | 단일 칩 테스트 장치를 이용하여 다수 개의 칩들을테스트하는 반도체 집적 회로 테스트 시스템 | |
| JPH09211076A (ja) | 回路基板検査装置および半導体回路 | |
| JPH02301855A (ja) | 中央演算処理装置の並列運転方式 | |
| JPH11304880A (ja) | 半導体試験装置 | |
| JPH03282270A (ja) | 半導体集積回路の試験装置 | |
| JPH07147572A (ja) | 伝送装置及びそのプロテクション方式 | |
| JPH05204692A (ja) | 情報処理装置の故障検出・切離方式 | |
| JPH0637350Y2 (ja) | デイジタル回路試験装置 | |
| JPS60253359A (ja) | 二重系装置の監視方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20030304 |