JPH09168122A - 映像表示装置 - Google Patents

映像表示装置

Info

Publication number
JPH09168122A
JPH09168122A JP7327301A JP32730195A JPH09168122A JP H09168122 A JPH09168122 A JP H09168122A JP 7327301 A JP7327301 A JP 7327301A JP 32730195 A JP32730195 A JP 32730195A JP H09168122 A JPH09168122 A JP H09168122A
Authority
JP
Japan
Prior art keywords
signal
video signal
circuit
horizontal
video
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7327301A
Other languages
English (en)
Inventor
Satoyuki Ishii
聡之 石井
Tadashi Oguma
忠志 小熊
Shigeki Kamimura
茂樹 神村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba AVE Co Ltd
Original Assignee
Toshiba Corp
Toshiba AVE Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba AVE Co Ltd filed Critical Toshiba Corp
Priority to JP7327301A priority Critical patent/JPH09168122A/ja
Publication of JPH09168122A publication Critical patent/JPH09168122A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Controls And Circuits For Display Device (AREA)

Abstract

(57)【要約】 【課題】 コンピュータ装置の映像信号の解像度及び画
質を劣化させることなく、同時に標準テレビジョン信号
の映像を同一画面上に表示可能とすること。 【解決手段】 時間軸変換回路11はコンピュータ映像
信号を入力して主画面信号として出力し、偏向回路13
はこのコンピュータ映像信号に同期してCRT17を偏
向走査する。また、前記コンピュータ映像信号の表示形
式を方式判別回路12で判別し、その判別結果に従っ
て、標準テレビジョン方式の映像信号が入力されるfH
/fV 変換回路6を制御する。fH /fV 変換回路6
は、標準テレビジョン方式の映像信号の水平,垂直走査
周波数fH ,fV を、主画面となる前記コンピュータ映
像信号の水平,垂直走査周波数と同等となるように変換
して、副画面信号として出力する。主画面信号と副画面
信号とは合成回路14で画面左右位置となるように合成
され、CRT17に2画面表示される。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、副画面機能を備え
たテレビジョン受像機に係り、特に同じ大きさの画面を
2つ並べて表示可能なテレビジョン受像機において、コ
ンピュータ装置からの第1の映像信号による主画面、お
よびテレビジョン装置からの第2の映像信号による副画
面を左右に同時に表示可能な映像表示装置に関する。
【0002】
【従来の技術】一般的に、コンピュータ装置からの映像
信号は、専用のディスプレイ装置に表示する。しかしな
がら、コンピュータ装置の普及により、近年一般家庭で
コンピュータ装置を利用する場合が増加しており、従っ
てコンピュータ装置からの映像信号を家庭用テレビジョ
ン受像機に表示できれば好都合である。
【0003】コンピュータ装置からの映像信号の水平走
査周波数及び垂直走査周波数は各種あるが、このコンピ
ュータ信号を標準テレビジョン信号(例えばNTSC方
式のテレビジョン信号)に変換できれば、家庭用テレビ
ジョン受像機にて表示することができる。
【0004】ところが、一般に、コンピュータ装置から
の映像信号の水平走査周波数、垂直走査周波数は、標準
テレビジョン信号よりも高く、さらに順次走査(ノンイ
ンタレース)信号である場合が多い。
【0005】コンピュータ装置からの映像信号の水平,
垂直走査周波数が高い場合、これらの周波数が低い標準
テレビジョン信号に変換して表示すると、解像度が劣化
したり、大面積フリッカが発生したりする。
【0006】また、コンピュータ装置からの順次走査信
号を飛越し走査(インタレース)信号に変換すると、イ
ンターラインフリッカが発生して、映像がちらついてし
まう。
【0007】さらに、コンピュータ装置からの映像信号
の水平,垂直走査周波数の変換には、容量の大きいメモ
リが必要である。例えば、表1に示す640×480の
VGA(IBM社で開発されたハードウェア互換のディ
スプレイシステム)仕様では、8ビットで量子化する
と、R,G,Bの三原色信号について1フレーム当たり
8×640×480×3=7.37Mビットのメモリが
必要である。
【0008】
【表1】 一方、ネットワークを介した通信やハードディスクなど
の記憶装置からのデータの読み出しや書き込み、或いは
コンピュータ装置の本体におけるデータ処理などで表示
情報の更新に時間を要する場合がある。このようなと
き、テレビジョン番組を視聴できれば、待機時間を有効
に活用できる。そこで、コンピュータ装置からの映像信
号とテレビジョン信号を切り換えて表示できるように構
成すると、テレビジョン信号を表示している期間は、コ
ンピュータ装置の表示情報の更新が判らず、不便であ
る。
【0009】一方、主(メイン)画面に対して、それと
は別に2つ目の画面であるところの副(サブ)画面を表
示する機能を有したテレビジョン受像機の中に、画面を
2分割して片側に主画面を、もう一方に副画面を、それ
ぞれほぼ同一の大きさで表示する機能を持ったものが既
に発表されている。
【0010】そこで、コンピュータ装置からの映像信号
とテレビジョン信号とを主副画面として表示領域を区切
って別々の領域に表示した方が互いの情報が隠れること
なく都合がよい。
【0011】この場合、コンピュータ装置からの映像信
号をテレビジョン信号に変換する方法では、前述したよ
うな不都合が発生するので、テレビジョン信号をコンピ
ュータ装置の信号に変換して表示する方がよい。
【0012】表1に示すVGA仕様では、垂直480ラ
インの表示仕様であるが、一方、NTSCテレビジョン
信号では、有効走査線は、フィールド当たり約240ラ
インであるので、テレビジョン信号をコンピュータ装置
の映像信号に変換して表示する場合、テレビジョン信号
の水平走査周波数、垂直走査周波数を変換して、コンピ
ュータ装置の映像信号の水平,垂直走査周波数と同等と
しただけでは、画像情報のない無画部の多い表示となっ
てしまう。従って、CRTなどの表示手段をコンピュー
タ装置からの映像信号に同期して偏向走査する場合、テ
レビジョン信号の走査線を増やすなどして表示する必要
がある。
【0013】
【発明が解決しようとする課題】上記の如く、従来技術
では、第1の問題点としては、テレビジョン信号とコン
ピュータ装置の映像信号を同一の表示装置に表示する場
合、コンピュータ装置の信号をテレビジョン信号に変換
して表示しようとすると、コンピュータ装置の映像信号
の解像度を確保するためには、大容量のメモリが必要で
ある。また、多くのコンピュータ装置の信号は順次走査
であるため、これをテレビジョン信号と同様に飛び越し
走査で表示すると、インターラインフリッカが生じて画
面が見にくくなる。
【0014】第2の問題点としては、コンピュータ装置
からの信号とテレビジョン信号を切り換えて表示するよ
うに構成すると、テレビジョン信号を表示している期間
は、コンピュータ装置の表示情報の更新が判らないこと
である。
【0015】第3の問題点としては、コンピュータ装置
からの映像信号は水平走査線数が多いので、CRT等の
表示手段をコンピュータ装置からの信号に同期して偏向
走査する場合、テレビジョン信号の走査線を増やすなど
して表示する必要がある。
【0016】そこで、本発明は上記の問題に鑑み、コン
ピュータ装置の映像信号の解像度及び画質を劣化させる
ことなく、同時に標準テレビジョン信号の映像を見るこ
とができる映像表示装置を提供することを目的とするも
のである。
【0017】
【課題を解決するための手段】請求項1記載の発明は、
コンピュータ装置からの第1の映像信号による主画面、
および標準テレビジョン方式の第2の映像信号による副
画面を左右に同時に表示可能な映像表示装置であって、
前記第1の映像信号を入力し、水平方向に圧縮処理して
出力可能な時間軸圧縮手段と、前記第1の映像信号の方
式を判別する方式判別手段と、前記第2の映像信号を水
平方向に圧縮処理する第1の手段、および前記方式判別
手段の判別結果に基づき、前記第2の映像信号の水平,
垂直走査周波数を、前記第1の映像信号の水平,垂直走
査周波数と同等となるように処理する第2の手段を含む
水平/垂直周波数変換手段と、前記時間軸圧縮手段の出
力信号と、前記水平/垂直周波数変換手段の出力信号と
が入力され、各出力信号を選択的に切り換えて合成し表
示手段に供給する合成手段と、前記第1の映像信号から
得られる水平,垂直同期信号に同期して前記表示手段を
偏向走査する偏向手段とを具備して成る。
【0018】請求項1記載の発明によれば、コンピュー
タ装置からの映像信号を主画面としこれに同期して偏向
走査すると共に、コンピュータ表示形式の判別手段の判
別結果に従って、テレビジョン映像信号の水平,垂直走
査周波数を変換して、副画面として表示手段に表示でき
るようにした。
【0019】請求項2記載の発明は、請求項1記載の映
像表示装置において、前記水平/垂直周波数変換手段
は、前記第2の映像信号を記憶する記憶手段と、前記記
憶手段から第2の映像信号を1ライン毎に断続的に読み
出す読み出し用クロックを発生する読み出しクロック発
生手段と、前記記憶手段から読み出した第2の映像信号
について、前記記憶手段からの読み出しを停止した走査
線をブランキングするために、1ライン毎にブランキン
グ信号として所定のDC値に置き換えるブランキング手
段とを具備したことを特徴とする。
【0020】請求項2記載の発明によれば、第1の映像
信号の例えば垂直走査線の本数が、第2の映像信号の垂
直走査線の本数に対して例えば2倍の関係にあれば、記
憶手段から読み出した第2の映像信号に対して、1ライ
ンおきにブランキング処理を施してインタレース構造と
するので、記憶手段から読み出した第2の映像信号が不
定となる虞れをなくすことができる。
【0021】請求項3記載の発明は、請求項1記載の映
像表示装置において、前記水平/垂直周波数変換手段
は、前記第2の映像信号を記憶する記憶手段と、前記記
憶手段から第2の映像信号を読み出す読み出し用クロッ
クを発生する読み出しクロック発生手段と、前記方式判
別手段の判別結果に基づき、前記読み出しクロック発生
手段を制御し、前記記憶手段から第2の映像信号を連続
的に読み出すか、前記記憶手段から第2の映像信号を1
ライン毎に断続的に読み出すかを切り換える手段と、前
記記憶手段から第2の映像信号を1ライン毎に断続的に
読み出す場合に、前記記憶手段からの読み出しを停止し
た走査線をブランキングするために、前記記憶手段から
読み出した第2の映像信号について、1ライン毎にブラ
ンキング信号として所定のDC値に置き換えるブランキ
ング手段とを具備したことを特徴とする。
【0022】請求項3記載の発明によれば、第1の映像
信号の表示形式を判別し、第1の映像信号の例えば垂直
走査線の本数が、第2の映像信号の垂直走査線の本数に
対して例えば2倍以上の関係にあれば、記憶手段から第
2の映像信号を読み出す場合に、第2の映像信号を1ラ
イン毎に断続的に読み出し、前記本数の関係が例えば2
倍より少ない場合には、前記記憶手段から第2の映像信
号を連続的に読み出すように切り換える。第2の映像信
号を1ライン毎に断続的に読み出した場合には、請求項
2の発明の場合と同様に、後段回路において、1ライン
毎にブランキング処理を施し、インタレース構造にする
ようにする。
【0023】請求項4記載の発明は、請求項1記載の映
像表示装置において、前記水平/垂直周波数変換手段に
おける第1の手段は、前記第2の映像信号をサンプリン
グしディジタル信号に変換する手段と、変換されたディ
ジタル信号から水平方向に画素データを間引く手段とを
具備したことを特徴とする。
【0024】請求項5記載の発明は、請求項1〜4のい
ずれか1つに記載の映像表示装置において、前記表示手
段は、横縦比が4:3よりワイドな表示面を有するCRT
であることを特徴とする。
【0025】
【発明の実施の形態】発明の実施の形態について図面を
参照して説明する。図1は本発明の一実施の形態の映像
表示装置を示すブロック図である。主画面に対して、そ
れとは別に2つ目の画面であるところの副画面を表示す
る機能を有したテレビジョン受像機において、画面を2
分割して片側にコンピュータ装置の映像信号(第1の映
像信号)による主画面を、もう一方にテレビジョン信号
(第2の映像信号)による副画面を、それぞれほぼ同一
の大きさで表示するようにしたものである。以降便宜
上、主画面とは、画面左側に表示され、かつ、画面全体
(主副両画面)の偏向等を行う際の基準となる同期信号
等を取り出される側の画面をいう。
【0026】図1において、高周波(RF)テレビジョ
ン信号は、アンテナ1を通してRF/IF回路2に入力
される。RF/IF回路2は、高周波(RF)テレビジ
ョン信号から希望チャンネルのテレビジョン信号を受信
し、中間周波(IF)信号に変換し更に映像検波して、
ベースバンドの複合カラー映像信号を出力する。RF/
IF回路2からの映像信号は、映像切換回路4の一方の
入力端に供給される。映像切換回路4の他方の入力端に
は、ビデオ入力端子3からの外部入力映像信号が供給さ
れるようになっている。映像切換回路4は、2つの入力
映像信号を切り換えて出力することができるものであ
る。
【0027】映像切換回路4からの映像信号は、映像処
理回路5に入力される。映像処理回路5は、複合カラー
映像信号から輝度信号と搬送色信号を分離し、色信号の
復調を行い、得られた輝度信号及び色差信号を第2の映
像信号としてfH /fV 変換回路6に供給する。
【0028】fH /fV 変換回路6は、第2の映像信号
を入力し、その水平走査周波数(fH ),垂直走査周波
数(fV )を、コンピュータ装置からの信号の水平走査
周波数,垂直走査周波数と同等となるように、変換した
り、第2の映像信号の水平時間軸を圧縮しかつ水平方向
に水平周期(1H)の1/2遅延したタイミングで出力
したり、水平周期(1H)ごとに走査線にブランキング
処理を施したり、或いは画像メモリに記憶した映像信号
を連続的に出力するか、1ラインおきにブランキングし
て出力するかを、方式判別回路12の判別結果に基づい
て切り換えたりする機能を有する回路である。
【0029】方式判別回路12は、コンピュータ信号か
ら同期回路10にて同期分離した水平同期信号HD2 ,
垂直同期信号VD2 から、水平走査周波数fH ,垂直走
査周波数fV を検出し、表示形式を判別する。
【0030】fH /fV 変換回路6には、コンピュータ
信号の方式を判別する方式判別回路12から方式判別信
号が供給される一方、テレビジョン信号の同期回路8か
ら水平同期信号HD1 ,垂直同期信号VD1 ,及び水平
同期信号HD1 に位相同期したクロックCK1 が供給さ
れ、またコンピュータ信号の同期回路10から水平同期
信号HD2 ,垂直同期信号VD2 ,及び水平同期信号H
D2 に位相同期したクロックCK2 が供給されるように
なっている。
【0031】同期回路8は、前記映像切換回路4からの
映像信号から同期信号を分離し、水平同期信号HD1 ,
垂直同期信号VD1 ,及び水平同期信号HD1 に同期し
たクロックCK1 を発生する。fH /fV 変換回路6か
らの輝度信号及び色差信号は、マトリクス回路7に入力
され、ここでR(赤),G(緑),B(青)の三原色信
号に変換される。
【0032】図示しないコンピュータ装置から供給され
る第1の映像信号としてのR,G,Bの三原色信号は、
入力端子9から同期回路10,時間軸圧縮回路11にそ
れぞれ供給されるようになっている。同期回路10は、
コンピュータ装置の映像信号から、水平同期信号HD2
,垂直同期信号VD2 ,及び水平同期信号HD2 に位
相同期したクロックCK2 を発生して、偏向回路13,
方式判別回路12にそれぞれ供給する。偏向回路13
は、コンピュータ信号の水平同期信号HD2 ,垂直同期
信号VD2 に基づいて、コンピュータ信号の方式(VG
A,SVGAなど)を判別して、その方式判別信号をf
H /fV 変換回路6に供給する。
【0033】時間軸圧縮回路11は、第1の映像信号と
してのコンピュータ信号の水平時間軸を圧縮して出力す
る。
【0034】時間軸圧縮回路11からのR,G,Bのコ
ンピュータ信号とマトリクス回路7からのR,G,Bの
テレビジョン信号とは、合成回路14で画面上の左右に
相当する位置で重畳されて出力される。従って、合成回
路14からは、コンピュータ信号とテレビジョン信号が
合成されて出力される。合成回路14からの2画面信号
は、切換回路15の一方の入力端に供給される。切換回
路15の他方の入力端には、入力端子9からのR,G,
Bのコンピュータ信号がそのまま供給される。切換回路
15は、2つの入力信号を入力し、一方の映像信号に切
り換えて出力するものである。
【0035】切換回路15の出力は、RGBドライブ回
路16で増幅して表示手段としてのCRT17に供給さ
れる。CRT17としては、横縦比(アスペクト比)が
4:3よりワイドな表示面を有するCRT(例えば16:9
)が好適である。CRT17には、前記2画面信号か
又はコンピュータ信号のどちらか一方を切り換えて表示
できることになる。
【0036】なお、切換回路15を設けず合成回路14
からの2画面出力のみをRGBドライブ回路16に供給
する構成として、2画面信号専用テレビ受像機を構成し
てもよい。
【0037】図2は、上記時間軸圧縮回路11のブロッ
ク図を示す。図2において、時間軸圧縮回路11は、
R,G,B信号をそれぞれ水平方向に圧縮する各圧縮回
路111,112,113と、これらの各圧縮回路11
1,112,113内の各画像メモリへの書き込み,読
み出しを制御するメモリ制御回路114とから構成され
ている。入力端子9からのR,G,Bのコンピュータ信
号はそれぞれ入力端子111a,112a,113aに
入力され、これらの入力端子111a,112a,11
3aに接続した各圧縮回路111,112,113に供
給される。圧縮回路111,112,113は、同一の
構成であるので、圧縮回路113について、その構成を
説明する。
【0038】入力端子113aに入力した信号は、前置
ローパスフィルタ(以下、前置LPF)113bで帯域
制限され、A/D変換回路113cでクロックCK2 の
2分周信号(CK2 /2)を用いてディジタル信号に変
換され、メモリ113dに入力される。ディジタル信号
は、メモリ113dにクロックCK2 の2分周信号(C
K2 /2)で書き込まれ、クロックCK2 で読み出され
ることにより、時間軸で1/2に圧縮される。圧縮され
たディジタル信号は、D/A変換回路113eでクロッ
クCK2 を用いてアナログ信号に変換され、後置ローパ
スフィルタ(以下、後置LPFという)113fで帯域
制限されて出力端子113gに出力される。
【0039】R信号,G信号についても同様に、圧縮回
路111,112で時間軸が1/2に圧縮されて出力端
子111g,112gに出力される。
【0040】図3に、図1における上記fH /fV 変換
回路6のブロック図を示す。図3において、fH /fV
変換回路6は、前置LPF62と、A/D変換回路63
と、サンプリング制御回路64と、メモリ制御回路65
と、記憶手段としての画像メモリ66と、D/A変換回
路67と、後置LPF68とで構成されている。映像処
理回路5からの輝度信号及び色差信号は、入力端子61
に供給され、前置LPF62を介してA/D変換回路6
3でディジタル信号に変換され、サンプリング制御回路
64を通して画像メモリ66に記憶される。ここで、サ
ンプリング制御回路64の機能について説明する。
【0041】例えば、コンピュータ信号のXGA仕様で
は、fH =48.4kHz 、fV =60Hzである。XGA
形式のコンピュータ信号とNTSCテレビジョン信号を
画面の左右に同時に表示する場合、CRT17をXGA
信号に同期偏向させるので、48.4/15.734=
3.08(倍)にテレビジョン信号の水平走査周波数
(fH )を上げ、さらに副画面となるテレビジョン信号
を1/2に圧縮表示するためにテレビジョン信号を2倍
にデータレートを上げる必要がある。
【0042】現実には、画像メモリ66の動作周波数に
は限界がある。NTSCテレビジョン信号からA/D変
換回路63でディジタル信号に変換する際のサンプリン
グ周波数を10MHzとすると、画像メモリ66からの
読み出しレートは、10×3.08×2=約60MHz
となる。現在の民生用画像メモリ及びD/A変換回路で
は、この周波数では高くて動作しないので、画像メモリ
66に書き込む信号を間引き、画像メモリ66の出力信
号のデータレートを下げる必要がある。
【0043】本発明の実施の形態では、A/D変換回路
63のサンプリング周波数は一定とし、サンプリング制
御回路64で、走査線当たりの画素数を間引いて画像メ
モリ66に書き込むようにする。サンプリング制御回路
64における画素の間引き率(又は間引き数)は、方式
判別回路12の判別信号によって制御されるようになっ
ている。VGA,SVGA,XGAの各形式に応じて、
サンプリング制御回路64における画素間引き率を予め
定めた値に設定するよう制御する。VGA,SVGA,
XGAの順に画素の間引き率が高く設定されることは勿
論である。
【0044】メモリ制御回路65は図3に示すように画
像メモリ66のデータの書き込み、読み出しを制御す
る。テレビジョン信号に同期した垂直同期パルスVD1
及びクロックCK1 に同期して画像メモリ66にディジ
タル輝度信号及びディジタル色差信号を書き込み、コン
ピュータ信号に同期した垂直同期パルスVD2 及びクロ
ックCK2 に同期して画像メモリ66からディジタル輝
度信号及びディジタル色差信号を読み出す。画像メモリ
66から読み出された信号はD/A変換回路67でアナ
ログ信号に変換され、後置LPF68を経て出力端子6
9から図1に示すマトリクス回路7に供給される。
【0045】図4に、図3における上記サンプリング制
御回路64のブロック図を示す。図5に、サンプリング
制御回路64の動作を、画素を2/3に間引く場合の画
素例について説明する。入力信号A1 〜A6 からB1 〜
B6 の画素を生成する。例えば、画素B1 は画素A1 か
ら、画素B2 は (A2 /2)+(A3 /2) で生成す
る。
【0046】図4のサンプリング制御回路において、A
/D変換回路63から出力されるディジタル信号は、ロ
ーパスフィルタ(以下、LPFという)641を通した
後、セレクタ647、乗算器642、ラッチ回路644
に供給される。図5の画素B1のように入力画素をその
まま出力する場合はセレクタ647はLPF641から
の信号を選択して出力する。画素B2を生成する場合
は、係数発生回路649から係数k=1/2が乗算器6
42に与えられ、1−k=1/2の係数が乗算器645
に与えられる。乗算器645の前段のラッチ回路644
は、画素間に相当する遅延時間を与えるために介挿され
ている。乗算器642,645の出力信号は加算器64
3で加算され、セレクタ647に供給される。セレクタ
647はタイミング制御回路650からのセレクト信号
に従ってLPF641からの信号と加算器643からの
信号を切り換える。セレクタ647の出力信号はラッチ
回路648を介してメモリ制御回路65に供給される。
【0047】図6に、図1における上記fH /fV 変換
回路6の他の実施の形態のブロック図を示す。図6にお
いて、図3の実施の形態と異なる点は、メモリ制御回路
65Aは、画像メモリ66の読み出し動作を1走査線毎
に止めるように制御できることと、メモリ制御回路65
AとD/A変換回路67との間にブランキング手段とし
てのDC挿入回路71を設けて、読み出し用クロックが
停止したとき、画像メモリ66の出力データが不定にな
ることのないように、読み出し用クロックが1走査線毎
に停止した時に1走査線毎にブランキング信号としてD
C(直流)成分を挿入できるように構成したことであ
る。その他の構成は図3と同様である。
【0048】このような構成においては、コンピュータ
信号の表示走査線数が480で、テレビジョン信号の表
示走査線数が240である場合には、コンピュータ信号
とテレビジョン信号を表示面に左右同時に表示する場合
には、テレビジョン信号を1走査線おきに表示するイン
タレース構造とすればよく、画像メモリ66からの読み
出し動作をを1走査線毎に止める制御を行う。即ち、画
像メモリ66からデータを読み出ししない期間には、メ
モリ制御回路65Aから画像メモリ66に読み出しクロ
ックを供給しないようにすることで実現できる。
【0049】図7に、図6におけるメモリ制御回路65
Aの読み出しクロック発生回路のブロック図を示す。図
7の読み出しクロック発生回路において、入力端子71
1,713には、それぞれコンピュータ信号から同期分
離した水平同期信号HD2 ,垂直同期信号VD2 が入力
され、水平同期信号HD2 は2分周回路712で2分周
されて排他的論理和回路715の一方の入力端に入力
し、垂直同期信号VD2 は2分周回路714で2分周さ
れて排他的論理和回路715の他方の入力端に入力して
いる。2分周回路712は垂直同期信号VD2 で毎フィ
ールド、リセットされる。排他的論理和回路715で
は、垂直2分周信号VTMがフィールド毎に極性が変わ
るので、排他的論理和回路715の出力信号(HTM
G)とクロックCK2 との論理積をアンド回路716で
とれば、アンド回路716から出力として得られる読み
出し用クロックは水平走査ライン毎に断続して画像メモ
リ66に供給することができる。
【0050】図8は、図7における各部の信号を示すタ
イミング図である。図8(a) は垂直同期信号VD2 、
(b) は2分周回路714の2分周信号VTM、(c) は水
平同期信号HD2 、(d) は2分周回路712の2分周信
号HTM、(e) は排他的論理和回路715の出力HTM
G、(f) はアンド回路716から出力される画像メモリ
66への読み出し用クロック出力を示している。読み出
し用クロック出力はコンピュータ信号の水平同期信号
(即ち走査ライン)の1つおきに断続し、しかも垂直2
分周信号がフィールド毎に極性反転するので、フィール
ド毎に停止ラインが入れ替わる。
【0051】このようにしてメモリ制御回路65Aの読
み出しクロック発生回路(図7)で得られた走査ライン
毎に断続する読み出し用クロックに基づいて、画像メモ
リ66からのデータは1ラインおきに停止されるが、こ
の停止したラインについては後段のDC挿入回路71に
おいて予め定めたDC値に置き換えられる。これによっ
て、読み出し停止ラインはブランキング処理される。
【0052】図9に、図6におけるメモリ制御回路65
Aの読み出しクロック発生回路の他の実施の形態のブロ
ック図を示す。
【0053】図9において、図7の回路と異なる点は、
排他的論理和回路715とアンド回路716との間にオ
ア回路811を設ける一方、前記方式判別回路12から
の方式判別信号を入力する入力端子812と、コンピュ
ータ信号の方式判別信号を入力し、該判別信号によって
区分される方式における、例えば有効走査線数が所定の
値(例えば480本体)以上のものであるか否かを判定
して、判定結果を示す判定信号を出力する方式判別デコ
ーダ813とを設けた点にある。即ち、前記排他的論理
和回路715の出力信号をオア回路811の一方の入力
端に供給し、オア回路811の他方の入力端には、方式
判別信号(方式判別回路12の出力)を方式判別デコー
ダ813に入力して得られる判定信号が供給され、オア
回路811の出力を前記アンド回路716の一方の入力
端に供給する構成としたものである。その他の構成は、
図7と同様である。
【0054】このように構成すれば、方式判別回路12
の方式判別信号に基づいて、読み出し用クロック出力を
1ライン毎に断続的に出力したり、どの走査ラインにお
いても連続的に出力する制御を行うことができる。方式
判別デコーダ813では、コンピュータ装置からの映像
信号の有効走査線数が例えば480本以上であるか否か
を判定し、480本以下の場合は論理”1”をオア回路
811に出力する。このとき、オア回路811の出力信
号は、排他的論理和回路715からの出力信号にかかわ
らず論理”1”の信号となり、アンド回路716からは
クロックCK2か読み出し用クロックとして断続するこ
となく連続的に出力される。有効走査線数が480本以
上の場合は、方式判別デコーダ813は論理”0”を出
力し、このときは図7に示した回路と同様に動作し、ク
ロックCK2 を1ライン毎に読み出し用クロックとして
断続出力する。
【0055】図10に、図9における各部の信号間のタ
イミングを示す。図10(a) は垂直同期信号VD2 、
(b) は2分周回路714の2分周信号VTM、(c) は水
平同期信号HD2 、(d) は2分周回路712の2分周信
号HTM、(e) は排他的論理和回路715の出力HTM
G、(f) は方式判別デコーダ813の出力が論理“1”
の場合で、このときアンド回路716からは(g) に示す
ように読み出し用クロックが連続的に出力される。(h)
は方式判別デコーダ813の出力が論理“0”の場合
で、このときアンド回路716からは(i) に示すよう
に読み出し用クロックが1H毎に断続的に出力される。
【0056】
【発明の効果】以上述べたように本発明によれば、コン
ピュータ装置の映像信号の解像度及び画質を劣化させる
ことなく、コンピュータ装置の映像信号と同時に標準テ
レビジョン信号の映像信号を見ることが可能となる。
【図面の簡単な説明】
【図1】本発明の一実施の形態の映像表示装置を示すブ
ロック図。
【図2】図1における時間軸圧縮回路のブロック図。
【図3】図1におけるfH /fV 変換回路のブロック
図。
【図4】図3におけるサンプリング制御回路のブロック
図。
【図5】図4のサンプリング制御回路における、画素を
2/3に間引く場合の動作を説明する図。
【図6】図1におけるfH /fV 変換回路の他の実施の
形態を示すブロック図。
【図7】図6におけるメモリ制御回路の読み出しクロッ
ク発生回路を示すブロック図。
【図8】図7における各部の信号を示すタイミング図。
【図9】図6におけるメモリ制御回路の読み出しクロッ
ク発生回路の他の実施の形態を示すブロック図。
【図10】図9における各部の信号を示すタイミング
図。
【符号の説明】
6…fH /fV 変換回路(水平・垂直周波数変換手段) 11…時間軸圧縮回路(時間軸圧縮手段) 12…方式判別回路(方式判別手段) 14…合成回路(合成手段) 17…CRT(表示手段) 64…サンプリング制御回路(第1の手段) 65,65A…メモリ制御回路(含む、第2の手段、読
み出しクロック発生手段) 66…画像メモリ(記憶手段) 72…DC挿入回路(ブランキング手段)
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H04N 5/46 H04N 5/46 (72)発明者 神村 茂樹 東京都港区新橋3丁目3番9号 東芝エ ー・ブイ・イー株式会社内

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】コンピュータ装置からの第1の映像信号に
    よる主画面、および標準テレビジョン方式の第2の映像
    信号による副画面を左右に同時に表示可能な映像表示装
    置であって、 前記第1の映像信号を入力し、水平方向に圧縮処理して
    出力可能な時間軸圧縮手段と、 前記第1の映像信号の方式を判別する方式判別手段と、 前記第2の映像信号を水平方向に圧縮処理する第1の手
    段、および前記方式判別手段の判別結果に基づき、前記
    第2の映像信号の水平,垂直走査周波数を、前記第1の
    映像信号の水平,垂直走査周波数と同等となるように処
    理する第2の手段を含む水平/垂直周波数変換手段と、 前記時間軸圧縮手段の出力信号と、前記水平/垂直周波
    数変換手段の出力信号とが入力され、各出力信号を選択
    的に切り換えて合成し表示手段に供給する合成手段と、 前記第1の映像信号から得られる水平,垂直同期信号に
    同期して前記表示手段を偏向走査する偏向手段とを具備
    して成る映像表示装置。
  2. 【請求項2】前記水平/垂直周波数変換手段は、 前記第2の映像信号を記憶する記憶手段と、 前記記憶手段から第2の映像信号を1ライン毎に断続的
    に読み出す読み出し用クロックを発生する読み出しクロ
    ック発生手段と、 前記記憶手段から読み出した第2の映像信号について、
    前記記憶手段からの読み出しを停止した走査線をブラン
    キングするために、1ライン毎にブランキング信号とし
    て所定のDC値に置き換えるブランキング手段とを具備
    したことを特徴とする請求項1記載の映像表示装置。
  3. 【請求項3】前記水平/垂直周波数変換手段は、 前記第2の映像信号を記憶する記憶手段と、 前記記憶手段から第2の映像信号を読み出す読み出し用
    クロックを発生する読み出しクロック発生手段と、 前記方式判別手段の判別結果に基づき、前記読み出しク
    ロック発生手段を制御し、前記記憶手段から第2の映像
    信号を連続的に読み出すか、前記記憶手段から第2の映
    像信号を1ライン毎に断続的に読み出すかを切り換える
    手段と、 前記記憶手段から第2の映像信号を1ライン毎に断続的
    に読み出す場合に、前記記憶手段からの読み出しを停止
    した走査線をブランキングするために、前記記憶手段か
    ら読み出した第2の映像信号について、1ライン毎にブ
    ランキング信号として所定のDC値に置き換えるブラン
    キング手段とを具備したことを特徴とする請求項1記載
    の映像表示装置。
  4. 【請求項4】前記水平/垂直周波数変換手段における第
    1の手段は、 前記第2の映像信号をサンプリングしディジタル信号に
    変換する手段と、 変換されたディジタル信号から水平方向に画素データを
    間引く手段とを具備したことを特徴とする請求項1記載
    の映像表示装置。
  5. 【請求項5】前記表示手段は、 横縦比が4:3よりワイドな表示面を有するCRTである
    ことを特徴とする請求項1〜4のいずれか1つに記載の
    映像表示装置。
JP7327301A 1995-12-15 1995-12-15 映像表示装置 Pending JPH09168122A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7327301A JPH09168122A (ja) 1995-12-15 1995-12-15 映像表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7327301A JPH09168122A (ja) 1995-12-15 1995-12-15 映像表示装置

Publications (1)

Publication Number Publication Date
JPH09168122A true JPH09168122A (ja) 1997-06-24

Family

ID=18197607

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7327301A Pending JPH09168122A (ja) 1995-12-15 1995-12-15 映像表示装置

Country Status (1)

Country Link
JP (1) JPH09168122A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100481493B1 (ko) * 2002-02-07 2005-04-07 엘지.필립스 디스플레이 주식회사 수직주사방식의 모니터용 비디오 카드

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100481493B1 (ko) * 2002-02-07 2005-04-07 엘지.필립스 디스플레이 주식회사 수직주사방식의 모니터용 비디오 카드

Similar Documents

Publication Publication Date Title
KR100386579B1 (ko) 멀티 소스용 포맷 변환 장치
EP0782333B1 (en) Image display apparatus
JP3435172B2 (ja) テレビジョン信号処理回路
CA2241457C (en) High definition television for simultaneously displaying plural images contained in broadcasting signals of mutually different broadcasting systems
EP1727121B1 (en) Display apparatus and control method thereof
US6927801B2 (en) Video signal processing apparatus and video displaying apparatus
US6211918B1 (en) Video signal converter and television signal processing apparatus
JPH05183833A (ja) 表示装置
US6151079A (en) Image display apparatus having a circuit for magnifying and processing a picture image in accordance with the type of image signal
JPH099171A (ja) 画像出力装置
EP0717562A1 (en) Method and apparatus for displaying two video pictures simultaneously
US5757437A (en) Apparatus and method for displaying caption broadcast and teletext on the screen of a double-wide television
JPH09168122A (ja) 映像表示装置
JP2003198980A (ja) 映像表示装置
JP4623609B2 (ja) ビデオ会議用撮像/表示装置
JP2001352526A (ja) 走査線変換回路および受信装置
US20050190297A1 (en) Video signal processor and video display device
JPH0686188A (ja) 表示装置
JPH10174015A (ja) 2画面表示装置
KR0148187B1 (ko) 더블스크린 및 픽쳐인픽쳐기능 겸용회로
JP2690790B2 (ja) テレビジョン受像機
JPH0690416A (ja) 表示装置
JPH08322002A (ja) テレビジョン受信装置
JPH10105143A (ja) 画像表示装置
WO2006126483A1 (ja) 映像表示装置