JPH09167491A - 復号化された読出しおよび書込みｙ選択信号を用いる直接感知増幅器のための方法および装置 - Google Patents
復号化された読出しおよび書込みｙ選択信号を用いる直接感知増幅器のための方法および装置Info
- Publication number
- JPH09167491A JPH09167491A JP8320399A JP32039996A JPH09167491A JP H09167491 A JPH09167491 A JP H09167491A JP 8320399 A JP8320399 A JP 8320399A JP 32039996 A JP32039996 A JP 32039996A JP H09167491 A JPH09167491 A JP H09167491A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- transistor
- sense amplifier
- source
- drain terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
- G11C7/065—Differential amplifiers of latching type
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
- Static Random-Access Memory (AREA)
Abstract
(57)【要約】
【課題】 感知増幅器に、ローカル入力／出力線の寄生
インピーダンスの効果を最少にする直接感知回路を含ん
だダイナミックランダムアクセスメモリにおいて、トラ
ンジスタの数を減らすことで、レイアウト区域の減少を
達成する。 【解決手段】 書込み可能化信号と読出し可能化信号と
を、それぞれＹ選択信号と組み合せ、Ｙ選択書込みＹＳ
Ｗ信号とＹ選択読出しＹＳＲ信号を作成し。これら２つ
の信号のそれぞれが、それらの補論理信号と共に、直接
感知回路のトランジスタ対（ＭＮＹＳＲ、ＭＮＹＳＲ
＿：ＭＮＹＳＷ、ＭＮＹＳＲ＿）を制御し、それにより
感知増幅器１２とローカル入力／出力線（ＲＥＳ＿ＬＩ
Ｏ、ＲＥＳ＿ＬＩＯ＿）とを結合するように構成する。
インピーダンスの効果を最少にする直接感知回路を含ん
だダイナミックランダムアクセスメモリにおいて、トラ
ンジスタの数を減らすことで、レイアウト区域の減少を
達成する。 【解決手段】 書込み可能化信号と読出し可能化信号と
を、それぞれＹ選択信号と組み合せ、Ｙ選択書込みＹＳ
Ｗ信号とＹ選択読出しＹＳＲ信号を作成し。これら２つ
の信号のそれぞれが、それらの補論理信号と共に、直接
感知回路のトランジスタ対（ＭＮＹＳＲ、ＭＮＹＳＲ
＿：ＭＮＹＳＷ、ＭＮＹＳＲ＿）を制御し、それにより
感知増幅器１２とローカル入力／出力線（ＲＥＳ＿ＬＩ
Ｏ、ＲＥＳ＿ＬＩＯ＿）とを結合するように構成する。
Description
【０００１】
【発明の属する技術分野】本発明は、一般的には、半導
体装置、より詳細には、ダイナミックランダムアクセス
メモリ（ＤＲＡＭ）ユニットに関する。ダイナミックラ
ンダムアクセスメモリユニットはメモリユニット記憶素
子の論理状態を検出する感知増幅器を含んでいる。
体装置、より詳細には、ダイナミックランダムアクセス
メモリ（ＤＲＡＭ）ユニットに関する。ダイナミックラ
ンダムアクセスメモリユニットはメモリユニット記憶素
子の論理状態を検出する感知増幅器を含んでいる。
【０００２】
【従来の技術】ＤＲＡＭユニットの記憶コンデンサに関
連した感知増幅器ユニットはそのコンデンサの充電の状
態を感知あるいは検出し、その充電状態に応じて出力感
知信号を与える。ＤＲＡＭユニットの将来の世代のため
の直接感知は、速度的な長所のためおよびこのようなユ
ニットのタイミングが余り重要ではないために、提案さ
れている。典型的な直接感知構成は感知増幅器のＹ選択
トランジスタとＤＲＡＭユニットの入力／出力（Ｉ／
Ｏ）線との間で６個のトランジスタを付加することが必
要である。性能的な理由のため、これらトランジスタは
できるだけ感知増幅器に接近して配置する必要がある。
理想的な状態においては、この増幅器は感知増幅器それ
自体の一部でなければならない。感知増幅器それ自体内
にこれらトランジスタを配置する結果、感知増幅器回路
が必要とするレイアウト区域が増大してしまう。
連した感知増幅器ユニットはそのコンデンサの充電の状
態を感知あるいは検出し、その充電状態に応じて出力感
知信号を与える。ＤＲＡＭユニットの将来の世代のため
の直接感知は、速度的な長所のためおよびこのようなユ
ニットのタイミングが余り重要ではないために、提案さ
れている。典型的な直接感知構成は感知増幅器のＹ選択
トランジスタとＤＲＡＭユニットの入力／出力（Ｉ／
Ｏ）線との間で６個のトランジスタを付加することが必
要である。性能的な理由のため、これらトランジスタは
できるだけ感知増幅器に接近して配置する必要がある。
理想的な状態においては、この増幅器は感知増幅器それ
自体の一部でなければならない。感知増幅器それ自体内
にこれらトランジスタを配置する結果、感知増幅器回路
が必要とするレイアウト区域が増大してしまう。
【０００３】図１を参照すると、従来技術による、記憶
コンデンサに蓄積された電荷（すなわちその充電状態）
を検出するための直接感知構成が示されている。ＢＬ信
号はｎチャンネル電界効果トランジスタＭＮＢＬ１の第
１のソース−ドレイン端子に与えられ、これに対しＢＬ
＿信号はｎチャンネル電界効果トランジスタＭＮＢＬ１
＿の第１のソース−ドレイン端子に与えられる。Ｔ１信
号はトランジスタＭＮＢＬ１のゲート端子とトランジス
タＭＮＢＬ１＿のゲート端子とに与えられる。トランジ
スタＭＮＢＬ１の第２のソース−ドレイン端子はｎチャ
ンネル電界効果トランジスタＭＮＥＱ１の第１のソース
−ドレイン端子と、ｎチャンネル電界効果トランジスタ
ＭＮＥＱ３の第１のソース−ドレイン端子と、ｐチャン
ネル電界効果トランジスタＭＰＣ１の第１のゲート端子
と、ｐチャンネル電界効果トランジスタＭＰＣ１＿の第
１のソース−ドレイン端子と、ｎチャンネル電界効果ト
ランジスタＭＮＣ１＿の第１のソース−ドレイン端子
と、ｎチャンネル電界効果トランジスタＭＮＣ１のゲー
ト端子と、ｎチャンネル電界効果トランジスタＭＮＹＳ
の第１のソース−ドレイン端子とに結合されている。ト
ランジスタＭＬＢ１＿の第２のソース−ドレイン端子は
ｎチャンネル電界効果トランジスタＭＮＥＱ２の第１の
ソース−ドレイン端子と、ｎチャンネル電界効果トラン
ジスタＭＮＥＱ３の第２のソース−ドレイン端子と、ト
ランジスタＭＰＣ１＿のゲート端子と、トランジスタＭ
ＰＣ１の第１のソース−ドレイン端子と、トランジスタ
ＭＮＣ１の第１のソース−ドレイン端子と、トランジス
タＭＮＣ１＿のゲート端子と、ｎチャンネル電界効果ト
ランジスタＭＮＹＳ＿の第１のソース−ドレイン端子と
に結合されている。ＢＬＲ信号はトランジスタＭＮＥＱ
１の第２のソース−ドレイン端子とトランジスタＭＮＥ
Ｑ２の第２のソース−ドレイン端子とに結合される。Ｅ
Ｑ信号はトランジスタＭＮＥＱ１のゲート端子とトラン
ジスタＭＮＥＱ２のゲート端子とトランジスタＭＮＥＱ
３のゲート端子とに結合される。ＰＣ信号はトランジス
タＭＰＣ１の第２のソース−ドレイン端子とトランジス
タＭＰＣ１＿の第２のソース−ドレイン端子とに結合さ
れる。ＶＡＲＹ電位はトランジスタＭＰＣ１およびＭＰ
Ｃ１＿の基板に与えられる。ＮＣ信号はトランジスタＭ
ＮＣ１の第２のソース−ドレイン端子とトランジスタＭ
ＮＣ１＿の第２のソース−ドレイン端子とに与えられ
る。ＹＳ（Ｙ選択）信号はトランジスタＭＮＹＳのゲー
ト端子とトランジスタＭＮＹＳ＿のゲート端子とに与え
られる。トランジスタＭＮＹＳの第２のソース−ドレイ
ン端子は第１のローカル入力／出力線ＲＥＳ＿ＬＩＯの
第１の端子に結合され、他方トランジスタＭＮＹＳ＿の
第２の信号端子は第２のローカルＩ／Ｏ線ＲＥＳ＿ＬＩ
Ｏ＿の第１の端子に結合される。ローカルＩ／Ｏ線ＲＥ
Ｓ＿ＬＩＯの第２の端子はｎチャンネル電界効果トラン
ジスタＭＮＲＤのゲート端子とｎチャンネル電界効果ト
ランジスタＭＮＷＥの第１のソース−ドレイン端子とに
結合される。ローカルＩ／Ｏ線ＲＥＳ＿ＬＩＯ＿の第２
の端子はｎチャンネル電界効果トランジスタＷＮＲＤ＿
のゲート端子とｎチャンネル電界効果トランジスタＭＮ
ＷＥ＿の第１のソース−ドレインと端子とに結合され
る。トランジスタＭＮＲＤの第１のソース−ドレイン端
子とトランジスタＭＮＲＤ＿の第１のソース−ドレイン
端子とは接地電位に結合される。トランジスタＭＮＲＤ
の第２のソース−ドレイン端子はｎチャンネル電界効果
トランジスタＭＮＲＥの第１のソース−ドレイン端子に
結合され、他方トランジスタＭＮＲＤ＿の第２のソース
−ドレイン端子はｎチャンネル電界効果トランジスタＭ
ＮＲＥ＿の第１のソース−ドレイン端子に結合される。
ＲＥ（読出し可能化）信号はトランジスタＭＮＲＥおよ
びＭＮＲＥ＿のゲート端子に与えられ、ＷＥ（書込み可
能化）信号はトランジスタＭＮＷＥおよびＭＮＷＥ＿の
ゲート端子に与えられる。トランジスタＭＮＷＥの第２
のソース−ドレイン端子とトランジスタＭＮＲＥの第２
のソース−ドレイン端子とは第１のＩ／Ｏ端子に結合さ
れる。トランジスタＭＮＷＥ＿の第２のソース−ドレイ
ン端子とトランジスタＭＮＲＥ＿の第２のソース−ドレ
イン端子とは第２のＩ／Ｏ端子に結合される。
コンデンサに蓄積された電荷（すなわちその充電状態）
を検出するための直接感知構成が示されている。ＢＬ信
号はｎチャンネル電界効果トランジスタＭＮＢＬ１の第
１のソース−ドレイン端子に与えられ、これに対しＢＬ
＿信号はｎチャンネル電界効果トランジスタＭＮＢＬ１
＿の第１のソース−ドレイン端子に与えられる。Ｔ１信
号はトランジスタＭＮＢＬ１のゲート端子とトランジス
タＭＮＢＬ１＿のゲート端子とに与えられる。トランジ
スタＭＮＢＬ１の第２のソース−ドレイン端子はｎチャ
ンネル電界効果トランジスタＭＮＥＱ１の第１のソース
−ドレイン端子と、ｎチャンネル電界効果トランジスタ
ＭＮＥＱ３の第１のソース−ドレイン端子と、ｐチャン
ネル電界効果トランジスタＭＰＣ１の第１のゲート端子
と、ｐチャンネル電界効果トランジスタＭＰＣ１＿の第
１のソース−ドレイン端子と、ｎチャンネル電界効果ト
ランジスタＭＮＣ１＿の第１のソース−ドレイン端子
と、ｎチャンネル電界効果トランジスタＭＮＣ１のゲー
ト端子と、ｎチャンネル電界効果トランジスタＭＮＹＳ
の第１のソース−ドレイン端子とに結合されている。ト
ランジスタＭＬＢ１＿の第２のソース−ドレイン端子は
ｎチャンネル電界効果トランジスタＭＮＥＱ２の第１の
ソース−ドレイン端子と、ｎチャンネル電界効果トラン
ジスタＭＮＥＱ３の第２のソース−ドレイン端子と、ト
ランジスタＭＰＣ１＿のゲート端子と、トランジスタＭ
ＰＣ１の第１のソース−ドレイン端子と、トランジスタ
ＭＮＣ１の第１のソース−ドレイン端子と、トランジス
タＭＮＣ１＿のゲート端子と、ｎチャンネル電界効果ト
ランジスタＭＮＹＳ＿の第１のソース−ドレイン端子と
に結合されている。ＢＬＲ信号はトランジスタＭＮＥＱ
１の第２のソース−ドレイン端子とトランジスタＭＮＥ
Ｑ２の第２のソース−ドレイン端子とに結合される。Ｅ
Ｑ信号はトランジスタＭＮＥＱ１のゲート端子とトラン
ジスタＭＮＥＱ２のゲート端子とトランジスタＭＮＥＱ
３のゲート端子とに結合される。ＰＣ信号はトランジス
タＭＰＣ１の第２のソース−ドレイン端子とトランジス
タＭＰＣ１＿の第２のソース−ドレイン端子とに結合さ
れる。ＶＡＲＹ電位はトランジスタＭＰＣ１およびＭＰ
Ｃ１＿の基板に与えられる。ＮＣ信号はトランジスタＭ
ＮＣ１の第２のソース−ドレイン端子とトランジスタＭ
ＮＣ１＿の第２のソース−ドレイン端子とに与えられ
る。ＹＳ（Ｙ選択）信号はトランジスタＭＮＹＳのゲー
ト端子とトランジスタＭＮＹＳ＿のゲート端子とに与え
られる。トランジスタＭＮＹＳの第２のソース−ドレイ
ン端子は第１のローカル入力／出力線ＲＥＳ＿ＬＩＯの
第１の端子に結合され、他方トランジスタＭＮＹＳ＿の
第２の信号端子は第２のローカルＩ／Ｏ線ＲＥＳ＿ＬＩ
Ｏ＿の第１の端子に結合される。ローカルＩ／Ｏ線ＲＥ
Ｓ＿ＬＩＯの第２の端子はｎチャンネル電界効果トラン
ジスタＭＮＲＤのゲート端子とｎチャンネル電界効果ト
ランジスタＭＮＷＥの第１のソース−ドレイン端子とに
結合される。ローカルＩ／Ｏ線ＲＥＳ＿ＬＩＯ＿の第２
の端子はｎチャンネル電界効果トランジスタＷＮＲＤ＿
のゲート端子とｎチャンネル電界効果トランジスタＭＮ
ＷＥ＿の第１のソース−ドレインと端子とに結合され
る。トランジスタＭＮＲＤの第１のソース−ドレイン端
子とトランジスタＭＮＲＤ＿の第１のソース−ドレイン
端子とは接地電位に結合される。トランジスタＭＮＲＤ
の第２のソース−ドレイン端子はｎチャンネル電界効果
トランジスタＭＮＲＥの第１のソース−ドレイン端子に
結合され、他方トランジスタＭＮＲＤ＿の第２のソース
−ドレイン端子はｎチャンネル電界効果トランジスタＭ
ＮＲＥ＿の第１のソース−ドレイン端子に結合される。
ＲＥ（読出し可能化）信号はトランジスタＭＮＲＥおよ
びＭＮＲＥ＿のゲート端子に与えられ、ＷＥ（書込み可
能化）信号はトランジスタＭＮＷＥおよびＭＮＷＥ＿の
ゲート端子に与えられる。トランジスタＭＮＷＥの第２
のソース−ドレイン端子とトランジスタＭＮＲＥの第２
のソース−ドレイン端子とは第１のＩ／Ｏ端子に結合さ
れる。トランジスタＭＮＷＥ＿の第２のソース−ドレイ
ン端子とトランジスタＭＮＲＥ＿の第２のソース−ドレ
イン端子とは第２のＩ／Ｏ端子に結合される。
【０００４】図２を参照すると、図１に示された回路に
対する寄生インピーダンスの関数としての書込み−読出
し動作のための遅延時間が示されている。この遅延を無
くするかあるいは最小にすることが本発明の目的の一つ
である。
対する寄生インピーダンスの関数としての書込み−読出
し動作のための遅延時間が示されている。この遅延を無
くするかあるいは最小にすることが本発明の目的の一つ
である。
【０００５】図３を参照すると、従来の直接感知回路を
含んでいる感知増幅器が示されている。ＢＬ信号はｎチ
ャンネル電界効果トランジスタＭＮＢＬの第１のソース
−ドレイン端子に結合され、他方ＢＬ＿信号はｎチャン
ネル電界効果トランジスタＭＮＢＬ＿の第１のソース−
ドレイン端子に与えられる。Ｔ１信号はトランジスタＭ
ＮＢＬのゲート端子とトランジスタＭＮＢＬ＿のゲート
端子とに与えられる。トランジスタＭＮＢＬの第２の信
号端子はｎチャンネル電界効果トランジスタＭＮＥＱ１
の第１のソース−ドレイン端子と、ｎチャンネル電界効
果トランジスタＭＮＥＱ３の第１のソース−ドレイン端
子と、ｐチャンネル電界効果トランジスタＭＰＣ１のゲ
ート端子と、ｎチャンネル電界効果トランジスタＭＰＣ
１＿の第１のソース−ドレイン端子と、ｎチャンネル電
界効果トランジスタＭＮＣ１＿の第１のソース−ドレイ
ン端子と、ｎチャンネル電界効果トランジスタＭＮＣ１
のゲート端子と、ｎチャンネル電界効果トランジスタＭ
ＮＹＳの第１のソース−ドレイン端子とに結合されてい
る。トランジスタＭＮＢＬ＿の第２のソース−ドレイン
端子はｎチャンネル電界効果トランジスタＭＮＥＱ２の
第１のソース−ドレイン端子と、トランジスタＭＮＥＱ
３の第２のソース−ドレイン端子と、トランジスタＭＰ
Ｃ１＿のゲート端子と、トランジスタＭＰＣ１の第１の
ソース−ドレイン端子と、トランジスタＭＮＣ１の第１
のソース−ドレイン端子と、トランジスタＭＮＣ１＿の
ゲート端子と、ｎチャンネル電界効果トランジスタＭＮ
ＹＳ＿の第１のソース−ドレイン端子とに結合される。
ＢＬＲ信号はトランジスタＭＮＥＱ１の第２のソース−
ドレイン端子とトランジスタＭＮＥＱ２の第２のソース
−ドレイン端子とに与えられる。ＥＱ信号はトランジス
タＭＮＥＱ１のゲート端子とトランジスタＭＮＥＱ２の
ゲート端子とトランジスタＭＮＥＱ３のゲート端子とに
与えられる。ＰＣ信号はトランジスタＭＰＣ１の第２の
ソース−ドレイン端子とトランジスタＭＰＣ１＿の第２
のソース−ドレイン端子とに与えられる。ＶＡＲＹ電位
はトランジスタＭＰＣ１およびトランジスタＭＰＣ１＿
の基板に与えられる。ＮＣ信号はトランジスタＭＮＣ１
の第２のソース−ドレイン端子と、ｎチャンネル電界効
果トランジスタＭＮＲＤの第１のソース−ドレイン端子
と、トランジスタＭＮＣ１＿の第２のソース−ドレイン
端子と、ｎチャンネル電界効果トランジスタＭＮＲＤ＿
の第１のソース−ドレイン端子とに結合される。トラン
ジスタＭＮＲＤのゲート端子はトランジスタＭＮＹＳの
第２のソース−ドレイン端子とｎチャンネル電界効果ト
ランジスタＭＮＷＥの第１のソース−ドレイン端子に結
合され、他方トランジスタＭＮＲＤ＿のゲート端子はト
ランジスタＭＮＹＳ＿の第２のソース−ドレイン端子と
ｎチャンネル電界効果トランジスタＭＮＷＥ＿の第１の
ソース−ドレイン端子とに結合される。トランジスタＭ
ＮＲＤの第２のソース−ドレイン端子はｎチャンネル電
界効果トランジスタＭＮＲＥの第１のソース−ドレイン
端子とに結合される。トランジスタＭＮＲＤ＿の第２の
ソース−ドレイン端子はｎチャンネル電界効果トランジ
スタＭＮＲＥ＿の第１の信号端子に結合される。トラン
ジスタＭＮＲＥの第２のソース−ドレイン端子はトラン
ジスタＭＮＷＥの第２のソース−ドレイン端子とローカ
ル入力／出力線ＲＥＳ＿ＬＩＯとに結合され、他方トラ
ンジスタＭＮＲＥ＿の第２の端子はトランジスタＭＮＷ
Ｅ＿の第２のソース−ドレイン端子とローカル出力線Ｒ
ＥＳ＿ＬＩＯ＿とに結合される。ＲＥ信号はトランジス
タＭＮＲＥのゲート端子とトランジスタＭＮＲＥ＿のゲ
ート端子とに結合される。ＷＥ信号はトランジスタＭＮ
ＷＥのゲート端子とトランジスタＭＮＷＥ＿のゲート端
子とに結合される。
含んでいる感知増幅器が示されている。ＢＬ信号はｎチ
ャンネル電界効果トランジスタＭＮＢＬの第１のソース
−ドレイン端子に結合され、他方ＢＬ＿信号はｎチャン
ネル電界効果トランジスタＭＮＢＬ＿の第１のソース−
ドレイン端子に与えられる。Ｔ１信号はトランジスタＭ
ＮＢＬのゲート端子とトランジスタＭＮＢＬ＿のゲート
端子とに与えられる。トランジスタＭＮＢＬの第２の信
号端子はｎチャンネル電界効果トランジスタＭＮＥＱ１
の第１のソース−ドレイン端子と、ｎチャンネル電界効
果トランジスタＭＮＥＱ３の第１のソース−ドレイン端
子と、ｐチャンネル電界効果トランジスタＭＰＣ１のゲ
ート端子と、ｎチャンネル電界効果トランジスタＭＰＣ
１＿の第１のソース−ドレイン端子と、ｎチャンネル電
界効果トランジスタＭＮＣ１＿の第１のソース−ドレイ
ン端子と、ｎチャンネル電界効果トランジスタＭＮＣ１
のゲート端子と、ｎチャンネル電界効果トランジスタＭ
ＮＹＳの第１のソース−ドレイン端子とに結合されてい
る。トランジスタＭＮＢＬ＿の第２のソース−ドレイン
端子はｎチャンネル電界効果トランジスタＭＮＥＱ２の
第１のソース−ドレイン端子と、トランジスタＭＮＥＱ
３の第２のソース−ドレイン端子と、トランジスタＭＰ
Ｃ１＿のゲート端子と、トランジスタＭＰＣ１の第１の
ソース−ドレイン端子と、トランジスタＭＮＣ１の第１
のソース−ドレイン端子と、トランジスタＭＮＣ１＿の
ゲート端子と、ｎチャンネル電界効果トランジスタＭＮ
ＹＳ＿の第１のソース−ドレイン端子とに結合される。
ＢＬＲ信号はトランジスタＭＮＥＱ１の第２のソース−
ドレイン端子とトランジスタＭＮＥＱ２の第２のソース
−ドレイン端子とに与えられる。ＥＱ信号はトランジス
タＭＮＥＱ１のゲート端子とトランジスタＭＮＥＱ２の
ゲート端子とトランジスタＭＮＥＱ３のゲート端子とに
与えられる。ＰＣ信号はトランジスタＭＰＣ１の第２の
ソース−ドレイン端子とトランジスタＭＰＣ１＿の第２
のソース−ドレイン端子とに与えられる。ＶＡＲＹ電位
はトランジスタＭＰＣ１およびトランジスタＭＰＣ１＿
の基板に与えられる。ＮＣ信号はトランジスタＭＮＣ１
の第２のソース−ドレイン端子と、ｎチャンネル電界効
果トランジスタＭＮＲＤの第１のソース−ドレイン端子
と、トランジスタＭＮＣ１＿の第２のソース−ドレイン
端子と、ｎチャンネル電界効果トランジスタＭＮＲＤ＿
の第１のソース−ドレイン端子とに結合される。トラン
ジスタＭＮＲＤのゲート端子はトランジスタＭＮＹＳの
第２のソース−ドレイン端子とｎチャンネル電界効果ト
ランジスタＭＮＷＥの第１のソース−ドレイン端子に結
合され、他方トランジスタＭＮＲＤ＿のゲート端子はト
ランジスタＭＮＹＳ＿の第２のソース−ドレイン端子と
ｎチャンネル電界効果トランジスタＭＮＷＥ＿の第１の
ソース−ドレイン端子とに結合される。トランジスタＭ
ＮＲＤの第２のソース−ドレイン端子はｎチャンネル電
界効果トランジスタＭＮＲＥの第１のソース−ドレイン
端子とに結合される。トランジスタＭＮＲＤ＿の第２の
ソース−ドレイン端子はｎチャンネル電界効果トランジ
スタＭＮＲＥ＿の第１の信号端子に結合される。トラン
ジスタＭＮＲＥの第２のソース−ドレイン端子はトラン
ジスタＭＮＷＥの第２のソース−ドレイン端子とローカ
ル入力／出力線ＲＥＳ＿ＬＩＯとに結合され、他方トラ
ンジスタＭＮＲＥ＿の第２の端子はトランジスタＭＮＷ
Ｅ＿の第２のソース−ドレイン端子とローカル出力線Ｒ
ＥＳ＿ＬＩＯ＿とに結合される。ＲＥ信号はトランジス
タＭＮＲＥのゲート端子とトランジスタＭＮＲＥ＿のゲ
ート端子とに結合される。ＷＥ信号はトランジスタＭＮ
ＷＥのゲート端子とトランジスタＭＮＷＥ＿のゲート端
子とに結合される。
【０００６】図１に示された直接感知の構成では、感知
増幅器からの出力信号はローカルＩ／Ｏ線を介して読出
しトランジスタＭＮＲＤ／ＭＮＲＤ＿のゲートに結合さ
れる。読出し動作において、ＲＥ（読出し可能化）信号
は高状態、ＷＥ（書込み可能化）信号は低状態であり、
これにより読出しトランジスタをＭＮＲＥ／ＭＮＲＥ＿
トランジスタ対を介してＩ／Ｏ線に接続する。同様に、
書込み動作においては、ＷＥ信号は高状態でＲＥ信号は
低状態であり、これによってＩ／Ｏ線はＭＮＷＥ／ＭＮ
ＷＥ＿トランジスタ対を介して直接ローカルＩ／Ｏ線に
接続し、従って選択された感知増幅器にＭＮＹＳ／ＭＮ
ＹＳ＿トランジスタ対を介して接続する。この構成を使
用すると、ただ１つのＹＳ（Ｙ選択）信号が感知増幅器
に対して高状態である限り、複数の感知増幅器が１組の
直接感知増幅器に接続されることができる。この構成の
主たる欠点は、出力データ遅延が図２に示されるように
ローカルＩ／Ｏ線（ＲＥＳ＿ＬＩＯ／ＲＥＳ＿ＬＩＯ
＿）の寄生インピーダンスに大きく依存することであ
る。ローカルＩ／Ｏ線を可及的に短くすることが所望さ
れる。
増幅器からの出力信号はローカルＩ／Ｏ線を介して読出
しトランジスタＭＮＲＤ／ＭＮＲＤ＿のゲートに結合さ
れる。読出し動作において、ＲＥ（読出し可能化）信号
は高状態、ＷＥ（書込み可能化）信号は低状態であり、
これにより読出しトランジスタをＭＮＲＥ／ＭＮＲＥ＿
トランジスタ対を介してＩ／Ｏ線に接続する。同様に、
書込み動作においては、ＷＥ信号は高状態でＲＥ信号は
低状態であり、これによってＩ／Ｏ線はＭＮＷＥ／ＭＮ
ＷＥ＿トランジスタ対を介して直接ローカルＩ／Ｏ線に
接続し、従って選択された感知増幅器にＭＮＹＳ／ＭＮ
ＹＳ＿トランジスタ対を介して接続する。この構成を使
用すると、ただ１つのＹＳ（Ｙ選択）信号が感知増幅器
に対して高状態である限り、複数の感知増幅器が１組の
直接感知増幅器に接続されることができる。この構成の
主たる欠点は、出力データ遅延が図２に示されるように
ローカルＩ／Ｏ線（ＲＥＳ＿ＬＩＯ／ＲＥＳ＿ＬＩＯ
＿）の寄生インピーダンスに大きく依存することであ
る。ローカルＩ／Ｏ線を可及的に短くすることが所望さ
れる。
【０００７】図３を参照すると、寄生インピーダンスに
関連した感知遅延は感知増幅器それ自体内に直接感知回
路を配置することによって最小とされることが理解され
る。この直接感知回路は典型的な感知増幅器の構成に加
えて、６つの関連したトランジスタＭＮＲＤ／ＭＮＲＤ
＿、ＭＮＲＥ／ＭＮＲＥ＿、ＭＮＷＥ／ＭＮＷＥ＿を有
している。ＲＥ（読出し可能化）およびＷＥ（書込み可
能化）信号は全体の感知増幅器のバンクにとって汎用で
あり、他方ＹＳ（Ｙ選択）信号はアクセスした感知増幅
器に対してのみ高状態である。読出し動作では、ＲＥ信
号は高状態、ＷＥ信号は低状態、ＹＳ信号は選択された
感知増幅器に対して高状態である。信号のこの組合せ
は、ＭＮＢＬ／ＭＮＢＬ＿トランジスタ対の第２の端子
に関連したノードＮ１およびＮ２をＭＮＹＳ／ＭＮＹＳ
＿トランジスタ対を介してＭＮＲＤ／ＭＮＲＤ＿読出し
トランジスタ対のゲート端子に結合させる。ＭＮＲＤ／
ＭＮＲＤ＿読出しトランジスタ対は、ＲＥ信号が高状態
である結果として、ＭＮＲＥ／ＭＮＲＥ＿トランジスタ
対を介してローカルＩ／Ｏ線（ＲＥＳ＿ＬＩＯ／ＲＥＳ
＿ＬＩＯ＿）に結合される。書込み動作では、ＲＥ信号
は低状態であり、ＷＥ信号は高状態であり、ＹＳ信号は
選択された感知増幅器に対して再度高状態である。信号
のこの組合せは、ローカルＩ／Ｏ線ＲＥＳ＿ＬＩＯ／Ｒ
ＥＳ＿ＬＩＯ＿をＭＮＷＥ／ＭＮＷＥ＿トランジスタ対
およびＭＮＹＳ／ＭＮＹＳ＿トランジスタ対を介して感
知ノードＮ１およびＮ２（すなわちＭＮＢＬ／ＭＮＢＬ
＿トランジスタ対の第２の端子）に結合し、それによっ
てＭＮＲＤ／ＭＮＲＤ＿トランジスタ対をバイパスす
る。図４の波形は読出し−書込みサイクルの間のこの動
作を示す。感知ノードおよび直接感知トランジスタ間の
寄生インピーダンスはこの構成により最小にされる。し
かしながら、レイアウト区域（例えば感知増幅器の）は
大きく増大させてしまう。
関連した感知遅延は感知増幅器それ自体内に直接感知回
路を配置することによって最小とされることが理解され
る。この直接感知回路は典型的な感知増幅器の構成に加
えて、６つの関連したトランジスタＭＮＲＤ／ＭＮＲＤ
＿、ＭＮＲＥ／ＭＮＲＥ＿、ＭＮＷＥ／ＭＮＷＥ＿を有
している。ＲＥ（読出し可能化）およびＷＥ（書込み可
能化）信号は全体の感知増幅器のバンクにとって汎用で
あり、他方ＹＳ（Ｙ選択）信号はアクセスした感知増幅
器に対してのみ高状態である。読出し動作では、ＲＥ信
号は高状態、ＷＥ信号は低状態、ＹＳ信号は選択された
感知増幅器に対して高状態である。信号のこの組合せ
は、ＭＮＢＬ／ＭＮＢＬ＿トランジスタ対の第２の端子
に関連したノードＮ１およびＮ２をＭＮＹＳ／ＭＮＹＳ
＿トランジスタ対を介してＭＮＲＤ／ＭＮＲＤ＿読出し
トランジスタ対のゲート端子に結合させる。ＭＮＲＤ／
ＭＮＲＤ＿読出しトランジスタ対は、ＲＥ信号が高状態
である結果として、ＭＮＲＥ／ＭＮＲＥ＿トランジスタ
対を介してローカルＩ／Ｏ線（ＲＥＳ＿ＬＩＯ／ＲＥＳ
＿ＬＩＯ＿）に結合される。書込み動作では、ＲＥ信号
は低状態であり、ＷＥ信号は高状態であり、ＹＳ信号は
選択された感知増幅器に対して再度高状態である。信号
のこの組合せは、ローカルＩ／Ｏ線ＲＥＳ＿ＬＩＯ／Ｒ
ＥＳ＿ＬＩＯ＿をＭＮＷＥ／ＭＮＷＥ＿トランジスタ対
およびＭＮＹＳ／ＭＮＹＳ＿トランジスタ対を介して感
知ノードＮ１およびＮ２（すなわちＭＮＢＬ／ＭＮＢＬ
＿トランジスタ対の第２の端子）に結合し、それによっ
てＭＮＲＤ／ＭＮＲＤ＿トランジスタ対をバイパスす
る。図４の波形は読出し−書込みサイクルの間のこの動
作を示す。感知ノードおよび直接感知トランジスタ間の
寄生インピーダンスはこの構成により最小にされる。し
かしながら、レイアウト区域（例えば感知増幅器の）は
大きく増大させてしまう。
【０００８】
【発明が解決しようとする課題】従って、レイアウト区
域を減少させる必要がある要請が直接感知回路を含んだ
感知増幅器に対して感じられている。本発明において
は、直接感知回路の構成でトランジスタの数を減少する
ことで、レイアウト区域の減少を達成する。
域を減少させる必要がある要請が直接感知回路を含んだ
感知増幅器に対して感じられている。本発明において
は、直接感知回路の構成でトランジスタの数を減少する
ことで、レイアウト区域の減少を達成する。
【０００９】
【課題を解決するための手段】上述および他の特徴は、
直接感知回路を内部に含んだ感知増幅器において、書込
み可能化（ＷＥ）および読出し可能化（ＲＥ）信号をＹ
選択（ＹＳ）信号と結合し、Ｙ選択書込み（ＹＳＷ）信
号とＹ選択読出し（ＹＳＲ）信号とを与えることによっ
て、本発明に従って達成される。従来技術においては、
書込み可能化信号、読出し可能化信号およびＹ選択信号
は、各信号成分と共に、選択された感知増幅器をローカ
ルＩ／Ｏ線に結合する際にトランジスタ対をそれぞれ制
御する。本発明においては、Ｙ選択書込みおよびＹ選択
読出し信号は、各信号成分と共に、選択された感知増幅
器をローカルＩ／Ｏ線に結合する際にトランジスタ対を
同様それぞれ制御する。この構成により、感知増幅器は
２つ少ないトランジスタで構成されることができるよう
になり、それによって必要なレイアウト区域を減少させ
る。本発明のこれらおよび他の特徴は図面に関連して本
明細書を読むと明かになるであろう。
直接感知回路を内部に含んだ感知増幅器において、書込
み可能化（ＷＥ）および読出し可能化（ＲＥ）信号をＹ
選択（ＹＳ）信号と結合し、Ｙ選択書込み（ＹＳＷ）信
号とＹ選択読出し（ＹＳＲ）信号とを与えることによっ
て、本発明に従って達成される。従来技術においては、
書込み可能化信号、読出し可能化信号およびＹ選択信号
は、各信号成分と共に、選択された感知増幅器をローカ
ルＩ／Ｏ線に結合する際にトランジスタ対をそれぞれ制
御する。本発明においては、Ｙ選択書込みおよびＹ選択
読出し信号は、各信号成分と共に、選択された感知増幅
器をローカルＩ／Ｏ線に結合する際にトランジスタ対を
同様それぞれ制御する。この構成により、感知増幅器は
２つ少ないトランジスタで構成されることができるよう
になり、それによって必要なレイアウト区域を減少させ
る。本発明のこれらおよび他の特徴は図面に関連して本
明細書を読むと明かになるであろう。
【００１０】
【発明の実施の形態】図１、図２、図３および図４につ
いては従来技術に関連して既に記載した。次に、図５を
参照すると、本発明による直接感知回路を有する感知増
幅器が、それに結合したダイナミック読出し専用メモリ
（ＲＯＭ）の部分と共に示されている。ＢＬ信号はｎチ
ャンネル電界効果トランジスタＭＮＢＬ１の第１のソー
ス−ドレイン端子に与えられ、他方ＢＬ＿信号はｎチャ
ンネル電界効果トランジスタＭＮＢＬ１＿の第１のソー
ス−ドレイン端子に与えられる。Ｔ１信号はトランジス
タＭＮＢＬ１のゲート端子とトランジスタＭＮＢＬ１＿
のゲート端子とに与えられる。トランジスタＭＮＢＬ１
の第２のソース−ドレイン端子（ノードＮ１）はｎチャ
ンネル電界効果トランジスタＭＮＥＱ１の第１のソース
−ドレイン端子と、ｎチャンネル電界効果トランジスタ
ＭＮＥＱ３の第１のソース−ドレイン端子と、ｐチャン
ネル電界効果トランジスタＭＰＣ１のゲート端子と、ｐ
チャンネル電界効果トランジスタＭＰＣ１＿の第１のソ
ース−ドレイン端子と、ｎチャンネル電界効果トランジ
スタＭＮＣ１＿の第１のソース−ドレイン端子と、ｎチ
ャンネル電界効果トランジスタＭＮＣ１のゲート端子
と、ｎチャンネル電界効果トランジスタＭＮＲＤのゲー
ト端子と、ｎチャンネル電界効果トランジスタＭＮＹＳ
Ｗの第１のソース−ドレイン端子とに結合される。トラ
ンジスタＭＮＢＬ１＿の第２のソース−ドレイン端子
（ノードＮ１＿）はｎチャンネル電界効果トランジスタ
ＭＮＥＱ２の第１のソース−ドレイン端子と、トランジ
スタＭＮＥＱ３の第２のソース−ドレイン端子と、トラ
ンジスタＭＰＣ１＿のゲート端子と、トランジスタＭＰ
Ｃ１の第１のソース−ドレイン端子と、トランジスタＭ
ＮＣ１の第１のソース−ドレイン端子と、トランジスタ
ＭＮＣ１＿のゲート端子と、ｎチャンネル電界効果トラ
ンジスタＭＮＲＤ＿のゲート端子と、ｎチャンネル電界
効果トランジスタＭＮＹＳＷ＿の第１のソース−ドレイ
ン端子とに結合される。ＢＬＲ信号はトランジスタＭＮ
ＥＱ１の第２のソース−ドレイン端子とトランジスタＭ
ＮＥＱ２の第２のソース−ドレイン端子とに与えられ
る。ＥＱ信号はトランジスタＭＮＥＱ１のゲート端子と
トランジスタＭＮＥＱ２のゲート端子とトランジスタＭ
ＮＥＱ３のゲート端子とに与えられる。ＰＣ信号はトラ
ンジスタＭＰＣ１の第２のソース−ドレイン端子とトラ
ンジスタＭＰＣ１＿の第２のソース−ドレイン端子とに
与えられる。ＶＡＲＹ電位はトランジスタＭＰＣ１およ
びトランジスタＭＰＣ１＿の基板に与えられる。ＮＣ信
号はトランジスタＭＮＣ１の第２のソース−ドレイン端
子と、トランジスタＭＮＲＤの第１のソース−ドレイン
端子と、トランジスタＭＮＣ１＿の第２のソース−ドレ
イン端子と、トランジスタＭＮＲＤ＿の第１のソース−
ドレイン端子とに与えられる。トランジスタＭＮＲＤの
第２のソース−ドレイン端子はｎチャンネル電界効果ト
ランジスタＭＮＹＳＲの第１のソース−ドレイン端子に
結合され、他方トランジスタＭＮＲＤ＿の第２のソース
−ドレイン端子はｎチャンネル電界効果トランジスタＭ
ＮＹＳＲ＿の第１のソース−ドレイン端子に結合され
る。ＹＳＷ信号はトランジスタＭＮＹＳＷのゲート端子
とトランジスタＭＮＹＳＷ＿のゲート端子とに与えられ
る。ＹＳＲ信号はトランジスタＭＮＹＳＲのゲート端子
とトランジスタＭＮＹＳＲ＿のゲート端子とに与えられ
る。トランジスタＭＮＹＳＲの第２のソース−ドレイン
端子とトランジスタＭＮＹＳＷの第２のソース−ドレイ
ン端子とは第１のローカルＩ／Ｏ線ＲＥＳ＿ＬＩＯに結
合される。トランジスタＭＮＹＳＷ＿の第２のソース−
ドレイン端子とトランジスタＭＮＹＳＲ＿の第２のソー
ス−ドレイン端子とは第２のローカルＩ／Ｏ線ＲＥＳ＿
ＬＩＯ＿に結合される。感知増幅器１２はデータ信号を
記憶セルアレイ１１と及びノードＮ１およびＮ１＿を介
して直接感知回路と取り交わし、かつアドレスおよび制
御ユニット１０から制御およびアドレス信号を受ける。
感知増幅器１２はまたＩ／Ｏバッファユニットと信号を
取り交わす。
いては従来技術に関連して既に記載した。次に、図５を
参照すると、本発明による直接感知回路を有する感知増
幅器が、それに結合したダイナミック読出し専用メモリ
（ＲＯＭ）の部分と共に示されている。ＢＬ信号はｎチ
ャンネル電界効果トランジスタＭＮＢＬ１の第１のソー
ス−ドレイン端子に与えられ、他方ＢＬ＿信号はｎチャ
ンネル電界効果トランジスタＭＮＢＬ１＿の第１のソー
ス−ドレイン端子に与えられる。Ｔ１信号はトランジス
タＭＮＢＬ１のゲート端子とトランジスタＭＮＢＬ１＿
のゲート端子とに与えられる。トランジスタＭＮＢＬ１
の第２のソース−ドレイン端子（ノードＮ１）はｎチャ
ンネル電界効果トランジスタＭＮＥＱ１の第１のソース
−ドレイン端子と、ｎチャンネル電界効果トランジスタ
ＭＮＥＱ３の第１のソース−ドレイン端子と、ｐチャン
ネル電界効果トランジスタＭＰＣ１のゲート端子と、ｐ
チャンネル電界効果トランジスタＭＰＣ１＿の第１のソ
ース−ドレイン端子と、ｎチャンネル電界効果トランジ
スタＭＮＣ１＿の第１のソース−ドレイン端子と、ｎチ
ャンネル電界効果トランジスタＭＮＣ１のゲート端子
と、ｎチャンネル電界効果トランジスタＭＮＲＤのゲー
ト端子と、ｎチャンネル電界効果トランジスタＭＮＹＳ
Ｗの第１のソース−ドレイン端子とに結合される。トラ
ンジスタＭＮＢＬ１＿の第２のソース−ドレイン端子
（ノードＮ１＿）はｎチャンネル電界効果トランジスタ
ＭＮＥＱ２の第１のソース−ドレイン端子と、トランジ
スタＭＮＥＱ３の第２のソース−ドレイン端子と、トラ
ンジスタＭＰＣ１＿のゲート端子と、トランジスタＭＰ
Ｃ１の第１のソース−ドレイン端子と、トランジスタＭ
ＮＣ１の第１のソース−ドレイン端子と、トランジスタ
ＭＮＣ１＿のゲート端子と、ｎチャンネル電界効果トラ
ンジスタＭＮＲＤ＿のゲート端子と、ｎチャンネル電界
効果トランジスタＭＮＹＳＷ＿の第１のソース−ドレイ
ン端子とに結合される。ＢＬＲ信号はトランジスタＭＮ
ＥＱ１の第２のソース−ドレイン端子とトランジスタＭ
ＮＥＱ２の第２のソース−ドレイン端子とに与えられ
る。ＥＱ信号はトランジスタＭＮＥＱ１のゲート端子と
トランジスタＭＮＥＱ２のゲート端子とトランジスタＭ
ＮＥＱ３のゲート端子とに与えられる。ＰＣ信号はトラ
ンジスタＭＰＣ１の第２のソース−ドレイン端子とトラ
ンジスタＭＰＣ１＿の第２のソース−ドレイン端子とに
与えられる。ＶＡＲＹ電位はトランジスタＭＰＣ１およ
びトランジスタＭＰＣ１＿の基板に与えられる。ＮＣ信
号はトランジスタＭＮＣ１の第２のソース−ドレイン端
子と、トランジスタＭＮＲＤの第１のソース−ドレイン
端子と、トランジスタＭＮＣ１＿の第２のソース−ドレ
イン端子と、トランジスタＭＮＲＤ＿の第１のソース−
ドレイン端子とに与えられる。トランジスタＭＮＲＤの
第２のソース−ドレイン端子はｎチャンネル電界効果ト
ランジスタＭＮＹＳＲの第１のソース−ドレイン端子に
結合され、他方トランジスタＭＮＲＤ＿の第２のソース
−ドレイン端子はｎチャンネル電界効果トランジスタＭ
ＮＹＳＲ＿の第１のソース−ドレイン端子に結合され
る。ＹＳＷ信号はトランジスタＭＮＹＳＷのゲート端子
とトランジスタＭＮＹＳＷ＿のゲート端子とに与えられ
る。ＹＳＲ信号はトランジスタＭＮＹＳＲのゲート端子
とトランジスタＭＮＹＳＲ＿のゲート端子とに与えられ
る。トランジスタＭＮＹＳＲの第２のソース−ドレイン
端子とトランジスタＭＮＹＳＷの第２のソース−ドレイ
ン端子とは第１のローカルＩ／Ｏ線ＲＥＳ＿ＬＩＯに結
合される。トランジスタＭＮＹＳＷ＿の第２のソース−
ドレイン端子とトランジスタＭＮＹＳＲ＿の第２のソー
ス−ドレイン端子とは第２のローカルＩ／Ｏ線ＲＥＳ＿
ＬＩＯ＿に結合される。感知増幅器１２はデータ信号を
記憶セルアレイ１１と及びノードＮ１およびＮ１＿を介
して直接感知回路と取り交わし、かつアドレスおよび制
御ユニット１０から制御およびアドレス信号を受ける。
感知増幅器１２はまたＩ／Ｏバッファユニットと信号を
取り交わす。
【００１１】図６を参照すると、本発明の感知増幅器の
シミュレートされた時間依存性が活性化信号に関連して
示されている。
シミュレートされた時間依存性が活性化信号に関連して
示されている。
【００１２】図５を再度参照すれば、本発明の直接感知
回路を備えた感知増幅器が示されている。感知増幅器に
加えて、ただ４つだけの付加的なトランジスタＭＮＹＳ
Ｒ／ＭＮＹＳＲ＿およびＭＮＲＤ／ＭＮＲＤ＿が必要で
ある。トランジスタＭＮＹＳＷ／ＭＮＳＹＷ＿は図１に
示された典型的なＹ選択トランジスタＭＮＹＳ／ＭＮＹ
Ｓ＿に相当する。トランジスタの数の減少は、読出しお
よび書込み動作のそれぞれに対して別々の復号化された
Ｙ選択信号、すなわちＹＳＲ（Ｙ選択読出し）およびＹ
ＳＷ（Ｙ選択書込み）信号を用いることによって得られ
る。従来技術で使用された汎用読出し可能化信号および
汎用書込み可能化信号は本発明の構成では不用である。
回路を備えた感知増幅器が示されている。感知増幅器に
加えて、ただ４つだけの付加的なトランジスタＭＮＹＳ
Ｒ／ＭＮＹＳＲ＿およびＭＮＲＤ／ＭＮＲＤ＿が必要で
ある。トランジスタＭＮＹＳＷ／ＭＮＳＹＷ＿は図１に
示された典型的なＹ選択トランジスタＭＮＹＳ／ＭＮＹ
Ｓ＿に相当する。トランジスタの数の減少は、読出しお
よび書込み動作のそれぞれに対して別々の復号化された
Ｙ選択信号、すなわちＹＳＲ（Ｙ選択読出し）およびＹ
ＳＷ（Ｙ選択書込み）信号を用いることによって得られ
る。従来技術で使用された汎用読出し可能化信号および
汎用書込み可能化信号は本発明の構成では不用である。
【００１３】読出しトランジスタ対ＭＮＲＤ／ＭＮＲＤ
＿のゲートは感知ノードに常に結合される。読出し動作
において、感知増幅器のバンクのＹＳＷ信号の全ては低
状態である。ＹＳＲ信号は選択された感知増幅器に対し
ては高状態であり、それによってＭＮＲＤ／ＭＮＲＤ＿
トランジスタ対をＭＮＹＳＲ／ＭＮＹＳＲ＿トランジス
タ対を介してローカルＩ／Ｏ線に結合する。同様に、書
込み動作においては、ＹＳＲ信号の全てが感知増幅器の
バンクにおいて低状態であり、選択された感知増幅器に
対するＹＳＷ信号だけが高状態となる。高状態のＹＳＷ
信号はトランジスタ対ＭＮＹＳＷ／ＭＮＹＳＷ＿を介し
ての感知ノードＮ１／Ｎ１＿へのローカルＩ／Ｏ線の直
接的な結合を与える。
＿のゲートは感知ノードに常に結合される。読出し動作
において、感知増幅器のバンクのＹＳＷ信号の全ては低
状態である。ＹＳＲ信号は選択された感知増幅器に対し
ては高状態であり、それによってＭＮＲＤ／ＭＮＲＤ＿
トランジスタ対をＭＮＹＳＲ／ＭＮＹＳＲ＿トランジス
タ対を介してローカルＩ／Ｏ線に結合する。同様に、書
込み動作においては、ＹＳＲ信号の全てが感知増幅器の
バンクにおいて低状態であり、選択された感知増幅器に
対するＹＳＷ信号だけが高状態となる。高状態のＹＳＷ
信号はトランジスタ対ＭＮＹＳＷ／ＭＮＹＳＷ＿を介し
ての感知ノードＮ１／Ｎ１＿へのローカルＩ／Ｏ線の直
接的な結合を与える。
【００１４】図６を参照して、図６および図４間の比較
は、感知増幅器を備えた直接感知回路の本構成がローカ
ルＩ／Ｏ寄生インピーダンスの効果を最小にするという
特徴を保持していることを示す。更にまた、本発明の構
成は減少した数のトランジスタで構成され、それにより
感知増幅器に対して必要なレイアウト区域を減少する。
は、感知増幅器を備えた直接感知回路の本構成がローカ
ルＩ／Ｏ寄生インピーダンスの効果を最小にするという
特徴を保持していることを示す。更にまた、本発明の構
成は減少した数のトランジスタで構成され、それにより
感知増幅器に対して必要なレイアウト区域を減少する。
【００１５】本発明は好適実施例に特に関連して記載さ
れたが、当業者にとって、本発明から離れることなく、
種々の変更および好適実施例の素子に対する等価な置換
がなされることができる。更に、本発明の本質的な内容
から離れることなく、本発明の内容に特定の状況および
材料を適用するために多くの変更がなされ得る。
れたが、当業者にとって、本発明から離れることなく、
種々の変更および好適実施例の素子に対する等価な置換
がなされることができる。更に、本発明の本質的な内容
から離れることなく、本発明の内容に特定の状況および
材料を適用するために多くの変更がなされ得る。
【００１６】以上の記載から明かのように、本発明のあ
る特徴は図示の例の特定の詳細に限定されず、従って他
の変更および適用が当業者にとって生じることが理解さ
れる。従って、特許請求の範囲は発明の精神および範囲
を逸脱せずに全ての変更および応用を含むべきことが意
図される。
る特徴は図示の例の特定の詳細に限定されず、従って他
の変更および適用が当業者にとって生じることが理解さ
れる。従って、特許請求の範囲は発明の精神および範囲
を逸脱せずに全ての変更および応用を含むべきことが意
図される。
【００１７】以上の説明に関し更に以下の項を開示す
る。 （１）ダイナミックランダムアクセスメモリに使用する
ための感知増幅器ユニットにおいて、上記感知増幅器ユ
ニットはローカル入力／出力線対と、感知増幅器と、上
記感知増幅器および上記ローカル入力／出力線対を結合
する直接感知回路とを具備しており、上記直接感知回路
は第１の信号に応じる第１のトランジスタ対と、第２の
信号に応じる第２のトランジスタ対とを含んでおり、上
記第１の信号は上記ローカル入力／出力線対から上記感
知増幅器へのデータ信号の伝送を行わせ、上記第２の信
号は上記感知増幅器から上記ローカル入力／出力線対へ
のデータ信号の伝送を行わせるようにした感知増幅器ユ
ニット。 （２）第１項記載の感知増幅器ユニットにおいて、上記
第１の信号は書込み可能化信号とＹ選択信号の組合せで
あり、上記第２の信号は読出し可能化信号と上記Ｙ選択
信号の組合せであることを特徴とする感知増幅器ユニッ
ト。 （３）第２項記載の感知増幅器ユニットにおいて、上記
第１の信号は上記第１のトランジスタ対の第１のトラン
ジスタと第２のトランジスタとに与えられることを特徴
とする感知増幅器ユニット。
る。 （１）ダイナミックランダムアクセスメモリに使用する
ための感知増幅器ユニットにおいて、上記感知増幅器ユ
ニットはローカル入力／出力線対と、感知増幅器と、上
記感知増幅器および上記ローカル入力／出力線対を結合
する直接感知回路とを具備しており、上記直接感知回路
は第１の信号に応じる第１のトランジスタ対と、第２の
信号に応じる第２のトランジスタ対とを含んでおり、上
記第１の信号は上記ローカル入力／出力線対から上記感
知増幅器へのデータ信号の伝送を行わせ、上記第２の信
号は上記感知増幅器から上記ローカル入力／出力線対へ
のデータ信号の伝送を行わせるようにした感知増幅器ユ
ニット。 （２）第１項記載の感知増幅器ユニットにおいて、上記
第１の信号は書込み可能化信号とＹ選択信号の組合せで
あり、上記第２の信号は読出し可能化信号と上記Ｙ選択
信号の組合せであることを特徴とする感知増幅器ユニッ
ト。 （３）第２項記載の感知増幅器ユニットにおいて、上記
第１の信号は上記第１のトランジスタ対の第１のトラン
ジスタと第２のトランジスタとに与えられることを特徴
とする感知増幅器ユニット。
【００１８】（４）ダイナミックランダムアクセスメモ
リユニットで感知増幅器と１対のローカル入力／出力線
とを結合する方法において、（イ）上記感知増幅器と上
記ローカル入力／出力線を結合する第１の信号を第１の
トランジスタ対に与え、上記第１のトランジスタ対が上
記第１の信号に応じてデータ信号を上記ローカル入力／
出力線から上記感知増幅器に伝送するようにすること、
（ロ）上記感知増幅器と上記ローカル入力／出力線を結
合する第２の信号を第２のトランジスタ対に与え、上記
第２の信号がデータ信号を上記感知増幅器から上記ロー
カル入力／出力線に伝送させるようにすること、のステ
ップからなる方法。 （５）第４項記載の方法において、第１の信号を与える
上記ステップ（イ）は書込み可能化信号とＹ選択信号を
結合して上記第１の信号を形成するステップを含み、第
２の信号を与える上記ステップ（ロ）は読出し可能化信
号とＹ選択信号を結合して上記第２の信号を形成するス
テップを含んだことを特徴とする方法。
リユニットで感知増幅器と１対のローカル入力／出力線
とを結合する方法において、（イ）上記感知増幅器と上
記ローカル入力／出力線を結合する第１の信号を第１の
トランジスタ対に与え、上記第１のトランジスタ対が上
記第１の信号に応じてデータ信号を上記ローカル入力／
出力線から上記感知増幅器に伝送するようにすること、
（ロ）上記感知増幅器と上記ローカル入力／出力線を結
合する第２の信号を第２のトランジスタ対に与え、上記
第２の信号がデータ信号を上記感知増幅器から上記ロー
カル入力／出力線に伝送させるようにすること、のステ
ップからなる方法。 （５）第４項記載の方法において、第１の信号を与える
上記ステップ（イ）は書込み可能化信号とＹ選択信号を
結合して上記第１の信号を形成するステップを含み、第
２の信号を与える上記ステップ（ロ）は読出し可能化信
号とＹ選択信号を結合して上記第２の信号を形成するス
テップを含んだことを特徴とする方法。
【００１９】（６）半導体ダイナミックランダムアクセ
スメモリユニットにおいて、データ信号を記憶する記憶
セルアレイと、上記記憶セルアレイにデータ信号を与え
かつ上記記憶セルアレイからデータ信号を受ける感知増
幅器と、上記感知増幅器に制御信号を与えるアドレスお
よび制御ユニットと、入力／出力バッファユニットと、
上記入力／出力バッファユニットにおよびそれから信号
を伝送するローカル入力／出力線と、上記入力／出力バ
ッファユニットと上記感知増幅器との間に結合され、上
記アドレスおよび制御信号ユニットからの第１の制御信
号に応じて上記入力／出力バッファユニットから上記感
知増幅器にデータ信号を伝送し、かつ上記アドレスおよ
び制御信号ユニットからの第２の制御信号に応じて上記
感知増幅器から上記ローカル入力／出力にデータ信号を
伝送する直接感知回路と、を具備した半導体ダイナミッ
クランダムアクセスメモリユニット。 （７）第６項記載の半導体ダイナミックランダムアクセ
スメモリユニットにおいて、上記第１の制御信号は書込
み可能化信号とＹ選択信号の組合せであることを特徴と
する半導体ダイナミックアクセスメモリユニット。 （８）第７項記載の半導体ダイナミックランダムアクセ
スメモリユニットにおいて、上記第２の制御信号は読出
し可能化信号とＹ選択信号の組合せであることを特徴と
する半導体ダイナミックアクセスメモリユニット。 （９）第８項記載の半導体ダイナミックランダムアクセ
スメモリユニットにおいて、上記第１および第２の制御
信号はそれぞれ補信号を含んだことを特徴とする半導体
ダイナミックアクセスメモリユニット。 （１０）第９項記載の半導体ダイナミックランダムアク
セスメモリユニットにおいて、上記直接感知回路は、上
記第１の制御信号に応じてデータ信号を伝送する第１の
トランジスタ対と、上記第２の制御信号に応じてデータ
信号を伝送する第２のトランジスタ対と、を含んだこと
を特徴とする半導体ダイナミックアクセスメモリユニッ
ト。
スメモリユニットにおいて、データ信号を記憶する記憶
セルアレイと、上記記憶セルアレイにデータ信号を与え
かつ上記記憶セルアレイからデータ信号を受ける感知増
幅器と、上記感知増幅器に制御信号を与えるアドレスお
よび制御ユニットと、入力／出力バッファユニットと、
上記入力／出力バッファユニットにおよびそれから信号
を伝送するローカル入力／出力線と、上記入力／出力バ
ッファユニットと上記感知増幅器との間に結合され、上
記アドレスおよび制御信号ユニットからの第１の制御信
号に応じて上記入力／出力バッファユニットから上記感
知増幅器にデータ信号を伝送し、かつ上記アドレスおよ
び制御信号ユニットからの第２の制御信号に応じて上記
感知増幅器から上記ローカル入力／出力にデータ信号を
伝送する直接感知回路と、を具備した半導体ダイナミッ
クランダムアクセスメモリユニット。 （７）第６項記載の半導体ダイナミックランダムアクセ
スメモリユニットにおいて、上記第１の制御信号は書込
み可能化信号とＹ選択信号の組合せであることを特徴と
する半導体ダイナミックアクセスメモリユニット。 （８）第７項記載の半導体ダイナミックランダムアクセ
スメモリユニットにおいて、上記第２の制御信号は読出
し可能化信号とＹ選択信号の組合せであることを特徴と
する半導体ダイナミックアクセスメモリユニット。 （９）第８項記載の半導体ダイナミックランダムアクセ
スメモリユニットにおいて、上記第１および第２の制御
信号はそれぞれ補信号を含んだことを特徴とする半導体
ダイナミックアクセスメモリユニット。 （１０）第９項記載の半導体ダイナミックランダムアク
セスメモリユニットにおいて、上記直接感知回路は、上
記第１の制御信号に応じてデータ信号を伝送する第１の
トランジスタ対と、上記第２の制御信号に応じてデータ
信号を伝送する第２のトランジスタ対と、を含んだこと
を特徴とする半導体ダイナミックアクセスメモリユニッ
ト。
【００２０】（１１）ダイナミックランダムアクセスメ
モリにおいて、感知増幅器１２はこれと共に含まれ、ロ
ーカル入力／出力線（ＲＥＳ＿ＬＩＯ、ＲＥＳ＿ＬＩＯ
＿）の寄生インピーダンスの効果を最少にする直接感知
回路（ＭＮＤＸ、ＭＮＤＸ＿、ＭＮＹＳＲ、ＭＮＹＳＲ
＿、ＭＮＹＳＷ、ＭＮＹＳＲ＿、ＭＮＹＳＷ、ＭＨＹＳ
Ｗ＿）を含んでいる。書込み可能化信号と読出し可能化
信号とは、それぞれＹ選択信号と組み合せられ、Ｙ選択
書込みＹＳＷ信号とＹ選択読出しＹＳＲ信号が与えられ
る。これら２つの信号のそれぞれは、それらの補論理信
号と共に、直接感知回路のトランジスタ対（ＭＮＹＳ
Ｒ、ＭＮＹＳＲ＿：ＭＮＹＳＷ、ＭＮＹＳＲ＿）を制御
し、感知増幅器１２とローカル入力／出力線（ＲＥＳ＿
ＬＩＯ、ＲＥＳ＿ＬＩＯ＿）とを結合する。元の信号の
組は３つの可能化信号を（それらの補信号と共に）有す
るため、本発明の構成は直接感知回路の１つのトランジ
スタ対を省ける。
モリにおいて、感知増幅器１２はこれと共に含まれ、ロ
ーカル入力／出力線（ＲＥＳ＿ＬＩＯ、ＲＥＳ＿ＬＩＯ
＿）の寄生インピーダンスの効果を最少にする直接感知
回路（ＭＮＤＸ、ＭＮＤＸ＿、ＭＮＹＳＲ、ＭＮＹＳＲ
＿、ＭＮＹＳＷ、ＭＮＹＳＲ＿、ＭＮＹＳＷ、ＭＨＹＳ
Ｗ＿）を含んでいる。書込み可能化信号と読出し可能化
信号とは、それぞれＹ選択信号と組み合せられ、Ｙ選択
書込みＹＳＷ信号とＹ選択読出しＹＳＲ信号が与えられ
る。これら２つの信号のそれぞれは、それらの補論理信
号と共に、直接感知回路のトランジスタ対（ＭＮＹＳ
Ｒ、ＭＮＹＳＲ＿：ＭＮＹＳＷ、ＭＮＹＳＲ＿）を制御
し、感知増幅器１２とローカル入力／出力線（ＲＥＳ＿
ＬＩＯ、ＲＥＳ＿ＬＩＯ＿）とを結合する。元の信号の
組は３つの可能化信号を（それらの補信号と共に）有す
るため、本発明の構成は直接感知回路の１つのトランジ
スタ対を省ける。
【図１】従来技術によりローカルＩ／Ｏ線によって分離
される関連直接感知回路を有する感知増幅器の概略回路
図を示す。
される関連直接感知回路を有する感知増幅器の概略回路
図を示す。
【図２】図１の感知増幅器に対する寄生インピーダンス
の関数としてシミュレートされた動作遅延時間のグラフ
である。
の関数としてシミュレートされた動作遅延時間のグラフ
である。
【図３】従来技術により関連直接感知回路を含む感知増
幅器の概略回路図を示す。
幅器の概略回路図を示す。
【図４】図３の感知増幅器ユニットのための選択された
信号のシミュレートされた時間依存性を示す一連のグラ
フである。
信号のシミュレートされた時間依存性を示す一連のグラ
フである。
【図５】本発明による関連直接感知回路を含む感知増幅
器の概略回路図である。
器の概略回路図である。
【図６】図５の感知増幅器ユニットのための選択された
信号のシミュレートされた時間依存性を示す一連のグラ
フである。
信号のシミュレートされた時間依存性を示す一連のグラ
フである。
１２ 感知増幅器 １３ 直接感知回路 ＲＥＳ＿ＬＩＯ ローカルＩ／Ｏ線 ＲＥＳ＿ＬＩＯ＿ ローカルＩ／Ｏ線 ＭＮＲＤ／ＭＮＲＤ＿ トランジスタ対 ＭＮＹＳＲ／ＭＮＹＳＲ＿ トランジスタ対 ＭＮＹＳＷ／ＭＮＹＳＷ＿ トランジスタ対
Claims (2)
- 【請求項１】 ダイナミックランダムアクセスメモリに
使用するための感知増幅器ユニットにおいて、上記感知
増幅器ユニットはローカル入力／出力線対と、感知増幅
器と、上記感知増幅器および上記ローカル入力／出力線
対を結合する直接感知回路とを具備しており、上記直接
感知回路は第１の信号に応じる第１のトランジスタ対
と、第２の信号に応じる第２のトランジスタ対とを含ん
でおり、上記第１の信号は上記ローカル入力／出力線対
から上記感知増幅器へのデータ信号の伝送を行わせ、上
記第２の信号は上記感知増幅器から上記ローカル入力／
出力線対へのデータ信号の伝送を行わせるようにしたこ
とを特徴とする感知増幅器ユニット。 - 【請求項２】 ダイナミックランダムアクセスメモリユ
ニットで感知増幅器と１対のローカル入力／出力線とを
結合する方法において、 上記感知増幅器と上記ローカル入力／出力線を結合する
第１の信号を第１のトランジスタ対に与え、上記第１の
トランジスタ対が上記第１の信号に応じてデータ信号を
上記ローカル入力／出力線から上記感知増幅器に伝送す
るようにすること、 上記感知増幅器と上記ローカル入力／出力線を結合する
第２の信号を第２のトランジスタ対に与え、上記第２の
信号がデータ信号を上記感知増幅器から上記ローカル入
力／出力線に伝送させるようにすること、 のステップからなる方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US767595P | 1995-11-29 | 1995-11-29 | |
| US007675 | 1995-11-29 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09167491A true JPH09167491A (ja) | 1997-06-24 |
Family
ID=21727526
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8320399A Pending JPH09167491A (ja) | 1995-11-29 | 1996-11-29 | 復号化された読出しおよび書込みｙ選択信号を用いる直接感知増幅器のための方法および装置 |
Country Status (5)
| Country | Link |
|---|---|
| EP (1) | EP0777234B1 (ja) |
| JP (1) | JPH09167491A (ja) |
| KR (1) | KR100401432B1 (ja) |
| DE (1) | DE69626469T2 (ja) |
| TW (1) | TW335550B (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02246516A (ja) * | 1989-03-20 | 1990-10-02 | Hitachi Ltd | 半導体装置 |
| JPH04322000A (ja) * | 1991-04-23 | 1992-11-11 | Hitachi Ltd | 半導体記憶装置 |
| KR940007640B1 (ko) * | 1991-07-31 | 1994-08-22 | 삼성전자 주식회사 | 공통 입출력선을 가지는 데이타 전송회로 |
-
1996
- 1996-11-27 DE DE69626469T patent/DE69626469T2/de not_active Expired - Lifetime
- 1996-11-27 EP EP96118946A patent/EP0777234B1/en not_active Expired - Lifetime
- 1996-11-28 KR KR1019960058709A patent/KR100401432B1/ko not_active IP Right Cessation
- 1996-11-29 JP JP8320399A patent/JPH09167491A/ja active Pending
-
1997
- 1997-01-16 TW TW086100407A patent/TW335550B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| EP0777234A2 (en) | 1997-06-04 |
| TW335550B (en) | 1998-07-01 |
| DE69626469D1 (de) | 2003-04-10 |
| EP0777234B1 (en) | 2003-03-05 |
| KR970029771A (ko) | 1997-06-26 |
| KR100401432B1 (ko) | 2003-12-24 |
| DE69626469T2 (de) | 2003-10-30 |
| EP0777234A3 (en) | 1999-03-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4744061A (en) | Dynamic semiconductor memory device having a simultaneous test function for divided memory cell blocks | |
| US5831919A (en) | Apparatus and method for a direct-sense sense-amplifier with decoded read and write Y-select | |
| CN117275544A (zh) | 具有信号控制机制的存储器装置和存储器装置的操作方法 | |
| KR920006975A (ko) | 반도체 메모리 회로 | |
| US7529318B2 (en) | Circuit and method for reducing noise interference in digital differential input receivers | |
| US6538473B2 (en) | High speed digital signal buffer and method | |
| US5790467A (en) | Apparatus and method for a direct-sense sense amplifier with a single read/write control line | |
| US5986955A (en) | Method and apparatus for hiding data path equilibration time | |
| JPS6223392B2 (ja) | ||
| US5715210A (en) | Low power semiconductor memory device | |
| US6717873B2 (en) | Balanced sense amplifier control for open digit line architecture memory devices | |
| US6028797A (en) | Multi-bank integrated circuit memory devices having cross-coupled isolation and precharge circuits therein | |
| US5132930A (en) | CMOS dynamic memory device having multiple flip-flop circuits selectively coupled to form sense amplifiers specific to neighboring data bit lines | |
| US6625067B2 (en) | Semiconductor memory device for variably controlling drivability | |
| USRE44051E1 (en) | Data bus line control circuit | |
| JP2786420B2 (ja) | データリード／ライト方法及びその装置 | |
| US4931992A (en) | Semiconductor memory having barrier transistors connected between sense and restore circuits | |
| JP2001143470A (ja) | 半導体記憶装置 | |
| JPH09167491A (ja) | 復号化された読出しおよび書込みｙ選択信号を用いる直接感知増幅器のための方法および装置 | |
| KR20010004649A (ko) | 반도체 메모리장치 | |
| JPH04125891A (ja) | 半導体記憶装置 | |
| JPH04345988A (ja) | 書込み動作を有する半導体メモリー装置 | |
| US5384733A (en) | Semiconductor memory device | |
| US20040213064A1 (en) | Semiconductor memory device with common I/O type circuit configuration achieving write before sense operation | |
| KR0145859B1 (ko) | 승압전압이 사용되는 컬럼선택수단을 구비하는 반도체 메모리 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060322 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060324 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20060626 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20060629 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061128 |