JPH09167118A - マイクロコントローラ - Google Patents

Abstract

(57)【要約】 【課題】第三者による読み出し専用メモリの記憶データ
の解読作業を困難にし、正規のユーザのみが容易に正し
いデータを読み出すことができるマイクロプロセッサを
提供することを目的としている。 【解決手段】読み出し専用メモリ２１からの最初の読み
出しサイクルのデータはダミーとして一時記憶回路２２
に記憶し、以降のサイクルでは、読み出し専用メモリか
ら読み出したデータと上記一時記憶回路に記憶した１サ
イクル前のアドレスに対応するデータとを演算回路２３
で演算して外部に出力する。また、上記一時記憶回路
は、読み出し専用メモリから出力されるチップセレクト
信号ＣＳで制御され、読み出し専用メモリのアドレス領
域をはずれたアドレスが入力された場合には、一時記憶
回路への記憶動作を禁止して出力を停止する。アドレス
毎に演算回路の演算データが変化するので、第三者によ
る記憶データの解読作業が困難になる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、マイクロコント
ローラに関するもので、特にマイクロコントローラに内
蔵された読み出し専用メモリの記憶データを第三者に解
読させないためのセキュリティ回路に係る。

【０００２】

【従来の技術】図４は、従来のマイクロコントローラに
おける読み出し専用メモリの読み出し回路部の周辺を抽
出して示している。図示する如く、読み出し専用メモリ
１１のデータ出力端には、記憶データを第三者に解読さ
せないようにするためのセキュリティ回路１２が設けら
れており、読み出し専用メモリ１１から読み出されたデ
ータは、このセキュリティ回路１２を介して端子１３か
ら出力されるようになっている。

【０００３】上記図４に示した回路におけるセキュリテ
ィ回路１２は、例えば図５（ａ），（ｂ）に示すように
構成されている。（ａ）図は、読み出し専用メモリ１１
から読み出されたデータのビットの順番を入れ替える切
替回路１４を用いたセキュリティ回路の例である。ま
た、（ｂ）図は、演算用データメモリ１５に予め記憶さ
れた演算用データと、読み出し専用メモリ１１から読み
出したデータとを演算回路（論理積、論理和、排他的論
理和等）１６で論理演算し、その演算結果を出力する例
である。

【０００４】上記のようなセキュリティ回路１２をマイ
クロコントローラに内蔵することにより、第三者が読み
出し専用メモリ１１の記憶データを読み出そうとした時
には、記憶データと異なるデータが出力されるので、記
憶データの機密性を保てる。

【０００５】しかしながら、上記のような構成のセキュ
リティ回路１２では、セキュリティ回路１２を通る際の
データの処理方法が、どのアドレスのデータに対しても
一定であるため、一度処理方法が判明してしまえば、あ
とは単一の処理で比較的容易に読み出し専用メモリ１１
の記憶データを解読できる。しかも、処理方法がハード
ウェアで固定されているため、一度あるチップで解読方
法が判明してしまうと、他のチップでも同様の方法でデ
ータが解読されてしまうという問題がある。この問題
は、チップ単位で処理方法を変更することにより回避で
きるが、チップ毎にセキュリティ情報を管理しなければ
ならなくなるため、生産コストの上昇を招くという別の
問題が生ずる。

【０００６】

【発明が解決しようとする課題】上記のように従来のマ
イクロコントローラは、セキュリティ回路を通る際のデ
ータの処理方法が、どのアドレスのデータに対しても一
定であるため、一度処理方法が判明してしまうと、比較
的簡単に読み出し専用メモリの記憶データを解読できる
という問題があった。

【０００７】この発明は上記のような事情に鑑みてなさ
れたもので、その目的とするところは、アドレス毎に処
理データを換えることで、読み出し専用メモリの第三者
による解読作業を困難にし、正規のユーザのみが容易に
正しく読み出すことができるマイクロコントローラを提
供することである。

【０００８】

【課題を解決するための手段】この発明の請求項１に記
載したマイクロコントローラは、読み出し専用メモリ
と、この読み出し専用メモリから読み出したデータを一
時記憶する一時記憶手段と、前記一時記憶手段に記憶し
たデータと前記読み出し専用メモリから読み出したデー
タとを演算する演算手段と、前記演算手段による演算結
果を外部に出力する出力手段とを具備し、前記読み出し
専用メモリへのアドレス入力をデコードして前記一時記
憶手段の制御信号を生成し、前記読み出し専用メモリの
アドレス領域がアクセスされた時に前記制御信号を前記
一時記憶手段に供給して前記読み出し専用メモリから読
み出したデータを記憶せしめ、前記読み出し専用メモリ
のアドレス領域をはずれたアドレスが入力された場合に
は前記制御信号を前記一時記憶手段へ供給して前記読み
出し専用メモリから読み出したデータの記憶を禁止する
ことを特徴としている。

【０００９】また、この発明の請求項２に記載したマイ
クロコントローラは、読み出し専用メモリと、この読み
出し専用メモリから読み出したデータを一時記憶する一
時記憶手段と、前記一時記憶手段に記憶されたデータと
前記読み出し専用メモリから読み出したデータとを演算
する演算手段と、セキュリティビット信号に基づいて、
前記読み出し専用メモリから読み出したデータと前記演
算手段から出力される演算データの一方を選択する選択
手段と、この選択手段により選択されたデータを外部に
出力する出力手段とを具備し、前記セキュリティビット
信号が読み出し禁止状態にある時は、前記選択手段で前
記演算手段から出力される演算データを選択して前記出
力手段から出力し、前記セキュリティビット信号が読み
出し許可状態である時は、前記選択手段で前記読み出し
専用メモリからの読み出しデータを選択して前記出力手
段から出力することを特徴としている。

【００１０】請求項３に示すように、前記読み出し専用
メモリへのアドレス入力をデコードして前記一時記憶手
段の制御信号を生成し、前記読み出し専用メモリのアド
レス領域がアクセスされた時に前記制御信号を前記一時
記憶手段に供給して前記読み出し専用メモリから読み出
したデータを記憶せしめ、前記読み出し専用メモリのア
ドレス領域をはずれたアドレスが入力された場合には前
記制御信号を前記一時記憶手段へ供給して前記読み出し
専用メモリから読み出したデータの記憶を禁止すること
を特徴とする。

【００１１】請求項４に示すように、少なくとも第１回
目の読み出しサイクルで前記一時記憶手段に記憶される
データはダミーであることを特徴とする。更に、請求項
５に示すように、前記演算手段は、前記一時記憶手段に
記憶されたデータと前記読み出し専用メモリから読み出
したデータとの論理和演算、論理積演算、及び排他的論
理和演算の少なくとも１つの論理演算を行うことを特徴
とする。

【００１２】請求項１のような構成によれば、読み出し
専用メモリのアドレス毎に演算手段に入力される演算デ
ータが変化するので解読が困難である。また、演算デー
タを専用の回路で独立して発生するのではなく、１サイ
クル前に読み出した読み出し専用メモリのデータを用い
るので回路規模を小さく抑えることができる。更に、記
憶データの異なるチップ毎に解読のためのキーコードを
管理する必要がないため、管理コストの上昇を抑制で
き、安価でセキュリティが高い。読み出し専用メモリへ
のアドレス入力がこのメモリのアドレス領域をはずれた
場合には、制御信号により一時記憶手段への記憶を禁止
するので、この点からもセキュリティを高めることがで
きる。

【００１３】請求項２のような構成によれば、セキュリ
ティビット信号が読み出し許可状態では、選択手段で読
み出し専用メモリからの読み出しデータが選択され、入
力されたアドレスに対応する正しいデータが端子から出
力されるので、セキュリティビット信号による制御を知
っているものは読み出し専用メモリの記憶データを容易
に且つ正しく読み出すことができる。一方、セキュリテ
ィビット信号が読み出し禁止状態では、選択手段によっ
て演算手段の出力が選択され、誤ったデータ（論理演算
処理を行ったデータ）が端子から出力される。このよう
に、正規のユーザは容易に正しいデータを読み出すこと
ができるが、第三者が読み出そうとすると入力されたア
ドレス毎に演算データが変化するため、記憶データの解
読作業が困難になる。

【００１４】

【発明の実施の形態】以下、この発明の実施の形態につ
いて図面を参照して説明する。図１は、この発明の第１
の実施の形態に係るマイクロコントローラについて説明
するためのもので、セキュリティ機能に関係する回路部
を抽出して示している。

【００１５】マイクロコントローラに内蔵された読み出
し専用メモリ２１にアドレスが入力されると、このメモ
リ２１から読み出されたデータは、一時記憶回路２２及
び演算回路２３に供給される。上記演算回路２３は、例
えば論理積回路、論理和回路、排他的論理和回路等から
構成されており、読み出し専用メモリ２１から読み出し
たデータと一時記憶回路２２から読み出したデータ（１
サイクル前に読み出し専用メモリ２１から読み出したデ
ータ）との論理演算処理を行う。この演算回路２３によ
る論理演算結果は、端子２４を介してマイクロコントロ
ーラチップの外部に出力される。

【００１６】また、上記読み出し専用メモリ２１におけ
るデコード信号の一部が、制御信号（チップセレクト信
号ＣＳ）として上記一時記憶回路２２に供給され、記憶
動作が制御される。そして、上記読み出し専用メモリ２
１へのアドレス入力が、このメモリ２１のアドレス領域
をはずれた場合には、チップセレクト信号ＣＳがディス
イネーブル状態となり、読み出しデータの一時記憶回路
２２への記憶を禁止する。

【００１７】上記のような構成において、図２のタイミ
ングチャートに示すように、メモリ２１からの１回目の
読み出しサイクルのデータは、ダミーとして一時記憶回
路２２に記憶され、２回目以降の読み出しサイクルでは
当該サイクルにおけるメモリ２１からの読み出しデータ
と一時記憶回路２２から読み出した１サイクル前のデー
タとを演算回路２３で論理演算した結果（図２では論理
積の例を示す）が端子２４から出力される。従って、ア
ドレス毎に演算回路２３の演算データが変化するため、
第三者による解読作業が困難になり、この論理演算処理
を知っている正規のユーザは、端子２４から出力された
データに対して論理演算を行うことにより、容易に正し
いデータを読み出すことができる。

【００１８】また、一時記憶回路２２は、読み出し専用
メモリ２１から出力されるチップセレクト信号ＣＳによ
って制御され、メモリ２１のアドレス領域がアクセスさ
れた時に信号ＣＳを一時記憶回路２２に供給して読み出
したデータを記憶させる。これに対し、メモリ２１のア
ドレス領域をはずれたアドレスが入力された場合には、
一時記憶回路２２への記憶動作を禁止して出力を停止す
るので、メモリ２１の内容を読み出すことはできない。

【００１９】上述したように、図１に示した構成では、
アドレス毎に演算回路２３に入力される演算データが変
化するので解読が困難である。また、演算データを専用
の回路で独立して発生するのではなく、１サイクル前の
アドレスの読み出し専用メモリ２１の記憶データを用い
るので回路規模を小さく抑えることができる。更に、記
憶データの異なるチップ毎に解読のためのキーコードを
管理する必要がないため、管理コストの上昇を抑制で
き、安価でセキュリティの高いマイクロコントローラが
提供できる。

【００２０】図３は、この発明の第２の実施の形態に係
るマイクロコントローラについて説明するためのもの
で、図１と同様にセキュリティ機能に関係する回路部を
抽出して示している。

【００２１】基本的な構成及び動作は第１の実施の形態
と同様であるが、セレクタ２５を更に設けており、セキ
ュリティビット信号ＳＢが読み出し許可状態では読み出
し専用メモリ２１の出力を選択して端子２４から出力
し、読み出し禁止状態では演算回路２２の論理演算出力
を端子２４から出力するようになっている。

【００２２】すなわち、読み出し専用メモリ２１にアド
レスが入力され、このメモリ２１から読み出されたデー
タは、一時記憶回路２２、演算回路２３、及びセレクタ
２５の入力端子Ｂに供給される。上記演算回路２３は、
論理積回路、論理和回路、及び排他的論理和回路等から
構成されており、読み出し専用メモリ２１から読み出し
たデータと一時記憶回路２２から読み出した１サイクル
前のデータとの論理演算を行う。この演算回路２３によ
る論理演算結果は、セレクタ２５の入力端子Ｂに供給さ
れる。このセレクタ２５の制御端子Ｓにはセキュリティ
ビット端子２６からセキュリティ信号ＳＢが供給され、
出力端子Ｙから選択されたデータが出力される。そし
て、このセレクタ２５で選択されたデータが、端子２４
を介してマイクロコントローラチップの外部に出力され
るようになっている。

【００２３】なお、図１に示した回路と同様に、一時記
憶回路２２は、読み出し専用メモリ２１から出力される
制御信号（チップセレクト信号ＳＣ）で制御されてお
り、読み出し専用メモリ２１へのアドレス入力がこのメ
モリ２１のアドレス領域をはずれた場合には、一時記憶
回路２２への記憶動作を禁止する。

【００２４】上記のような構成において、セキュリティ
ビット信号ＳＢが読み出し許可状態では、セレクタ２５
で読み出し専用メモリ２１の出力が選択され、アドレス
に対応する正しいデータが端子２４から出力される。従
って、セキュリティビット信号ＳＢによる制御を知って
いるものは内容を容易に正しく読み出すことができる。

【００２５】これに対し、セキュリティビット信号ＳＢ
が読み出し禁止状態では、セレクタ２５によって演算回
路２２の出力が選択され、読み出し専用メモリ２１の記
憶データと異なるデータが端子２４から出力される。す
なわち、当該読み出しサイクルにおけるメモリ２１から
の読み出しデータと、一時記憶回路２２から読み出され
た１サイクル前のデータとを演算回路２３で論理演算し
た結果が出力される。この際、一時記憶回路２２は、読
み出し専用メモリ２１から出力されるチップセレクト信
号ＣＳによって制御され、メモリ２１のアドレス領域を
はずれたアドレスが入力された場合には、一時記憶回路
２２への記憶動作を禁止して出力を停止するので、メモ
リ２１の記憶データを知ることはできない。

【００２６】このように図３に示した回路は、図１に示
した回路に加えてセキュリティビット信号ＳＢによる制
御を行うようにしており、正規のユーザはこのセキュリ
ティビット信号ＳＢで容易に正しいデータを読み出すこ
とができるのに対し、第三者は記憶データの解読作業が
困難である。

【００２７】なお、この発明は上述した第１，第２の実
施の形態に限定されるものではなく、要旨を逸脱しない
範囲で種々変形して実施することが可能である。例えば
上記第１，第２の実施の形態では、演算回路２３として
論理積回路、論理和回路、及び排他的論理和回路等を例
にとって説明したが、他の論理回路やこれらの論理回路
を組合わせてより複雑な論理演算を行うようにしても良
い。また、一時記憶回路に１サイクル前の読み出しデー
タを記憶するようにしたが２サイクル以上前の読み出し
データを記憶するように構成しても良いのは勿論であ
る。

【００２８】

【発明の効果】以上説明したように、この発明によれ
ば、アドレス毎に処理データを換えるので、読み出し専
用メモリの第三者による解読作業を困難にし、正規のユ
ーザのみが容易に正しく読み出すことができるマイクロ
コントローラが得られる。

【図面の簡単な説明】

【図１】この発明の第１の実施の形態に係るマイクロコ
ントローラにおけるセキュリティ機能に関係する回路部
を抽出して示すブロック図。

【図２】図１に示した回路の動作を説明するためのもの
で、アドレス入力とデータ出力タイミングを示すタイミ
ングチャート。

【図３】この発明の第２の実施の形態に係るマイクロコ
ントローラにおけるセキュリティ機能に関係する回路部
を抽出して示すブロック図。

【図４】従来のマイクロコントローラにおけるセキュリ
ティ回路の周辺部を抽出して示すブロック図。

【図５】図３に示したセキュリティ回路の構成例につい
て説明するためのブロック図。

【符号の説明】

２１…読み出し専用メモリ、２２…一時記憶回路（一時
記憶手段）、２３…演算回路（演算手段）、２４…端
子、２５…セレクタ（選択手段）、２６…セキュリティ
ビット端子、ＣＳ…チップセレクト信号（制御信号）、
ＳＢ…セキュリティビット信号。

Claims (5)

【特許請求の範囲】
1. 【請求項１】 読み出し専用メモリと、この読み出し専
   用メモリから読み出したデータを一時記憶する一時記憶
   手段と、前記一時記憶手段に記憶したデータと前記読み
   出し専用メモリから読み出したデータとを演算する演算
   手段と、前記演算手段による演算結果を外部に出力する
   出力手段とを具備し、前記読み出し専用メモリへのアド
   レス入力をデコードして前記一時記憶手段の制御信号を
   生成し、前記読み出し専用メモリのアドレス領域がアク
   セスされた時に前記制御信号を前記一時記憶手段に供給
   して前記読み出し専用メモリから読み出したデータを記
   憶せしめ、前記読み出し専用メモリのアドレス領域をは
   ずれたアドレスが入力された場合には前記制御信号を前
   記一時記憶手段へ供給して前記読み出し専用メモリから
   読み出したデータの記憶を禁止することを特徴とするマ
   イクロコントローラ。
2. 【請求項２】 読み出し専用メモリと、この読み出し専
   用メモリから読み出したデータを一時記憶する一時記憶
   手段と、前記一時記憶手段に記憶したデータと前記読み
   出し専用メモリから読み出したデータとを演算する演算
   手段と、セキュリティビット信号に基づいて、前記読み
   出し専用メモリから読み出したデータと前記演算手段か
   ら出力される演算データの一方を選択する選択手段と、
   この選択手段により選択されたデータを外部に出力する
   出力手段とを具備し、前記セキュリティビット信号が読
   み出し禁止状態にある時は、前記選択手段で前記演算手
   段から出力される演算データを選択して前記出力手段か
   ら出力し、前記セキュリティビット信号が読み出し許可
   状態である時は、前記選択手段で前記読み出し専用メモ
   リからの読み出しデータを選択して前記出力手段から出
   力することを特徴とするマイクロコントローラ。
3. 【請求項３】 前記読み出し専用メモリへのアドレス入
   力をデコードして前記一時記憶手段の制御信号を生成
   し、前記読み出し専用メモリのアドレス領域がアクセス
   された時に前記制御信号を前記一時記憶手段に供給して
   前記読み出し専用メモリから読み出したデータを記憶せ
   しめ、前記読み出し専用メモリのアドレス領域をはずれ
   たアドレスが入力された場合には前記制御信号を前記一
   時記憶手段へ供給して前記読み出し専用メモリから読み
   出したデータの記憶を禁止することを特徴とする請求項
   ２に記載のマイクロコントローラ。
4. 【請求項４】 少なくとも第１回目の読み出しサイクル
   で前記一時記憶手段に記憶されるデータはダミーである
   ことを特徴とする請求項１または２に記載のマイクロコ
   ントローラ。
5. 【請求項５】 前記演算手段は、前記一時記憶手段に記
   憶されたデータと前記読み出し専用メモリから読み出し
   たデータとの論理和演算、論理積演算、及び排他的論理
   和演算の少なくとも１つの論理演算を行うことを特徴と
   する請求項１または２に記載のマイクロコントローラ。