JPH09162885A - 無瞬断切り替えのための同期装置 - Google Patents

Abstract

(57)【要約】 【課題】 交換システム内におけるATM セル等の系間同
期技術、及び交換システム内にスケジューラ等が装備さ
れている場合におけるスケジューリングの系間同期技術
を確立することにある。 【解決手段】 SRM １０１の出力ハイウエイには、それ
自身が生成したセルフレームとマルチセルフレームが出
力される。端末装置共通部１０３は、これらに同期し
て、上り方向のセルフレームとマルチセルフレームを生
成する。そして、SRM １０１内に、系の切り替え時に、
セルフレームに基づいてセルを構成するオクテットタイ
ミングを完全に同期させる機能と、マルチセルフレーム
に基づいて同一のセルデータが同時刻に処理されること
を保証する機能が構成される。また、各系内のスケジュ
ーラカウンタを、スケジューリング処理用のバッファ内
のセル量が同一に（空に）なったときに同時にリセット
する機能と、スケジューリング処理のための帯域データ
を各系間で同時に設定する機能が実現される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ATM 交換システム
等のセル交換方式における系の無瞬断切り替えのための
同期技術に関する。

【０００２】

【従来の技術及び発明が解決しようとする課題】ATM 交
換システムにおいては、ATM セルにユーザデータがマッ
ピングされて、そのATM セルがシステム内部を転送され
る。この場合に、システムが、その信頼性を高めるため
に、複数の系からなる冗長構成を有している場合には、
系の切り替えが発生する。

【０００３】系の切り替えの要因としては、システムの
予防保全のための定期的な切り替えや、実際に障害が発
生した場合における切り替等が考えられる。ATM 交換に
おけるサービスにおいてはサービス品質が規定されてお
り、これはCLR （セル廃棄レート）として規定される。
そして、このCLR は、系の切り替え等によるものも含
む。

【０００４】障害の発生に基づく系の切り替え時には、
ハードウエアの動作は保証されないため、セルの廃棄が
発生し得る。この場合には、システムの故障率が所定の
レート以下になるように設計されれば、セル廃棄レート
も所定のレート以下に抑えることができる。

【０００５】一方、系の定期的な切り替え時において
は、セル廃棄はあってはならないものである。ATM 交換
システムはその技術の特性から非同期的な要素を多く含
むため、システム内におけるセルの系間同期を考慮しな
いと、切り替え時にセル廃棄が発生してしまう。

【０００６】しかし、従来は、系の定期的な切り替え時
における系間同期を考慮した無瞬断切り替え技術は、確
立されていなかった。本発明の課題は、システム内にお
けるセルの系間同期技術、及びシステム内にスケジュー
ラ等が装備されている場合におけるスケジューリングの
系間同期技術を確立することにある。

【０００７】

【課題を解決するための手段】本発明の第１の態様につ
いて説明する。本発明の第１の態様は、複数の系を装備
し固定長のセルデータを交換するATM 交換システム等に
おける各系の無瞬断切り替えのための同期装置を前提と
する。

【０００８】そして、まず、交換システム内を、セルデ
ータと共にそのセルデータを処理するタイミングを制御
するためのセルフレームが転送される。次に、参照セル
フレームを生成する参照セルフレーム生成手段を有す
る。

【０００９】次に、交換システム内を転送される各セル
フレームを、参照セルフレームに同期させるセルフレー
ム同期手段を有する。上述の本発明の第１の態様は、次
のように構成されてもよい。

【００１０】即ち、複数の系のそれぞれに対応して設け
られ、複数の系のうちの１つの系におけるスイッチ部が
出力しそのスイッチ部がその出力ハイウエイへセルデー
タを出力するタイミングを制御するための出力セルフレ
ームに同期して、複数の系のそれぞれにおけるスイッチ
部がその入力ハイウエイからセルデータを受信するタイ
ミングを制御するための入力セルフレームを生成する入
力セルフレーム生成手段を有する。

【００１１】以上の本発明の第１の態様の構成により、
系の切り替え時に、セルを構成するオクテットタイミン
グを完全に同期させることが可能となる。次に、本発明
の第２の態様について説明する。本発明の第２の態様
は、本発明の第１の態様と同様の前提を有する。

【００１２】そして、まず、交換システム内を、セルデ
ータ及びセルフレームと共に、セルフレームの複数周期
を１周期とするマルチセルフレームが転送される。次
に、参照マルチセルフレームを生成する参照マルチセル
フレーム生成手段を有する。

【００１３】次に、交換システム内を転送される各マル
チセルフレームを、参照マルチセルフレームに同期させ
るマルチセルフレーム同期手段を有する。そして、各系
内の所定の装置に対応して設けられ、その各系内の所定
の装置に入力されるセルフレーム及びマルチセルフレー
ムに基づいて、各系内の所定の装置において同一のセル
データが同時刻に処理されるように、各系内の所定の装
置に入力されるセルデータの処理タイミングを制御する
セル処理同期手段を有する。この手段は、例えば、バッ
ファ回路を含み、自身が含まれる所定の装置に入力され
るセルフレーム及びマルチセルフレームに基づいて、上
記所定の装置に入力されるセルデータをバッファ回路へ
書き込み、参照マルチセルフレームに対して所定の位相
差を有する読み出しマルチセルフレームを生成し、その
読み出しマルチセルフレームに基づきバッファ回路内の
セルデータを読み出し、その読み出されたセルデータを
上記所定の装置に処理させる。この場合に、読み出しマ
ルチセルフレームが参照マルチセルフレームに対して有
する位相差は、例えば、セルデータを転送するための交
換システム内のケーブルの伝搬遅延に基づいて算出され
る。

【００１４】以上の本発明の第２の態様の構成により、
各系内の所定の装置において同一のセルデータが同時刻
に処理されることが保証され、系の切り替え時にセル廃
棄の発生を防止することができる。

【００１５】続いて、本発明の第３の態様について説明
する。本発明の第３の態様は、複数の系を装備し固定長
のセルデータを交換する交換システムであって、カウン
タを用いて所定バッファ回路内のセルデータを設定され
た帯域データに対応するセル間隔で読み出すことにより
セルデータに対するスケジューリング処理を実行する機
能を有する交換システムにおける、系の無瞬断切り替え
のための同期装置を前提とする。

【００１６】そして、複数の系内の所定バッファ回路が
記憶するセル量が同じ量になった時点で、カウンタをリ
セットするカウンタ同期手段を含む。この手段は、例え
ば、今までスタンバイ状態であった系であるスタンバイ
系内の所定バッファ回路の記憶内容をリセットし、その
後、今までアクティブ状態であった系であるアクティブ
系内のバッファ回路の記憶内容が空になるのを待ってか
ら、そのアクティブ系内のカウンタをリセットし、その
リセットと共に、スタンバイ系内のカウンタをリセット
する。

【００１７】以上の本発明の第３の態様の構成により、
各系内の所定バッファ回路において各タイミング毎に同
一のセルデータが読み出されることが保証され、系の切
り替え時にセル廃棄の発生を防止することができる。

【００１８】最後に、本発明の第４の態様について説明
する。本発明の第３の態様は、本発明の第３の態様と同
様の前提を有する。そして、まず、各系内の各スケジュ
ーリング処理を実行する機能に対応して設けられ、各系
内の制御装置から設定される帯域データを保持する第１
のレジスタ手段を有する。

【００１９】次に、各系内の各スケジューリング処理を
実行する機能に対応して設けられ、所定バッファ回路内
のセルデータの読み出しを行うための帯域データを保持
する第２のレジスタ手段を有する。

【００２０】そして、各系内の第１のレジスタ手段に帯
域データが設定された後、アクティブ状態である系であ
るアクティブ系内の制御装置から設定される帯域変更指
示に基づいて、各系内の第１のレジスタ手段内の帯域デ
ータをそれぞれ各系内の第２のレジスタ手段に設定する
帯域データ設定制御手段を有する。

【００２１】以上の本発明の第４の態様の構成により、
上記所定バッファ回路内のセルデータの読み出しタイミ
ングを制御するための帯域データが、各系間で同時に設
定されることが保証され、各系間で読み出しタイミング
のずれが発生することを防止することができる。

【００２２】

【実施の形態】以下、図面を参照しながら、本発明の実
施の形態について詳細に説明する。図１は、本発明の実
施の形態の構成図である。

【００２３】本実施の形態では、まず、交換動作を実行
するスイッチ部として、Ｎ本の入力とＮ本の出力の間で
セル交換を実行するＮ×ＮのSRM （Self Routing Modul
e ）１０１が設けられている。SRM １０１は、制御部イ
ンタフェース１０２によって制御される。そして、冗長
構成として、SRM １０１及び制御部インタフェース１０
２と、回線個別部１０５を収容する端末装置共通部１０
３及びそれを制御する制御部インタフェース１０４が、
それぞれ#0系と#1系とからなる２重化された構成を有す
る。回線個別部１０５は、回線１０６を終端する部分で
あり、その構成は１重である。２重化された各部分にお
いて、#0系又は#1系の何れか一方が現在の運用系（以
後、アクティブ系という）とされ、他方が予備系（以
後、スタンバイ系という）とされる。この場合に、回線
１０６から入力され１重の構成を有する回線個別部１０
５によりシステム内部に取り込まれたセルは、アクティ
ブ系内の装置及びスタンバイ系内の装置の両方に転送さ
れ、各系内の装置は転送されたセルに対してそれぞれ交
換動作を実行する。そして、アクティブ系内の装置から
出力されるセルのみが回線個別部１０５に転送され回線
１０６に出力される。

【００２４】ここで、アクティブ系とスタンバイ系が上
記#0系と#1系の間で切り替えられる場合に、セル廃棄が
発生する可能性がある部分は、１重の構成を有する回線
個別部１０５内の選択回路１０９である。選択回路１０
９は、２重化された端末装置共通部１０３のうちアクテ
ィブ系内の装置からのセルを選択する部分である。系の
切り替えが行われても上記選択回路１０９においてセル
廃棄が発生しないための条件は、下記の２つである。 １．両方の系内装置から転送されてくるセルのフレーム
が同期していること ２．同時刻に同じ内容のデータを有するセルが到着する
こと 条件１．を満足させるためには、#0系と#1系とで、それ
ぞれの系内装置を流れるセルフレームを同期させれば良
い。セルフレームは、セルの先頭を識別するためのタイ
ミングパルスである。

【００２５】一方、条件２．を満足させるためには、SR
M １０１の入力部において、同時刻に同じタイミングの
セルが処理される必要がある。この同一セルに対する同
時刻処理は、SRM １０１が、特に共通バッファ方式によ
ってスイッチングを実行する構成を有する場合に必須と
なる。共通バッファ方式とは、複数本の入力ハイウエイ
から入力するセルが共通バッファに溜め込まれ、その溜
め込まれた各セルがそれに付加されているタグと呼ばれ
るセル転送情報の内容に対応する出力ハイウエイに出力
される方式である。各入力ハイウエイからは、セルデー
タと共に、その先頭タイミングを識別するためのパルス
データであるセルフレームが入力する。そして、複数の
入力ハイウエイ間では、セルフレームが非同期に到着す
る可能性がある。そして、共通バッファへのセルの書き
込みにおいては、複数の入力ハイウエイからのセルが特
定の時刻に取り込まれ、その時刻にセルのタグが解析さ
れる。従って、この解析時刻と到着セルフレームの位相
との関係によっては、系間において処理されるセルデー
タが異なり上記解析結果が異なる可能性がある。

【００２６】以上の事実を考慮すると、前述した２つの
条件は、下記のように書き直すことができる。 １．両方の系内装置から転送されてくるセルフレームが
同期していること ２．SRM １０１で同一セルデータが同時刻に処理される
こと 加えて、SRM １０１の内部又は端末装置共通部１０３内
の下り（Downward）側のセル分離部（DMX 部）１０８に
は、帯域制御のためのシェーパ機能の一部として、スケ
ジューリング処理が行われる場合がある。この場合に
は、両方の系におけるスケジューリング処理の結果も同
じである必要がある。具体的には、上述のスケジューリ
ング処理においては、SRM １０１の内部又はDMX 部１０
８内のバッファにおいて、設定された帯域に対応するセ
ル間隔で読み出しが行われるが、そのセル間隔をカウン
トするカウンタのカウントタイミングが#0系のカウンタ
と#1系のカウンタとで異なると、ある時刻に読み出され
るセルが系間で異なってしまう可能性がある。従って、
系の切り替えが行われても回線個別部１０５内の選択回
路１０９においてセル廃棄が発生しないための３つ目の
条件として、下記の条件が必要である。 ３．両方の系でのスケジューリング処理の結果が同じで
あること 以上の条件を実現するために、本実施の形態において採
用される方式について以下に説明する。１．システム内部のセルフレーム同期構成 まず、システム内でセルフレームを同期させるために、
基準となるセルフレームが生成される。これは、SRM １
０１内の共通バッファに対する読み出しセルフレームと
される。#0系又は#1系のうちの一方の系（以後、この系
をマスタ系という）内のSRM １０１は、自律的にこのセ
ルフレームを生成し、他方の系（以後、この系をスレー
ブ系という）内の他の装置又は各装置のは、このセルフ
レームに同期して動作するものとする。

【００２７】上述の機能を実現するために、図１の端末
装置共通部１０３には、図２に示されるように、MUX 部
１０７及びDMX 部１０８の他に、タイミングジェネレー
タ部（ＴＧ）２０１が設けられる。このタイミングジェ
ネレータ部２０１は、SRM １０１からDMX 部１０８に入
力されるセルフレームに同期して、上り（Upward）方向
のセルフレームであるMUX 部１０７内のバッファに対す
る読み出しセルフレームを生成する。このような構成に
より、SRM １０１は、端末装置共通部１０３から到着す
るセルフレームの位相を認識することができる。

【００２８】また、マスタ系内のSRM １０１は、自身が
生成した読み出しセルフレームに対してセルフレーム用
低速同期信号を生成し、これをスレーブ系内のSRM １０
１に送信する。スレーブ系内のSRM １０１は、マスタ系
内のSRM １０１から受信するセルフレーム用低速同期信
号に同期して、スレーブ系内の共通バッファに対する読
み出しセルフレームを生成する。

【００２９】スレーブ系内のセルフレーム同期は、マス
タ系の場合と同様に、SRM １０１のスレーブ系の読み出
しセルフレームに同期することとする。具体的には、端
末装置共通部１０３のスレーブ系内のタイミングジェネ
レータ部２０１は、SRM １０１のスレーブ系からDMX 部
１０８のスレーブ系に入力されるセルフレームに同期し
て、MUX 部１０７のスレーブ系内のバッファに対する読
み出しセルフレームを生成する。２．SRM １０１における同一セルデータに対する同時刻
処理構成 SRM １０１での同一セルデータに対する同時刻処理を実
現するために、SRM １０１の入力部に特には図示しない
マルチセルバッファが配置されると共に、端末装置共通
部１０３からSRM １０１に、セルフレームと並列して、
そのセルフレームの所定複数周期を１周期とするマルチ
セルフレームが転送され、このマルチセルフレームに同
期して上記マルチセルバッファに対するライト処理及び
リード処理が実行される。マルチセルバッファは、前述
した共通バッファではなく、その前段に配置される同期
用バッファである。

【００３０】なお、#0系と#1系の各端末装置共通部１０
３は、前述したようにしてセルフレームを互いに同期さ
せることにより、回線個別部１０５から同時刻に同一の
セルデータを受信し、それぞれ#0系と#1系の各SRM １０
１に同時刻に同一のセルデータを送信することが保証さ
れる。

【００３１】システム内で上記マルチセルフレームを同
期させるための技術としては、前述した、システム内で
セルフレームを同期させる技術と同様の技術が採用され
る。即ち、まず、基準のマルチセルフレームとして、SR
M １０１は、前述した共通バッファに対する読み出しセ
ルフレームに完全に同期した出力マルチセルフレームを
自律的に生成する。そして、システム内の他の装置又は
スレーブ系内の各装置は、この出力マルチセルフレーム
に同期して動作するものとする。

【００３２】具体的には、図２に示されるマスタ系内の
タイミングジェネレータ部２０１は、マスタ系内のSRM
１０１からマスタ系内のDMX 部１０８に入力される出力
マルチセルフレームに同期して、上り方向のマルチセル
フレームを生成する。このような構成により、SRM １０
１は、端末装置共通部１０３から到着する受信マルチセ
ルフレームの位相を認識することができる。

【００３３】また、マスタ系内のSRM １０１は、自身が
生成した出力マルチセルフレームに対してマルチセルフ
レーム用同期信号を生成し、これをスレーブ系内のSRM
１０１に送信する。スレーブ系内のSRM １０１は、マス
タ系内のSRM １０１から受信するマルチセルフレーム用
同期信号に同期して、出力マルチセルフレームを生成す
る。

【００３４】スレーブ系内のマルチセルフレーム同期
は、マスタ系の場合と同様に、スレーブ系内のSRM １０
１の出力マルチセルフレームに同期することとする。即
ち、端末装置共通部１０３のスレーブ系内のタイミング
ジェネレータ部２０１は、スレーブ系内のSRM １０１か
らスレーブ系内のDMX 部１０８に入力される出力マルチ
セルフレームに同期して、上り方向のマルチセルフレー
ムを生成する。

【００３５】次に、マルチセルフレームのタイミング
は、下記のようにして決定される。前述したように、各
装置の入力部においては、セルデータとセルフレームと
マルチセルフレームとが、互いに同期して受信される。

【００３６】入力部には、マルチセルフレームのセル周
期に対応した数のセルを記憶できるマルチセルバッファ
が設けられ、これに対するライト処理及びリード処理
が、受信マルチセルフレームを基本として行われる。例
として、以下の条件のもとで、動作原理を説明する。 マルチフレームのセル周期：16セルフレーム 入力部マルチセルバッファ：16セルを記憶するバッフ
ァ 入力ケーブルの長さ： 1〜50メートル 入力ケーブルの伝搬遅延： 5ナノ秒／メートル 入力部のマルチセルバッファに対するセルデータの書き
込みは、受信セルフレーム及び受信マルチセルフレーム
に同期して実行される。マルチセルフレームのパルスが
位置するセルフレームにおけるセルデータは、必ずマル
チセルバッファのセルアドレス０に書き込まれ、以後、
セルフレーム毎に書き込みセルアドレスがインクリメン
トされる。一方、入力部のマルチセルバッファに対する
セルデータの読み出しは、それ自身が受信セルフレーム
及び受信マルチセルフレームに同期して生成する読み出
しセルフレームと読み出しマルチセルフレームを基準に
実行される。読み出しマルチセルフレームのパルスが位
置するセルフレームで、必ずマルチセルバッファのセル
アドレス０のセルデータが読み出され、以後、セルフレ
ーム毎に読み出しセルアドレスがインクリメントされ
る。

【００３７】今、装置間接続が例えば端末装置共通部１
０３からSRM １０１へ向かう接続であるとした場合、ケ
ーブル長の違いによって、SRM １０１側で受信されるマ
ルチセルフレームが、入力ハイウエイ及び系に応じてず
れることになる。このずれに対応する最大位相差は、以
下のようになる。

【００３８】まず、SRM １０１における入力ハイウエイ
上でのセルデータのデータ長を例えば６４オクテットと
し、そのセルデータが入力ハイウエイ上を１６ビットパ
ラレル（２オクテットパラレル）で転送されるとすれ
ば、入力ハイウエイ上での１セルデータの転送クロック
長は３２クロックとなる。一方、入力ハイウエイの転送
クロックの周波数を例えば１８４．３２メガヘルツとす
れば、このクロックの周期は５．４３ナノ秒となる。従
って、入力ハイウエイ上での１セルデータの転送時間
は、（５．４３ナノ秒×３２クロック）となる。更に、
前述したように、端末装置共通部１０３からSRM １０１
までの入力ハイウエイのケーブルについて、その長さを
最大50メートル、伝搬遅延を 5ナノ秒／メートルとすれ
ば、この伝搬遅延をセル数に換算した値は、下記のよう
に計算される。 伝搬遅延(5nsec/m×50m)÷5.43nsec÷32クロック＝ 1.4
セル よって、１つのSRM １０１に接続される複数の端末装置
共通部１０３がたとえ同時刻にマルチセルフレームを送
信したとしても、それぞれの系内のSRM １０１における
各入力ハイウエイ上のマルチセルフレームは、任意の入
力ハイウエイ上のマルチセルフレームに対して、最大で
1.4セル時間遅延する可能性がある。

【００３９】更に、前述したように、端末装置共通部１
０３は、SRM １０１からの下り方向のマルチセルフレー
ムに同期してSRM １０１へ向かう上り方向のマルチセル
フレームを生成する。従って、図３(a) 及び(b) に示さ
れるように、SRM １０１が出力する前述したマルチセル
フレームを基準とすると、このマルチセルフレームを上
記SRM １０１に接続される複数の端末装置共通部１０３
が受信するタイミングは、図３(c) に示されるように、
上記マルチセルフレームに対して、最大で 1.4セル時間
遅延する可能性がある。そして、各端末装置共通部１０
３は上記遅延を含む受信マルチセルフレームに同期して
上り方向のマルチセルフレームを出力するため、それぞ
れの系内のSRM １０１における各入力ハイウエイから受
信されるマルチセルフレームは、図３(d) に示されるよ
うに、マスタ系内のSRM １０１が出力した下り方向のマ
ルチセルフレームに対して、最大で 2.8セル時間遅延す
る可能性がある。

【００４０】それぞれの系内のSRM １０１における各入
力ハイウエイの入力部は、上述のように遅延する可能性
のある各受信マルチセルフレームに基づき、前述したよ
うにそのパルスが位置するセルフレームのセルデータが
必ずセルアドレス０に書き込まれるように制御しなが
ら、マルチセルバッファに対して受信セルデータを書き
込む。従って、上述の考察より、それぞれの系内のSRM
１０１における各入力ハイウエイの入力部が同じセル時
間に同じセルデータを上記マルチセルバッファから読み
出すためには、上記各入力部は、各系内の各入力ハイウ
エイから受信されたマルチセルフレームの全てが同じマ
ルチセルフレーム期間を示す安定期間にパルスが位置す
るような、マルチセルバッファに対する読み出しマルチ
セルフレームを生成すればよい。例えば、図３(e) に示
されるように、各SRM １０１は、マスタ系内のSRM １０
１が出力した下り方向のマルチセルフレームに対して、
８セルフレーム時間程度遅延した位置にパルスが位置す
るような、マルチセルバッファに対する読み出しマルチ
セルフレームを生成すればよい。

【００４１】以上のようにして、SRM １０１での同一セ
ルデータに対する同時刻処理を実現することができる。
前述したように、SRM １０１から各端末装置共通部１０
３に向かう各出力ハイウエイにおいても伝搬遅延のばら
つきが存在するため、上述の同一セルデータに対する同
時刻処理を実現する構成は、端末装置共通部１０３内
の、SRM １０１からの下り方向セルデータを受信する入
力部にも設けられる。これにより、同時刻に#0系と#1系
の各端末装置共通部１０３がそれぞれ回線個別部１０５
内の選択回路１０９に出力するセルデータを、同一のも
のとすることができる。

【００４２】次に、図４は、図１に示されるSRM １０１
が、複数のSRM が３段ｎ行のマトリクス状に接続された
構成を有するMSSR（Multi Stage Self Routing module
）に置き換えられた場合における、セルフレーム及び
マルチセルフレームの同期化方式を示す図である。この
場合のMSSRも、２重化された構成を有する。また、第１
段目のSRM と第２段目のSRM とを接続するハイウエイ、
及び第２段目のSRM と第３段目のSRM とを接続するハイ
ウエイは、各系間で交絡を有する。

【００４３】この構成において、図４の●印で代表され
る、それぞれの系内のMSSRを構成する各SRM の各入力ハ
イウエイの入力部と、それぞれの系内の端末装置共通部
１０３におけるMSSRからの出力ハイウエイの入力部に、
前述したマルチセルバッファによる同一セルデータに対
する同時刻処理を実現する構成が設けられる。

【００４４】このシステム構成において、システム内の
同期の基本となるのは第３段目第１列目のSRM における
共通バッファに対する読み出しセルフレームである。こ
のセルフレームに同期したマルチセルフレームをもと
に、端末装置共通部１０３が送出する上り方向マルチセ
ルフレーム、及び各SRM における読み出しマルチセルフ
レームが生成される。MSSR内の交絡部は、番号が最も若
い入力ハイウエイ（第１列目のSRM から入力ハイウエ
イ）のマスタ系側からの入力に同期して動作する。そし
て、第２段目の全てのSRM と第３段目第２列目以降のSR
M は、系間同期によって同期網が構成される。

【００４５】図５は、#0系と#1系における第３段目第１
列目の各SRM 内の同期回路の構成図である。図５におい
て、マスタ系（#0系又は#1系の何れか一方）におけるSR
M 内のタイミングジェネレータ部（ＴＧ）５０２は、マ
スタ系におけるSRM 内の特には図示しない共通バッファ
に対する読み出しセルフレームとそのセルフレームに同
期した出力マルチセルフレームの組Ｂを生成する。ま
た、このマスタ系におけるSRM 内のタイミングジェネレ
ータ部５０２は、そのSRM の入力部に設けられる同期用
バッファに対して、前述した読み出しセルフレームと読
み出しマルチセルフレームの組Ａを供給する。一方、ス
レーブ系におけるSRM （#1系又は#0系の何れか一方）内
のタイミングジェネレータ部５０２は、マスタ系におけ
るSRM 内のタイミングジェネレータ部５０２から出力さ
れる共通バッファに対する読み出しセルフレームとその
セルフレームに同期した出力マルチセルフレームの組Ｂ
に対応する同期信号に同期して、スレーブ系におけるSR
M 内の特には図示しない共通バッファに対する読み出し
セルフレームとそのセルフレームに同期した出力マルチ
セルフレームの組Ｂを生成する。また、このスレーブ系
におけるSRM 内のタイミングジェネレータ部５０２は、
そのSRM の入力部に設けられる同期用バッファに対し
て、前述した読み出しセルフレームと読み出しマルチセ
ルフレームの組Ａを供給する。なお、#0系と#1系は、ど
ちらもマスタ系及びスレーブ系になることができるた
め、#0系と#1系における各SRM １０１の構成は、図３に
示されるように対称となる。３．スケジューリング同期 図６は、図１に示されるシステム内におけるシェーパ
（スケジューラ）の収容位置を示す図である。

【００４６】SRM １０１内では、１つの共通バッファに
対し、出力ハイウエイ単位に、スケジューリング処理を
実行するスケジューラが設けられている。端末装置共通
部１０３内のDMX 部１０８では、１つのDMX 用バッファ
に対し、出力回線単位に、スケジューリング処理を実行
するスケジューラが設けられている。

【００４７】これらのスケジューラは、SRM １０１内の
共通バッファ又はDMX 部１０８内のDMX 用バッファに対
して、設定された帯域に対応するセル間隔で読み出しを
実行する。この場合、読み出しのセル間隔をカウントす
るカウンタのカウントタイミングが#0系と#1系とで異な
ると、ある時刻に読み出されるセルが系間で異なってし
まう可能性がある。このため、本実施の形態では、以下
の２種類の処理が実行される。 (a) インサービス時における、両系スケジューラカウン
タの同時リセット (b) スケジューラの読み出し帯域の同時設定。 以下に、これら２種類の処理について、順次説明する。(a) インサービス時における、両系スケジューラカウン
タの同時リセット スケジューラカウンタのリセットは、両方の系の処理対
象のバッファ（SRM １０１内の共通バッファ又はDMX 部
１０８内のDMX 用バッファ）が記憶するセル量が同じ量
になった場合に行うべきである。これを実現するために
は、両方の系のバッファが空になる状態を検出するのが
最も簡単である。

【００４８】このため、まず、インサービスされる系
（今までスタンバイ状態であった系）のバッファに対し
てのみ、バッファリセットが実行される。これによっ
て、インサービスされる系のバッファ内のセル量は、今
までサービスを行っていた系（アクティブ系）のバッフ
ァ内のセル量より必ず少なくなる。インサービスされる
系は、今までスタンバイ状態であったため、バッファ内
容がリセットされても問題はない。この状態で、アクテ
ィブ系のスケジューラに対して、スケジューラカウンタ
のリセットが指示される。アクティブ系のスケジューラ
では、処理対象のバッファが空になるのを待ち、空にな
った時点でスケジューラカウンタをリセットし、同時
に、インサービスされる系に対してスケジューラカウン
タのリセットが指示される。インサービスされる系のス
ケジューラは、アクティブ系からのリセット指示によ
り、スケジューラカウンタをリセットする。この処理
は、前述したSRM １０１における同一セルデータに対す
る同時刻処理構成が実現されていることが前提である。

【００４９】図７は、上記機能を実現する構成例を示す
図、図８はそのタイミングチャートである。これらの図
は、各セルのタグ領域に設定されたクラス情報であるQC
P に基づいて各セルの読み出し帯域を制御する機能を実
現する構成におけるものである。

【００５０】図７において、#0系及び#1系の各制御部イ
ンタフェース７０１は、自系の各上位インタフェース７
０２からのリセット指示と相手系（メイト系）からのリ
セット信号とをOR演算して得られる結果に基づき、配下
のスケジューラ７０３（SCH0〜SCH3）に対してカウンタ
リセットをかける。なお、制御部インタフェース７０１
は、図１の制御部インタフェース１０２又は１０４に対
応する。

【００５１】但し、カウンタリセットの条件として、各
系の処理対象のバッファが空であること（使用中のアド
レスがないこと）が必要である。このため、上位インタ
フェース７０２からリセット指示を受けた制御部インタ
フェース７０１は、その指示によって直ちにリセットを
行うのではなく、処理対象のバッファが空になったとき
に初めてカウンタのリセットを行い、同時にメイト系へ
カウンタのリセット信号を出力する。このリセット信号
は、１セル時間幅のハイレベルパルスであり、受信側で
はこれの立ち上がり検出によりスケジューラカウンタの
リセット処理を行う。

【００５２】具体的なシーケンスは、図８に示される。
図８において、まず、特には図示しない上位装置は、ス
タンバイ系の上位インタフェース７０２との間で一連の
リセット手順を実行する（Ｓ１）。

【００５３】次に、上位装置からスタンバイ系の上位イ
ンタフェース７０２に対して、バッファリセットが指示
され、これによってスタンバイ系の上位インタフェース
７０２からスタンバイ系の制御部インタフェース７０１
に対してバッファリセットが指示される（Ｓ２）。この
指示は、個別SD信号と呼ばれる制御信号を用いて行われ
る。この結果、スタンバイ系の処理対象のバッファの記
憶内容がリセットされる。

【００５４】続いて、上位装置からアクティブ系の上位
インタフェース７０２に対し、スケジューラ７０３に対
するカウンタリセット指示であるQCP リセットが指示さ
れ、これによってアクティブ系の上位インタフェース７
０２からアクティブ系の制御部インタフェース７０１に
対してQCP リセットが指示される（Ｓ３）。この指示
も、個別SD信号を用いて行われる。

【００５５】アクティブ系の制御部インタフェース７０
１は、QCP リセットを指示された後に、アクティブ系の
処理対象のバッファが空になるのを待ってから、アクテ
ィブ系のスケジューラ７０３に対してカウンタリセット
であるQCP リセットをかけ、同時にスタンバイ系の制御
部インタフェース７０１に対してQCP リセットをかける
（Ｓ４）。これを受けて、スタンバイ系の制御部インタ
フェース７０１は、スタンバイ系のスケジューラ７０３
に対してQCP リセットをかける。(b) スケジューラの読み出し帯域の同時設定。

【００５６】図９は、スケジューラの読み出し帯域の同
時設定を実現する構成例を示す図であり、図面中の番号
は図７で付与されている番号に対応する。スケジューラ
７０３に対する読み出し帯域は、システムが収容する呼
の量に従って変化するものである。

【００５７】このため、システム稼働中に変更が行われ
るが、制御信号の伝達系統は２重化されている装置では
別であり、ソフトウエアが同時に変更を行ったとして
も、その変更が実際のハードウエアに同時に設定される
保証は無い。このため、本実施の形態では、図９に示さ
れるように、スケジューラ７０３の内部に、帯域を保持
するレジスタをＡ及びＢの２段有する構成とする。第１
のレジスタＡは、上位インタフェース７０２から制御部
インタフェース７０１を介して設定される帯域を保持す
るものであり、本体内の第２のレジスタＢは実際のスケ
ジューリング処理に使用されているレジスタである。

【００５８】これらとは別に、帯域の設定変更指示を保
持する第３のレジスタＣが装備される。上位インタフェ
ース７０２から指示に基づいて、制御部インタフェース
７０１内のスケジューラ制御インタフェース（SRCNT イ
ンタフェース）９０１は、変更後の帯域データを、その
配下のスケジューラ７０３内の第１のレジスタＡに設定
する。この設定は、両方の系において非同期に実行され
る。

【００５９】次に、アクティブ系の上位インタフェース
７０２からアクティブ系の制御部インタフェース７０１
内の第３のレジスタＣに対し、帯域変更指示が設定され
る。更に、アクティブ系の制御部インタフェース７０１
内の第３のレジスタＣの出力により、スタンバイ系の制
御部インタフェース７０１内の第３のレジスタＣも即座
にセットされる。この結果、マスタ系及びスタンバイ系
の両方で、それぞれの第３のレジスタＣからそれぞれの
スケジューラ７０３内の第２のレジスタＢに対して帯域
変更指示がほぼ同時に（無視できる位相差内で）出さ
れ、それぞれのスケジューラ７０３内の第１のレジスタ
Ａに設定されている新たな帯域データがほぼ同時にそれ
ぞれのスケジューラ７０３内の第２のレジスタＢに設定
される。

【００６０】

【実施例】図１０は、本発明の実施例であるATM 交換機
システムの全体構成図であって、ATM ホスト交換機の構
成を示す図である。

【００６１】図１０の構成は、大きく分けて、回線とス
イッチ部とのインタフェースを実現するCDMIFSH １００
１と、スイッチ部であって２重化されたCRSWSH１００５
と、多重部であって２重化されたCCRSH １００４とから
構成される。CCRSH １００４は、必須の構成ではなく、
CDMIFSH １００１とCRSWSH１００５とが直接接続される
構成であってもよい。

【００６２】CDMIFSH １００１は、本発明に特に関連す
る部分で、加入者回線又は中継回線を終端する１重構成
を有する回線個別部１００２と２重化された共通部１０
０３とから構成される。

【００６３】図１０のCRSWSH１００５は図１のSRM １０
１又は図４の構成に対応し、図１０のCDMIFSH １００１
内の共通部１００３及び回線個別部１００２はそれぞれ
図１の端末装置共通部１０３及び回線個別部１０５に対
応する。

【００６４】

【発明の効果】本発明の第１の態様によれば、系の切り
替え時に、セルを構成するオクテットタイミングを完全
に同期させることが可能となる。

【００６５】本発明の第２の態様によれば、各系内の所
定の装置において同一のセルデータが同時刻に処理され
ることが保証され、系の切り替え時にセル廃棄の発生を
防止することが可能となる。

【００６６】本発明の第３の態様によれば、各系内の所
定バッファ回路において各タイミング毎に同一のセルデ
ータが読み出されることが保証され、系の切り替え時に
セル廃棄の発生を防止することが可能となる。

【００６７】本発明の第４の態様によれば、上記所定バ
ッファ回路内のセルデータの読み出しタイミングを制御
するための帯域データが、各系間で同時に設定されるこ
とが保証され、各系間で読み出しタイミングのずれが発
生することを防止することが可能となる。

【００６８】以上のように、本発明によれば、非同期転
送を行うATM 交換システム等において、各箇所に小規模
のハードウエアを装備することにより定常状態での切り
替えにおけるセル廃棄を回避することが可能となる。

【００６９】また、システム予防保全のための処理にお
いても、サービス品質を維持することが可能となる。

【図面の簡単な説明】

【図１】本発明の実施の形態の構成図である。

【図２】共通部の内部構成図である。

【図３】複数ハイウエイ間におけるセルフレーム及びマ
ルチセルフレームの関係を示す図である。

【図４】３段ｎ行MSSRにおけるセルフレーム及びマルチ
セルフレームの同期化方式を示す図である。

【図５】SRM における同期回路の構成図である。

【図６】シェーパの収容位置を示す図である。

【図７】両系スケジューラカウンタでの同時リセットを
実現する構成例を示す図である。

【図８】図７の構成のタイミングチャートである。

【図９】スケジューラの読み出し帯域の同時設定を実現
する構成例を示す図である。

【図１０】本発明の実施例であるATM 交換機システムの
全体構成図である。

【符号の説明】

１０１ SRM １０２ 制御部インタフェース １０３、１０４ 端末装置共通部 １０５ 回線個別部 １０６ 回線 １０７ MUX 部 １０８ DMX 部 １０９ 選択回路 ２０１、５０２ タイミングジェネレータ部（Ｔ
Ｇ） ５０１ 同期用バッファ ７０１ 制御部インタフェース ７０２ 上位インタフェース ７０３ スケジューラ ９０１ SRCNT インタフェース

Claims (8)

【特許請求の範囲】
1. 【請求項１】 複数の系を装備し固定長のセルデータを
   交換する交換システムにおける前記系の無瞬断切り替え
   のための同期装置であって、 前記交換システム内を、前記セルデータと共に該セルデ
   ータを処理するタイミングを制御するためのセルフレー
   ムが転送され、 参照セルフレームを生成する参照セルフレーム生成手段
   と、 前記交換システム内を転送される各セルフレームを、前
   記参照セルフレームに同期させるセルフレーム同期手段
   と、 を含むことを特徴とする同期装置。
2. 【請求項２】 複数の系を装備し固定長のセルデータを
   交換する交換システムにおける前記系の無瞬断切り替え
   のための同期装置であって、 前記交換システム内を、前記セルデータと共に該セルデ
   ータを処理するタイミングを制御するためのセルフレー
   ムが転送され、 前記複数の系のそれぞれに対応して設けられ、前記複数
   の系のうちの１つの系におけるスイッチ部が出力し該ス
   イッチ部がその出力ハイウエイへ前記セルデータを出力
   するタイミングを制御するための出力セルフレームに同
   期して、前記複数の系のそれぞれにおけるスイッチ部が
   その入力ハイウエイから前記セルデータを受信するタイ
   ミングを制御するための入力セルフレームを生成する入
   力セルフレーム生成手段を含む、 ことを特徴とする同期装置。
3. 【請求項３】 前記交換システム内を、前記セルデータ
   及び前記セルフレームと共に、前記セルフレームの複数
   周期を１周期とするマルチセルフレームが転送され、 参照マルチセルフレームを生成する参照マルチセルフレ
   ーム生成手段と、 前記交換システム内を転送される各マルチセルフレーム
   を、前記参照マルチセルフレームに同期させるマルチセ
   ルフレーム同期手段と、 前記各系内の所定の装置に対応して設けられ、該各系内
   の所定の装置に入力されるセルフレーム及びマルチセル
   フレームに基づいて、前記各系内の所定の装置において
   同一のセルデータが同時刻に処理されるように、前記各
   系内の所定の装置に入力されるセルデータの処理タイミ
   ングを制御するセル処理同期手段と、 を含むことを特徴とする請求項１又は２の何れか１項に
   記載の同期装置。
4. 【請求項４】 前記セル処理同期手段は、バッファ回路
   を含み、 該セル処理同期手段は、それが含まれる前記所定の装置
   に入力されるセルフレーム及びマルチセルフレームに基
   づいて、該所定の装置に入力されるセルデータを前記バ
   ッファ回路へ書き込み、 該セル処理同期手段は、前記参照マルチセルフレームに
   対して所定の位相差を有する読み出しマルチセルフレー
   ムを生成し、該読み出しマルチセルフレームに基づき前
   記バッファ回路内のセルデータを読み出し、該読み出さ
   れたセルデータを該セル処理同期手段が含まれる前記所
   定の装置に処理させる、 ことを特徴とする請求項３に記載の同期装置。
5. 【請求項５】 前記読み出しマルチセルフレームが前記
   参照マルチセルフレームに対して有する位相差は、前記
   セルデータを転送するための前記交換システム内のケー
   ブルの伝搬遅延に基づいて算出される、 ことを特徴とする請求項４に記載の同期装置。
6. 【請求項６】 複数の系を装備し固定長のセルデータを
   交換する交換システムであって、カウンタを用いて所定
   バッファ回路内のセルデータを設定された帯域データに
   対応するセル間隔で読み出すことにより前記セルデータ
   に対するスケジューリング処理を実行する機能を有する
   交換システムにおける、前記系の無瞬断切り替えのため
   の同期装置であって、 前記複数の系内の前記所定バッファ回路が記憶するセル
   量が同じ量になった時点で、前記カウンタをリセットす
   るカウンタ同期手段を含む、 ことを特徴とする同期装置。
7. 【請求項７】 前記カウンタ同期手段は、 今までスタンバイ状態であった系であるスタンバイ系内
   の前記所定バッファ回路の記憶内容をリセットし、 その後、今までアクティブ状態であった系であるアクテ
   ィブ系内のバッファ回路の記憶内容が空になるのを待っ
   てから、該アクティブ系内の前記カウンタをリセット
   し、 該リセットと共に、前記スタンバイ系内の前記カウンタ
   をリセットする、 ことを特徴とする請求項６に記載の同期装置。
8. 【請求項８】 複数の系を装備し固定長のセルデータを
   交換する交換システムであって、カウンタを用いて所定
   バッファ回路内のセルデータを設定された帯域データに
   対応するセル間隔で読み出すことにより前記セルデータ
   に対するスケジューリング処理を実行する機能を有する
   交換システムにおける、前記系の無瞬断切り替えのため
   の同期装置であって、 前記各系内の各スケジューリング処理を実行する機能に
   対応して設けられ、前記各系内の制御装置から設定され
   る前記帯域データを保持する第１のレジスタ手段と、 前記各系内の各スケジューリング処理を実行する機能に
   対応して設けられ、前記所定バッファ回路内のセルデー
   タの読み出しを行うための帯域データを保持する第２の
   レジスタ手段と、 前記各系内の第１のレジスタ手段に前記帯域データが設
   定された後、アクティブ状態である系であるアクティブ
   系内の前記制御装置から設定される帯域変更指示に基づ
   いて、前記各系内の第１のレジスタ手段内の帯域データ
   をそれぞれ前記各系内の第２のレジスタ手段に設定する
   帯域データ設定制御手段と、 を含むことを特徴とする同期装置。