KR100987389B1

KR100987389B1 - 고정 지연 시간을 갖는 타임 동기화 방법 및 그 방법이 적용된 브릿지

Info

Publication number: KR100987389B1
Application number: KR1020080079926A
Authority: KR
Inventors: 이승우; 황현용; 박대근; 이범철
Original assignee: 한국전자통신연구원
Priority date: 2008-08-14
Filing date: 2008-08-14
Publication date: 2010-10-12
Also published as: KR20100021167A; US20100040090A1

Abstract

고정 지연 시간을 갖는 타임 동기화 방법 및 그 방법이 적용된 브릿지가 개시된다. 마스터와 슬레이브 사이에 위치한 브릿지는 동기 패킷의 수신 시점부터 일정한 경과 시점을 그 동기 패킷의 출력 시간으로 설정한 후 그 설정된 시간이 되면 동작 패킷을 출력한다. 브릿지에서 각 동기 패킷의 지연 시간이 일정하여 타임 동기화의 정밀도를 높일 수 있다.

Description

고정 지연 시간을 갖는 타임 동기화 방법 및 그 방법이 적용된 브릿지 {Synchronization method with fixed delay time in network, and bridge adopting the same method}

본 발명은 네트워크에서의 동기화 방법에 관한 것으로, 보다 상세하게는 고정 지연 시간을 갖는 네트워크 동기화 방법에 관한 것이다.

본 발명은 지식경제부 및 정보통신연구진흥원의 IT신성장동력핵심기술개발 사업의 일환으로 수행한 연구로부터 도출된 것이다[과제관리번호: 2007-S-012-02, 과제명: 멀티미디어 컨버전스 네트워크 온칩 기술 개발].

일반적으로, 패킷 교환 방식의 네트워크에 분산되어 있는 시스템들은 타임 동기화를 이루기 위한 프로토콜이 필요하다. 타임 동기화를 위한 기준 시간을 제공하는 시스템을 마스터로 설정하고, 그 외의 시스템을 슬레이브로 설정한 후, 슬레이브는 마스터와 타임 정보가 포함된 메시지 또는 동기 신호를 서로 교환함으로써 마스터와 타임 동기화를 이룬다.

종래 네트워크로 연결된 마스터와 슬레이브의 타임 동기화를 위한 프로토콜 중 NTP(Network Time Protocol)는 LAN과 WAN의 영역 등에서 현재에도 많이 사용되 고 있는 방법이다. NTP는 네트워크로 연결된 컴퓨터들끼리 협정 세계시(UTC, Univeral Time Coordinated)를 사용하여 동기화를 이루므로, 별도의 하드웨어가 필요 없어 가격면에서 저렴하고 인터넷 상황에서 수~수십 msec의 정밀도를 갖는다.

그러나 이더넷 기술이 적용된 패킷 교환망이 회선 교환망을 대체하고, 실시간 스트리밍 서비스를 위해서는 NTP보다 더 높은 정밀도를 갖는 타임 동기 프로토콜이 필요하다. 이를 위하여 IEEE에서는 정밀도를 높인 프로토콜인 PTP(Precision Time Protocol)을 개발하여 표준화하였다.

도 1은 종래 PTP를 이용한 타임 동기화 방법의 일 예를 도시한 도면이다.

도 1을 참조하면, PTP에서는 NTP와 유사하게 마스터와 슬레이브가 타임 정보 및 이와 관련된 메시지를 서로 교환하여 마스터의 클럭과 슬레이브의 클럭 사이의 옵셋(offset) 및 네트워크를 통해 메시지가 전송된 전파 지연 시간(Propagation Delay Time)을 결정하고 슬레이브의 클럭을 마스터의 클럭에 동기화시킨다.

우선, 옵셋을 결정하기 위하여 마스터는 주기적으로 동기 메시지(SYNC)를 슬레이브로 송신한다. 이때 마스터는 타임 동기화 신호를 송신한 시점의 타임(t1)을 측정하고, 이 값을 동기 메시지에 포함하여 슬레이브로 전송한다.

그리고 슬레이브는 동기 메시지를 수신한 시점의 타임(t2)을 측정한다. 슬레이브는 마스터가 보낸 동기 메시지(SYNC)에 포함된 타임 값(t1)과 동기 메시지를 수신할 때 측정한 타임(t2)을 이용하여 옵셋을 계산한다.

그러나 동기 메시지가 마스터에서 슬레이브로 전송되는 동안 전파 지연 시간이 발생하므로 이에 대한 계산이 필요하다. 네트워크에서 전파 지연 시간을 측정하 기 위해서, 슬레이브는 마스터에게 지연 시간 요구 신호(REQ)를 전송하고, REQ를 보내는 시점의 타임(t3)을 측정한다. 마스터는 REQ의 수신 시점의 타임(t4)을 측정하고, 측정한 타임 값(t4)을 포함한 응답 메시지(RESP)를 슬레이브에게 송신한다.

따라서 슬레이브는 동기 메시지를 통해 받은 타임 값(t1), 동기 메시지를 수신한 시점의 타임 값(t2), 지연 시간 요구 신호를 전송한 시점의 타임 값(t3), 마스터가 지연 시간 요구 신호를 수신한 시점의 타임 값(t4)을 모두 갖게 되므로, 이 4 개의 타임 값들을 이용하여 옵셋과 전파 지연 시간을 다음 수식을 통해 결정한다.

D + 0 = t2 - t1

D - 0 = t4 - t3

D = ((t2-t1)+(t4-t3))/2

O = ((t2-t1)-(t4-t3))/2

여기서, O는 옵셋, D는 전파 지연 시간을 의미한다. 또한 마스터에서 슬레이브로 메시지를 전달할 때 소요되는 전파 지연 시간과 슬레이브에서 마스터로 메시지를 전달할 때 소요되는 전파 지연 시간은 서로 대칭적으로 동일하다고 가정한다.

도 2는 종래 PTP를 이용한 타임 동기화를 다단의 브릿지로 구성된 네트워크에 적용한 일 예를 도시한 도면이다.

도 2를 참조하면, 마스터와 슬레이브가 PTP를 이용하여 각각 타임 동기화를 이루는 경우에, 브릿지1이 마스터와 타임 동기화를 이루고, 브릿지2가 다시 브릿지 1과 타임 동기화를 이루는 과정을 슬레이브가 브릿지N과 타임 동기화를 이룰 때까지 반복한다. 따라서 브릿지 수(도 2의 경우 N개)가 늘어날수록 메시지의 전달 시간의 편차와 지터(jitter) 등으로 인하여 옵셋 및 전파 지연 시간의 오차가 누적되는 문제점이 있다.

이를 해결하기 위하여, 마스터에 동기를 맞추고자 하는 슬레이브를 결정하고, 중간에 위치한 브릿지들과 링크들은 각각 동기 메시지의 지연 시간을 측정하여 전체 네트워크에서의 지연 시간 값을 슬레이브에 전달함으로써, 누적되는 오차를 줄인다. 전체 네트워크의 지연 시간은 마스터와 슬레이브를 연결하는 브릿지들과 링크 사이에서 소요된 지연 시간의 총합으로서 다음 수학식과 같다.

여기서, D_TOTAL은 브릿지들과 링크들을 포함한 전체 네트워크의 지연 시간을 의미하고, L(i)는 i 번째 링크의 지연 시간, B(i)는 i번째 브릿지에서의 지연 시간을 의미한다.

PTP를 이용한 타임 동기화에서의 정밀도는 마스터의 시간에 대한 슬레이브의 시간의 정확도를 의미하므로, 이는 곧 슬레이브에서 계산되는 옵셋 및 지연 시간의 오차를 의미한다.

이와 같은 종래의 PTP를 이용한 타임 동기화는, 마스터가 주기적으로 타임 동기 신호를 브릿지를 통해 슬레이브로 전달하여야 하고, 슬레이브는 타임 동기 신호에 포함된 전체 네트워크의 지연 시간 정보를 추출하여 자신의 타임 정보를 조정하여 타임 동기화를 이룬다. 그러나 전체 네트워크에서의 지연 시간 중 브릿지에서 소요된 시간들은 브릿지 내에서 처리되는 동기 신호들의 처리 시간의 상이함 때문에 마스터에서 주기적으로 동기 신호를 전송하더라도 여러 단의 브릿지를 거치면서 동기 신호의 주기적인 특성이 사라지게 된다. 브릿지마다 서로 다른 지연 시간을 갖기 때문에 슬레이브 측면에서 본 동기 신호는 지터를 포함한 주기적인 동기 신호의 역할을 하여 마스터와 동기를 이루기 위한 타임 정밀도가 떨어지는 문제점이 있다.

본 발명이 이루고자 하는 기술적 과제는, 마스터와 슬레이브 사이에서 소요되는 지연 시간을 고정시켜 타임 동기화의 정밀도를 향상시키는 방법을 제공하는 데 있다.

상기의 기술적 과제를 달성하기 위한, 본 발명에 따른 타임 동기화 방법의 일 실시예는, 마스터와 슬레이브 사이에 위치한 적어도 하나 이상의 브릿지에서의 타임 동기화 방법에 있어서, 동기 패킷의 수신 시점부터 일정한 경과 시점을 상기 동기 패킷의 출력 시간으로 설정하는 단계; 및 상기 설정된 출력 시간에 상기 동작 패킷을 출력하는 단계;를 포함한다.

상기의 기술적 과제를 달성하기 위한, 본 발명에 따른 타임 동기화 방법의 다른 실시예는, 마스터와 슬레이브 사이에 위치한 적어도 하나 이상의 브릿지에서의 타임 동기화 방법에 있어서, 입력 패킷을 동기 패킷과 일반 데이터 패킷으로 분류하는 단계; 스케줄러의 슬롯들 중 상기 동기 패킷의 수신 주기에 해당하는 슬롯의 최상위 우선순위의 영역에 상기 동기 패킷을 저장하는 단계; 동기 패킷의 수신 시점부터 일정 시간 경과 시점을 동기 패킷의 출력 시간으로 설정하는 단계; 및 상기 스케줄러의 슬롯에 저장된 동기 패킷을 설정된 출력 시간에 따라 출력하는 단계;를 포함한다.

상기의 기술적 과제를 달성하기 위한, 본 발명에 따른 타임 동기화 방법의 다른 실시예는, 마스터와 슬레이브 사이에 위치하여 타임 동기화를 수행하는 브릿지에 있어서, 입력 패킷을 동기 패킷과 일반 데이터 패킷으로 분류하는 패킷분류부; 스케줄러의 슬롯들 중 상기 동기 패킷의 수신 주기에 해당하는 슬롯의 최상위 우선순위의 영역에 상기 동기 패킷을 저장하는 스위칭부; 동기 패킷의 수신 시점부터 일정 시간 경과 시점을 상기 동기 패킷의 출력 시간으로 설정하는 동기화부; 및 상기 스케줄러의 슬롯에 저장된 동기 패킷을 설정된 출력 시간에 따라 출력하는 스케줄러;를 포함한다.

본 발명에 따르면, 마스터와 슬레이브 사이에 위치한 브릿지에서의 동기 패킷의 지연 시간을 고정시켜 타임 동기화의 정밀도를 향상시킨다. 즉, 마스터와 슬레이브 사이에 위치한 브릿지에서 동기 패킷을 처리하는데 걸리는 시간을 고정시켜 지터와 지연 시간 편차를 줄여 타임 동기화의 정밀도를 높인다. 또한, 마스터에서 주기적으로 송신한 동기 패킷이 브릿지를 거쳐 슬레이브에 도달할 때까지 동기 패킷의 주기적인 특성이 유지되도록 하여 타임 동기화의 정밀도를 높인다.

이하에서 첨부된 도면들을 참조하여 본 발명에 따른 고정 지연 시간을 갖는 타임 동기화 방법에 대해 상세히 설명한다.

도 3은 본 발명에 따른 마스터에서의 타임 동기화 방법의 일 실시예의 흐름을 도시한 도면이다.

도 3을 참조하면, 마스터의 경우 동기 패킷을 생성하고, 마스터와 슬레이브 사이에 위치한 브릿지는 마스터 또는 이전 브릿지로부터 동기 패킷을 입력받는다(S300). 동기 패킷은 일반 데이터 패킷들과 구분되는 것이 바람직하다. 예를 들어, 동기 패킷이 이더넷 패킷인 경우, 마스터는 패킷의 페이로드(payload) 부분에 일반 데이터 패킷과 구별하기 위한 일정 형식의 표시를 포함하는 동기 패킷을 생성한다. 마스터는 생성한 동기 패킷을 일정 시간 간격으로 출력한다. 동기 패킷과 일반 데이터 패킷의 구분은 종래 다양한 방법을 통해 구분가능하므로 본 발명에서 이에 대한 상세한 설명은 생략한다.

브릿지는 마스터 또는 이전 브릿지로부터 패킷을 입력받으면, 입력받은 패킷 중 동기 패킷을 분류한다(S310). 동기 패킷을 브릿지에 일정 시간 동안 머문 후에 출력할 수 있도록 브릿지는 각 동기 패킷에 대한 출력 시간을 설정한다(S320). 구체적으로, 브릿지는 동기 패킷에게 일반 데이터 패킷보다 더 높은 우선순위(priority)를 할당하여 동기 패킷에게 설정된 출력 시간이 되면 그 동기 패킷을 일반 데이터 패킷보다 우선하여 출력한다(S330).

따라서 브릿지는 각 동기패킷에 대해 동일한 시간 경과 시점을 그 각 동기 패킷의 출력 시간으로 설정하고, 각 동기 패킷을 해당하는 출력 시간에 출력함으로써, 주기적으로 수신한 동기 패킷의 주기적인 특성을 유지하면서 다시 출력할 수 있다.

도 4는 본 발명에 따른 타임 동기화를 위한 동기 패킷의 입출력 시점을 도시한 도면이다.

도 4를 참조하면, 브릿지는 동기 패킷을 순차적으로 수신한다. 동기 패킷은 수신 간격은 주기적일 수도 있고 아닐 수도 있다. 다만 브릿지는 그 동기 패킷들 모두에 대해 동일한 지연 시간을 소요함으로써, 그 동기 패킷의 수신 간격을 그대로 유지된 채 출력할 수 있다.

구체적으로, 브릿지는 첫 번째 동기 패킷(SYNC(t_A1))과 두 번째 동기 패킷(SYNC(t_A2))를 수신하면, 그 동기 패킷에 포함된 송신시점의 시간(t_a1,t_a2)을 파악하고, 그 동기 패킷을 각각 수신한 시점의 시간(t_B1, t_B2)을 파악한다. 그리고 브릿지에 입력된 동기 패킷에 포함된 시간 값(t_A1, t_A2)과 동기 패킷을 수신한 시점의 시간 값(t_B1, t_B2)으로부터 α=[(t_A1-t_A2)/(t_A1-t_A2)]를 이용하여 주파수 변환 값(α)을 구한다. 브릿지에서 각 동기패킷이 머무르는 시간(T_B'), 즉 브리지에서 지연시간은 주파수 변환 값(α)과 브릿지의 동작 주파수(f_B)로 동작하는 클럭의 시간(T_B)을 곱한 시간 값(α*T_B)이다. 따라서, 브릿지는 각 동기패킷의 출력 시간을 동기 패킷의 입력 시간(T_in)에 브릿지에서의 지연시간(T_B')을 더한 값으로 설정한다.

브릿지는 각 동기 패킷에 설정한 출력 시간이 되면 그 동기 패킷을 출력하며, 그 동기 패킷에는 출력시점의 시간, 즉 T_in+T_B'의 시간 값이 포함된다. 예를 들어, 도 4에서 첫 번째 출력되는 동기 패킷은 t_A1 + α*T_B의 시간 값을 포함하고, 두 번째 출력되는 동기 패킷은 t_A2+ α*T_B의 시간 값을 포함한다.

도 5는 본 발명에 따른 타임 동기화 방법이 적용된 네트워크의 개략적인 구성을 도시한 도면이다.

도 5를 참조하면, 타임 동기화의 관점에서, 네트워크는 크게 마스터 노드, 브릿지들(또는 스위치들) 및 슬레이브 노드로 구성된다. 마스터 노드는 주기적으로 브릿지(또는 스위치)를 통해 슬레이브에 마스터 노드의 타임 정보를 포함한 동기 패킷을 전송하고, 슬레이브 노드는 동기 패킷과 이에 포함된 마스터 노드와 브릿지(또는 스위치)의 타임 정보를 추출하여 슬레이브 자신의 시간을 조정하여 마스터 노드에 동기를 맞춘다.

도 6은 본 발명에 따른 타임 동기화를 위한 스위치 기능의 일 예를 도시한 도면이다.

도 6을 참조하면, 스위치(600)는 MAC(Media Access Control)부(610), 패킷 분류부(L2/L3 기능)(620), 스케줄러(630), 동기화부(640) 및 스위칭부(650)를 포함한다.

MAC부(610)는 입력 패킷을 구분하여 통계 수집 과정 및 패킷 오류 검출 과정 등을 수행한다.

패킷 분류부(L2/L3 기능)(620)는 입력된 패킷들의 헤더 정보를 이용하여 L2 룩업 또는 L3 포워딩 과정을 수행하고, 입력 패킷의 출력 포트는 결정한다. 또한 패킷 분류는 입력 패킷들을 분석하여 동기 패킷을 구분한다.

스위칭부(650)는 공유 버퍼 형태를 이용하여 입력된 패킷들을 저장한다.

스케줄러(630)는 입력된 패킷이 스위칭되어 출력되는 시점에 해당하면 해당 출력 포트로 패킷을 출력한다.

예를 들어, 스케줄러(630)가 칼렌더 큐 스케줄러인 경우, 입력된 동기 패킷의 주기(T) 정보를 이용하여 네트워크 동기 패킷의 주기(T)에 상응하는 타임 슬롯의 가장 높은 우선순위를 가지는 영역에 패킷을 할당한다. 따라서 동기 패킷은 칼렌더 큐 스케줄러의 가장 높은 우선 순위 큐에 할당되기 때문에 동일한 타임 슬롯에 전송 예정인 여러 패킷들 가운데 가장 먼저 전송될 수 있어 정해진 시간에 정확하게 전송가능하다.

칼렌더 큐 스케줄러는 여러 개의 타임슬롯들로 구성되며, 각각의 타임 슬롯은 패킷들을 저장할 수 있는 여러 개의 메모리로 구성된다. 칼렌더 큐 스케줄러는 미리 결정된 패킷의 전송 시간에 맞추어 패킷을 전송할 수 있으며 미리 결정된 패킷의 우선 순위에 따라서 순차적으로 출력한다.

동기화부(640)는 칼렌더 큐 스케줄러의 전송 시간을 결정하기 위하여 로컬 클럭을 입력받아 시간 값으로 변환하여 칼렌더 큐 스케줄러에 시간 정보를 전달한다.

도 7은 본 발명에 따른 타임 동기화 방법이 적용된 스위치의 패킷 수신 과정의 일 예를 도시한 도면이고, 도 8은 본 발명에 따른 타임 동기화 방법이 적용된 스위치의 동기 패킷 처리 과정의 일 예를 도시한 도면이고, 도 9는 본 발명에 따른 타임 동기화 방법이 적용된 스위치의 패킷 출력 과정의 일 예를 도시한 도면이다. 이하 도 7 내지 도 9를 참조하여 설명한다.

도 7을 참조하면, 스위치의 한 포트는 동기 패킷을 전송하는 포트로 설정되 고, 다른 두 포트는 일반 데이터 패킷을 전송받는다고 가정한다. 또한 출력 포트는 한 포트로 동일하다고 가정한다. 이때 입력되는 동기 패킷(N)은 주기가 일정한 시간 간격 T으로 입력되며, 일반 데이터 패킷(A,B,C)은 일정하지 않은 시간 간격으로 입력되고, 동기 패킷은 일반 데이터 패킷과 동일한 입력 시점에 대해 우선 순위를 갖는다고 가정한다.

도 8을 참조하면, 입력된 동기 패킷(N)이 최상위의 우선순위(High Priority)를 가지며, 다른 일반 데이터 패킷들(A,B,C)은 입력된 순서에 따라 낮은 우선 순위로 설정되어 칼렌더 큐 스케줄러의 슬롯에 저장된다. 도 8에서는 설명의 편의를 위해 칼렌터 큐 스케줄러가 8개의 타임 슬롯으로 구성되고, 하나의 타임 슬롯에는 3개의 패킷을 저장할 수 있는 3개의 패킷 메모리를 갖는다고 가정한다. 또한 패킷의 크기는 동기 패킷과 일반 데이터 패킷이 동일하며, 패킷 메모리에는 하나의 패킷만 저장된다고 가정한다.

도 7을 참조하여 다시 설명하면, 주기 T를 갖는 동기 패킷은 최상위 우선순위를 가지기 때문에 각 타임 슬롯에서 첫 번째로 전송할 수 있도록 첫 번째 메모리에 할당되고, 동시에 입력된 일반 데이터 패킷(A,B)은 우선 순위에 따라 A는 두 번째, B는 세 번째 패킷 메모리에 저장된다. 그 다음 입력되는 데이터 패킷 A, C는 다음 타임 슬롯의 두 번째와 세 번째 패킷 메모리에 할당되는데, 이때 입력된 동기 패킷은 없기 때문에 최상위의 우선순위를 갖는 패킷 메모리는 비어있게 된다.

동기 패킷을 칼렌더 큐 스케줄러에 할당할 때, 일정한 시간 값을 동기 패킷의 입력 시점에 더하여 출력 시간을 일정하게 유지할 수 있다. 칼렌더 큐 스케줄러 는 출력 시간(T_out)이 되면, 그 시점에 해당하는 패킷을 출력 포트 정보를 이용하여 출력한다. 도 9에 동기 패킷의 출력 과정이 도시되어 있다.

결과적으로 일정한 주기를 갖고 입력된 동기 패킷은 일정한 시간 동안 브릿지 안에 머물게 되고, 일정한 시간 값이 더해져서 일정한 출력 시점이 보장된다.

종래의 브릿지는 작업 보존 방식을 사용하므로 서비스를 기다리는 패킷들이 존재하는 경우 반드시 스케줄링하여야 한다. 따라서 대역폭을 효율적으로 사용할 수 있는 반면 패킷 사이의 지터 및 지연 시간 편차를 줄여 일정한 시간 간격을 유지하기 힘들다는 단점이 있다.

이에 반해, 본 발명에 따른 스케줄링 방법을 사용한 브릿지는 동기 패킷과 일반 데이터 패킷을 처리하기 위해 작업 비보존 방식을 사용하는 칼렌더 큐 스케줄러를 적용한다. 작업 비보존 방식을 사용하는 스케줄러들은 서비스를 기다리는 패킷들이 존재하더라도 오직 자격이 있는 패킷만을 스케줄링한다. 따라서 동기 패킷의 전송 시간의 조절이 가능하므로 지터와 지연 시간 편차를 줄여 정확하게 일정한 시간 간격을 유지할 수 있는 장점이 있다.

본 발명은 또한 컴퓨터로 읽을 수 있는 기록매체에 컴퓨터가 읽을 수 있는 코드로서 구현하는 것이 가능하다. 컴퓨터가 읽을 수 있는 기록매체는 컴퓨터 시스템에 의하여 읽혀질 수 있는 데이터가 저장되는 모든 종류의 기록장치를 포함한다. 컴퓨터가 읽을 수 있는 기록매체의 예로는 ROM, RAM, CD-ROM, 자기 테이프, 플로피디스크, 광데이터 저장장치 등이 있다. 또한 컴퓨터가 읽을 수 있는 기록매체는 네 트워크로 연결된 컴퓨터 시스템에 분산되어 분산방식으로 컴퓨터가 읽을 수 있는 코드가 저장되고 실행될 수 있다.

이제까지 본 발명에 대하여 그 바람직한 실시예들을 중심으로 살펴보았다. 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명이 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 그러므로 개시된 실시예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 발명의 범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다.

도 1은 종래 PTP를 이용한 타임 동기화 방법의 일 예를 도시한 도면,

도 2는 종래 PTP를 이용한 타임 동기화를 다단의 브릿지로 구성된 네트워크에 적용한 일 예를 도시한 도면,

도 3은 본 발명에 따른 마스터에서의 타임 동기화 방법의 일 실시예의 흐름을 도시한 도면,

도 4는 본 발명에 따른 타임 동기화를 위한 동기 패킷의 입출력 시점을 도시한 도면,

도 5는 본 발명에 따른 타임 동기화 방법이 적용된 네트워크의 개략적인 구성을 도시한 도면,

도 6은 본 발명에 따른 타임 동기화를 위한 스위치 기능의 일 예를 도시한 도면,

도 7은 본 발명에 따른 타임 동기화 방법이 적용된 스위치의 패킷 수신 과정의 일 예를 도시한 도면,

도 8은 본 발명에 따른 타임 동기화 방법이 적용된 스위치의 동기 패킷 처리 과정의 일 예를 도시한 도면, 그리고,

도 9는 본 발명에 따른 타임 동기화 방법이 적용된 스위치의 패킷 출력 과정의 일 예를 도시한 도면이다.

Claims

마스터와 슬레이브 사이에 위치한 적어도 하나 이상의 브릿지에서의 타임 동기화 방법에 있어서,

상기 마스터 또는 이전 브릿지로부터 수신한 동기 패킷의 수신 시점부터 일정한 경과 시점을 상기 동기 패킷의 출력 시간으로 설정하는 단계; 및

상기 설정된 출력 시간에 상기 동기 패킷을 다음 브릿지 또는 슬레이브로 출력하는 단계;를 포함하는 것을 특징으로 하는 타임 동기화 방법.
제 1항에 있어서,

패킷을 동기 패킷과 일반 데이터 패킷으로 분류하는 단계;를 상기 출력 시간 설정 단계 전에 더 포함하는 것을 특징으로 하는 타임 동기화 방법.
제 1항에 있어서, 상기 출력 시간 설정 단계는,

순차적으로 수신한 두 개의 동기 패킷의 수신 시간의 차를 파악하는 단계;

상기 두 개의 동기 패킷의 각각에 포함된 패킷의 송신 시간의 차를 파악하는 단계;

상기 수신시간의 차를 상기 송신 시간의 차로 나누어 주파수 변환 값을 구하는 단계;

상기 주파수 변환 값에 상기 브릿지의 클럭 주기를 곱한 지연 시간을 구하는 단계; 및

상기 각 동기 패킷의 입력 시점의 시간에 상기 지연 시간을 더한 값을 상기 각 동기 패킷의 출력 시간으로 설정하는 단계;를 포함하는 것을 특징으로 하는 타임 동기화 방법.
제 1항에 있어서, 상기 출력 단계는,

출력 시점의 시간 값을 포함하는 상기 동기 패킷을 출력하는 단계;를 포함하는 것을 특징으로 하는 타임 동기화 방법.
마스터와 슬레이브 사이에 위치한 적어도 하나 이상의 브릿지에서의 타임 동기화 방법에 있어서,

입력 패킷을 동기 패킷과 일반 데이터 패킷으로 분류하는 단계;

스케줄러의 슬롯들 중 상기 동기 패킷의 수신 주기에 해당하는 슬롯의 최상위 우선순위의 영역에 상기 동기 패킷을 저장하는 단계;

상기 동기 패킷의 수신 시점부터 일정 시간 경과 시점을 상기 동기 패킷의 출력 시간으로 설정하는 단계; 및

상기 스케줄러의 슬롯에 저장된 상기 동기 패킷을 설정된 출력 시간이 되면 출력하는 단계;를 포함하는 것을 특징으로 하는 타임 동기화 방법.
제 5항에 있어서, 상기 저장하는 단계는,

최상위 우선순위의 패킷 메모리와 일반 우선순위의 패킷 메모리들을 포함하는 타임 슬롯을 일정 개수 포함하고 있는 스케줄러에 동기 패킷을 상기 최상위 우선순위의 패킷 메모리에 저장하는 단계;를 포함하는 것을 특징으로 하는 타임 동기화 방법.
제 5항에 있어서, 상기 설정하는 단계는,

상기 스케줄러에 저장된 동기 패킷들의 수신 주기와 동일한 출력 주기를 유지하도록 하는 일정한 시간 경과 시점을 상기 동기 패킷의 출력 시간으로 설정하는 단계;를 포함하는 것을 특징으로 하는 타임 동기화 방법.
제 5항에 있어서, 상기 설정하는 단계는,

순차적으로 수신한 두 개의 동기 패킷의 수신 시간의 차이를 상기 두 개의 동기 패킷의 각각의 포함된 송신 시간 값의 차이로 나눈 값에 상기 브릿지의 클럭 주기를 곱하여 구한 시간 경과 시점을 상기 동기 패킷의 출력 시간으로 설정하는 단계;를 포함하는 것을 특징으로 하는 타임 동기화 방법.
제 5항에 있어서, 상기 출력하는 단계는,

출력 시점의 시간 값을 포함하는 상기 동기 패킷을 출력하는 단계;를 포함하는 것을 특징으로 하는 타임 동기화 방법.
마스터와 슬레이브 사이에 위치하여 타임 동기화를 수행하는 브릿지에 있어서,

입력 패킷을 동기 패킷과 일반 데이터 패킷으로 분류하는 패킷분류부;

스케줄러의 슬롯들 중 상기 동기 패킷의 수신 주기에 해당하는 슬롯의 최상위 우선순위의 영역에 상기 동기 패킷을 저장하는 스위칭부;

동기 패킷의 수신 시점부터 일정 시간 경과 시점을 상기 동기 패킷의 출력 시간으로 설정하는 동기화부; 및

상기 스케줄러의 슬롯에 저장된 동기 패킷을 설정된 출력 시간에 따라 출력하는 스케줄러;를 포함하는 것을 특징으로 하는 브릿지.
제 10항에 있어서, 상기 스위칭부는,

최상위 우선순위의 패킷 메모리와 일반 우선순위의 패킷 메모리들을 포함하는 타임 슬롯을 일정 개수 포함하고 있는 스케줄러에 동기 패킷을 상기 최상위 우선순위의 패킷 메모리에 저장하는 것을 포함하는 것을 특징으로 하는 브릿지.
제 10항에 있어서, 상기 동기화부는,

상기 스케줄러에 저장된 동기 패킷들의 수신 주기와 동일한 출력 주기를 유지하도록 하는 일정한 시간 경과 시점을 동기 패킷의 출력 시간으로 설정하는 것을 특징으로 하는 브릿지.
제 10항에 있어서, 상기 동기화부는,

순차적으로 수신한 두 개의 동기 패킷의 수신 시간의 차이를 상기 두 개의 동기 패킷의 각각의 포함된 송신 시간 값의 차이로 나눈 값에 상기 브릿지의 클럭 주기를 곱하여 구한 시간 경과 시점을 상기 동기 패킷의 출력 시간으로 설정하는 것을 포함하는 것을 특징으로 하는 브릿지.
제 10항에 있어서, 상기 스케줄러는,

출력 시점의 시간 값을 포함하는 상기 동기 패킷을 출력하는 단계;를 포함하는 것을 특징으로 하는 브릿지
제 1항 내지 제 9항 중 어느 한 항에 기재된 방법을 실행하기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체.