JPH09162184A - Fabrication of semiconductor device - Google Patents

Fabrication of semiconductor device

Info

Publication number
JPH09162184A
JPH09162184A JP31904895A JP31904895A JPH09162184A JP H09162184 A JPH09162184 A JP H09162184A JP 31904895 A JP31904895 A JP 31904895A JP 31904895 A JP31904895 A JP 31904895A JP H09162184 A JPH09162184 A JP H09162184A
Authority
JP
Japan
Prior art keywords
gas
substrate
processed
insulating film
cvd
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP31904895A
Other languages
Japanese (ja)
Inventor
Junichi Sato
淳一 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP31904895A priority Critical patent/JPH09162184A/en
Publication of JPH09162184A publication Critical patent/JPH09162184A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To decrease the permittivity sufficiently by depositing a silicon oxide based insulation film containing fluorine on a substrate to be processed by CVD using a material gas principally comprising a silane based gas, an oxidizing gas and thiocarbonyl fluoride. SOLUTION: A substrate 11 to be processed is mounted on the substrate stage 12 of a CVD system. A silicon oxide based insulation film containing fluorine is then deposited on a substrate to be processed by CVD using a material gas principally comprising a silane based gas, an oxidizing gas and thiocarbonyl fluoride. Consequently, an interlayer insulation film composed of SiOF free from contamination with carbon or sulfur can be deposited with high step coverage at a practical deposition rate. In other words, contamination free SiOF having low permittivity can be deposited at a practical deposition rate.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は半導体装置の製造方
法に関し、さらに詳しくは、フッ素を含む低誘電率の酸
化シリコン系絶縁膜を形成する工程を有する半導体装置
の製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device, and more particularly, to a method of manufacturing a semiconductor device having a step of forming a low dielectric constant silicon oxide insulating film containing fluorine.

【0002】[0002]

【従来の技術】LSI等の半導体装置の高集積化が進展
するに伴い、多層配線構造においては同一配線層内の隣
り合う配線間の層間絶縁膜の幅が狭まるとともに、異な
る配線層間の層間絶縁膜の厚さも薄くなっている。かか
る配線間隔の減少により、配線間容量の上昇が問題とな
りつつある。配線間容量の上昇防止は、高集積度半導体
装置の高速動作、低消費電力および低発熱等の諸要請に
応えるためには、是非とも解決しなければならない要素
技術の1つである。
2. Description of the Related Art With the progress of high integration of semiconductor devices such as LSI, in a multi-layer wiring structure, the width of an interlayer insulating film between adjacent wirings in the same wiring layer is narrowed, and the interlayer insulation between different wiring layers is also increased. The film is also thin. Due to the decrease in the wiring interval, an increase in inter-wiring capacitance is becoming a problem. Preventing an increase in the capacitance between wirings is one of the elemental technologies that must be solved in order to respond to various demands such as high-speed operation, low power consumption, and low heat generation of a highly integrated semiconductor device.

【0003】高集積度半導体装置の配線間容量の低減方
法として、例えば特開昭63−7650号公報に開示さ
れているように、低誘電率材料の層間絶縁膜への採用が
有効である。低誘電率材料としては、フッ素を含む酸化
シリコン系絶縁膜(以下SiOFと記す)等の無機系材
料が代表的であるが、この他にもシロキサン結合を有す
る有機SOG(Spin On Glass)、ポリイ
ミド、ポリパラキシリレン(商品名パリレン)、ポリナ
フタレン等の有機高分子材料や、フレア(アライドシグ
ナル社商品名)あるいはパーフルオロ基含有ポリイミド
やフッ化ポリアリルエーテル等のフッ素樹脂系の有機高
分子材料がある。これら低誘電率材料については、例え
ば日経マイクロデバイス誌1995年7月号p.105
に紹介されている。
As a method of reducing the capacitance between wirings of a highly integrated semiconductor device, for example, as disclosed in Japanese Patent Application Laid-Open No. 63-7650, it is effective to use a low dielectric constant material for an interlayer insulating film. As the low dielectric constant material, an inorganic material such as a silicon oxide insulating film containing fluorine (hereinafter referred to as SiOF) is representative, but in addition to this, an organic SOG (Spin On Glass) having a siloxane bond, polyimide , Polyparaxylylene (trade name parylene), polynaphthalene and other organic polymer materials, flare (trade name of Allied Signal Co.), perfluoro group-containing polyimide, fluororesin organic polymers such as fluorinated polyallyl ether There is material. For these low dielectric constant materials, see, for example, Nikkei Microdevice Magazine, July 1995 issue, p. 105
Has been introduced.

【0004】これら比誘電率が3.5以下の低誘電率材
料層を、隣り合う配線間はもとより、異なるレベルの配
線層間にも適用し、しかも低誘電率材料層をSiO
2 (比誘電率4)、SiON(比誘電率4〜6)やSi
3 4 (比誘電率6)等の膜質に優れた絶縁膜により挟
み込む構造の積層絶縁膜を、本願出願人は特願平7−3
727号明細書に提案し、低誘電率と高信頼性を合わせ
持つ層間絶縁膜を有する半導体装置の可能性を示した。
[0004] These low dielectric constant material layers having a relative dielectric constant of 3.5 or less are applied not only between adjacent wirings but also between wiring layers of different levels.
2 (dielectric constant 4), SiON (dielectric constant 4 to 6), Si
The applicant of the present invention applied for a laminated insulating film having a structure sandwiched between insulating films having excellent film quality such as 3 N 4 (relative dielectric constant 6) by the applicant of the present invention.
No. 727, the possibility of a semiconductor device having an interlayer insulating film having both low dielectric constant and high reliability was shown.

【0005】低誘電率材料のうち、SiOFはその成膜
プロセスがSiO2 等従来の無機系層間絶縁膜の成膜プ
ロセスと整合性があることから、現用の製造設備でも容
易に採用できるので注目されている。すなわち、一般的
にはプラズマCVD法による酸化シリコン系絶縁膜を形
成する原料ガス中に、SiF4 を添加することによりS
i−F結合を酸化シリコン系絶縁膜中に取り込み、Si
OFを形成する。しかしながらSiF4 はプラズマ中で
の解離率が小さいことから、Si−F結合を充分に取り
込むことが困難である。
Of the low dielectric constant materials, SiOF has attracted attention because its film formation process is compatible with the film formation process of conventional inorganic interlayer insulating films such as SiO 2, and can be easily adopted even in current production equipment. Have been. That is, in general, by adding SiF 4 to the source gas for forming the silicon oxide type insulating film by the plasma CVD method, S
Incorporating i-F bond into the silicon oxide insulating film,
Form OF. However, since SiF 4 has a small dissociation rate in plasma, it is difficult to sufficiently incorporate Si—F bonds.

【0006】一方、NH3 等の塩基性ガスを添加してプ
ラズマ中の原料ガスの解離を促進する方法を本願出願人
は特開平6−295907号公報に開示した。この方法
によれば、酸化シリコン系絶縁膜中の水酸基濃度の低減
に卓越した効果が見られるが、比誘電率低減の効果は少
ない。
On the other hand, the applicant of the present application disclosed a method of adding a basic gas such as NH 3 to accelerate the dissociation of the raw material gas in the plasma in Japanese Patent Laid-Open No. 6-295907. According to this method, an excellent effect can be seen in reducing the hydroxyl group concentration in the silicon oxide-based insulating film, but the effect of reducing the relative dielectric constant is small.

【0007】フッ素原子の供給源として、CF4 やC2
6 等のフッ化炭素系ガスを採用すれば比誘導率低減の
効果は得られるものの、炭素原子の混入によるコンタミ
ネーションの問題が残る。
CF 4 and C 2 are used as a source of fluorine atoms.
If a fluorocarbon-based gas such as F 6 is used, the effect of reducing the specific induction can be obtained, but the problem of contamination due to the incorporation of carbon atoms remains.

【0008】そこで、SF6 ガスをフッ素原子の供給源
としてCVDの反応系から炭素原子を除外する試みが、
第56回応用物理学会学術講演会(1995年秋季年
会)講演予稿集p590、講演番号26p−ZB−2に
報告されている。これは、TEOS(Tetra Et
hyl Ortho Silicate)と酸化剤とを
原料ガスとし、これにSF6 を添加したプラズマCVD
によりSiOFを形成するものである。この結果、比誘
導率は3.3に迄低下する。しかしながら、SF6 の解
離によりプラズマ中に大量に発生するF* (Fラジカ
ル)によるエッチング反応が堆積と競合して発生するた
めに、デポジションレートが飽和する現象が見られる。
Therefore, an attempt has been made to exclude carbon atoms from the CVD reaction system by using SF 6 gas as a supply source of fluorine atoms.
It is reported in Proceedings p590, Lecture No. 26p-ZB-2 of the 56th Academic Meeting of Japan Society of Applied Physics (Autumn Annual Meeting 1995). This is TEOS (Tetra Et
hyl Ortho Silicate) and an oxidizing agent as raw material gases, plasma CVD by adding SF 6 to
To form SiOF. As a result, the specific induction rate drops to 3.3. However, there is a phenomenon in which the deposition rate is saturated because an etching reaction due to F * (F radicals) generated in large quantity in plasma due to dissociation of SF 6 competes with the deposition.

【0009】[0009]

【発明が解決しようとする課題】本発明は上述した従来
技術の問題点に鑑み、フッ素を含む低誘電率の酸化シリ
コン系絶縁膜を形成する工程を有する半導体装置の製造
方法であって、誘導率が充分に低減され、しかも添加ガ
スによるコンタミネーションのない、フッ素を含む酸化
シリコン系絶縁膜を形成する工程を有する半導体装置の
製造方法を提供することを課題とする。
SUMMARY OF THE INVENTION In view of the above-mentioned problems of the prior art, the present invention is a method of manufacturing a semiconductor device including a step of forming a low dielectric constant silicon oxide insulating film containing fluorine. An object of the present invention is to provide a method of manufacturing a semiconductor device having a step of forming a silicon oxide-based insulating film containing fluorine that has a sufficiently reduced rate and is free from contamination by an added gas.

【0010】[0010]

【課題を解決するための手段】本発明の半導体装置の製
造方法は、上述の課題を解決するために提案するもので
あり、シラン系ガス、酸化性ガスおよびフッ化チオカル
ボニルを主体とする原料ガスを用いたCVD法により、
被処理基板上にフッ素を含む酸化シリコン系絶縁膜を形
成する工程を有することを特徴とする。
A method of manufacturing a semiconductor device of the present invention is proposed to solve the above-mentioned problems, and is a raw material mainly containing a silane-based gas, an oxidizing gas and thiocarbonyl fluoride. By the CVD method using gas,
The method is characterized by including a step of forming a silicon oxide insulating film containing fluorine on the substrate to be processed.

【0011】本発明で採用するフッ化チオカルボニル
は、CSF2 およびCSF4 のうちの少なくともいずれ
か一種であり、これらを単独または混合して使用する。
The thiocarbonyl fluoride used in the present invention is at least one of CSF 2 and CSF 4 , and these are used alone or in combination.

【0012】本発明で採用するシラン系ガスは、無機シ
ラン系ガスおよび有機シラン系ガスのうちの少なくとも
いずれか一種であり、これらを単独または混合して使用
する。
The silane-based gas used in the present invention is at least one of an inorganic silane-based gas and an organic silane-based gas, and these are used alone or in combination.

【0013】本発明の好まし実施態様においては、被処
理基板に超音波を印加しつつ、フッ素を含む酸化シリコ
ン系絶縁膜を形成することを特徴とする。超音波印加の
方法としては特に限定はしないが、被処理基板を載置す
る基板ステージから直接励振する方法、原料ガスの導入
孔やガスシャワーヘッド近傍を励振する方法、あるいは
チャンバ内の反応空間を励振することにより、間接的に
被処理基板を励振する方法等を任意に採用することが可
能である。
A preferred embodiment of the present invention is characterized in that a silicon oxide type insulating film containing fluorine is formed while applying ultrasonic waves to the substrate to be processed. The method of applying the ultrasonic wave is not particularly limited, but a method of directly exciting the substrate to be processed from the substrate stage, a method of exciting the material gas introduction hole and the vicinity of the gas shower head, or a reaction space in the chamber By exciting, it is possible to arbitrarily adopt a method of indirectly exciting the substrate to be processed.

【0014】次に作用の説明に移る。CSF2 またはC
SF4 等のフッ化チオカルボニル化合物は、解離してプ
ラズマ中にフッ素系化学種を供給し、これが酸化シリコ
ンのネットワーク中にSi−F結合として効率的に取り
込まれる。フッ化チオカルボニル化合物1分子あたり供
給されるフッ素系化学種の量は、フッ素原子に換算して
2原子あるいは4原子であるので、SF6 の場合のよう
に過剰のF* によりエッチング反応が進みデポジション
レートが飽和することはない。
Next, the operation will be described. CSF 2 or C
A thiocarbonyl fluoride compound such as SF 4 is dissociated to supply a fluorine-based chemical species into the plasma, and this is efficiently incorporated as a Si—F bond in the silicon oxide network. Since the amount of the fluorine-based chemical species supplied per molecule of the thiocarbonyl fluoride compound is 2 or 4 atoms in terms of fluorine atoms, the etching reaction proceeds due to excess F * as in the case of SF 6. The deposition rate never saturates.

【0015】他方の解離生成物であるチオカルボニル残
基は、酸化性ガスにより酸化されてCOx およびSOx
としてCVDチャンバから排気される。カルボニル残基
がさらに解離して炭素系化学種やイオウ系化学種となっ
た場合も同様である。遊離のイオウ原子が発生した場合
にも、これは昇華性物質であるのでCVDチャンバから
排除され、SiOF膜中に残留することはない。したが
って、フッ素以外のいずれの解離生成物も、酸化シリコ
ン系絶縁膜中にコンタミネーションとして残る虞れはな
い。
The other dissociation product, the thiocarbonyl residue, is oxidized by an oxidizing gas to produce CO x and SO x.
Is exhausted from the CVD chamber. The same applies when the carbonyl residue is further dissociated into a carbon-based chemical species or a sulfur-based chemical species. Even if free sulfur atoms are generated, they are excluded from the CVD chamber because they are sublimable substances and do not remain in the SiOF film. Therefore, there is no risk that any dissociation products other than fluorine will remain as contamination in the silicon oxide insulating film.

【0016】さらに、CVD反応系に超音波振動を印加
することにより、被処理基板の振動エネルギや、原料ガ
ス分子の並進ないしは回転等の振動エネルギレベルが高
まり、原料ガスの解離反応が活性化される。このため、
従来より低温でも効率良く、ステップカバレッジのよい
成膜が可能となる。
Further, by applying ultrasonic vibration to the CVD reaction system, the vibration energy of the substrate to be processed and the vibration energy level such as translation or rotation of the source gas molecules are increased, and the dissociation reaction of the source gas is activated. It For this reason,
It is possible to efficiently form a film with good step coverage even at a lower temperature than before.

【0017】これらの作用により、コンタミネーション
のないSiOFを実用的なデポジションレートで形成す
ることが可能となる。
Due to these actions, it is possible to form SiOF without contamination at a practical deposition rate.

【0018】なお、本発明に類似の先願として、基板支
持具あるいは反応空間に超音波振動を印加しつつSiO
2 膜を形成する方法が特開平5−44037号公報に開
示されている。これはO3 /TEOS系による熱分解C
VDによるものであり、またコンタミネーションのない
低誘電率の酸化シリコン系絶縁膜形成については、具体
的な記述は見当たらない。
As a prior application similar to the present invention, SiO 2 is applied while applying ultrasonic vibration to the substrate support or the reaction space.
A method for forming two films is disclosed in Japanese Patent Application Laid-Open No. 5-44037. This is the thermal decomposition C by O 3 / TEOS system.
No specific description can be found for the formation of a low dielectric constant silicon oxide-based insulating film due to VD and without contamination.

【0019】[0019]

【実施例】以下、本発明の具体的実施例につき図面を参
照しながら説明する。始めに本発明の各実施例で用いる
枚葉式プラズマCVD装置の構成例につき、図2に示す
概略断面図を参照して説明する。
Embodiments of the present invention will be described below with reference to the drawings. First, a configuration example of a single-wafer plasma CVD apparatus used in each embodiment of the present invention will be described with reference to the schematic sectional view shown in FIG.

【0020】SiOFを形成すべき被処理基板11は、
ヒータ13を内蔵する接地電位の基板ステージ12上に
セッティングする。ガス導入孔16に導入する原料ガス
は、ガス拡散板15で拡散され、被処理基板11に対向
して多孔板状のガス吹き出し孔を有するガスシャワーヘ
ッド14を経由して被処理基板11表面に均一に噴出す
る。符号17は被処理基板の外周上面に配設したガスリ
ングであり多数のガス噴出孔をもつ中空円環状の部材で
あり、必要に応じて原料ガスの1部や、希釈ガス等を添
加するものである。本発明の請求項3で言うところの原
料ガスのノズルとは、ガスシャワーヘッド14、ガス拡
散板15、ガス導入孔16およびガスリング17の部材
を指すものである。符号18は図示しない真空ポンプに
接続したガス排出孔、符号19は上部電極を兼ねるガス
シャワーヘッド14にRFパワーを供給するRF電源で
ある。なおガスシャワーヘッド14と基板ステージ12
の上下関係を逆にした構成、すなわち被処理基板11を
下向きに背面保持する構成とすれば、被処理基板11表
面へのパーティクル付着が防止される。
The target substrate 11 on which SiOF is to be formed is
The heater 13 is set on the substrate stage 12 having a ground potential. The raw material gas introduced into the gas introduction holes 16 is diffused by the gas diffusion plate 15, and passes through the gas shower head 14 having a perforated plate-shaped gas blowout hole facing the substrate 11 to be processed. Spouts evenly. Reference numeral 17 is a gas ring disposed on the outer peripheral upper surface of the substrate to be processed, which is a hollow annular member having a large number of gas ejection holes, and a part of the raw material gas, a diluent gas or the like is added if necessary. Is. The raw material gas nozzle referred to in claim 3 of the present invention refers to the members of the gas shower head 14, the gas diffusion plate 15, the gas introduction hole 16 and the gas ring 17. Reference numeral 18 is a gas discharge hole connected to a vacuum pump (not shown), and reference numeral 19 is an RF power source for supplying RF power to the gas shower head 14 also serving as an upper electrode. The gas shower head 14 and the substrate stage 12
If the upper and lower sides of the above are reversed, that is, if the substrate 11 to be processed is held downward on the back surface, particles are prevented from adhering to the surface of the substrate 11 to be processed.

【0021】本プラズマCVD装置の特徴部分は、超音
波振動印加手段20A、20Bおよび20Cである。こ
のうち、超音波振動印加手段20Aは基板ステージ12
内に組み込み、被処理基板11を直接に励振するもので
ある。超音波振動印加手段20Bは、ガス拡散板15に
組み込み、ガスシャワーヘッド14から噴出する原料ガ
スを励振する。超音波振動印加手段20Bはガスシャワ
ーヘッド14やガス導入孔16、あるいはガスリング1
7に取りつけてもよい。また超音波振動印加手段20C
はCVDチャンバ内壁に取りつけ、被処理基板11上面
の原料ガスを励振するものである。超音波振動印加手段
20Cは、被処理基板11近傍の原料ガスを効果的に励
振するため、ホーンを取りつけ超音波の指向性を高めて
いる。これはスピーカシステムにおけるホーンツィータ
のごときものである。超音波振動印加手段20Cは、エ
ッチングチャンバ内壁に複数個取りつけることが望まし
い。超音波振動印加手段としては、圧電素子、磁歪素
子、磁気回路とコイルによる動電型等、各種の電気/音
響変換器を任意に用いてよい。
Characteristic parts of this plasma CVD apparatus are ultrasonic vibration applying means 20A, 20B and 20C. Among them, the ultrasonic vibration applying means 20A is provided on the substrate stage 12
And directly excites the substrate 11 to be processed. The ultrasonic vibration applying means 20B is incorporated in the gas diffusion plate 15, and excites the raw material gas ejected from the gas shower head 14. The ultrasonic vibration applying means 20B includes the gas shower head 14, the gas introduction hole 16, or the gas ring 1
7 may be attached. Also, the ultrasonic vibration applying means 20C
Is mounted on the inner wall of the CVD chamber to excite the source gas on the upper surface of the substrate 11 to be processed. The ultrasonic vibration applying means 20C is provided with a horn to enhance the directivity of the ultrasonic wave in order to effectively excite the source gas near the substrate 11 to be processed. This is like a horn tweeter in a speaker system. It is desirable that a plurality of ultrasonic vibration applying means 20C be attached to the inner wall of the etching chamber. As the ultrasonic vibration applying means, various electric / acoustic converters such as a piezoelectric element, a magnetostrictive element, and an electrodynamic type using a magnetic circuit and a coil may be arbitrarily used.

【0022】実施例1 次に、SiOFの形成工程の具体的実施例を説明する。
本実施例は、Al系金属配線上にSiOFからなる低誘
電率層間絶縁膜を、SiH4 、O2 およびCSF2 を原
料ガスとしてプラズマCVDにより形成した例であり、
これを図1(a)〜(b)を参照して説明する。
Example 1 Next, a specific example of the step of forming SiOF will be described.
This example is an example in which a low dielectric constant interlayer insulating film made of SiOF is formed on an Al-based metal wiring by plasma CVD using SiH 4 , O 2 and CSF 2 as source gases.
This will be described with reference to FIGS.

【0023】まずSi等の半導体基板1上の層間絶縁膜
2上に例えば0.35μm幅のラインアンドスペースか
らなるAl系金属からなる配線層3を形成し、これを被
処理基板とする。これを図1(a)に示す。
First, a wiring layer 3 made of an Al-based metal having a line and space width of 0.35 μm, for example, is formed on the interlayer insulating film 2 on the semiconductor substrate 1 made of Si or the like, and this is used as a substrate to be processed. This is shown in FIG.

【0024】次にSiH4 とN2 Oをソースガスとした
通常のプラズマCVDにより、薄い下層絶縁膜(図示せ
ず)をコンフォーマルに形成する。この下層絶縁膜は次
工程で堆積するSiOFの膜質を補完するために形成す
るが、必要がなければ成膜を省略してもよい。
Then, a thin lower insulating film (not shown) is conformally formed by ordinary plasma CVD using SiH 4 and N 2 O as source gases. This lower insulating film is formed to complement the quality of the SiOF film deposited in the next step, but the film formation may be omitted if not necessary.

【0025】続けて図2に示したCVD装置の基板ステ
ージ12にこの被処理基板11を載置し、本実施例の要
部であるSiOFのプラズマCVDを一例として下記条
件により施す。 SiH4 50 sccm O2 50 sccm CSF2 30 sccm ガス圧力 27 Pa RF電源パワー 0.08 W/cm2 (13.56MHz) 基板温度 300 ℃
Subsequently, the substrate 11 to be processed is placed on the substrate stage 12 of the CVD apparatus shown in FIG. 2, and the plasma CVD of SiOF, which is the main part of this embodiment, is performed under the following conditions. SiH 4 50 sccm O 2 50 sccm CSF 2 30 sccm Gas pressure 27 Pa RF power supply power 0.08 W / cm 2 (13.56 MHz) Substrate temperature 300 ° C.

【0026】SiOF膜の厚さは、Al系金属配線上部
で0.3μmの厚さとなるまで形成した。この結果、図
1(b)に示すようにステップカバレッジが良く、炭素
やイオウのコンタミネーションのないSiOFからなる
層間絶縁膜4が実用的なデポジションレートで形成され
た。層間絶縁膜4の比誘導率は3.3であった。
The SiOF film was formed to a thickness of 0.3 μm above the Al-based metal wiring. As a result, as shown in FIG. 1B, the step coverage was good, and the interlayer insulating film 4 made of SiOF free from carbon or sulfur contamination was formed at a practical deposition rate. The relative dielectric constant of the interlayer insulating film 4 was 3.3.

【0027】実施例2 本実施例はフッ化チオカルボニルとしてCSF2 の替わ
りにCSF4 を用いた他は、実施例1に準じたものであ
る。本実施例によっても、デポジションレートは実施例
1より若干下がるものの、充分実用的な速度で比誘導率
3.25を有するSiOFがステップカバレッジよく、
またコンタミネーションなく形成された。
Example 2 This example is the same as Example 1 except that CSF 4 was used as thiocarbonyl fluoride instead of CSF 2 . Also in this example, although the deposition rate was slightly lower than that in Example 1, SiOF having a specific induction of 3.25 had a good step coverage at a sufficiently practical speed,
Also, it was formed without contamination.

【0028】実施例3 本実施例は、被処理基板に超音波を印加しつつSiOF
を形成した例である。本実施例で採用した被処理基板
は、実施例1において図1(a)で示したものと同じで
ある。この被処理基板11を図2に示したCVD装置の
基板ステージ12に載置し、本実施例の要部であるSi
OFのプラズマCVDを一例として下記条件により施
す。なお超音波振動は、基板ステージ12に組み込んだ
超音波振動印加手段20Aを用いて印加した。励振用の
電力は一例として100Wとしたが、被処理基板11の
直径や重量、電気/音響変換器の変換効率により最適値
は変動する。 SiH4 50 sccm O2 50 sccm CSF2 30 sccm ガス圧力 27 Pa RF電源パワー 0.08 W/cm2 (13.56MHz) 超音波振動(連続的) 100 W(200kHz) 基板温度 300 ℃
Example 3 In this example, SiOF was applied to the substrate to be processed while applying ultrasonic waves.
This is an example in which is formed. The substrate to be processed used in this example is the same as that shown in FIG. The substrate 11 to be processed is placed on the substrate stage 12 of the CVD apparatus shown in FIG.
As an example, OF plasma CVD is performed under the following conditions. The ultrasonic vibration was applied using the ultrasonic vibration applying means 20A incorporated in the substrate stage 12. The power for excitation was set to 100 W as an example, but the optimum value varies depending on the diameter and weight of the substrate 11 to be processed and the conversion efficiency of the electric / acoustic converter. SiH 4 50 sccm O 2 50 sccm CSF 2 30 sccm Gas pressure 27 Pa RF power supply power 0.08 W / cm 2 (13.56 MHz) Ultrasonic vibration (continuous) 100 W (200 kHz) Substrate temperature 300 ° C.

【0029】SiOF膜の厚さは、Al系金属配線上部
で0.3μmの厚さとなるまで形成した。この結果、図
1(b)に示すようにステップカバレッジが良く、炭素
やイオウのコンタミネーションのないSiOFからなる
層間絶縁膜4が実用的なデポジションレートで形成され
た。層間絶縁膜4の比誘導率は、CSF2 の解離が超音
波印加により向上し、効率的にフッ素原子が膜中に取り
込まれたことから、3.2に低下した。
The thickness of the SiOF film was formed to a thickness of 0.3 μm above the Al-based metal wiring. As a result, as shown in FIG. 1B, the step coverage was good, and the interlayer insulating film 4 made of SiOF free from carbon or sulfur contamination was formed at a practical deposition rate. The relative dielectric constant of the interlayer insulating film 4 was lowered to 3.2 because dissociation of CSF 2 was improved by application of ultrasonic waves and fluorine atoms were efficiently incorporated into the film.

【0030】本実施例では超音波を基板ステージ12に
組み込んだ超音波振動印加手段20Aを用いて印加した
が、ガス拡散板15に組み込んだ超音波印加手段20B
や、チャンバ壁に直接取りつけた超音波印加手段20C
を用いてもよい。また超音波印加は、間欠的に印加して
もよい。その周波数も200kHz以外でもよく、複数
の周波数を切り替えて印加したり、周波数や出力をスィ
ープして印加してもよい。
In this embodiment, ultrasonic waves are applied using the ultrasonic vibration applying means 20A incorporated in the substrate stage 12, but the ultrasonic wave applying means 20B incorporated in the gas diffusion plate 15 is applied.
Or ultrasonic wave applying means 20C directly attached to the chamber wall
May be used. The ultrasonic wave may be applied intermittently. The frequency may be other than 200 kHz, and a plurality of frequencies may be switched and applied, or the frequency or output may be swept and applied.

【0031】以上、本発明を3種の実施例により説明し
たが、本発明はこれら実施例に何ら限定されるものでは
ない。
Although the present invention has been described above with reference to three embodiments, the present invention is not limited to these embodiments.

【0032】例えばシラン系ガスとしてSiH4 を採用
したが、Si2 6 等無機高次シラン系ガスであっても
よい。また有機シラン系ガスとしてTEOSをはじめと
し、Octa Methyl Cyclo Tetra
Siloxane(OMCTS)、Tetra Pr
opoxy Silane(TPOS)、TetraM
ethyl Cyclo Tetra Siloxan
e(TMCTS)、Tetramethyl Orth
osilicate(TMOS)、Diacetoxy
Ditertialybutoxy Silane
(DADBS)、Tetraethyl Silane
(TES)、TetramethylSilane(T
MS)等、他の有機シラン系ガスを適宜使用することが
できる。またこれら有機シラン系ガスにSiH4 、Si
2 6 等無機系のシランガスを添加してもよい。
For example, SiH 4 is used as the silane-based gas, but an inorganic high-order silane-based gas such as Si 2 H 6 may be used. In addition, TEOS is used as an organic silane-based gas, and Octa Methyl Cyclo Tetra
Siloxane (OMCTS), Tetra Pr
opoxy Silane (TPOS), TetraM
Ethyl Cyclo Tetra Siloxan
e (TMCTS), Tetramethyl Orth
Oscillate (TMOS), Diacetoxy
Dietarybutyxy Silane
(DADBS), Tetraethyl Silane
(TES), TetramethylSilane (T
Other organic silane-based gases such as MS) can be used as appropriate. In addition, SiH 4 , Si
An inorganic silane gas such as 2 H 6 may be added.

【0033】酸化性ガスとしてO2 を用いたが、勿論他
の酸化性ガスであるO3 、N2 O、NO2 、H2 OやH
2 2 を用いたり、混合してもよい。
O 2 was used as the oxidizing gas, but other oxidizing gases such as O 3 , N 2 O, NO 2 , H 2 O and H are of course used.
2 O 2 may be used or mixed.

【0034】その他、希釈ガスとしてHe、Ar、Xe
等の希ガスやN2 を混合して用いてもよい。
In addition, He, Ar and Xe are used as diluent gases.
It may be mixed and used noble gas or N 2 and the like.

【0035】プラズマCVDを用いる場合には、上記実
施例で用いた平行平板型の装置の他に、マイクロ波CV
D装置、ECR−CVD装置、さらにはヘリコン波プラ
ズマや誘導結合プラズマ(ICP)等の高密度プラズマ
ソースを用いることも可能である。また低圧Hgランプ
等のUV光線の利用は原料ガスの解離の促進や、基板ダ
メージ低減に有用である。またLP−CVDや常圧CV
D法を採用することも可能である。この場合には、従来
のこれらCVD装置の基板ステージやガスノズルあるい
はCVDチャンバ等に適宜超音波印加手段を付設して用
いてもよい。
When plasma CVD is used, in addition to the parallel plate type apparatus used in the above-mentioned embodiment, a microwave CV is used.
It is also possible to use a D apparatus, an ECR-CVD apparatus, and a high density plasma source such as helicon wave plasma or inductively coupled plasma (ICP). Further, the use of UV rays such as a low pressure Hg lamp is useful for promoting dissociation of raw material gas and reducing substrate damage. In addition, LP-CVD and atmospheric pressure CV
It is also possible to adopt the D method. In this case, ultrasonic wave applying means may be appropriately attached to the substrate stage, gas nozzle, CVD chamber, or the like of these conventional CVD apparatuses.

【0036】前述の各実施例は、Al系金属配線上の層
間絶縁膜を形成する場合について例示したが、他の配線
材料層を用いる場合や、最終パッシベーション膜として
用いる場合、さらにはトレンチアイソレーションをボイ
ドの発生なく平坦に埋め込む場合等に適用することもで
きることは言うまでもない。
In each of the above-described embodiments, the case of forming the interlayer insulating film on the Al-based metal wiring has been exemplified, but the case of using another wiring material layer, the case of using as the final passivation film, and the trench isolation. It is needless to say that the present invention can be applied to the case where the layer is embedded flat without generating voids.

【0037】[0037]

【発明の効果】以上の説明から明らかなように、本発明
によれば原料ガスの構成成分によるコンタミネーション
のないSiOFからなる低誘電率を、実用的なデポジシ
ョンレートで形成することが可能となる。したがって、
配線間容量による信号遅延が問題となるマイクロプロセ
ッサや高集積度メモリ等の半導体装置を信頼性よく製造
することが可能となる。
As is apparent from the above description, according to the present invention, it is possible to form a low dielectric constant made of SiOF, which has no contamination due to the constituent components of the raw material gas, at a practical deposition rate. Become. Therefore,
It is possible to reliably manufacture a semiconductor device such as a microprocessor or a highly integrated memory in which signal delay due to the capacitance between wirings poses a problem.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施例1ないし3のプラズマCVDプ
ロセスを説明する概略断面図であり、(a)は層間絶縁
膜上に配線層を形成した状態、(b)は低誘電率酸化シ
リコン系絶縁膜からなる層間絶縁膜を形成した状態であ
る。
FIG. 1 is a schematic cross-sectional view illustrating a plasma CVD process of Examples 1 to 3 of the present invention, in which (a) is a state in which a wiring layer is formed on an interlayer insulating film, and (b) is a low dielectric constant silicon oxide. This is a state in which an interlayer insulating film made of a system insulating film is formed.

【図2】本発明の実施例1ないし3で用いた枚葉式プラ
ズマCVD装置の一構成例を示す概略断面図である。
FIG. 2 is a schematic cross-sectional view showing a configuration example of a single-wafer plasma CVD apparatus used in Examples 1 to 3 of the present invention.

【符号の説明】[Explanation of symbols]

1 半導体基板 2 層間絶縁膜 3 配線層 4 層間絶縁膜 11 被処理基板 12 基板ステージ 13 ヒータ 14 ガスシャワーヘッド 15 ガス拡散板 16 ガス導入孔 17 ガスリング 18 ガス排出孔 19 RF電源 20A、20B、20C超音波振動印加手段 1 Semiconductor Substrate 2 Interlayer Insulation Film 3 Wiring Layer 4 Interlayer Insulation Film 11 Substrate 12 Substrate Stage 13 Heater 14 Gas Shower Head 15 Gas Diffusion Plate 16 Gas Introduction Hole 17 Gas Ring 18 Gas Exhaust Hole 19 RF Power Supply 20A, 20B, 20C Ultrasonic vibration applying means

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 シラン系ガス、酸化性ガスおよびフッ化
チオカルボニルを主体とする原料ガスを用いたCVD法
により、被処理基板上にフッ素を含む酸化シリコン系絶
縁膜を形成する工程を有することを特徴とする、半導体
装置の製造方法。
1. A step of forming a silicon oxide-based insulating film containing fluorine on a substrate to be processed by a CVD method using a raw material gas mainly containing a silane-based gas, an oxidizing gas and thiocarbonyl fluoride. A method for manufacturing a semiconductor device, comprising:
【請求項2】 フッ化チオカルボニルは、CSF2 およ
びCSF4 のうちの少なくともいずれか一種であること
を特徴とする、請求項1記載の半導体装置の製造方法。
2. The method for manufacturing a semiconductor device according to claim 1, wherein the thiocarbonyl fluoride is at least one of CSF 2 and CSF 4 .
【請求項3】 シラン系ガスは、無機シラン系ガスおよ
び有機シラン系ガスのうちの少なくともいずれか一種で
あることを特徴とする、請求項1記載の半導体装置の製
造方法。
3. The method for manufacturing a semiconductor device according to claim 1, wherein the silane-based gas is at least one of an inorganic silane-based gas and an organic silane-based gas.
【請求項4】 被処理基板に超音波を印加しつつ、フッ
素を含む酸化シリコン系絶縁膜を形成することを特徴と
する、請求項1記載の半導体装置の製造方法。
4. The method for manufacturing a semiconductor device according to claim 1, wherein the silicon oxide insulating film containing fluorine is formed while applying ultrasonic waves to the substrate to be processed.
JP31904895A 1995-12-07 1995-12-07 Fabrication of semiconductor device Pending JPH09162184A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31904895A JPH09162184A (en) 1995-12-07 1995-12-07 Fabrication of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31904895A JPH09162184A (en) 1995-12-07 1995-12-07 Fabrication of semiconductor device

Publications (1)

Publication Number Publication Date
JPH09162184A true JPH09162184A (en) 1997-06-20

Family

ID=18105930

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31904895A Pending JPH09162184A (en) 1995-12-07 1995-12-07 Fabrication of semiconductor device

Country Status (1)

Country Link
JP (1) JPH09162184A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009071331A (en) * 2008-12-15 2009-04-02 Toshiba Corp Method for manufacturing semiconductor device
KR101321155B1 (en) * 2009-06-03 2013-10-22 도쿄엘렉트론가부시키가이샤 Starting material for use in forming silicone oxide film and method for forming silicone oxide film using same
CN116837354A (en) * 2023-09-01 2023-10-03 上海陛通半导体能源科技股份有限公司 Semiconductor heating device and vapor deposition apparatus

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009071331A (en) * 2008-12-15 2009-04-02 Toshiba Corp Method for manufacturing semiconductor device
KR101321155B1 (en) * 2009-06-03 2013-10-22 도쿄엘렉트론가부시키가이샤 Starting material for use in forming silicone oxide film and method for forming silicone oxide film using same
CN116837354A (en) * 2023-09-01 2023-10-03 上海陛通半导体能源科技股份有限公司 Semiconductor heating device and vapor deposition apparatus
CN116837354B (en) * 2023-09-01 2023-11-24 上海陛通半导体能源科技股份有限公司 Semiconductor heating device and vapor deposition apparatus

Similar Documents

Publication Publication Date Title
TWI379358B (en) Remote plasma source seasoning
JP3641869B2 (en) Manufacturing method of semiconductor device
US7211524B2 (en) Method of forming insulating layer in semiconductor device
KR101528832B1 (en) Manufacturing method of flowable dielectric layer
US9362111B2 (en) Hermetic CVD-cap with improved step coverage in high aspect ratio structures
JP2015521375A (en) Improved densification for flowable membranes
TW201127983A (en) Dielectric film formation using inert gas excitation
JPH098032A (en) Formation of insulation film
JP3666106B2 (en) Manufacturing method of semiconductor device
US9698095B2 (en) Interconnect structure
JP2001267310A (en) Method and device for film forming plasma
JP4015510B2 (en) Interlayer insulating film for multilayer wiring of semiconductor integrated circuit and manufacturing method thereof
JP3641866B2 (en) Manufacturing method of semiconductor device
JPH09162184A (en) Fabrication of semiconductor device
JPH09330925A (en) Formation of low dielectric-constant silicon oxide insulating film and semiconductor device using it
JPH08115911A (en) Manufacture of semiconductor device
JP2016146474A (en) Improved step coverage dielectric
KR20010080750A (en) Semiconductor device and its production method
JPH08167601A (en) Method of manufacturing semiconductor device
JP2001257206A (en) Method and apparatus for reducing fixed charge in a semiconductor device
JP2007258403A (en) Porous low dielectric constant thin film and its manufacturing method
JPH104089A (en) Method of forming low dielectric constant silicon insulating film and semiconductor device using the same
JPH09260370A (en) Manufacture of semiconductor device
JP2666681B2 (en) Method for manufacturing semiconductor device
JPH07288251A (en) Manufacture of semiconductor device