JP2666681B2 - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device

Info

Publication number
JP2666681B2
JP2666681B2 JP5139737A JP13973793A JP2666681B2 JP 2666681 B2 JP2666681 B2 JP 2666681B2 JP 5139737 A JP5139737 A JP 5139737A JP 13973793 A JP13973793 A JP 13973793A JP 2666681 B2 JP2666681 B2 JP 2666681B2
Authority
JP
Japan
Prior art keywords
silicon oxide
film
glass film
gas
based glass
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP5139737A
Other languages
Japanese (ja)
Other versions
JPH06349831A (en
Inventor
健司 岡村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP5139737A priority Critical patent/JP2666681B2/en
Publication of JPH06349831A publication Critical patent/JPH06349831A/en
Application granted granted Critical
Publication of JP2666681B2 publication Critical patent/JP2666681B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特に層間絶縁膜の形成方法に関する。
The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for forming an interlayer insulating film.

【0002】[0002]

【従来の技術】近年の半導体装置の高集積化、高速化に
伴って、金属膜配線は多層化し、金属膜配線自体も微細
化、高アスペクト比化の傾向が著しい。このような半導
体装置を製造していく上で、層次のことなる金属膜配線
間の層間絶縁膜を十分な平滑性をもって形成することが
重要である。
2. Description of the Related Art With the recent increase in the degree of integration and speed of semiconductor devices, metal film wirings have become multi-layered, and the metal film wirings themselves tend to be finer and have a higher aspect ratio. In manufacturing such a semiconductor device, it is important to form an interlayer insulating film between metal film wirings having different layers with sufficient smoothness.

【0003】平滑な表面を有する層間絶縁膜の形成方法
として、例えば、1991 VMICコンファレンス
(VLSL Multilevel Intercon
nection Conference)予稿集、第4
35頁〜第441頁に記載されている、テトラエトキシ
シラン(Si(O2 5 4 )と水蒸気(H2 O)を用
いてプラズマ雰囲気中で酸化ケイ素系ガラス膜を形成す
る方法がある。以下、この従来技術を図面を参照して説
明する。図2は従来技術及び本発明において用いられる
酸化ケイ素系ガラス膜形成装置の模式図である。反応室
1内にガス配管2、上部電極3を通じて、テトラエトキ
シシラン(Si(OC2 5 4 ,又はTEOS)と水
蒸気(H2 O)が導入される。下地基板4(ウェーハ)
は温度制御されたヒーター5の上に保持され、接地され
ている。上部電極3には発振周波数13.56MHzの
高周波電源6が接続されており、必要に応じ矩形波のよ
うに周期的にオン/オフが可能である。このオン時間の
全体時間に対する比は、デューティ比と呼ばれている。
オン/オフの繰返し周波数は例えば100KHzを用い
る。テトラエトキシシランと水蒸気は反応後、排気孔8
より排出される。次に従来技術の酸化ケイ素系ガラス膜
の形成時のガス流量等のタイムチャートを図7に示す。
テトラエトキシシランを100sccm,水蒸気を50
sccmの流量で反応室内に導入する。下地基板は10
0℃に保持される。同時に高周波電源6よりデューティ
比30%でパワーを供給することにより、表面形状が平
滑な酸化ケイ素ガラス膜を形成する。以上述べた従来技
術を半導体装置の層間絶縁膜の形成に適用する場合、図
8(a)に示すように、シリコン基板21上の酸化シリ
コン膜22を選択的に被覆して金属膜配線23が形成さ
れた下地基板を用意し、この上に、前述した従来技術を
用いて、図8(b)に示すように、酸化ケイ素系ガラス
膜24を形成すると平滑な表面が得られる。
As a method of forming an interlayer insulating film having a smooth surface, for example, 1991 VMIC Conference (VLSL Multilevel Intercon) is used.
Connection Conference) Proceedings, No. 4
Are described in page 35, second page 441, there is a method of forming a silicon oxide based glass layer in a plasma atmosphere using tetraethoxysilane (Si (O 2 H 5) 4) water vapor (H 2 O) . Hereinafter, this prior art will be described with reference to the drawings. FIG. 2 is a schematic view of a silicon oxide-based glass film forming apparatus used in the prior art and the present invention. Tetraethoxysilane (Si (OC 2 H 5 ) 4 or TEOS) and steam (H 2 O) are introduced into the reaction chamber 1 through the gas pipe 2 and the upper electrode 3. Base substrate 4 (wafer)
Is held on a temperature-controlled heater 5 and is grounded. A high frequency power supply 6 having an oscillation frequency of 13.56 MHz is connected to the upper electrode 3, and can be turned on / off periodically as required, like a rectangular wave. The ratio of the ON time to the entire time is called a duty ratio.
The repetition frequency of on / off uses, for example, 100 KHz. After the reaction between the tetraethoxysilane and the steam, the exhaust holes 8
Is more exhausted. Next, FIG. 7 shows a time chart of a gas flow rate and the like at the time of forming a silicon oxide-based glass film of the prior art.
Tetraethoxysilane 100 sccm, steam 50
It is introduced into the reaction chamber at a flow rate of sccm. Base substrate is 10
It is kept at 0 ° C. At the same time, power is supplied from the high frequency power supply 6 at a duty ratio of 30%, thereby forming a silicon oxide glass film having a smooth surface shape. When the conventional technique described above is applied to the formation of an interlayer insulating film of a semiconductor device, as shown in FIG. 8A, a silicon oxide film 22 on a silicon substrate 21 is selectively covered to form a metal film wiring 23. When the formed base substrate is prepared, and a silicon oxide-based glass film 24 is formed thereon as shown in FIG. 8B using the above-described conventional technique, a smooth surface is obtained.

【0004】[0004]

【発明が解決しようとする課題】この従来技術の酸化ケ
イ素系ガラス膜の形成においては、高周波パワーがオン
状態において、テトラエトキシシランと水蒸気を気相中
で反応させ、流動性を有した酸化ケイ素ガラス前駆体を
形成し、オフ状態において、この前駆体が下地基板に達
し、流動化し、約100℃に加熱されたヒーターによっ
て、さらに反応が進み、二酸化ケイ素を主成分とする酸
化ケイ素系ガラス膜を形成する。この為、酸化ケイ素系
ガラス膜を形成する熱エネルギーが通常のSOG膜形成
で用いられる300℃以上の温度の場合に比較して低い
こと、プラズマパワーを高くすると流動化しないので低
パワーで成膜する必要があることに起因して、膜の緻密
性が低い酸化ケイ素系ガラス膜が形成されることにな
る。緻密性が低い酸化ケイ素系ガラス膜は強い引張り応
力を有するので、図8(c)に示すようにクラック27
を生じる。このようなクラックは次工程の上層の金属膜
配線形成工程において断線や短絡を引き起こし、半導体
装置の歩留り低下を招くという問題がある。さらに、ビ
アホール部において緻密性が低い酸化ケイ素系ガラス膜
から放出される水蒸気によって断線を生じる。
In forming a silicon oxide-based glass film according to the prior art, when high-frequency power is turned on, tetraethoxysilane and water vapor are reacted in a gas phase to obtain a silicon oxide having fluidity. A glass precursor is formed, and in the off state, the precursor reaches the underlying substrate, is fluidized, and further reacted by a heater heated to about 100 ° C. to form a silicon oxide-based glass film containing silicon dioxide as a main component. To form For this reason, the thermal energy for forming the silicon oxide-based glass film is lower than that at a temperature of 300 ° C. or higher used for forming an ordinary SOG film. Therefore, a silicon oxide-based glass film having low density is formed. Since the silicon oxide-based glass film having low density has a strong tensile stress, as shown in FIG.
Is generated. Such a crack causes a disconnection or a short circuit in a subsequent step of forming a metal film wiring in an upper layer, which causes a problem of lowering the yield of the semiconductor device. Further, in the via hole, disconnection is caused by water vapor released from the silicon oxide-based glass film having low density.

【0005】すなわち、層間絶縁膜形成後に上層の金属
膜配線を形成する場合、まず、図9(a)に示すよう
に、酸化ケイ素系ガラス膜24を形成した後、図9
(b)に示すように、フォトレジスト膜25をマスクに
してビアホール26を開口する。次に、図9(c)に示
すように、フォトレジスト膜26を除去し、引き続いて
図9(d)に示すように、上層の金属膜配線27を形成
する工程において、緻密性が低い酸化ケイ素系ガラス膜
24は容易に大気中の水蒸気を吸収し、加熱によって放
出する特性がある為、金属膜形成時の加熱によって、水
蒸気が滞留し易いビアホール部には金属膜が付着しな
い、所謂、ポイズンドビアホール28が発生する。この
ポイズンドビアホールによって、金属膜配線は断線し、
半導体装置の著しい歩留りの低下、信頼性の低下という
重大な問題を引き起こす。
That is, when forming an upper metal film wiring after forming an interlayer insulating film, first, as shown in FIG.
As shown in (b), a via hole 26 is opened using the photoresist film 25 as a mask. Next, as shown in FIG. 9C, in the step of removing the photoresist film 26 and subsequently forming the upper metal film wiring 27 as shown in FIG. Since the silicon-based glass film 24 easily absorbs water vapor in the atmosphere and emits it by heating, the metal film does not adhere to via holes where water vapor is likely to stagnate due to heating during the formation of the metal film. A poisoned via hole 28 is generated. This poisoned via hole breaks the metal film wiring,
This causes serious problems such as remarkable reduction in the yield and reliability of the semiconductor device.

【0006】[0006]

【課題を解決するための手段】本発明の半導体装置の製
造方法は、有機シランガスと水蒸気または酸素ガスを含
むプラズマ雰囲気から酸化ケイ素系ガラス膜を形成して
下地基板を被覆する工程と、フッ素並びに水蒸気又は酸
を含むガスのプラズマ雰囲気で前記酸化ケイ素系ガラ
ス膜を緻密化する工程とを交互に繰り返して層間絶縁膜
を形成する工程を備えている。
The method of manufacturing a semiconductor device of the present invention, in order to solve the problems] includes the steps of coating a base substrate to form a silicon oxide glass film from a plasma atmosphere containing organic silane gas and water vapor or oxygen gas, fluorine and Steam or acid
And a step of densifying the silicon oxide type glass film in a plasma atmosphere of a gas containing hydrogen is repeatedly alternately includes the step of forming an interlayer insulating film.

【0007】[0007]

【実施例】次に本発明について、図面を参照して説明す
る。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, the present invention will be described with reference to the drawings.

【0008】本発明の第1の実施例で用いる酸化ケイ素
系ガラス形成装置は従来技術において用いられたものと
同様であり、図2に示す。
The silicon oxide glass forming apparatus used in the first embodiment of the present invention is the same as that used in the prior art, and is shown in FIG.

【0009】テトラエトキシシラン,水蒸気,四フッ化
炭素の各ガスは各々流量制御され、ガス配管2を通して
上部電極3より反応室1内に導入される。下地基板4は
ヒーター5の上に設置され温度制御されている。また上
部電極3には発振周波数13.56MHzの高周波電源
が接続されており、必要に応じ周期的にオン/オフが可
能である。本発明の第1の実施例における酸化シリコン
系ガラス膜の形成の時のガス流量等のタイムチャートを
図1に示す。
The flow rate of each gas of tetraethoxysilane, water vapor and carbon tetrafluoride is controlled, and is introduced into the reaction chamber 1 from the upper electrode 3 through the gas pipe 2. The base substrate 4 is set on a heater 5 and temperature-controlled. A high-frequency power supply having an oscillation frequency of 13.56 MHz is connected to the upper electrode 3, and can be turned on / off periodically as needed. FIG. 1 shows a time chart of a gas flow rate and the like when forming a silicon oxide-based glass film in the first embodiment of the present invention.

【0010】先ず、テトラエトキシシラン100scc
m,水蒸気50sccm,高周波パワーを150W,加
熱温度100℃において、シリケートガラス膜を厚さ5
0nm形成する。この際、高周波パワーは100kHz
のオン/オフの繰返し周波数でデューティ比30%にす
ることによって流動性が生じ平滑な表面を有する主成分
が2酸化ケイ素の酸化ケイ素系ガラス膜が形成される。
引き続いて、テトラエトキシシランガスを止め四フッ化
炭素ガス10sccmを導入すると同時に高周波パワー
を400W,デューティ比100%に設定する。四フッ
化炭素はプラズマによってフッ素ラジカルを生じるが、
フッ素ラジカルは、酸化ケイ素系ガラス膜中に、テトラ
エトキシシランが未反応で残存したSi−OH結合と水
との重縮合反応を促進する触媒作用があることを見出し
た。このようにして、膜質が緻密化される範囲は表面か
ら50nm程度である。さらに、酸化ケイ素系ガラス膜
の形成とフッ素ラジカルを用いた膜改質(緻密化処理)
を時間的に分けて独立に行なうので、膜改質時の高周波
パワーを高くすることが可能となり、イオンの運動エネ
ルギーを高くでき、膜の緻密化がさらに促進される。以
上を繰り返して行なうことにより、所望の酸化ケイ素系
ガラス膜を得る。
First, tetraethoxysilane 100 scc
m, water vapor 50 sccm, high frequency power 150 W, heating temperature 100 ° C., silicate glass film 5
0 nm is formed. At this time, the high frequency power is 100 kHz
By setting the duty ratio to 30% at a repetition frequency of ON / OFF, fluidity is generated and a silicon oxide-based glass film whose main component is silicon dioxide and has a smooth surface is formed.
Subsequently, the tetraethoxysilane gas is stopped and 10 sccm of the carbon tetrafluoride gas is introduced, and at the same time, the high frequency power is set to 400 W and the duty ratio is set to 100%. Carbon tetrafluoride generates fluorine radicals by plasma,
The present inventors have found that fluorine radicals have a catalytic action in a silicon oxide-based glass film to promote a polycondensation reaction between water and unreacted Si-OH bonds of tetraethoxysilane and water. Thus, the range in which the film quality is densified is about 50 nm from the surface. Furthermore, formation of silicon oxide glass film and film modification using fluorine radicals (densification treatment)
Is performed separately in time, the high-frequency power at the time of film modification can be increased, the kinetic energy of ions can be increased, and the film can be further densified. By repeating the above, a desired silicon oxide-based glass film is obtained.

【0011】次に、本実施例の具体例として半導体装置
の層間絶縁膜の形成について説明する。
Next, the formation of an interlayer insulating film of a semiconductor device will be described as a specific example of this embodiment.

【0012】まず、図3(a)に示すように、シリコン
基板21にシリコン酸化膜22、図示しないトランジス
タ等の素子、金属膜配線23が形成された下地基板を準
備する。この上に、図3(b)に示すように、テトラエ
トキシシランと水蒸気を用いて、平滑な表面を有する酸
化ケイ素系ガラス膜24−1を厚さ50nm形成する。
引き続いて、図3(c)に示すように、四フッ化炭素プ
ラズマ中のフッ素ラジカル及びイオン29にさらすこと
によって酸化ケイ素系ガラス膜24−1は緻密化された
酸化ケイ素系膜30−1になる。同様に、図4(a)に
示すように、酸化ケイ素系ガラス膜24−2を形成し、
図4(b)に示すように、緻密化処理を行なう。このよ
うな酸化ケイ素系ガラス膜の形成と緻密化処理を例えば
10回繰り返すことにより、図4(c)に示すように、
緻密化された酸化ケイ素系ガラス膜30が厚さ1μm層
間絶縁膜として形成される。従来技術において形成した
酸化ケイ素系ガラス膜は、800℃の熱処理後の膜厚
が、形成時の膜厚に比較して15%収縮するような疎な
膜質を有していたが、本発明第1の実施例によれば5%
収縮にまで改善される。その結果、従来技術において見
られた、膜のクラックやポイズンドビアホールを生じる
ことが無くなる。
First, as shown in FIG. 3A, a base substrate having a silicon substrate 21, on which a silicon oxide film 22, a device such as a transistor (not shown), and a metal film wiring 23 are formed, is prepared. On this, as shown in FIG. 3B, a silicon oxide-based glass film 24-1 having a smooth surface is formed to a thickness of 50 nm by using tetraethoxysilane and water vapor.
Subsequently, as shown in FIG. 3C, the silicon oxide-based glass film 24-1 is turned into a densified silicon oxide-based film 30-1 by exposure to fluorine radicals and ions 29 in the carbon tetrafluoride plasma. Become. Similarly, as shown in FIG. 4A, a silicon oxide-based glass film 24-2 is formed,
As shown in FIG. 4B, a densification process is performed. By repeating such formation and densification treatment of the silicon oxide-based glass film, for example, ten times, as shown in FIG.
The densified silicon oxide-based glass film 30 is formed as a 1 μm-thick interlayer insulating film. The silicon oxide-based glass film formed in the prior art has a sparse film quality such that the film thickness after heat treatment at 800 ° C. shrinks by 15% compared to the film thickness when formed. 5% according to one embodiment
Improved to shrinkage. As a result, cracks in the film and poisoned via holes, which are observed in the related art, are not generated.

【0013】次に本発明第2の実施例について図面を参
照して説明する。
Next, a second embodiment of the present invention will be described with reference to the drawings.

【0014】図5は本発明第2の実施例において用いら
れる酸化ケイ素系ガラス膜形成装置の模式図である。
FIG. 5 is a schematic view of a silicon oxide glass film forming apparatus used in the second embodiment of the present invention.

【0015】第1の実施例と異なる点は、プラズマの形
成用の電源として、スイッチ9によって高周波電源6と
低周波電源7が交互に選択できる構造となっている。酸
化ケイ素系ガラス膜の形成について図6を参照して説明
する。
The difference from the first embodiment is that a high frequency power source 6 and a low frequency power source 7 can be alternately selected by a switch 9 as a power source for forming plasma. The formation of the silicon oxide-based glass film will be described with reference to FIG.

【0016】まず、酸化ケイ素系ガラス膜を第1の実施
例と同様に13.56MHzの高周波をデューティ比3
0%、パワー150Wにして形成する。引き続いて、電
源を400kHzの低周波電源に切り替え、400W、
デューティ比60%、にして20秒の膜改質処理を行な
う。低周波を用いることによって、イオンの運動エネル
ギーは高くなり、第1の実施例に比較してさらに膜の緻
密性は向上し、800℃での熱処理後の膜収縮は3%に
まで改善される。
First, a high frequency of 13.56 MHz was applied to the silicon oxide glass film at a duty ratio of 3 in the same manner as in the first embodiment.
It is formed with 0% power and 150 W. Subsequently, the power supply was switched to a low frequency power supply of 400 kHz, and 400 W,
The film reforming process is performed for 20 seconds with a duty ratio of 60%. By using a low frequency, the kinetic energy of the ions is increased, the denseness of the film is further improved as compared with the first embodiment, and the film shrinkage after the heat treatment at 800 ° C. is improved to 3%. .

【0017】以上、テトラエトキシシランを用いて説明
したがその他のアルコキシランやシロキサン等の有機シ
ランを用いて酸化ケイ素系ガラス膜を形成する場合にも
適用できる。また、水蒸気に代えて酸素でも良い。さら
に、フッ素を含むガスとして四フッ化炭素ガスの他に六
フッ化二炭素ガス(C2 F6 ),フッ素ガス(F2 )を
用いても良い。
Although the above description has been made using tetraethoxysilane, the present invention can be applied to a case where a silicon oxide-based glass film is formed using other organic silanes such as alkoxylan and siloxane. Further, oxygen may be used instead of steam. Further, as the gas containing fluorine, other than carbon tetrafluoride gas, dicarbon hexafluoride gas (C2 F6) or fluorine gas (F2) may be used.

【0018】[0018]

【発明の効果】以上説明したように本発明は、フッ素ラ
ジカルの触媒作用を用いることにより、テトラエトキシ
シランなどの有機シランガスと水蒸気または酸素ガスを
含むプラズマ雰囲気から形成される酸化ケイ素系ガラス
膜を緻密化させて半導体装置の層間絶縁膜を形成するの
で、層間絶縁膜のクラックや上層配線形成時のポイズン
ドビアホールを生じることが無く、半導体装置の歩留
り、及び信頼性が一層改善されるという効果を有する。
As described above, the present invention provides a silicon oxide glass film formed from a plasma atmosphere containing an organic silane gas such as tetraethoxysilane and water vapor or oxygen gas by using the catalytic action of fluorine radicals. Since the interlayer insulating film of the semiconductor device is formed by densification, cracks in the interlayer insulating film and poisoned via holes at the time of forming upper layer wiring do not occur, and the yield and reliability of the semiconductor device are further improved. Having.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施例におけるガス流量等のタ
イムチャートである。
FIG. 1 is a time chart of a gas flow rate and the like in a first embodiment of the present invention.

【図2】本発明第1の実施例及び従来技術において用い
られる酸化ケイ素系ガラス膜形成装置の模式図である。
FIG. 2 is a schematic view of a silicon oxide-based glass film forming apparatus used in the first embodiment of the present invention and the prior art.

【図3】本発明の第1の実施例の説明のための(a)〜
(c)に分図して示す工程順断面図である。
FIGS. 3A to 3C are diagrams for explaining the first embodiment of the present invention.
It is a process order sectional view divided and shown to (c).

【図4】図3に対応する工程の次工程の説明のための
(a)〜(c)に分図して示す工程順断面図である。
4 (a) to 4 (c) are cross-sectional views in the order of steps for explaining a step following the step corresponding to FIG. 3;

【図5】本発明第2の実施例において用いられる酸化ケ
イ素系ガラス膜形成装置の模式図である。
FIG. 5 is a schematic diagram of a silicon oxide-based glass film forming apparatus used in a second embodiment of the present invention.

【図6】本発明第2の実施例におけるガス流量等のタイ
ムチャートである。
FIG. 6 is a time chart of a gas flow rate and the like in a second embodiment of the present invention.

【図7】従来技術の酸化ケイ素系ガラス膜形成における
ガス流量等のタイムチャートである。
FIG. 7 is a time chart of a gas flow rate and the like in a conventional silicon oxide-based glass film formation.

【図8】従来技術の説明のための(a)〜(c)に分図
して示す工程順断面図である。
8 (a) to 8 (c) are cross-sectional views in a process order for explaining a conventional technique.

【図9】従来技術におけるポイズンドビアホールの発生
を説明するための(a)〜(d)に分図して示す工程順
断面図である。
FIGS. 9A to 9D are cross-sectional views in the order of steps for explaining generation of a poisoned via hole according to the conventional technique.

【符号の説明】[Explanation of symbols]

1 反応室 2 ガス配管 3 上部電極 4 下地基板 5 ヒーター 6 高周波電源 7 低周波電源 8 排気孔 9 スイッチ 21 シリコン基板 22 酸化シリコン膜 23 金属膜配線 24,24−1,24−2 酸化ケイ素系ガラス膜 25 フォトレジスト膜 26 ビアホール 27 上層の金属膜配線 28 ポイズンドビアホール 29 フッ素ラジカル及びイオン 30,30−1,30−2 緻密化された酸化シリコ
ン系ガラス膜
DESCRIPTION OF SYMBOLS 1 Reaction chamber 2 Gas piping 3 Upper electrode 4 Base substrate 5 Heater 6 High frequency power supply 7 Low frequency power supply 8 Exhaust hole 9 Switch 21 Silicon substrate 22 Silicon oxide film 23 Metal film wiring 24, 24-1, 24-2 Silicon oxide glass Film 25 Photoresist film 26 Via hole 27 Upper metal film wiring 28 Poisoned via hole 29 Fluorine radicals and ions 30, 30-1, 30-2 Densified silicon oxide-based glass film

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 有機シランガスと水蒸気または酸素ガス
を含むプラズマ雰囲気から酸化ケイ素系ガラス膜を形成
して下地基板を被覆する工程と、フッ素並びに水蒸気又
は酸素を含むガスのプラズマ雰囲気で前記酸化ケイ素系
ガラス膜を緻密化する工程とを交互に繰り返して層間絶
縁膜を形成することを特徴とする半導体基板の製造方
法。
1. A a process for coating a base substrate to form a silicon oxide glass film from a plasma atmosphere containing organic silane gas and water vapor or oxygen gas, fluorine and steam addition
Forming an interlayer insulating film by alternately repeating the step of densifying the silicon oxide-based glass film in a plasma atmosphere of a gas containing oxygen .
【請求項2】 有機シランはテトラエトキシシランであ
る請求項1記載の半導体装置の製造方法。
2. The method according to claim 1, wherein the organic silane is tetraethoxysilane.
【請求項3】 酸素ガスを含むプラズマを発生させるの3. A method for generating a plasma containing oxygen gas.
より低い周波数でフッ素を含むガスのプラズマを発生さGenerates a plasma of fluorine-containing gas at a lower frequency
せる請求項1又は2記載の半導体装置の製造方法。The method for manufacturing a semiconductor device according to claim 1.
JP5139737A 1993-06-11 1993-06-11 Method for manufacturing semiconductor device Expired - Lifetime JP2666681B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5139737A JP2666681B2 (en) 1993-06-11 1993-06-11 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5139737A JP2666681B2 (en) 1993-06-11 1993-06-11 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JPH06349831A JPH06349831A (en) 1994-12-22
JP2666681B2 true JP2666681B2 (en) 1997-10-22

Family

ID=15252206

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5139737A Expired - Lifetime JP2666681B2 (en) 1993-06-11 1993-06-11 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP2666681B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1225638B (en) * 1988-12-28 1990-11-22 Sgs Thomson Microelectronics LOGIC DEVICE INTEGRATED AS A NETWORK OF DISTRIBUTED MEMORY LINKS
JP3236576B2 (en) 1999-03-24 2001-12-10 キヤノン販売株式会社 Method for forming interlayer insulating film, chemical vapor deposition apparatus, and semiconductor device
JP3184177B2 (en) 1999-03-26 2001-07-09 キヤノン販売株式会社 Method for forming interlayer insulating film, semiconductor manufacturing apparatus, and semiconductor device
JP3365554B2 (en) 2000-02-07 2003-01-14 キヤノン販売株式会社 Method for manufacturing semiconductor device
JP4764988B2 (en) * 2004-07-29 2011-09-07 富士電機株式会社 Method for manufacturing insulated gate field effect transistor

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2716801B2 (en) * 1989-06-20 1998-02-18 株式会社リコー Traveling body drive
JP2659600B2 (en) * 1990-01-18 1997-09-30 三菱電機株式会社 Method for manufacturing semiconductor device

Also Published As

Publication number Publication date
JPH06349831A (en) 1994-12-22

Similar Documents

Publication Publication Date Title
US5426076A (en) Dielectric deposition and cleaning process for improved gap filling and device planarization
JP2697315B2 (en) Method of forming fluorine-containing silicon oxide film
JPH0729897A (en) Manufacture of semiconductor device
JPH05226480A (en) Manufacture of semiconductor device
JPH098032A (en) Formation of insulation film
JP3522917B2 (en) Semiconductor device manufacturing method and semiconductor manufacturing apparatus
JP3666106B2 (en) Manufacturing method of semiconductor device
JP2666681B2 (en) Method for manufacturing semiconductor device
JP2758847B2 (en) Method of forming spin-on-glass film
JP3610745B2 (en) Method for forming interlayer insulating film
JP3104750B2 (en) Method for manufacturing semiconductor device
JPH10135209A (en) Formation of multi-layer wiring
JP2001168098A (en) Semiconductor device and method of forming pattern data
JPH06163523A (en) Fabrication of semiconductor device
JP3225331B2 (en) Method of forming SOG film and ozone treatment apparatus
JP3228251B2 (en) CVD apparatus and semiconductor device manufacturing method using the same
JPH07288251A (en) Manufacture of semiconductor device
JP3508321B2 (en) Method of forming insulating film
JP4616492B2 (en) Method for forming insulating film of semiconductor element
JP3371188B2 (en) Method of forming insulating film
JPH04343456A (en) Manufacture of semiconductor device
JP2000223485A (en) Formation of composite insulation film and fabrication of semiconductor device employing the same
JP3254207B2 (en) Manufacturing method of insulating film
JPH09330925A (en) Formation of low dielectric-constant silicon oxide insulating film and semiconductor device using it
JPS62274082A (en) Dry etching method

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19970527