JPH09160748A - Graphic controller - Google Patents

Graphic controller

Info

Publication number
JPH09160748A
JPH09160748A JP31451695A JP31451695A JPH09160748A JP H09160748 A JPH09160748 A JP H09160748A JP 31451695 A JP31451695 A JP 31451695A JP 31451695 A JP31451695 A JP 31451695A JP H09160748 A JPH09160748 A JP H09160748A
Authority
JP
Japan
Prior art keywords
control device
frame memory
image data
bank
crt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP31451695A
Other languages
Japanese (ja)
Inventor
Chiharu Sato
千春 佐藤
Masufumi Kawakami
益史 川上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP31451695A priority Critical patent/JPH09160748A/en
Publication of JPH09160748A publication Critical patent/JPH09160748A/en
Pending legal-status Critical Current

Links

Landscapes

  • Digital Computer Display Output (AREA)

Abstract

PROBLEM TO BE SOLVED: To actualize the increase of CRTs, a high definition, and the complexity of graphic processing by selecting a frame memory provided corresponding to each CRT according to a specification signal from the display controller and storing image data of the address map of the display controller. SOLUTION: The display controller 20 generates image data, stores the image data in the address map, and further outputs the specification signal specifying CRTs 351 -35m where the image data are displayed. A large-screen display device 30 selects frame memories 331 -33m provided corresponding to the CRTs 351 -35m according to the specification signal outputted from the display controller 20, stores the image data stored in the address map of the display controller 20 in the frame memories 331 -33m , and displays the image data on the CRTs 351 -35m . Consequently, even when address space of a large capacity is needed, address space can efficiently be used corresponding to it.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】この発明は、複数のCRTを
組み合わせることにより映像を表示する大画面表示装置
を制御するグラフィック制御装置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a graphic control device for controlling a large screen display device for displaying an image by combining a plurality of CRTs.

【0002】[0002]

【従来の技術】図14は例えば特開平2−302794
号公報に示された従来のグラフィック制御装置の構成と
大画面表示装置の構成との関係を示す構成図あり、図に
おいて、1は表示制御装置、2は大画面表示装置10に
対して描画処理を実行するCPU、3はCPU2と大画
面表示装置10との間でディジタルデータの授受を行う
拡張バスインターフェース、4は拡張バス、10は複数
のCRT111 〜11nが接続され、これらを組み合わ
せることにより一映像を表示する大画面表示装置であ
る。
2. Description of the Related Art FIG. 14 shows, for example, Japanese Patent Application Laid-Open No. 2-302794.
FIG. 1 is a configuration diagram showing the relationship between the configuration of a conventional graphic control device and the configuration of a large screen display device shown in Japanese Patent Publication No. 1-96, wherein 1 is a display control device and 2 is a drawing process for a large screen display device 10. CPU for executing the above, 3 is an expansion bus interface for exchanging digital data between the CPU 2 and the large screen display device 4, 4 is an expansion bus, and 10 is a plurality of CRTs 11 1 to 11 n connected, and these are combined. It is a large-screen display device that displays one image.

【0003】121 〜12n はバスインターフェース1
3を介してCPU2からのディジタルデータを入力する
フレームメモリ、141 〜14n はフレームメモリ12
1 〜12n から読み出された内容をCRT用のディジタ
ル入力信号に変換する表示手段、15はそれぞれのフレ
ームメモリ121 〜12n および表示手段141 〜14
n と接続され、伝送に必要なタイミング信号を発生する
ことにより、フレームメモリ121 〜12n に格納され
ている内容をCRT111 〜11n に表示する表示装置
制御回路である。
Bus interfaces 1 to 12 1 to 12 n
A frame memory for inputting digital data from the CPU 2 via 3, 3 1 to 14 n is a frame memory 12
Display means for converting the contents read from 1 to 12 n into a digital input signal for CRT, and 15 for each frame memory 12 1 to 12 n and display means 14 1 to 14
It is connected to n, by generating a timing signal necessary for transmission, a display device control circuit to display the contents stored in the frame memory 12 1 to 12 n to the CRT 11 1 to 11 n.

【0004】次に動作について説明する。図15は従来
のグラフィック制御装置の動作を説明するための構成図
であり、図において、51 〜5n はCPU2のアドレス
空間にマッピングされたフレームメモリ領域であり、図
14と同一の符号については説明を省略する。CPU2
のアドレス空間のフレームメモリ領域51 〜5n は、フ
レームメモリ121 〜12n に対応して分割されてい
る。また各フレームメモリ121 〜12n の個々のデー
タ格納領域はCRT111 〜11n の各画素と一対一に
対応している。
Next, the operation will be described. Figure 15 is a block diagram for explaining the operation of a conventional graphics controller, in FIG, 5 1 to 5 n is a frame memory area that is mapped to CPU2 address space, the same reference numerals as in FIG. 14 Is omitted. CPU2
The frame memory areas 5 1 to 5 n of the address space are divided corresponding to the frame memories 12 1 to 12 n . The individual data storage areas of the frame memories 12 1 to 12 n correspond to the pixels of the CRTs 11 1 to 11 n on a one-to-one basis.

【0005】まず、CPU2はアドレス空間にマッピン
グされたフレームメモリ領域51 〜5n の中から対象と
なる領域を指定した後に、例えばCPU2がフレームメ
モリ領域51 を指定した場合には、各画素と対応するデ
ィジタルデータをフレームメモリ領域51 に順次格納す
る。次に、CPU2は拡張バスインターフェース3、拡
張バス4、及び大画面表示装置10のバスインターフェ
ース13を介して、表示装置制御回路15に対して指定
したフレームメモリ121 〜12n を報知する。
First, the CPU 2 specifies a target area from the frame memory areas 5 1 to 5 n mapped in the address space, and then, for example, when the CPU 2 specifies the frame memory area 5 1 , each pixel The digital data corresponding to the above are sequentially stored in the frame memory area 5 1 . Next, the CPU 2 notifies the display device control circuit 15 of the designated frame memories 12 1 to 12 n via the expansion bus interface 3, the expansion bus 4, and the bus interface 13 of the large screen display device 10.

【0006】そして、表示装置制御回路15ではCPU
2により指定された例えば、フレームメモリ121 とバ
スインターフェース13とを接続し、フレームメモリ領
域51 から送信されるディジタルデータをフレームメモ
リ121 に順次格納する。次に、表示装置制御回路15
ではフレームメモリ121 に格納されているディジタル
データを表示手段141 を介してCRT用のディジタル
入力信号に変換した後、CRT111 に順次出力する。
Then, in the display device control circuit 15, the CPU
Designated by, for example, 2, connects the frame memory 12 1 and the bus interface 13, sequentially stores the digital data sent from the frame memory area 5 1 in the frame memory 12 1. Next, the display device control circuit 15
Then, the digital data stored in the frame memory 12 1 is converted into a digital input signal for CRT through the display means 14 1 and then sequentially output to the CRT 11 1 .

【0007】[0007]

【発明が解決しようとする課題】従来のグラフィック制
御装置は以上のように構成されているので、CRT11
の増加、およびCRT11の高精細化にともなう画素数
の増大、グラフィック処理の複雑化に対処するために、
大容量のアドレス空間が必要であった。しかし、拡張バ
スのアドレス空間の制約により、CRT11の増加、C
RT11の高精細化、およびグラフィック処理の複雑化
を制限しなければならないなどの課題があった。
Since the conventional graphic control device is constructed as described above, the CRT 11
In order to cope with the increase in the number of pixels and the increase in the number of pixels accompanying the higher definition of the CRT 11, and the complicated graphics processing.
A large amount of address space was needed. However, due to the restrictions on the address space of the expansion bus, the number of CRTs increases and C
There is a problem that the high definition of the RT 11 and the complexity of graphic processing must be limited.

【0008】この発明は上記のような課題を解決するた
めになされたもので、CPU2のアドレス空間を効率よ
く使用することにより、CRT11の増加、CRT11
の高精細化、およびグラフィック処理の複雑化を実現さ
せることができるグラフィック制御装置を得ることを目
的とする。
The present invention has been made in order to solve the above problems, and increases the CRT 11 and the CRT 11 by efficiently using the address space of the CPU 2.
It is an object of the present invention to obtain a graphic control device capable of realizing high definition of and high complexity of graphic processing.

【0009】[0009]

【課題を解決するための手段】請求項1記載の発明に係
るグラフィック制御装置は、第1の表示制御装置によ
り、画像データを生成し、その画像データをアドレスマ
ップに格納するとともに、その画像データを表示するC
RTを指定する指定信号を出力し、第1の大画面表示装
置により、この第1の表示制御装置から出力された指定
信号に基づいて、各CRTに対応して設けられた第1の
フレームメモリを選択し、第1の表示制御装置のアドレ
スマップに格納されている画像データを第1のフレーム
メモリに格納し、第1のフレームメモリに格納された画
像データをCRTに表示するようにしたものである。
According to a first aspect of the present invention, there is provided a graphic control device for generating image data, storing the image data in an address map, and generating the image data. To display C
A first frame memory provided corresponding to each CRT by outputting a designation signal designating RT, and by the first large screen display device based on the designation signal output from the first display control device. By selecting, the image data stored in the address map of the first display control device is stored in the first frame memory, and the image data stored in the first frame memory is displayed on the CRT. Is.

【0010】請求項2記載の発明に係るグラフィック制
御装置は、第1のフレームメモリ選択手段は、第1の表
示制御装置から出力された指定信号を格納するレジスタ
を有し、このレジスタに設定された指定信号に基づいて
第1のフレームメモリを選択するようにしたものであ
る。
In the graphic control device according to the second aspect of the present invention, the first frame memory selection means has a register for storing the designation signal output from the first display control device, and is set in this register. The first frame memory is selected based on the designated signal.

【0011】請求項3記載の発明に係るグラフィック制
御装置は、第2の表示制御装置により、画像データを生
成し、その画像データを複数のバンク領域に分割された
アドレスマップに格納するとともに、CRTに表示する
バンク領域を指定するバンク指定信号を出力し、第2の
大画面表示装置により、この第2の表示制御装置から出
力されたバンク指定信号に基づいて、第2の表示制御装
置のアドレスマップに格納されているバンク領域の画像
データをそれぞれの第2のフレームメモリに格納し、第
2のフレームメモリに格納された画像データをCRTに
表示するようにしたものである。
According to a third aspect of the present invention, there is provided a graphic control device, wherein the second display control device generates image data, stores the image data in an address map divided into a plurality of bank areas, and at the same time, a CRT. A bank designation signal designating a bank area to be displayed on the second display controller is output by the second large-screen display device based on the bank designation signal output from the second display controller. The image data of the bank area stored in the map is stored in each second frame memory, and the image data stored in the second frame memory is displayed on the CRT.

【0012】請求項4記載の発明に係るグラフィック制
御装置は、第3の表示制御装置により、画像データを生
成し、その画像データを複数のバンク領域に分割された
アドレスマップに格納するとともに、画像データを表示
するCRTを指定する指定信号とCRTに表示するバン
ク領域を指定するバンク指定信号とを出力し、第3の大
画面表示装置により、この第3の表示制御装置から出力
された指定信号およびバンク指定信号に基づいて、各C
RTに対応して設けられた第2のフレームメモリを選択
し、第3の表示制御装置のアドレスマップに格納されて
いるバンク領域の画像データを選択された第2のフレー
ムメモリに格納し、および第2のフレームメモリに格納
された画像データをCRTに表示するようにしたもので
ある。
According to a fourth aspect of the present invention, in the graphic control device, the third display control device generates image data, stores the image data in an address map divided into a plurality of bank areas, and A designation signal that designates a CRT that displays data and a bank designation signal that designates a bank area to be displayed on the CRT are output, and the designation signal output from the third display control device by the third large screen display device. And each C based on the bank designation signal
A second frame memory provided corresponding to RT is selected, image data of the bank area stored in the address map of the third display controller is stored in the selected second frame memory, and The image data stored in the second frame memory is displayed on the CRT.

【0013】請求項5記載の発明に係るグラフィック制
御装置は、第4の表示制御装置により、画像データを生
成し、その画像データを複数のバンク領域に分割された
アドレスマップに格納するとともに、CRTに表示する
画像データのバンク領域を指定するバンク指定信号を出
力するか、またはバンク領域間でコピー処理を行う場合
は所定のコピー情報を出力し、第4の大画面表示装置に
より、この第4の表示制御装置から出力されたバンク指
定信号に基づいて、第4の表示制御装置のアドレスマッ
プに格納されているバンク領域の画像データをそれぞれ
の第2のフレームメモリに格納し、第4の表示制御装置
から出力されたコピー情報に基づいて、バンク領域間の
コピー処理を行うか、または、第2のフレームメモリに
格納された画像データをCRTに表示するようにしたも
のである。
According to a fifth aspect of the present invention, in the graphic control device, the fourth display control device generates image data, stores the image data in an address map divided into a plurality of bank areas, and at the same time, a CRT. The bank designation signal designating the bank area of the image data to be displayed on the screen is output, or predetermined copy information is output when the copy processing is performed between the bank areas, and the fourth large screen display device displays the fourth screen information. The image data of the bank area stored in the address map of the fourth display control device is stored in the respective second frame memories based on the bank designation signal output from the display control device of Based on the copy information output from the control device, copy processing between the bank areas is performed, or the image data stored in the second frame memory is processed. It is obtained so as to display the data on the CRT.

【0014】請求項6記載の発明に係るグラフィック制
御装置は、第5の表示制御装置により、画像データを生
成し、その画像データを複数のバンク領域に分割された
アドレスマップに格納するとともに、CRTに表示する
画像データのバンク領域を指定するバンク指定信号を出
力するか、または特定のCRTのバンク間でコピー処理
を行う場合は所定のコピー情報を出力し、第5の大画面
表示装置により、この第5の表示制御装置から出力され
たバンク指定信号に基づいて、第5の表示制御装置のア
ドレスマップに格納されているバンク領域の画像データ
をそれぞれの第2のフレームメモリに格納し、第5の表
示制御装置から出力されたコピー情報に基づいて、全て
の第2のフレームメモリが内部のアドレスマップに割り
当て、外部からの指示により特定のCRTに対応する第
2のフレームメモリのバンク領域間のコピー処理を行う
か、または、第2のフレームメモリに格納された画像デ
ータを基づいてCRTに表示するようにしたものであ
る。
According to a sixth aspect of the present invention, in the graphic control device, the fifth display control device generates image data, stores the image data in an address map divided into a plurality of bank areas, and at the same time, a CRT. A bank designation signal for designating a bank area of image data to be displayed on the screen is output, or predetermined copy information is output when a copy process is performed between banks of a specific CRT. Based on the bank designation signal output from the fifth display controller, the image data of the bank area stored in the address map of the fifth display controller is stored in the respective second frame memories, 5 based on the copy information output from the display controller, all the second frame memories are assigned to the internal address map, As shown, the copy processing between the bank areas of the second frame memory corresponding to the specific CRT is performed, or the image data stored in the second frame memory is displayed on the CRT. .

【0015】[0015]

【発明の実施の形態】以下、この発明の実施の一形態を
説明する。 実施の形態1.図1はこの発明の実施の形態1によるグ
ラフィック制御装置を示す構成図、図2はこの発明の実
施の形態1によるグラフィック制御装置において、表示
制御装置のCPUのアドレスマップと大画面表示装置の
フレームメモリとの関係を模式的に示す構成図であり、
図において20は表示制御装置(第1の表示制御装
置)、21は大画面表示装置(第1の大画面表示装置)
30内のフレームメモリ331 〜33n (第1のフレー
ムメモリ)に対して読み出し/書き込み処理を行い描画
を実行するCPU、22は表示制御装置20内の拡張バ
スインタフェース、23は図3に示すに4バイト毎のデ
ータ列196608個から構成されたCPU21内のア
ドレスマップ(外部のCPUのアドレスマップ)、29
はCPU21と大画面表示装置30とを接続する拡張バ
スである。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of the present invention will be described below. Embodiment 1 FIG. 1 is a block diagram showing a graphic control device according to a first embodiment of the present invention, and FIG. 2 is a graphic control device according to the first embodiment of the present invention in which an address map of a CPU of a display control device and a frame of a large screen display device are shown. It is a block diagram which shows the relationship with a memory typically,
In the figure, 20 is a display control device (first display control device), 21 is a large screen display device (first large screen display device)
A CPU that performs read / write processing on the frame memories 33 1 to 33 n (first frame memory) in 30 to execute drawing, 22 is an expansion bus interface in the display control device 20, and 23 is shown in FIG. An address map in the CPU 21 (address map of external CPU) composed of 196608 data strings of 4 bytes each,
Is an expansion bus that connects the CPU 21 and the large screen display device 30.

【0016】30は複数のCRT351 〜35n を備え
た大画面表示装置、31は大画面表示装置30側のバス
インタフェース、32は図2に示すようにCRTチャネ
ルレジスタ(レジスタ)32aの設定に基づきフレーム
メモリ331 〜33n をCPU21内のアドレスマップ
23に割り当てるフレームメモリ選択部(第1のフレー
ムメモリ選択手段)であり、例えば、CPU21からC
RTチャネルレジスタ32aに1が書き込まれている場
合には、CPU21内のアドレスマップ23にはフレー
ムメモリ331 が割り当てられる。341 〜34n はお
のおのに対応するフレームメモリ331 〜33n から読
み出したデータをCRT351 〜35nの入力信号に変
換する表示手段、351 〜35n は図4に示すように、
例えば縦767画素、横1023画素から構成されるC
RTであり、例えば画素P(0,0)〜画素P(3,
0)の4画素が1つのデータ列として割り当てられてい
る。
Reference numeral 30 is a large screen display device having a plurality of CRTs 35 1 to 35 n , 31 is a bus interface on the large screen display device 30 side, and 32 is a CRT channel register (register) 32a as shown in FIG. A frame memory selection unit (first frame memory selection unit) that allocates the frame memories 33 1 to 33 n to the address map 23 in the CPU 21, based on, for example, the CPU 21 to C
When 1 is written in the RT channel register 32a, the frame memory 33 1 is assigned to the address map 23 in the CPU 21. 34 1 to 34C n display means for converting the data read from the frame memory 33 1 ~ 33 n corresponding to each input signal CRT35 1 ~35 n, 35 1 ~35 n , as shown in FIG. 4,
For example, C composed of 767 vertical pixels and 1023 horizontal pixels
RT, for example, pixel P (0,0) to pixel P (3,3
4 pixels of 0) are assigned as one data string.

【0017】次に動作について説明する。図5はこの発
明の実施の形態1によるグラフィック制御装置の動作手
順を示すフローチャートである。ここで、CRT351
のデータ列Aの画素P(X,Y)を白から黒に変更する
場合を例にすると(図4参照)、まず、CPU21はC
RT351 を選択するために、CRTチャネルレジスタ
32aに1を書き込む(ステップST1)。次に、フレ
ームメモリ選択部32はCRTチャネルレジスタ32a
に設定された”1”に基づいて、フレームメモリ331
をCPU21のアドレスマップ23に割り当てる(ステ
ップST2)。
Next, the operation will be described. FIG. 5 is a flowchart showing an operation procedure of the graphic control device according to the first embodiment of the present invention. Where CRT35 1
For example, when the pixel P (X, Y) of the data string A is changed from white to black (see FIG. 4), first, the CPU 21 sets C
In order to select RT35 1 , 1 is written in the CRT channel register 32a (step ST1). Next, the frame memory selection unit 32 uses the CRT channel register 32a.
Based on “1” set in the frame memory 33 1
Is assigned to the address map 23 of the CPU 21 (step ST2).

【0018】そして、CPU21は描画する画面上の画
素位置に対応するフレームメモリ331 のアドレス(A
DDR+B(図3参照))に、更新する画素データP
(X,Y)を含むデータ列Aを読み込み(ステップST
3)、その後にCPU21は更新する画素P(X,Y)
部分の色データのみを演算処理により書き換える。そし
て、このデータ列Aをフレームメモリ331 の元のアド
レスに書き込む(ステップST4)。その後、表示手段
341 を介してCRT351 のデータ列Aの画素P
(X,Y)が白から黒に変更する。
Then, the CPU 21 sends the address (A) of the frame memory 33 1 corresponding to the pixel position on the screen to be drawn.
DDR + B (see FIG. 3)), the pixel data P to be updated
Read data string A including (X, Y) (step ST
3) and then the CPU 21 updates the pixel P (X, Y)
Only the color data of the part is rewritten by arithmetic processing. Then, the data string A is written in the original address of the frame memory 33 1 (step ST4). Then, the pixel P of CRT 35 1 data sequence A through the display unit 34 1
(X, Y) changes from white to black.

【0019】以上のように、この実施の形態1によれ
ば、フレームメモリ選択部32は、CRTチャネルレジ
スタ32aの設定に基づき、フレームメモリ331 〜3
n をCPU21内のアドレスマップ23に割り当てる
ことができるので、大容量のアドレス空間が必要であっ
た場合でも、それに対応してアドレス空間を効率よく使
用することができ、CRT351 〜35n の増加、CR
T351 〜35n の高精細化、およびグラフィック処理
の複雑化を実現させることができるという効果が得られ
る。
As described above, according to the first embodiment, the frame memory selection unit 32 is based on the setting of the CRT channel register 32a, and the frame memories 33 1 to 3 3
Since 3 n can be allocated to the address map 23 in the CPU 21, even if a large capacity address space is required, the address space can be efficiently used corresponding to it, and the CRTs 35 1 to 35 n can be efficiently used. Increase, CR
T35 high definition of 1 to 35 n, and there is an advantage that it is possible to realize the complexity of graphics processing.

【0020】実施の形態2.図6はこの発明の実施の形
態2によるグラフィック制御装置において、表示制御装
置のCPUのアドレスマップと大画面表示装置のフレー
ムメモリおよびバンク分割フレームメモリとの関係を模
式的に示す構成図である。図において、実施の形態1と
同一の符号は同一または相当部分を示すので説明を省略
する。411〜41n は複数の記憶領域毎(以下、バン
クという)に分割されたバンク分割フレームメモリ(第
2のフレームメモリ)、42はフレームメモリ選択部3
2内(図1参照)に設けられ、バンク分割フレームメモ
リ411 〜41n 内のバンクを設定するバンク選択レジ
スタである。
Embodiment 2 FIG. 6 is a block diagram schematically showing the relationship between the address map of the CPU of the display control device and the frame memory and bank divided frame memory of the large screen display device in the graphic control device according to the second embodiment of the present invention. In the figure, the same reference numerals as those in the first embodiment indicate the same or corresponding parts, and therefore the description thereof will be omitted. Reference numerals 41 1 to 41 n are bank divided frame memories (second frame memories) divided into a plurality of storage areas (hereinafter referred to as banks), and 42 is a frame memory selection unit 3
2 is a bank selection register which is provided in the bank 2 (see FIG. 1) and sets the banks in the bank divided frame memories 41 1 to 41 n .

【0021】実施の形態1では、フレームメモリ選択部
32がCRTチャネルレジスタ32aの設定に基づき、
フレームメモリ331 〜33n をCPU21内のアドレ
スマップ23に割り当てるものについて示したが、この
実施の形態2では、図6及び図7に示すように、CPU
21内のアドレスマップ23を各バンク分割フレームメ
モリ411 〜41n 内のバンクM(例えば、1つのバン
クの記憶領域は、4ビットの1データ列で196608
個存在する)について共用とし、CPU21はフレーム
メモリ選択部32を順次切り替えながら、バンク選択レ
ジスタ42を任意の設定に基づき、バンクMを切り替え
るようにしてもよい。
In the first embodiment, the frame memory selection unit 32 is based on the setting of the CRT channel register 32a.
Although the frame memories 33 1 to 33 n are assigned to the address map 23 in the CPU 21 in the second embodiment, as shown in FIG. 6 and FIG.
The address map 23 in 21 is divided into the bank M in each of the divided frame memories 41 1 to 41 n (for example, the storage area of one bank is 196608 which is a 4-bit 1-data string).
The CPU 21 may switch the bank M based on an arbitrary setting of the bank selection register 42 while sequentially switching the frame memory selection unit 32.

【0022】次に動作について説明する。図8はこの発
明の実施の形態2によるグラフィック制御装置の動作手
順を示すフローチャートである。ここで、まずCRT3
1 にバンク分割フレームメモリ411 のバンク1に記
録されている三角形を描画した後に、次にCRT352
にバンク分割フレームメモリ412 のバンク1に記録さ
れている四角形を描画し、最後にCRT351 バンク分
割フレームメモリ411 のバンク2に記録されているに
円を描画する場合を例にする。
Next, the operation will be described. FIG. 8 is a flowchart showing the operation procedure of the graphic control device according to the second embodiment of the present invention. First, CRT3
After drawing the triangle recorded in the bank 1 of the bank divided frame memory 41 1 in 5 1 , the CRT 35 2
An example will be described in which the quadrangle recorded in the bank 1 of the bank divided frame memory 41 2 is drawn, and the circle drawn in the bank 2 of the CRT 35 1 bank divided frame memory 41 1 is finally drawn.

【0023】まず、CPU21はバンク1を選択するた
めに、バンク選択レジスタ42に1を書き込む(ステッ
プST11)。次に、CPU21はCRT351 を設定
するために、CRTチャネルレジスタ32aに1を書き
込む。その結果、フレームメモリ選択部32はCRTチ
ャネルレジスタ32aに設定された”1”に基づいて、
CPU21のアドレスマップ23にバンク分割フレーム
メモリ411 のバンク1を割り当てる(ステップST1
2)。そして、CPU21はバンク分割フレームメモリ
411 のバンク1に記録されている三角形のデータを書
き込み(ステップST13)、続いて、CPU21はバ
ンク分割フレームメモリ412 のバンク1に記録されて
いる四角形のデータを書き込む(ステップST14)。
First, the CPU 21 writes 1 in the bank selection register 42 in order to select bank 1 (step ST11). Next, the CPU 21 writes 1 in the CRT channel register 32a in order to set the CRT 35 1 . As a result, the frame memory selection unit 32 determines, based on "1" set in the CRT channel register 32a,
The CPU21 of the address map 23 assigns a bank 1 bank division frame memory 41 1 (step ST1
2). Then, the CPU 21 writes the triangular data recorded in the bank 1 of the bank divided frame memory 41 1 (step ST13), and then the CPU 21 writes the rectangular data recorded in the bank 1 of the bank divided frame memory 41 2. Is written (step ST14).

【0024】次に、CPU21はバンク2を選択するた
めに、バンク選択レジスタ42に2を書き込む(ステッ
プST15)。次に、CPU21はCRT351 を設定
するために、CRTチャネルレジスタ32aに1を書き
込む。その結果、フレームメモリ選択部32はCRTチ
ャネルレジスタ32aに設定された”1”に基づいて、
CPU21のアドレスマップ23にバンク分割フレーム
メモリ411 のバンク2を割り当てる(ステップST1
6)。そして、CPU21はバンク分割フレームメモリ
411 のバンク1に記録されている円形のデータを書き
込む(ステップST17)。
Next, the CPU 21 writes 2 in the bank selection register 42 in order to select bank 2 (step ST15). Next, the CPU 21 writes 1 in the CRT channel register 32a in order to set the CRT 35 1 . As a result, the frame memory selection unit 32 determines, based on "1" set in the CRT channel register 32a,
The bank 2 of the bank divided frame memory 41 1 is assigned to the address map 23 of the CPU 21 (step ST1
6). Then, the CPU 21 writes the circular data recorded in the bank 1 of the bank division frame memory 41 1 (step ST17).

【0025】以上のように、この実施の形態2によれ
ば、CPU21内のアドレスマップ23を各バンク分割
フレームメモリ411 〜41n 内のバンクMについて共
用とし、CPU21はフレームメモリ選択部32を順次
切り替えながら、バンク選択レジスタ42を任意の設定
に基づき、切り替えるように構成したので、多くのデー
タを瞬時にして切り替えることができるため、実施の形
態1に比べて複雑な描画・表示機能を実現することがで
きる効果が得られる。
As described above, according to the second embodiment, the address map 23 in the CPU 21 is shared by the banks M in the bank divided frame memories 41 1 to 41 n , and the CPU 21 sets the frame memory selection unit 32. Since the bank selection register 42 is configured to be switched based on an arbitrary setting while sequentially switching, a large amount of data can be switched in an instant, so that a complicated drawing / display function is realized as compared with the first embodiment. The effect that can be obtained is obtained.

【0026】実施の形態3.図9はこの発明の実施の形
態3によるグラフィック制御装置において、表示制御装
置のCPUのアドレスマップと大画面表示装置のフレー
ムメモリおよびバンク分割フレームメモリとの関係を模
式的に示す構成図である。図において、実施の形態1お
よび2と同一の符号は同一または相当部分を示すので説
明を省略する。実施の形態2では、CPU21内のアド
レスマップ23を各バンク分割フレームメモリ411
41n 内のバンクMについて共用とし、CPU21はバ
ンク選択レジスタ42のみを任意の設定に基づき、切り
替えるものについて示した。
Embodiment 3 FIG. FIG. 9 is a configuration diagram schematically showing the relationship between the address map of the CPU of the display control device and the frame memory and bank divided frame memory of the large screen display device in the graphic control device according to the third embodiment of the present invention. In the figure, the same reference numerals as those in the first and second embodiments indicate the same or corresponding portions, and therefore their explanations are omitted. In the second embodiment, each bank division frame memories 41 1 to the address map 23 in the CPU21
The bank M in 41 n is shared, and the CPU 21 switches only the bank selection register 42 based on an arbitrary setting.

【0027】この実施の形態2では、図9に示すよう
に、CRTチャネルレジスタ32aとバンク選択レジス
タ42とを備えることにより、CPU21はCRTチャ
ネルレジスタ32aとバンク選択レジスタ42との設定
に基づき、両者を任意に切り替えるように構成したの
で、多くのデータを瞬時にして切り替えることができる
ため、実施の形態1および2に比べて複雑な描画・表示
機能を実現することができる効果が得られる。
In the second embodiment, as shown in FIG. 9, by providing the CRT channel register 32a and the bank selection register 42, the CPU 21 determines whether the CRT channel register 32a and the bank selection register 42 are set. Since a large amount of data can be switched in an instant since it is configured to switch arbitrarily, it is possible to obtain an effect that a complicated drawing / display function can be realized as compared with the first and second embodiments.

【0028】実施の形態4.図10はこの発明の実施の
形態4によるグラフィック制御装置を示す構成図、図1
1はこの発明の実施の形態4によるグラフィック制御装
置において、表示制御装置のアドレスマップと大画面表
示装置のフレームメモリとの関係を模式的に示す構成図
であり、図において、実施の形態1および2と同一の符
号は同一または相当部分を示すので説明を省略する。実
施の形態2においては、バンク間の直線や多角形等の単
純な図形描画や矩形領域のコピー処理を行う場合には、
フレームメモリ選択部32のバンク選択レジスタ42に
指定するバンクを変更しながら、コピー処理を行うもの
について示したが、図10に示すように、自己のフレー
ムメモリ331 〜33n と対応する全バンクが内部のア
ドレスマップ62に割り当てた描画制御部611 〜61
n を用いてコピー処理を行うこともできる。
Fourth Embodiment 10 is a block diagram showing a graphic control device according to a fourth embodiment of the present invention, FIG.
1 is a configuration diagram schematically showing a relationship between an address map of a display control device and a frame memory of a large screen display device in a graphic control device according to a fourth embodiment of the present invention. Since the same reference numerals as those in 2 indicate the same or corresponding portions, the description thereof will be omitted. In the second embodiment, when simple graphic drawing of a straight line or polygon between banks or copying of a rectangular area is performed,
Although the copy processing is performed while changing the bank specified in the bank selection register 42 of the frame memory selection unit 32, as shown in FIG. 10, all the banks corresponding to the own frame memories 33 1 to 33 n Are assigned to the internal address map 62 by the drawing control units 61 1 to 61
The copy process can also be performed using n .

【0029】50は表示制御装置(第4の表示制御装
置)、51は大画面表示装置(第4の大画面表示装置)
60内のフレームメモリ331 〜33n に対して読み出
し/書き込み処理を行い描画を実行するCPU、611
〜61n はフレームメモリ33 1 〜33n 毎に設けられ
た描画制御部(第1の描画制御部)であり、フレームメ
モリ選択部32のバンク選択レジスタ42の設定とは無
関係に、自己のフレームメモリ331 〜33n と対応す
る全バンクが内部のアドレスマップ62に割り当てられ
ている。631 〜63n はCPU51と描画制御部61
1 〜61n からのフレームメモリ331 〜33n の読み
出し/書き込み要求に対して調停を行う調停部である。
Reference numeral 50 denotes a display controller (fourth display controller).
51) is a large screen display device (fourth large screen display device)
Frame memory 33 in 601 ~ 33n Read against
61, a CPU for performing writing / writing processing and executing drawing1 
~ 61n Is the frame memory 33 1 ~ 33n Provided for each
The drawing control unit (first drawing control unit),
There is no setting in the bank selection register 42 of the memory selection unit 32.
In relation to own frame memory 331 ~ 33n Correspond to
All banks assigned to the internal address map 62
ing. 631 ~ 63n Is the CPU 51 and the drawing controller 61
1 ~ 61n Frame memory from 331 ~ 33n Reading
An arbitration unit that arbitrates a read / write request.

【0030】次に動作について説明する。各フレームメ
モリ331 〜33n のバンク2の所定領域を各フレーム
メモリ331 〜33n のバンク1の所定領域にコピーす
る場合、まず、CPU51は指定する描画制御部611
〜61n に対してコピー元のバンク、コピー先のバン
ク、コピー元のアドレス、コピー先のアドレス、および
コピー領域を送信する。次に、CPU51から描画制御
部611 〜61n に対してデータが送信されると、調停
部631 〜63n はフレームメモリ選択部32とフレー
ムメモリ331 〜33n とのデータの授受を中止し、描
画制御部611 〜61n とフレームメモリ331 〜33
n と読み出し/書き込み要求にのみに対応する。
Next, the operation will be described. When copying a predetermined region of the bank 2 of the frame memories 33 1 ~ 33 n in a predetermined area of the bank 1 of the frame memories 33 1 ~ 33 n, firstly, the drawing controller 61 1 CPU 51 is to specify
The copy source bank, the copy destination bank, the copy source address, the copy destination address, and the copy area are transmitted to .about.61 n . Next, when data is transmitted from the CPU 51 to the drawing control units 61 1 to 61 n , the arbitration units 63 1 to 63 n exchange data with the frame memory selection unit 32 and the frame memories 33 1 to 33 n. The drawing control units 61 1 to 61 n and the frame memories 33 1 to 33 are stopped.
n and read / write requests only.

【0031】次に、描画制御部611 〜61n はCPU
51から指示されたコピー元のバンク、コピー先のバン
ク、コピー元のアドレス、コピー先のアドレス、および
コピー領域に基づいてコピー処理を行う。以下、描画制
御部611 〜61n はフレームメモリ選択部32のバン
ク選択レジスタ42の設定とは無関係に、バンク間の直
線や多角形等の単純な図形描画や矩形領域のコピー処理
を行うことができるように構成したので、実施の形態2
に比べてバンク間のコピー処理が高速に行うことができ
る効果が得られる。
Next, the drawing control units 61 1 to 61 n are CPUs.
Copy processing is performed based on the copy source bank, copy destination bank, copy source address, copy destination address, and copy area designated by 51. Hereinafter, the drawing control units 61 1 to 61 n perform simple graphic drawing of straight lines or polygons between banks and copy processing of rectangular areas regardless of the setting of the bank selection register 42 of the frame memory selection unit 32. Since the second embodiment is configured so that
Compared with the above, the effect that the copy processing between the banks can be performed at high speed is obtained.

【0032】実施の形態5.図12はこの発明の実施の
形態5によるグラフィック制御装置を示す構成図、図1
3はこの発明の実施の形態5によるグラフィック制御装
置において、表示制御装置のアドレスマップと大画面表
示装置のフレームメモリとの関係を模式的に示す構成図
であり、図において、実施の形態1〜4と同一の符号は
同一または相当部分を示すので説明を省略する。70は
表示制御装置(第5の表示制御装置)、71は大画面表
示装置(第5の大画面表示装置)80内のフレームメモ
リ331 〜33n に対して読み出し/書き込み処理を行
い描画を実行するCPU、81は全フレームメモリ33
1 〜33n に対応する描画制御部(第2の描画制御部)
である。
Embodiment 5 12 is a configuration diagram showing a graphic control device according to a fifth embodiment of the present invention, FIG.
3 is a configuration diagram schematically showing the relationship between the address map of the display control device and the frame memory of the large screen display device in the graphic control device according to the fifth embodiment of the present invention. The same reference numerals as 4 indicate the same or corresponding portions, and thus the description thereof will be omitted. Reference numeral 70 denotes a display control device (fifth display control device), and 71 denotes read / write processing for the frame memories 33 1 to 33 n in the large screen display device (fifth large screen display device) 80 for drawing. CPU to execute, 81 is all frame memory 33
Drawing control unit corresponding to 1 to 33 n (second drawing control unit)
It is.

【0033】実施の形態4では、描画制御部611 〜6
n はフレームメモリ331 〜33n 毎に設け、バンク
間のコピー処理のみを行うものについて示したが、実施
の形態5では、図12に示すように、描画制御部611
〜61n を1つの描画制御部81とし、バンク間および
フレームメモリ間のコピー処理を行うようにしてもよ
い。この場合、描画制御部81のアドレスマップ72に
は、全てのフレームメモリ331 〜33n のアドレスマ
ップが割り当てるように構成したので、フレームメモリ
331 〜33n 間の直線や多角形等の単純な図形描画や
矩形領域のコピー処理、およびバンク間の直線や多角形
等の単純な図形描画や矩形領域のコピー処理が、実施の
形態2に比べて高速に行うことができる効果が得られ
る。
In the fourth embodiment, the drawing control units 61 1 to 6 1
1 n is provided for each frame memory 33 1 ~ 33 n, has been described to perform only copying between the banks, in the fifth embodiment, as shown in FIG. 12, the drawing controller 61 1
˜61 n may be one drawing control unit 81 and copy processing between banks and frame memories may be performed. In this case, the address map 72 of the drawing control unit 81, since it is configured so that all the frame memories 33 1 ~ 33 n address map allocates, simple, such as lines and polygons between the frame memory 33 1 ~ 33 n It is possible to obtain an effect that various graphic drawing and copying of a rectangular area, and simple graphic drawing of a straight line and a polygon between banks and copying of a rectangular area can be performed at higher speed than in the second embodiment.

【0034】[0034]

【発明の効果】以上のように、請求項1記載の発明によ
れば、第1の表示制御装置により、画像データを生成
し、その画像データをアドレスマップに格納するととも
に、その画像データを表示するCRTを指定する指定信
号を出力し、第1の大画面表示装置により、この第1の
表示制御装置から出力された指定信号に基づいて、各C
RTに対応して設けられた第1のフレームメモリを選択
し、第1の表示制御装置のアドレスマップに格納されて
いる画像データを第1のフレームメモリに格納し、第1
のフレームメモリに格納された画像データをCRTに表
示するように構成したので、大容量のアドレス空間が必
要であった場合でも、それに対応してアドレス空間を効
率よく使用することができ、CRTの増加、CRTの高
精細化、およびグラフィック処理の複雑化を実現させる
ことができる効果がある。
As described above, according to the first aspect of the invention, the first display control device generates the image data, stores the image data in the address map, and displays the image data. The first large screen display device outputs a designation signal for designating a CRT to be used for each C based on the designation signal output from the first display control device.
The first frame memory provided corresponding to the RT is selected, and the image data stored in the address map of the first display control device is stored in the first frame memory.
Since the image data stored in the frame memory of the CRT is configured to be displayed on the CRT, even if a large capacity address space is required, the address space can be efficiently used correspondingly, and the CRT's There is an effect that increase, high definition of CRT, and complexity of graphic processing can be realized.

【0035】請求項2記載の発明によれば、第1のフレ
ームメモリ選択手段は、第1の表示制御装置から出力さ
れた指定信号を格納するレジスタを有し、このレジスタ
に設定された指定信号に基づいて第1のフレームメモリ
を選択するように構成したので、大容量のアドレス空間
が必要であった場合でも、それに対応してアドレス空間
を効率よく使用することができ、CRTの増加、CRT
の高精細化、およびグラフィック処理の複雑化を実現さ
せることができる効果がある。
According to the second aspect of the present invention, the first frame memory selecting means has a register for storing the designation signal output from the first display control device, and the designation signal set in this register. Since the first frame memory is selected based on the above, even if a large capacity address space is required, the address space can be efficiently used corresponding to the increase in the CRT and the CRT.
There is an effect that it is possible to realize high definition and complicated graphic processing.

【0036】請求項3記載の発明によれば、第2の表示
制御装置により、画像データを生成し、その画像データ
を複数のバンク領域に分割されたアドレスマップに格納
するとともに、CRTに表示するバンク領域を指定する
バンク指定信号を出力し、第2の大画面表示装置によ
り、この第2の表示制御装置から出力されたバンク指定
信号に基づいて、第2の表示制御装置のアドレスマップ
に格納されているバンク領域の画像データをそれぞれの
第2のフレームメモリに格納し、第2のフレームメモリ
に格納された画像データをCRTに表示するように構成
したので、大容量のアドレス空間が必要であった場合で
も、それに対応してアドレス空間を効率よく使用するこ
とができ、CRTの増加、CRTの高精細化、およびグ
ラフィック処理の複雑化を実現させることができる効果
がある。
According to the third aspect of the present invention, the second display control device generates image data, stores the image data in the address map divided into a plurality of bank areas, and displays the image data on the CRT. A bank designating signal designating a bank area is output and stored in an address map of the second display control device by the second large screen display device based on the bank designating signal output from the second display control device. Since the image data of the stored bank area is stored in each second frame memory and the image data stored in the second frame memory is displayed on the CRT, a large capacity address space is required. Even if there is, the address space can be used efficiently correspondingly, increasing the number of CRTs, increasing the definition of CRTs, and duplicating graphic processing. There is an effect that it is possible to realize a reduction.

【0037】請求項4記載の発明によれば、第3の表示
制御装置により、画像データを生成し、その画像データ
を複数のバンク領域に分割されたアドレスマップに格納
するとともに、画像データを表示するCRTを指定する
指定信号とCRTに表示するバンク領域を指定するバン
ク指定信号とを出力し、第3の大画面表示装置により、
この第3の表示制御装置から出力された指定信号および
バンク指定信号に基づいて、各CRTに対応して設けら
れた第2のフレームメモリを選択し、第3の表示制御装
置のアドレスマップに格納されているバンク領域の画像
データを選択された第2のフレームメモリに格納し、お
よび第2のフレームメモリに格納された画像データをC
RTに表示するように構成したので、大容量のアドレス
空間が必要であった場合でも、それに対応してアドレス
空間を効率よく使用することができ、CRTの増加、C
RTの高精細化、およびグラフィック処理の複雑化を実
現させることができる効果がある。
According to the fourth aspect of the present invention, the third display control device generates image data, stores the image data in the address map divided into a plurality of bank areas, and displays the image data. And a bank designation signal for designating a bank area to be displayed on the CRT.
Based on the designation signal and the bank designation signal output from the third display control device, the second frame memory provided corresponding to each CRT is selected and stored in the address map of the third display control device. The image data in the selected bank area is stored in the selected second frame memory, and the image data stored in the second frame memory is stored in C
Since it is configured to display on the RT, even if a large capacity address space is required, the address space can be efficiently used corresponding to the increase of the CRT and C
There is an effect that it is possible to realize high definition of RT and complexity of graphic processing.

【0038】請求項5記載の発明によれば、第4の表示
制御装置により、画像データを生成し、その画像データ
を複数のバンク領域に分割されたアドレスマップに格納
するとともに、CRTに表示する画像データのバンク領
域を指定するバンク指定信号を出力するか、またはバン
ク領域間でコピー処理を行う場合は所定のコピー情報を
出力し、第4の大画面表示装置により、この第4の表示
制御装置から出力されたバンク指定信号に基づいて、第
4の表示制御装置のアドレスマップに格納されているバ
ンク領域の画像データをそれぞれの第2のフレームメモ
リに格納し、第4の表示制御装置から出力されたコピー
情報に基づいて、バンク領域間のコピー処理を行うか、
または、第2のフレームメモリに格納された画像データ
をCRTに表示するように構成したので、大容量のアド
レス空間が必要であった場合でも、それに対応してアド
レス空間を効率よく使用することができ、CRTの増
加、CRTの高精細化、およびグラフィック処理の複雑
化を実現させることができる効果がある。
According to the fifth aspect of the present invention, the fourth display control device generates image data, stores the image data in the address map divided into a plurality of bank areas, and displays the image data on the CRT. A bank designation signal for designating a bank area of image data is output, or predetermined copy information is output when copy processing is performed between the bank areas, and the fourth large screen display device controls the fourth display control. Based on the bank designation signal output from the device, the image data of the bank area stored in the address map of the fourth display control device is stored in each second frame memory, and the fourth display control device Based on the output copy information, copy processing between bank areas,
Alternatively, since the image data stored in the second frame memory is configured to be displayed on the CRT, even if a large capacity address space is required, the address space can be used efficiently correspondingly. Therefore, it is possible to increase the number of CRTs, increase the definition of CRTs, and complicate the graphic processing.

【0039】請求項6記載の発明によれば、第5の表示
制御装置により、画像データを生成し、その画像データ
を複数のバンク領域に分割されたアドレスマップに格納
するとともに、CRTに表示する画像データのバンク領
域を指定するバンク指定信号を出力するか、または特定
のCRTのバンク間でコピー処理を行う場合は所定のコ
ピー情報を出力し、第5の大画面表示装置により、この
第5の表示制御装置から出力されたバンク指定信号に基
づいて、第5の表示制御装置のアドレスマップに格納さ
れているバンク領域の画像データをそれぞれの第2のフ
レームメモリに格納し、第5の表示制御装置から出力さ
れたコピー情報に基づいて、全ての第2のフレームメモ
リが内部のアドレスマップに割り当て、外部からの指示
により特定のCRTに対応する第2のフレームメモリの
バンク領域間のコピー処理を行うか、または、第2のフ
レームメモリに格納された画像データを基づいてCRT
に表示するように構成したので、大容量のアドレス空間
が必要であった場合でも、それに対応してアドレス空間
を効率よく使用することができ、CRTの増加、CRT
の高精細化、およびグラフィック処理の複雑化を実現さ
せることができる効果がある。
According to the sixth aspect of the present invention, the fifth display control device generates image data, stores the image data in the address map divided into a plurality of bank areas, and displays the image data on the CRT. A bank designation signal for designating a bank area of image data is output, or predetermined copy information is output when copy processing is performed between banks of a specific CRT, and the fifth large screen display device displays the fifth The image data of the bank area stored in the address map of the fifth display control device is stored in the respective second frame memories based on the bank designation signal output from the display control device of FIG. Based on the copy information output from the control device, all the second frame memories are assigned to an internal address map, and a specific CR is specified by an external instruction. On whether to copy processing between bank area of the second frame memory which correspond, or, CRT based image data stored in the second frame memory
Since it is configured to display in, even if a large capacity address space is required, the address space can be efficiently used corresponding to the increase in the CRT and the CRT.
There is an effect that it is possible to realize high definition and complicated graphic processing.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 この発明の実施の形態1によるグラフィック
制御装置を示す構成図である。
FIG. 1 is a configuration diagram showing a graphic control device according to a first embodiment of the present invention.

【図2】 この発明の実施の形態1によるグラフィック
制御装置において、表示制御装置のCPUのアドレスマ
ップと大画面表示装置のフレームメモリとの関係を模式
的に示す構成図である。
FIG. 2 is a configuration diagram schematically showing a relationship between an address map of a CPU of a display control device and a frame memory of a large screen display device in the graphic control device according to the first embodiment of the present invention.

【図3】 この発明の実施の形態1によるグラフィック
制御装置において、表示制御装置のCPU内のアドレス
マップ内にあるフレームメモリが割当てられた状態を示
す構成図である。
FIG. 3 is a configuration diagram showing a state in which a frame memory in an address map in the CPU of the display control device is allocated in the graphic control device according to the first embodiment of the present invention.

【図4】 この発明の実施の形態1によるグラフィック
制御装置の4画素を1データ列として構成したCRTを
示す構成図である。
FIG. 4 is a configuration diagram showing a CRT in which 4 pixels of the graphic control device according to Embodiment 1 of the present invention are configured as one data string.

【図5】 この発明の実施の形態1によるグラフィック
制御装置の動作手順を示すフローチャートである。
FIG. 5 is a flowchart showing an operation procedure of the graphic control device according to the first embodiment of the present invention.

【図6】 この発明の実施の形態2によるグラフィック
制御装置において、表示制御装置のCPUのアドレスマ
ップと大画面表示装置のフレームメモリおよびバンク分
割フレームメモリとの関係を模式的に示す構成図であ
る。
FIG. 6 is a configuration diagram schematically showing the relationship between the address map of the CPU of the display control device and the frame memory and bank divided frame memory of the large screen display device in the graphic control device according to the second embodiment of the present invention. .

【図7】 この発明の実施の形態2によるグラフィック
制御装置において、表示制御装置のCPU内のアドレス
マップ内に各フレームメモリのバンクが割当てられた状
態を示す構成図である。
FIG. 7 is a configuration diagram showing a state in which a bank of each frame memory is assigned in an address map in the CPU of the display control device in the graphic control device according to the second embodiment of the present invention.

【図8】 この発明の実施の形態2によるグラフィック
制御装置の動作手順を示すフローチャートである。
FIG. 8 is a flowchart showing an operation procedure of the graphic control device according to the second embodiment of the present invention.

【図9】 この発明の実施の形態3によるグラフィック
制御装置において、表示制御装置のCPUのアドレスマ
ップと大画面表示装置のフレームメモリおよびバンク分
割フレームメモリとの関係を模式的に示す構成図であ
る。
FIG. 9 is a configuration diagram schematically showing the relationship between the address map of the CPU of the display control device and the frame memory and bank divided frame memory of the large screen display device in the graphic control device according to the third embodiment of the present invention. .

【図10】 この発明の実施の形態4によるグラフィッ
ク制御装置を示す構成図である。
FIG. 10 is a configuration diagram showing a graphic control device according to a fourth embodiment of the present invention.

【図11】 この発明の実施の形態4によるグラフィッ
ク制御装置において、表示制御装置のアドレスマップと
大画面表示装置のフレームメモリとの関係を模式的に示
す構成図である。
FIG. 11 is a configuration diagram schematically showing the relationship between the address map of the display control device and the frame memory of the large screen display device in the graphic control device according to the fourth embodiment of the present invention.

【図12】 この発明の実施の形態5によるグラフィッ
ク制御装置を示す構成図である。
FIG. 12 is a configuration diagram showing a graphic control device according to a fifth embodiment of the present invention.

【図13】 この発明の実施の形態5によるグラフィッ
ク制御装置において、表示制御装置のアドレスマップと
大画面表示装置のフレームメモリとの関係を模式的に示
す構成図である。
FIG. 13 is a configuration diagram schematically showing the relationship between the address map of the display control device and the frame memory of the large screen display device in the graphic control device according to the fifth embodiment of the present invention.

【図14】 従来のグラフィック制御装置の構成と大画
面表示装置の構成との関係を示す構成図である。
FIG. 14 is a configuration diagram showing a relationship between a configuration of a conventional graphic control device and a configuration of a large screen display device.

【図15】従来のグラフィック制御装置の動作を説明す
るための構成図である。
FIG. 15 is a configuration diagram for explaining an operation of a conventional graphic control device.

【符号の説明】[Explanation of symbols]

20 表示制御装置(第1の表示制御装置)、21 C
PU、23 アドレスマップ(外部のCPUのアドレス
マップ)、30 大画面表示装置(第1の大画面表示装
置)、32 フレームメモリ選択部(第1のフレームメ
モリ選択手段)、32a CRTチャネルレジスタ(レ
ジスタ)、331 〜33n フレームメモリ(第1のフ
レームメモリ)、341 〜34n 表示手段、351
35n CRT、411 〜41n バンク分割フレームメ
モリ(第2のフレームメモリ)、50 表示制御装置
(第4の表示制御装置)、60 大画面表示装置(第4
の大画面表示装置)、611 〜61n 描画制御部(第
1の描画制御部)、631〜63n 調停部、70 表
示制御装置(第5の表示制御装置)、80 大画面表示
装置(第5の大画面表示装置)、81 描画制御部(第
2の描画制御部)。
20 display control device (first display control device), 21 C
PU, 23 address map (address map of external CPU), 30 large screen display device (first large screen display device), 32 frame memory selection unit (first frame memory selection means), 32a CRT channel register (register) ), 33 1 to 33 n frame memory (first frame memory), 34 1 to 34 n display means, 35 1 to
35 n CRT, 41 1 to 41 n banks divided frame memory (second frame memory), 50 display control device (fourth display control device), 60 large screen display device (fourth display device)
Large screen display device), 61 1 to 61 n drawing control unit (first drawing control unit), 63 1 to 63 n arbitration unit, 70 display control device (fifth display control device), 80 large screen display device (Fifth large screen display device), 81 Drawing controller (second drawing controller).

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 画像データを生成し、その画像データを
アドレスマップに格納するとともに、その画像データを
表示するCRTを指定する指定信号を出力する第1の表
示制御装置と、この第1の表示制御装置から出力された
上記指定信号に基づいて、各CRTに対応して設けられ
た第1のフレームメモリを選択し、上記第1の表示制御
装置のアドレスマップに格納されている画像データを上
記第1のフレームメモリに格納する第1のフレームメモ
リ選択手段、および上記第1のフレームメモリに格納さ
れた上記画像データを上記CRTに表示する表示手段を
有する第1の大画面表示装置とを備えたグラフィック制
御装置。
1. A first display control device for generating image data, storing the image data in an address map, and outputting a designation signal for designating a CRT for displaying the image data, and the first display controller. Based on the designation signal output from the control device, the first frame memory provided corresponding to each CRT is selected, and the image data stored in the address map of the first display control device is set to the above-mentioned. A first large-screen display device having a first frame memory selection means to be stored in a first frame memory, and a display means to display the image data stored in the first frame memory on the CRT. Graphic controller.
【請求項2】 第1のフレームメモリ選択手段は、第1
の表示制御装置から出力された指定信号を格納するレジ
スタを有し、このレジスタに設定された指定信号に基づ
いて第1のフレームメモリを選択することを特徴とする
請求項1記載のグラフィック制御装置。
2. The first frame memory selecting means is the first frame memory selecting means.
2. The graphic control device according to claim 1, further comprising a register for storing a designation signal output from said display control device, and selecting the first frame memory based on the designation signal set in this register. .
【請求項3】 画像データを生成し、その画像データを
複数のバンク領域に分割されたアドレスマップに格納す
るとともに、上記CRTに表示するバンク領域を指定す
るバンク指定信号を出力する第2の表示制御装置と、こ
の第2の表示制御装置から出力された上記バンク指定信
号に基づいて、上記第2の表示制御装置のアドレスマッ
プに格納されている上記バンク領域の画像データを上記
それぞれの第2のフレームメモリに格納する第2のフレ
ームメモリ選択手段、および上記第2のフレームメモリ
に格納された上記画像データを上記CRTに表示する表
示手段を有する第2の大画面表示装置とを備えたグラフ
ィック制御装置。
3. A second display for generating image data, storing the image data in an address map divided into a plurality of bank areas, and outputting a bank specifying signal for specifying a bank area to be displayed on the CRT. Based on the control device and the bank designation signal output from the second display control device, the image data of the bank area stored in the address map of the second display control device is converted into the second image data of the second display control device. A second large-screen display device having a second frame memory selecting means for storing the image data stored in the second frame memory and a display means for displaying the image data stored in the second frame memory on the CRT. Control device.
【請求項4】 画像データを生成し、その画像データを
複数のバンク領域に分割されたアドレスマップに格納す
るとともに、上記画像データを表示するCRTを指定す
る指定信号と上記CRTに表示するバンク領域を指定す
るバンク指定信号とを出力する第3の表示制御装置と、
この第3の表示制御装置から出力された上記指定信号お
よび上記バンク指定信号に基づいて、各CRTに対応し
て設けられた第2のフレームメモリを選択し、上記第3
の表示制御装置のアドレスマップに格納されている上記
バンク領域の画像データを上記選択された第2のフレー
ムメモリに格納する第3のフレームメモリ選択手段、お
よび上記第2のフレームメモリに格納された上記画像デ
ータを上記CRTに表示する表示手段を有する第3の大
画面表示装置とを備えたグラフィック制御装置。
4. An image signal is generated, the image data is stored in an address map divided into a plurality of bank areas, and a designation signal designating a CRT for displaying the image data and a bank area displayed on the CRT. A third display controller for outputting a bank specifying signal for specifying
The second frame memory provided corresponding to each CRT is selected based on the designation signal and the bank designation signal output from the third display control device, and the third frame memory is selected.
Third frame memory selecting means for storing the image data of the bank area stored in the address map of the display control device in the selected second frame memory, and stored in the second frame memory. A graphic control device comprising: a third large-screen display device having display means for displaying the image data on the CRT.
【請求項5】 画像データを生成し、その画像データを
複数のバンク領域に分割されたアドレスマップに格納す
るとともに、上記CRTに表示する画像データのバンク
領域を指定するバンク指定信号を出力するか、または上
記バンク領域間でコピー処理を行う場合は所定のコピー
情報を出力する第4の表示制御装置と、この第4の表示
制御装置から出力された上記バンク指定信号に基づい
て、上記第4の表示制御装置のアドレスマップに格納さ
れている上記バンク領域の画像データを上記それぞれの
第2のフレームメモリに格納する第2のフレームメモリ
選択手段、上記第4の表示制御装置から出力された上記
コピー情報に基づいて、自己の上記第2のフレームメモ
リと対応する全バンクが内部のアドレスマップに割り当
て、上記バンク領域間のコピー処理を行う複数の第1の
描画制御部、上記第2のフレームメモリに対応して設け
られ、上記第4の表示制御装置と上記第1の描画制御部
からの上記第2のフレームメモリの読み出し/書き込み
要求に対して調停を行う調停部、および上記第2のフレ
ームメモリに格納された上記画像データを上記CRTに
表示する表示手段を有する第4の大画面表示装置とを備
えたグラフィック制御装置。
5. Whether to generate image data, store the image data in an address map divided into a plurality of bank regions, and output a bank designation signal designating a bank region of the image data to be displayed on the CRT. Or a fourth display control device that outputs predetermined copy information when performing a copy process between the bank areas, and the fourth display control device based on the bank designation signal output from the fourth display control device. Second frame memory selecting means for storing the image data of the bank area stored in the address map of the display control device in the respective second frame memories, and the output from the fourth display control device. Based on the copy information, all banks corresponding to the own second frame memory are assigned to internal address maps, and A plurality of first drawing control units that perform copy processing of the second frame memory, and the second frame memory provided from the fourth display control device and the first drawing control unit. A fourth large-screen display device having an arbitration unit that arbitrates for the read / write request of the above, and a display unit that displays the image data stored in the second frame memory on the CRT. Control device.
【請求項6】 画像データを生成し、その画像データを
複数のバンク領域に分割されたアドレスマップに格納す
るとともに、上記CRTに表示する画像データのバンク
領域を指定するバンク指定信号を出力するか、または上
記特定のCRTのバンク間でコピー処理を行う場合は所
定のコピー情報を出力する第5の表示制御装置と、この
第5の表示制御装置から出力された上記バンク指定信号
に基づいて、上記第5の表示制御装置のアドレスマップ
に格納されている上記バンク領域の画像データを上記そ
れぞれの第2のフレームメモリに格納する第2のフレー
ムメモリ選択手段、上記第5の表示制御装置から出力さ
れた上記コピー情報に基づいて、上記全ての第2のフレ
ームメモリが内部のアドレスマップに割り当て、上記外
部からの指示により上記特定のCRTに対応する第2の
フレームメモリのバンク領域間のコピー処理を行う第2
の描画制御部、上記第2のフレームメモリに対応して設
けられ、上記第5の表示制御装置と上記第2の描画制御
部からの上記第2のフレームメモリの読み出し/書き込
み要求に対して調停を行う調停部、および上記第2のフ
レームメモリに格納された上記画像データを上記CRT
に表示する表示手段を有する第5の大画面表示装置とを
備えたグラフィック制御装置。
6. Whether to generate image data, store the image data in an address map divided into a plurality of bank areas, and output a bank designation signal designating a bank area of the image data to be displayed on the CRT. , Or when performing a copy process between the banks of the specific CRT, based on a fifth display control device that outputs predetermined copy information and the bank designation signal output from the fifth display control device, Second frame memory selecting means for storing the image data of the bank area stored in the address map of the fifth display control device in the respective second frame memories, and output from the fifth display control device. All of the second frame memories are assigned to internal address maps based on the copied information, A second copy processing between the bank areas of the second frame memory corresponding to the specific CRT
And a drawing control unit for the second frame memory, and arbitrates for read / write requests of the second frame memory from the fifth display control device and the second drawing control unit. And the image data stored in the second frame memory to the CRT.
And a fifth large screen display device having a display means for displaying on the graphic control device.
JP31451695A 1995-12-01 1995-12-01 Graphic controller Pending JPH09160748A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31451695A JPH09160748A (en) 1995-12-01 1995-12-01 Graphic controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31451695A JPH09160748A (en) 1995-12-01 1995-12-01 Graphic controller

Publications (1)

Publication Number Publication Date
JPH09160748A true JPH09160748A (en) 1997-06-20

Family

ID=18054231

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31451695A Pending JPH09160748A (en) 1995-12-01 1995-12-01 Graphic controller

Country Status (1)

Country Link
JP (1) JPH09160748A (en)

Similar Documents

Publication Publication Date Title
US6911983B2 (en) Double-buffering of pixel data using copy-on-write semantics
US5512918A (en) High speed method and apparatus for generating animation by means of a three-region frame buffer and associated region pointers
JPH0348370A (en) Memory access control circuit
JP4776592B2 (en) Image generation apparatus, image generation method, and image generation program
JPH09245179A (en) Computer graphic device
JPH0347514B2 (en)
JPH079569B2 (en) Display controller and graphic display device using the same
JPH09288477A (en) Picture display controller
US6172686B1 (en) Graphic processor and method for displaying a plurality of figures in motion with three dimensional overlay
JPH09160748A (en) Graphic controller
JPH06149533A (en) Segment quick plotting system for reducing plotting processing for segment outside display area
JP2737898B2 (en) Vector drawing equipment
JPH06103456B2 (en) Raster calculation circuit
US7327371B2 (en) Graphic controller, microcomputer and navigation system
JP2886855B2 (en) Image display device
JP3740415B2 (en) Graphic processor
JPH0695272B2 (en) Image display device
JP2901631B2 (en) Image processing device
JPH07129460A (en) Method and device for processing image
JP2555325B2 (en) Display device
JPH037989A (en) Display data control system
JPH04205678A (en) Image information processor
KR20010100764A (en) Image Processor and Image Display
JPS6373478A (en) Multi-window display system by display map
JPH10268855A (en) Split screen display device