JPH09160719A - タッチパネル制御装置 - Google Patents

Abstract

(57)【要約】 【課題】 圧力をかけた（タッチした）位置を温度によ
る影響を受けることなく正確に検出する。 【解決手段】 水平抵抗膜１と垂直抵抗膜２とで構成さ
れるタッチパネルの制御装置において、水平抵抗膜１お
よび垂直抵抗膜２の各端部の電圧をタッチしない状態で
検出してＲＡＭ１２に記憶しておく。次に、タッチした
状態で検出される電圧をＲＡＭ１２に記憶されている電
圧により補正し、タッチした状態で検出される電圧に含
まれる温度による電圧変動成分を除去する。そして、補
正した電圧に基づいてタッチ位置を検出するため、温度
の影響を受けることなく正確にタッチ位置を検出でき
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、圧力をかけた位置
（タッチ位置）に応じて抵抗値が変化する透明抵抗膜方
式のタッチパネルを制御する制御装置に関する。

【０００２】

【従来の技術】圧力をかけた位置に応じて抵抗値が変化
する透明抵抗膜をタッチパネルとして用い、抵抗値によ
り圧力をかけた座標位置を検出するタッチパネル制御装
置が従来から知られている。図３はこの種のタッチパネ
ルの横断面図、図４はタッチパネルを上面方向から見た
透視図である。これらの図に示すように、透明抵抗膜方
式のタッチパネルは、抵抗膜の一種であるＩＴＯ（Indi
um Tin Oxide）成膜フィルム１とＩＴＯ成膜ガラス２と
を外周スペーサ３またはドットスペーサ４を介して対向
配置して構成される。ＩＴＯ成膜フィルム１のＸ軸方向
の両端部には上部電極５ａ，５ｂが、ＩＴＯ成膜ガラス
２のＹ軸方向の両端部には下部電極６ａ，６ｂがそれぞ
れ取り付けられている。ＩＴＯ成膜フィルム１はある程
度弾力を有しており、その上面に圧力をかけると圧力を
かけた箇所が撓んでＩＴＯ成膜ガラス２に接触する。以
下では、ＩＴＯ成膜フィルム１を水平抵抗膜と呼び、Ｉ
ＴＯ成膜ガラス２を垂直抵抗膜と呼ぶ。

【０００３】図５は図３のタッチパネルの座標検出原理
図である。操作者が圧力をかけた位置（以下、タッチ位
置と呼ぶ）の検出は、上部電極５ａ，５ｂと下部電極６
ａ，６ｂのいずれか一方に所定の電圧を印加して行う。
例えば、図５（ａ）は上部電極５ａ，５ｂ間に所定の電
圧を印加し、下部電極６ａ，６ｂ間を短絡した状態を示
しており、図５（ａ）では垂直抵抗膜２の抵抗をＲ１、
水平抵抗膜１の抵抗をＲ２としている。この状態で水平
抵抗膜上面の所定箇所に圧力をかけると、圧力をかけた
位置付近の水平抵抗膜１と垂直抵抗膜２とが接触する。
水平抵抗膜１と垂直抵抗膜２はそれぞれ異なる抵抗値を
有するため、圧力をかけた水平抵抗膜１上の水平（Ｘ
軸）座標位置に応じて図５（ａ）のａ，ｂ間の電圧が変
化する。したがって、この電圧値をモニタすることで、
ペンや指等で圧力をかけた水平（Ｘ軸）座標位置を正確
に検出できる。

【０００４】一方、図５（ｂ）は上部電極を短絡し、下
部電極に所定の電圧を印加した状態を示す。この状態で
水平抵抗膜１の所定箇所に圧力を加えると、圧力をかけ
た位置付近の水平抵抗膜１と垂直抵抗膜２とが接触し、
図５（ｂ）のｂ，ａ間の電圧が変化する。この電圧は、
圧力をかけた水平抵抗膜１上のＹ軸座標位置に応じて変
化するため、この電圧値をモニタすることで、圧力をか
けたＹ軸座標位置を正確に検出できる。

【０００５】このように、図３に示す透明抵抗膜方式の
タッチパネルでは、水平抵抗膜１の両端の上部電極５
ａ，５ｂに電圧を印加することでタッチ位置の水平（Ｘ
軸）座標を検出でき、垂直抵抗膜２の両端に電圧を印加
することでタッチ位置の垂直（Ｙ軸）座標を検出でき
る。

【０００６】図６はタッチパネルの制御を行う従来のタ
ッチパネル制御装置の回路図である。図６の抵抗Ｒ１は
水平抵抗膜２の抵抗値を示し、抵抗Ｒ２は垂直抵抗膜１
の抵抗値を示す。１１は後述する図７の処理に従ってタ
ッチ位置の座標検出を行うＣＰＵである。

【０００７】ＣＰＵ１１の端子ＳＷ１には、抵抗Ｒ３を
介してＰＮＰトランジスタＴｒ１のベース端子が接続さ
れ、このトランジスタＴｒ１のエミッタ端子には電源
が、コレクタ端子には抵抗Ｒ１（垂直抵抗膜）の端部ａ
とＣＰＵ１１の端子ＡＤ１とが接続されている。ＣＰＵ
１１の端子ＳＷ２には、抵抗Ｒ４を介してＮＰＮトラン
ジスタＴｒ２のベース端子が接続され、このトランジス
タＴｒ２のコレクタ端子には抵抗Ｒ１（水平抵抗膜）の
端部ｂが接続され、エミッタ端子は接地されている。

【０００８】同様に、ＣＰＵ１１の端子ＳＷ３には、抵
抗Ｒ５を介してＰＮＰトランジスタＴｒ３のベース端子
が接続され、このトランジスタのエミッタ端子には電源
が、コレクタ端子には抵抗Ｒ２（垂直抵抗膜）の端部ｃ
とＣＰＵ１１の端子ＡＤ２とが接続されている。ＣＰＵ
１１の端子ＳＷ４には、抵抗Ｒ６を介してＮＰＮトラン
ジスタＴｒ４のベース端子が接続され、このトランジス
タＴｒ４のコレクタ端子には抵抗Ｒ２（垂直抵抗膜）の
端部ｄが接続され、エミッタ端子は接地されている。

【０００９】図７は図６に示すＣＰＵ１１が行う座標検
出処理を示すフローチャートであり、不図示の電源スイ
ッチがオンになったときにＣＰＵ１１は図７の処理を開
始する。図７のステップＳ１では、ＳＷ１とＳＷ４をロ
ーレベルに、ＳＷ２とＳＷ３をハイレベルにする。これ
により、トランジスタＴｒ１とＴｒ２がオンし、トラン
ジスタＴｒ３とＴｒ４がオフする。したがって、水平抵
抗膜１の両端に電圧が印加され、垂直抵抗膜２はフロー
ティング状態になる。

【００１０】ステップＳ２では、端子ＡＤ２の電圧値を
検出する。操作者がタッチパネル内の所定箇所をタッチ
すると、水平抵抗膜１と垂直抵抗膜２が接触するため、
図６の点線で示すように抵抗Ｒ１と抵抗Ｒ２とが電気的
に導通し、端子ＡＤ２の電圧が変化する。より詳細に
は、端子ＡＤ２の電圧値は、操作者がタッチした水平
（Ｘ軸）方向の座標位置に応じた値になる。なお、端子
ＡＤ２の入力インピーダンスは十分に高いため、垂直
（Ｙ軸）方向の抵抗値は無視できる。

【００１１】ステップＳ３では、ステップＳ１とは逆
に、ＳＷ１とＳＷ４をハイレベルに、ＳＷ２とＳＷ３を
ローレベルにする。これにより、トランジスタＴｒ１と
Ｔｒ２がオフし、トランジスタＴｒ３とＴｒ４がオンす
る。したがって、水平抵抗膜１はフローティング状態に
なり、垂直抵抗膜２の両端に電圧が印加される。ステッ
プＳ４では、端子ＡＤ１の電圧値を検出する。端子ＡＤ
１の電圧値は、操作者がタッチした垂直（Ｙ軸）方向の
座標位置に応じた値になる。

【００１２】ステップＳ５では、ＳＷ３をハイレベル
に、ＳＷ４をローレベルにして両抵抗膜１，２への電圧
印加を停止する。ステップＳ６では、ステップＳ２で検
出した端子ＡＤ２の電圧値と、ステップＳ４で検出した
端子ＡＤ１の電圧値とに基づいてタッチした座標位置を
演算する。

【００１３】図８はＳＷ１〜ＳＷ４の電圧波形を示す図
である。図示のように、ＣＰＵ１１は…の期間に水
平（Ｘ軸）方向のタッチ位置を検出し、…の期間に
垂直（Ｙ軸）方向のタッチ位置を検出する。すなわち、
ＣＰＵ１１は水平（Ｘ軸）方向と垂直（Ｙ軸）方向のタ
ッチ位置を交互に検出する。

【００１４】

【発明が解決しようとする課題】タッチパネルを構成す
る水平抵抗膜１や垂直抵抗膜２、およびタッチパネル制
御装置内部の各トランジスタのコレクタ−エミッタ間抵
抗等は温度依存性を有するため、温度により抵抗値が変
化してしまう。このため、温度によって図６の端子ＡＤ
１，ＡＤ２の電圧値が変動し、タッチ位置検出時に誤差
が生じる。

【００１５】本発明の目的は、圧力をかけた（タッチし
た）位置を温度による影響を受けることなく正確に検出
できるタッチパネル制御装置を提供することにある。

【００１６】

【課題を解決するための手段】発明の一実施の形態を示
す図１に対応づけて本発明を説明すると、本発明は、所
定間隔を隔てて対向配置され、圧力をかけると互いに接
触する２枚の抵抗膜１，２と、抵抗膜内の電圧を検出す
るタッチ時電圧検出手段と、いずれかの抵抗膜に所定の
電圧を印加した状態で一方の抵抗膜内の所定位置に圧力
をかけたときにタッチ時電圧検出手段により検出される
電圧に基づいて、圧力をかけた所定位置を検出するタッ
チ位置検出手段とを備えたタッチパネル制御装置に適用
され、２枚の抵抗膜１，２のいずれにも圧力をかけない
状態で抵抗膜内の電圧を検出する非タッチ時電圧検出手
段と、タッチ時電圧検出手段により検出された電圧に含
まれる温度による電圧変動成分が除去されるように、非
タッチ時電圧検出手段により検出された電圧に基づいて
タッチ時電圧検出手段により検出された電圧を補正する
電圧補正手段とを備え、電圧補正手段により補正された
電圧に基づいて所定位置を検出するようにタッチ位置検
出手段を構成することにより、上記目的は達成される。
請求項１に記載の発明では、２枚の抵抗膜１，２のいず
れにも圧力をかけない状態で抵抗膜内の電圧（例えば、
抵抗膜の端部の電圧）を検出し、温度による電圧変動の
大きさを予め検出しておく。次に、いずれかの抵抗膜に
圧力をかけた状態で抵抗膜内の電圧を検出し、この電圧
と、予め検出しておいた電圧とを比較することで、温度
による電圧変動成分を除去して真の電圧値を検出し、そ
の電圧値に基づいてタッチ位置を検出する。請求項２に
記載の発明は、請求項１に記載のタッチパネル制御装置
において、２枚の抵抗膜１，２の各端部の電圧をそれぞ
れ検出するように非タッチ時電圧検出手段を構成し、非
タッチ時電圧検出手段により検出された各電圧を記憶す
る記憶手段１２を備え、記憶手段１２に記憶された電圧
に基づいてタッチ時電圧検出手段により検出された電圧
を補正するように電圧補正手段を構成するものである。
請求項２に記載の発明では、２枚の抵抗膜のいずれにも
圧力をかけない状態での抵抗膜内の電圧を毎回検出しな
くて済むように、この電圧を予め記憶手段１２に記憶し
ておく。そして、記憶手段１２に記憶された電圧値を用
いて電圧補正を行う。

【００１７】なお、本発明の構成を説明する上記課題を
解決するための手段の項では、本発明を分かり易くする
ために本発明の一実施の形態の図を用いたが、これによ
り本発明が一実施の形態に限定されるものではない。

【００１８】

【発明の実施の形態】以下、図１，２を用いて本発明の
一実施の形態を説明する。なお、以下に説明する一実施
の形態は、本発明によるタッチパネル制御装置を車両用
ナビゲーション装置に組み込んだものである。本実施の
形態のタッチパネルは、図３と同様に水平抵抗膜１（Ｉ
ＴＯ成膜フィルム）と垂直抵抗膜２（ＩＴＯ成膜ガラ
ス）とを所定間隔を隔てて対向配置させたものであり、
水平抵抗膜１の水平（Ｘ軸）方向の両端部には上部電極
５ａ，５ｂが、垂直抵抗膜２の垂直（Ｙ軸）方向の両端
部には下部電極６ａ，６ｂが接合されている。

【００１９】図１はタッチパネル制御装置の一実施の形
態の回路図である。図１では、図６に示す従来の制御装
置と共通する構成部分には同一符号を付している。本実
施の形態のＣＰＵ１１は、水平抵抗膜１の端部ｂの電圧
を検出するための端子ＡＤ３と、垂直抵抗膜２の端部ｄ
の電圧を検出するための端子ＡＤ４を備える。また、Ｃ
ＰＵ１１には、操作者がタッチパネルをタッチしていな
いとき（以下、非タッチ時と呼ぶ）の端子ＡＤ１〜ＡＤ
４の電圧値を格納するためのＲＡＭ１２が接続されてい
る。この他の点については、図６に示す従来のタッチパ
ネル制御装置の構成と共通する。

【００２０】図２は、本実施の形態のＣＰＵ１１が行う
座標検出処理を示すフローチャートである。ＣＰＵ１１
は、所定時間ごと、例えば５０ｍｓごとに図２の処理を
繰り返し行う。図２のステップＳ５１では、操作者がタ
ッチパネルの所定箇所をタッチしたか否かを判定する。
操作者がタッチパネル内のいずれかの場所をタッチする
と、タッチした場所に応じて端子ＡＤ１およびＡＤ２の
電圧値が変化するため、上記ステップＳ５１では、端子
ＡＤ１またはＡＤ２の電圧値をモニタすることで、操作
者がタッチしたか否かを判定する。操作者がタッチして
いない場合（非タッチ時の場合）にはステップＳ５２に
進み、端子ＡＤ１〜ＡＤ４の電圧値を検出し、検出した
電圧値をＲＡＭ１２に格納した後ステップＳ５１に戻
る。

【００２１】一方、ステップＳ５１でタッチしたと判定
された場合にはステップＳ５３に進み、図７のステップ
Ｓ１と同様に、トランジスタＴｒ１とＴｒ２をオンし、
トランジスタＴｒ３とＴｒ４をオフする。この状態でス
テップＳ５４に進み、図７のステップＳ２と同様に、端
子ＡＤ２の電圧値を検出する。ステップＳ５５では、図
７のステップＳ３と同様に、トランジスタＴｒ１とＴｒ
２をオフし、トランジスタＴｒ３とＴｒ４をオンした後
にステップＳ５６に進み、図７のステップＳ４と同様
に、端子ＡＤ１の電圧値を検出する。

【００２２】ステップＳ５７では、ＲＡＭ１２に格納さ
れている非タッチ時の端子ＡＤ１〜ＡＤ４の電圧に基づ
いて、ステップＳ５４で検出した端子ＡＤ２の電圧とス
テップＳ５５で検出した端子ＡＤ１の電圧を補正する。
ここでは、非タッチ時に検出される電圧も、タッチ時に
検出される電圧も温度による電圧変動成分の大きさは同
じと考えられることから、例えば両者の差分を取ること
で、電圧変動成分を相殺する。ステップＳ５８では、補
正した電圧に基づいてタッチ位置を検出する。

【００２３】このように、本実施の形態では、水平抵抗
膜１および垂直抵抗膜２の各端部の電圧を非タッチ時に
検出してＲＡＭ１２に記憶しておき、この電圧に基づい
てタッチ時に検出される電圧に含まれる温度による電圧
変動成分を除去してタッチ位置を検出するため、温度の
影響を受けることなく正確にタッチ位置を検出できる。
また、非タッチ時の電圧を予めＲＡＭ１２に格納してお
くため、タッチ位置の検出を行うたびに非タッチ時の電
圧を測定する必要がなくなり、電圧補正処理を迅速に行
うことができる。

【００２４】上記実施の形態では、水平抵抗膜１と垂直
抵抗膜２の各端部の電圧を非タッチ時に測定してＲＡＭ
１２に格納する例を説明したが、電圧測定箇所は水平抵
抗膜等の端部に限定されない。

【００２５】このように構成した一実施の形態にあって
は、水平抵抗膜１と垂直抵抗膜２が抵抗膜に、図２のス
テップＳ５４とＳ５６がタッチ時電圧検出手段に、図２
のステップＳ５８がタッチ位置検出手段に、図２のステ
ップＳ５２が非タッチ時電圧検出手段に、図２のステッ
プＳ５７が電圧補正手段に、ＲＡＭ１２が記憶手段に、
それぞれ対応する。

【００２６】

【発明の効果】以上詳細に説明したように、本発明によ
れば、抵抗膜に圧力をかけない状態で検出された電圧に
基づいて、圧力をかけた状態で検出された電圧を補正す
るため、仮に温度によって検出電圧が変動しても、その
変動分を相殺でき、温度による影響を受けることなく正
確にタッチ位置を検出できる。したがって、温度によっ
て抵抗膜の抵抗値が変動したり、抵抗膜を駆動するトラ
ンジスタ等の端子間抵抗値が変動しても、その影響を受
けなくなる。請求項２に記載の発明によれば、抵抗膜に
圧力をかけない状態で検出された電圧を予め記憶してお
くため、タッチ時の電圧補正を簡易かつ迅速に行える。

【図面の簡単な説明】

【図１】本発明によるタッチパネル制御装置の一実施の
形態の回路図。

【図２】本実施の形態のＣＰＵが行う座標検出処理を示
すフローチャート。

【図３】透明抵抗膜方式のタッチパネルの横断面図。

【図４】図３のタッチパネルを上面方向から見た透視
図。

【図５】図３のタッチパネルの座標検出原理図。

【図６】従来のタッチパネル制御装置の回路図。

【図７】図６に示すＣＰＵが行う座標検出処理を示すフ
ローチャート。

【図８】図６の端子ＳＷ１〜ＳＷ４の電圧波形を示す
図。

【符号の説明】

１ 水平抵抗膜 ２ 垂直抵抗膜 １１ ＣＰＵ １２ ＲＡＭ

Claims (2)

【特許請求の範囲】
1. 【請求項１】 所定間隔を隔てて対向配置され、圧力を
   かけると互いに接触する２枚の抵抗膜と、 前記抵抗膜内の電圧を検出するタッチ時電圧検出手段
   と、 いずれかの前記抵抗膜に所定の電圧を印加した状態で一
   方の抵抗膜内の所定位置に圧力をかけたときに前記タッ
   チ時電圧検出手段により検出される電圧に基づいて、圧
   力をかけた前記所定位置を検出するタッチ位置検出手段
   とを備えたタッチパネル制御装置において、 前記２枚の抵抗膜のいずれにも圧力をかけない状態で前
   記抵抗膜内の電圧を検出する非タッチ時電圧検出手段
   と、 前記タッチ時電圧検出手段により検出された電圧に含ま
   れる温度による電圧変動成分が除去されるように、前記
   非タッチ時電圧検出手段により検出された電圧に基づい
   て前記タッチ時電圧検出手段により検出された電圧を補
   正する電圧補正手段とを備え、 前記タッチ位置検出手段は、前記電圧補正手段により補
   正された電圧に基づいて前記所定位置を検出することを
   特徴とするタッチパネル制御装置。
2. 【請求項２】 前記非タッチ時電圧検出手段は、前記２
   枚の抵抗膜の各端部の電圧をそれぞれ検出し、 前記非タッチ時電圧検出手段により検出された各電圧を
   記憶する記憶手段を備え、 前記電圧補正手段は、前記記憶手段に記憶された電圧に
   基づいて前記タッチ時電圧検出手段により検出された電
   圧を補正することを特徴とする請求項１に記載されたタ
   ッチパネル制御装置。