JPH0915645A - Active matrix liquid crystal display element - Google Patents

Active matrix liquid crystal display element

Info

Publication number
JPH0915645A
JPH0915645A JP18059395A JP18059395A JPH0915645A JP H0915645 A JPH0915645 A JP H0915645A JP 18059395 A JP18059395 A JP 18059395A JP 18059395 A JP18059395 A JP 18059395A JP H0915645 A JPH0915645 A JP H0915645A
Authority
JP
Japan
Prior art keywords
signal line
pixel
liquid crystal
data signal
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18059395A
Other languages
Japanese (ja)
Inventor
Hidetoshi Akao
英俊 赤尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP18059395A priority Critical patent/JPH0915645A/en
Publication of JPH0915645A publication Critical patent/JPH0915645A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE: To detect electrically a defect position of a driver built-in active matrix liquid crystal display element in a short time. CONSTITUTION: TFT analog switches 21, 23 and one TFT switch 16 are turned on. An image signal input SIG is made an H level, and a pulse voltage is applied to scan signal lines Y1 , Y2 ...YN successively, and pixel TFTs 14 are turned on successively, and corresponding pixel capacities 17 are charged. After charging is ended, the TFT analog switch 21 is turned off, and the TFT analog switch 20 is turned on. The pulse voltage is applied successively to the scan signal lines Y1 , Y2 ...YN, and the corresponding TFT analog switch 23 is turned on, and the pixel TFTs 14 are turned on successively, and electric charges storage in the pixel capacities 17 are discharged. A voltage/current pulse caused by the discharge is detected by a discharge detection circuit 19, and when the pulse is detected, the fact that the TFT is normal is judged, and when not, the fact that the TFT is defective is judged.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は、TFT(thin film
transistor:薄膜トランジスタ)をアクティブ素子とし
て用いたアクティブマトリクス液晶表示素子に係り、特
に、液晶駆動用及び検査用ドライバを内蔵するアクティ
ブマトリクス液晶表示素子に関する。
This invention relates to a TFT (thin film)
The present invention relates to an active matrix liquid crystal display element using a thin film transistor (TFT) as an active element, and particularly to an active matrix liquid crystal display element having a driver for driving a liquid crystal and a driver for inspection.

【0002】[0002]

【従来の技術】図6に示すように、従来のアクティブマ
トリクス液晶表示素子は、画素エリア(表示領域)1、
データ信号線ドライバ2、および走査信号線ドライバ3
を有する。画素エリア1は、絶縁基板上に設けられた複
数のデータ信号線X1、X2…XMと、絶縁基板上にデー
タ信号線X1、X2…XMと交差させ且つ適宜絶縁されて
設けられた複数の走査信号線Y1、Y2…YNと、データ
信号線X1、X2…XMと走査信号線Y1、Y2…YNとの各
交点に設けられたアクティブ素子としての画素TFT4
と、マトリクス状の画素を形成する画素容量7を有す
る。
2. Description of the Related Art As shown in FIG. 6, a conventional active matrix liquid crystal display device has a pixel area (display area) 1,
Data signal line driver 2 and scanning signal line driver 3
Having. Pixel area 1, a plurality of data signal lines X 1, X 2 ... X M provided on an insulating substrate, and is suitably insulated to cross the data signal lines X 1, X 2 ... X M on an insulating substrate Y N provided with a plurality of scanning signal lines Y 1 , Y 2 ... Y N, and active signals provided at each intersection of the data signal lines X 1 , X 2 ... X M and the scanning signal lines Y 1 , Y 2 ... Y N. Pixel TFT4 as an element
And a pixel capacitor 7 which forms a matrix of pixels.

【0003】画素容量7は、液晶層を挟んで配置されて
いる画素電極と対向電極とから形成される容量である。
画素電極と対向電極とは、液晶層を挟んで対向配置され
ている一対の絶縁基板上にそれぞれ配設されている。
The pixel capacitor 7 is a capacitor formed of a pixel electrode and a counter electrode which are arranged with a liquid crystal layer interposed therebetween.
The pixel electrode and the counter electrode are respectively arranged on a pair of insulating substrates which are arranged to face each other with the liquid crystal layer interposed therebetween.

【0004】画素TFT4のソースはデータ信号線X1
〜XMに、ゲートは走査信号線Y1〜YNに、ドレインは
画素容量を構成する画素電極に接続されている。画素容
量7を構成する対向電極は共通電位VCOMに接続されて
いる。データ信号線X1〜XMと対向電極との間にはそれ
ぞれ寄生キャパシタ8も存在する。
The source of the pixel TFT 4 is the data signal line X 1
To X M , the gates are connected to the scanning signal lines Y 1 to Y N , and the drains are connected to the pixel electrodes forming the pixel capacitance. The counter electrode forming the pixel capacitor 7 is connected to the common potential V COM . Parasitic capacitors 8 also exist between the data signal lines X 1 to X M and the counter electrodes.

【0005】データ信号線ドライバ2は、各データ信号
線X1〜XMと映像信号入力SIGとの間に設けられた複数
のTFTアナログスイッチ6、及び、TFTアナログス
イッチ6をクロックCLXおよび動作入力DXに基づいて駆
動(オン/オフ)するシフトレジスタ5を有する。走査
信号線ドライバ3は、クロックCLYおよび動作入力DYに
基づいて画素TFT4を駆動するシフトレジスタから構
成されている。
The data signal line driver 2 has a plurality of TFT analog switches 6 provided between each of the data signal lines X 1 to X M and the video signal input SIG, and the TFT analog switch 6 having a clock CLX and an operation input. It has a shift register 5 that is driven (on / off) based on DX. The scanning signal line driver 3 is composed of a shift register that drives the pixel TFT 4 based on the clock CLY and the operation input DY.

【0006】このようなアクティブマトリクス液晶表示
素子において、無欠陥の表示素子を製造するのは困難で
あり、各画素容量が正常に電荷を蓄積する能力があるか
否か、各TFTが正常に動作するか否か、即ち、欠陥が
存在するか否かを製品出荷時等に検査する必要がある。
In such an active matrix liquid crystal display device, it is difficult to manufacture a defect-free display device, and whether each pixel capacitor has a capability of normally accumulating charges or not, each TFT operates normally. Whether or not, that is, whether or not there is a defect needs to be inspected at the time of shipping the product.

【0007】[0007]

【発明が解決しようとする課題】しかし、ドライバ内蔵
型のアクティブマトリクス液晶表示素子においては、素
子が完成した時点では、通常の場合、ドライバ回路部も
含めて対向するガラス基板で覆われてしまう。このた
め、各信号線或いは電極にプローブ針を当てて、その電
位を測定することにより、欠陥を直接調べることは困難
である。
However, in an active matrix liquid crystal display element with a built-in driver, when the element is completed, it is usually covered with the opposing glass substrate including the driver circuit section. Therefore, it is difficult to directly investigate the defect by applying a probe needle to each signal line or electrode and measuring the potential thereof.

【0008】画像(テストパターン)を実際に表示させ
て、目視により表示欠陥を検出することも可能である
が、時間がかかり、また、欠陥の定量化が困難である。
表示画像を検出器で受けて、画像処理によって欠陥部分
を検出する装置も存在するが、3分程度の長い検査時間
が必要であり、装置自体も高価である。
It is possible to actually display an image (test pattern) and visually detect display defects, but it takes time and it is difficult to quantify the defects.
There is also an apparatus that receives a display image with a detector and detects a defective portion by image processing, but it requires a long inspection time of about 3 minutes and the apparatus itself is expensive.

【0009】さらに、ドライバ内蔵型のアクティブマト
リクス液晶表示素子において、欠陥を電気的に検出する
方法が、「JAPAN DISPLAY '92 論文 S14-2, P. 561」
に示されている。この文献に開示された方法は、データ
信号線と走査信号線間のリーク電流から短絡欠陥を検出
し、走査信号線ドライバの出力が走査信号線の終端まで
達しているか否かを判別して断線を検出する。しかし、
短絡欠陥を検出するために電流測定を行うため、測定時
間が長くかかる。また、一部の短絡しか検出できない。
Further, a method of electrically detecting a defect in an active matrix liquid crystal display device with a built-in driver is described in "JAPAN DISPLAY '92 Paper S14-2, P. 561".
Is shown in The method disclosed in this document detects a short circuit defect from a leak current between a data signal line and a scanning signal line, determines whether the output of the scanning signal line driver reaches the end of the scanning signal line, and disconnects the wiring. To detect. But,
Since current measurement is performed to detect a short-circuit defect, measurement time is long. Also, only some short circuits can be detected.

【0010】このように、ドライバ内蔵型のアクティブ
マトリクス液晶表示素子で表示欠陥を低コストで短時間
に検出することは困難であった。
As described above, it has been difficult to detect a display defect at a low cost in a short time with an active matrix liquid crystal display element having a built-in driver.

【0011】この発明は、上記実状に鑑みてなされたも
ので、ドライバ内蔵型のアクティブマトリクス液晶表示
素子において、欠陥有無、欠陥箇所を電気的にしかも短
時間で検出することができるアクティブマトリクス液晶
表示素子を提供することを目的とする。
The present invention has been made in view of the above situation, and in an active matrix liquid crystal display element with a built-in driver, the presence or absence of a defect and the defective portion can be detected electrically and in a short time. The purpose is to provide a device.

【0012】[0012]

【課題を解決するための手段】上述の目的を達成するた
め、この発明に係るアクティブマトリクス液晶表示素子
は、アクティブ素子と該アクティブ素子の電流路の一端
に接続された画素電極とがマトリクス状に形成された一
方の基板と、前記画素電極に対向する対向電極が形成さ
れた他方の基板と、前記一方の基板と前記他方の基板と
の間に配置された液晶と、前記アクティブ素子の電流路
の他端に接続されたデータ信号線と、前記アクティブ素
子の制御端に接続された走査信号線と、前記走査信号線
と前記データ信号線に接続され、前記走査信号線を介し
て前記アクティブ素子を順次オンさせ、前記データ信号
線に電圧を印加して、前記画素電極と前記対向電極の対
向部分とその間の液晶とにより形成される画素容量を充
電する充電手段と、前記走査信号線と前記データ信号線
に接続され、前記走査信号線を介して前記アクティブ素
子を順次オンさせて前記画素容量に蓄積されている電荷
を放電させ、放電による前記データ信号線の電圧又は電
流の変化をチェックすることにより、欠陥の有無を検査
する検査手段と、より構成されることを特徴とする。
In order to achieve the above object, an active matrix liquid crystal display device according to the present invention has an active element and a pixel electrode connected to one end of a current path of the active element in a matrix. One substrate formed, another substrate on which a counter electrode facing the pixel electrode is formed, liquid crystal disposed between the one substrate and the other substrate, and a current path of the active element. A data signal line connected to the other end of the active element, a scanning signal line connected to the control end of the active element, the scanning signal line and the data signal line, and the active element via the scanning signal line. Charging means for sequentially turning on, and applying a voltage to the data signal line to charge a pixel capacitance formed by the pixel electrode and the facing portion of the counter electrode and the liquid crystal therebetween. Connected to the scan signal line and the data signal line, the active elements are sequentially turned on through the scan signal line to discharge the electric charge accumulated in the pixel capacitance, and the voltage of the data signal line due to the discharge or It is characterized by comprising an inspection means for inspecting the presence or absence of a defect by checking a change in current.

【0013】[0013]

【作用】上述した構成のアクティブマトリクス液晶表示
素子によれば、各アクティブ素子に接続された画素容量
または補助容量に電荷を蓄えた後、それを放電させたと
きに発生する電流又は電圧パルスを検出する。充電手段
により画素容量が正常に充電されていれば、これを放電
すれば、所定の電流パルス又は電圧パルスが生成され
る。一方、断線・短絡などにより画素容量が正常に充電
されていない場合、これを放電しても電流パルス又は電
圧パルスが生成されない。アクティブ素子が正常に動作
しない場合も同様である。従って、電流パルス又は電圧
パルスを検出することにより、欠陥の有無、欠陥の位置
等を検出することができる。
According to the active matrix liquid crystal display element having the above-described structure, the electric current or voltage pulse generated when the electric charge is stored in the pixel capacitance or the auxiliary capacitance connected to each active element and then discharged is detected. To do. If the pixel capacitance is normally charged by the charging means, and if it is discharged, a predetermined current pulse or voltage pulse is generated. On the other hand, when the pixel capacitance is not normally charged due to disconnection or short circuit, the current pulse or the voltage pulse is not generated even if the pixel capacitance is discharged. The same applies when the active element does not operate normally. Therefore, by detecting the current pulse or the voltage pulse, it is possible to detect the presence or absence of a defect, the position of the defect, and the like.

【0014】[0014]

【実施例】以下、この発明の実施例を図面を参照して説
明する。図3はこの発明の一実施例にかかるアクティブ
マトリクス液晶表示素子の断面構成を示す。図示するよ
うに、このアクティブマトリクス型液晶表示素子は、
一対の絶縁性透明な基板31、32と、基板31と32
とを接合する封止材SCと、基板31と32との間に封
止された液晶37とから構成される液晶セル38と、
液晶セル38を挟んで配置された一対の偏光板41と4
2とを備えている。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 3 shows a sectional structure of an active matrix liquid crystal display element according to an embodiment of the present invention. As shown in the figure, this active matrix type liquid crystal display element is
A pair of insulating transparent substrates 31 and 32, and substrates 31 and 32
A liquid crystal cell 38 composed of a sealing material SC for joining and a liquid crystal 37 sealed between the substrates 31 and 32;
A pair of polarizing plates 41 and 4 arranged with the liquid crystal cell 38 in between.
2 is provided.

【0015】基板31には、画素電極33とアクティブ
素子としての画素TFT14とが図3及び図4に示すよ
うに、マトリクス状に配置されている。画素TFT14
は、基板31上に形成されたゲート電極とゲート絶縁膜
と半導体層とソース電極とドレイン電極とより構成され
る。各画素電極33及び画素TFT14の上に配向膜3
5が配置されている。
Pixel electrodes 33 and pixel TFTs 14 as active elements are arranged in a matrix on the substrate 31, as shown in FIGS. 3 and 4. Pixel TFT14
Is composed of a gate electrode, a gate insulating film, a semiconductor layer, a source electrode and a drain electrode formed on the substrate 31. An alignment film 3 is formed on each pixel electrode 33 and the pixel TFT 14.
5 are arranged.

【0016】さらに、基板31の上には、各行の画素電
極33にゲート絶縁膜を介して対向する補償容量線CS
が形成されている。
Further, on the substrate 31, the compensation capacitance line CS which faces the pixel electrodes 33 of each row via the gate insulating film is provided.
Are formed.

【0017】図4に示すように、各画素TFT14のゲ
ート電極は対応する行の走査信号線(ゲートライン)Y
1、Y2…YNに接続され、ドレイン電極は対応する画素
電極33に接続され、ソース電極は対応する列のデータ
信号線X1、X2…XMに接続されている。各走査信号線
1、Y2…YNは基板31上に形成された走査信号線ド
ライバ13に接続され、データ信号線X1、X2…XM
び補償容量線CSは基板31上に形成されたデータ信号
線ドライバ12に接続されている。
As shown in FIG. 4, the gate electrode of each pixel TFT 14 is a scanning signal line (gate line) Y of the corresponding row.
1 , Y 2 ... Y N , the drain electrode is connected to the corresponding pixel electrode 33, and the source electrode is connected to the data signal lines X 1 , X 2 ... X M in the corresponding column. Each scanning signal line Y 1 , Y 2 ... Y N is connected to the scanning signal line driver 13 formed on the substrate 31, and the data signal lines X 1 , X 2 ... X M and the compensation capacitance line CS are provided on the substrate 31. It is connected to the formed data signal line driver 12.

【0018】基板32には、画素電極33と対向する対
向電極34と、対向電極34の上に形成された配向膜3
6とが設けられている。補償容量線CSと対向電極34
には共通電位VCOMにが印加されている。液晶37は、
例えば、TN液晶、或いは、強誘電性液晶等である。
On the substrate 32, a counter electrode 34 facing the pixel electrode 33, and an alignment film 3 formed on the counter electrode 34.
6 are provided. Compensation capacitance line CS and counter electrode 34
Is applied to the common potential V COM . The liquid crystal 37
For example, it is a TN liquid crystal or a ferroelectric liquid crystal.

【0019】図1は、図2及び図3に示すアクティブマ
トリクス液晶表示素子の回路構成を示す。図1に示すよ
うに、表示領域11には、データ信号線X1、X2…XM
と走査信号線Y1、Y2…YNとの各交点に設けられた画
素TFT14と画素容量17が配置されている。
FIG. 1 shows a circuit configuration of the active matrix liquid crystal display device shown in FIGS. As shown in FIG. 1, in the display area 11, data signal lines X 1 , X 2 ... X M
A pixel TFT 14 and a pixel capacitor 17 provided at each intersection of the scanning signal lines Y 1 , Y 2 ... Y N are arranged.

【0020】画素容量17は、画素電極33と対向電極
とその間の液晶37から形成される表示容量と画素電極
33と補償容量線CSとその間のゲート絶縁膜から形成
される補償容量との合成容量である。各データ信号線X
1〜XMと前記対向電極との間には、それぞれ寄生容量1
8も存在する。
The pixel capacitance 17 is a composite capacitance of the display capacitance formed by the pixel electrode 33, the counter electrode and the liquid crystal 37 between them, and the compensation capacitance formed by the pixel electrode 33, the compensation capacitance line CS and the gate insulating film therebetween. Is. Each data signal line X
1 to X M and a parasitic capacitance 1 between the counter electrode and the counter electrode, respectively.
There are also eight.

【0021】走査信号線ドライバ13は、各走査信号線
1、Y2…YNに接続されたTFTアナログスイッチ2
3と、クロックCLYおよびドライバの動作入力DYに基づ
いて画素TFT14を駆動するシフトレジスタ22とを
備える。シフトレジスタ22は、制御信号入力CONT3に
応じてTFTアナログスイッチ23を制御する回路を備
える。
The scanning signal line driver 13 includes a TFT analog switch 2 connected to each scanning signal line Y 1 , Y 2 ... Y N.
3 and a shift register 22 for driving the pixel TFT 14 based on the clock CLY and the operation input DY of the driver. The shift register 22 includes a circuit that controls the TFT analog switch 23 according to the control signal input CONT3.

【0022】データ信号線ドライバ12は、各データ信
号線X1〜XMと映像信号入力SIGに接続される共通信号
線CLとの間に設けられた複数のTFTアナログスイッ
チ16と、TFTアナログスイッチ16をクロックCLX
およびドライバの動作入力DXに基づいて駆動するシフト
レジスタ15を有する。
The data signal line driver 12 includes a plurality of TFT analog switches 16 provided between each of the data signal lines X 1 to X M and a common signal line CL connected to the video signal input SIG, and a TFT analog switch. 16 clock CLX
And a shift register 15 driven based on the operation input DX of the driver.

【0023】さらに、データ信号線ドライバ12は、画
素容量17の放電による電流又は電圧パルスを検出する
ための放電検出回路19を備える。放電検出回路19と
共通信号線CLとの間にはTFTアナログスイッチ20
が設けられている。共通信号線CLと映像信号入力SIG
との間にはTFTアナログスイッチ21が設けられてい
る。TFTアナログスイッチ20と21の各ゲートに
は、制御信号CONT1とCONT2とがそれぞれ印加されてい
る。
Further, the data signal line driver 12 includes a discharge detection circuit 19 for detecting a current or voltage pulse due to the discharge of the pixel capacitor 17. A TFT analog switch 20 is provided between the discharge detection circuit 19 and the common signal line CL.
Is provided. Common signal line CL and video signal input SIG
A TFT analog switch 21 is provided between and. Control signals CONT1 and CONT2 are applied to the gates of the TFT analog switches 20 and 21, respectively.

【0024】放電検出回路19は、例えば、図2に示す
ように、エッジトリガ式RSフリップフロップFFとそ
のQ出力に接続される出力ドライバDから構成されてい
る。出力ドライバDは、放電検出回路19の出力端子PO
に接続され、エッジトリガ式RSフリップフロップFF
のリセット端子(R)は放電検出回路19のリセット信
号入力Rに接続される。TFTアナログスイッチ20は
エッジトリガ式RSフリップフロップFFのセット端子
(S)に接続されている。
The discharge detection circuit 19, for example, as shown in FIG. 2, is composed of an edge trigger type RS flip-flop FF and an output driver D connected to its Q output. The output driver D is an output terminal PO of the discharge detection circuit 19.
Connected to the edge trigger type RS flip-flop FF
The reset terminal (R) is connected to the reset signal input R of the discharge detection circuit 19. The TFT analog switch 20 is connected to the set terminal (S) of the edge trigger type RS flip-flop FF.

【0025】制御信号CONT1およびCONT2は、それぞれT
FTアナログスイッチ20および21をオン/オフさせ
る信号であり、制御信号CONT3はTFTアナログスイッ
チ23を同時にオンさせるための信号である。
The control signals CONT1 and CONT2 are respectively T
The control signal CONT3 is a signal for turning on / off the FT analog switches 20 and 21, and the control signal CONT3 is a signal for simultaneously turning on the TFT analog switch 23.

【0026】次に、図1乃至図4に示すように構成され
たアクティブマトリクス液晶表示素子の欠陥を検査する
動作を図5(A)〜(C)を参照して説明する。図5
(A)〜(C)では、理解を容易にするため、TFTア
ナログスイッチ16、20、21、23をスイッチの記
号で表記している。
Next, the operation of inspecting the active matrix liquid crystal display element constructed as shown in FIGS. 1 to 4 for defects will be described with reference to FIGS. 5 (A) to 5 (C). FIG.
In (A) to (C), the TFT analog switches 16, 20, 21, and 23 are represented by switch symbols for easy understanding.

【0027】図1〜図4に示すように構成されたアクテ
ィブマトリクス液晶表示素子の欠陥を検出する動作は、
(i)画素容量17を充電する充電工程と,(ii)各
画素容量17を順次選択して放電させ、それにより共通
信号線CLに発生する電圧パルス(又は電流パルス)を
検出する検出工程とを、データ信号線単位で繰り返して
実行することにより行われる。
The operation of detecting a defect in the active matrix liquid crystal display device constructed as shown in FIGS.
(I) a charging step of charging the pixel capacitors 17, and (ii) a detection step of sequentially selecting and discharging each pixel capacitor 17 and detecting a voltage pulse (or a current pulse) generated in the common signal line CL thereby. Is repeatedly performed for each data signal line.

【0028】まず、(i)の充電工程のため、図5
(A)に示すように、あるデータ信号線(「Xα」とす
る)を選択する(シフトレジスタ15の出力により、デ
ータ信号線Xαに接続されたTFTアナログスイッチ1
6をオンさせる)。さらに、映像信号入力SIGを高電圧
(“H”)にし、制御信号CONT3を切り替えて全てのT
FTアナログスイッチ23をオンさせる。
First, as shown in FIG.
As shown in (A), a certain data signal line (referred to as "Xα") is selected (the TFT analog switch 1 connected to the data signal line Xα by the output of the shift register 15).
Turn on 6). Furthermore, the video signal input SIG is set to a high voltage (“H”) and the control signal CONT3 is switched to switch all T
The FT analog switch 23 is turned on.

【0029】次に、シフトレジスタ22により、走査信
号線Y1、Y2…YNを順次選択して高電圧パルスを出力
し、各行の画素TFT14を順次オンさせる。データ信
号線Xαに接続されているN個の画素容量17は、TF
Tアナログスイッチ21、共通信号線CL、TFTアナ
ログスイッチ16、データ信号線Xα、画素TFT14
を介して映像信号入力SIGから順次電荷が注入され、充
電される。
Next, the shift register 22 sequentially selects the scanning signal lines Y 1 , Y 2, ... Y N to output a high voltage pulse, and sequentially turns on the pixel TFTs 14 in each row. The N pixel capacitors 17 connected to the data signal line Xα are TF
T analog switch 21, common signal line CL, TFT analog switch 16, data signal line Xα, pixel TFT 14
The electric charge is sequentially injected from the video signal input SIG via, and is charged.

【0030】次に、図5(B)に示すように、各走査信
号線Y1、Y2…YNの信号を0V(“L”)にすると共
にTFTアナログスイッチ21をオフにする。ここで
は、図5(A)で注入された電荷が画素容量17に保持
された状態となる。
Next, as shown in FIG. 5B, the signals of the scanning signal lines Y 1 , Y 2 ... Y N are set to 0 V ("L") and the TFT analog switch 21 is turned off. Here, the charge injected in FIG. 5A is held in the pixel capacitor 17.

【0031】次に、(ii)の検査工程に移り、図5
(C)に示すように、検査しようとする行のTFTアナ
ログスイッチ23をオンさせ、他の行のTFTアナログ
スイッチ23をオフさせ、さらに、TFTアナログスイ
ッチ20をオンさせる。そして、シフトレジスタ22は
検査対象行の走査信号線(「Yβ」とする)に高電圧パ
ルスを印加する。
Next, the process moves to the inspection step (ii) shown in FIG.
As shown in (C), the TFT analog switch 23 of the row to be inspected is turned on, the TFT analog switches 23 of the other rows are turned off, and the TFT analog switch 20 is turned on. Then, the shift register 22 applies a high voltage pulse to the scanning signal line (referred to as “Yβ”) of the inspection target row.

【0032】走査信号線Yβに接続された画素TFT1
4が導通し、画素容量17に蓄積されていた電荷が、画
素TFT14、データ信号線Xα、オンしているTFT
アナログスイッチ16、共通信号線CL、TFTアナロ
グスイッチ20を介して放電検出回路19に流れ込む。
この放電によって生じる図5(C)に示したような放電
波形の電圧(又は電流)パルスをトリガ信号として、放
電検出回路19のRSフリップフロップFFがセットさ
れ、放電検出回路19の出力端子POは高電圧レベルにな
る。この出力信号を測定器Mで受けて、高電圧であれば
良、低電圧であれば不良と判定する。測定器Mで良・不
良を判定し終えた時点でリセット端子Rにリセットパル
スを入力して、放電検出回路19をリセットする。
Pixel TFT1 connected to the scanning signal line Yβ
4 is turned on, and the charge accumulated in the pixel capacitor 17 is turned on by the pixel TFT 14, the data signal line Xα, and the turned-on TFT.
It flows into the discharge detection circuit 19 through the analog switch 16, the common signal line CL, and the TFT analog switch 20.
The RS flip-flop FF of the discharge detection circuit 19 is set by using the voltage (or current) pulse having the discharge waveform as shown in FIG. 5C as a trigger signal, and the output terminal PO of the discharge detection circuit 19 is High voltage level. The output signal is received by the measuring instrument M, and it is determined that the voltage is high if the voltage is high, and is defective if the voltage is low. At the time when the measuring device M finishes judging good or bad, a reset pulse is input to the reset terminal R to reset the discharge detection circuit 19.

【0033】続いて、検査を終えた走査信号線YβのT
FTアナログスイッチ23をオフして、隣の走査信号線
Y(β+1)のTFTアナログスイッチ23をオンにし
て、走査信号線Y(β+1)を高電圧にする。これによ
り、その走査信号線Y(β+1)に接続された画素TF
T14を介して対応する画素容量17に蓄積されていた
電荷が放電される。これを上述と同様にして測定器Mで
計測して、良/不良を判定する。
Then, T of the scanning signal line Yβ which has been inspected
The FT analog switch 23 is turned off, the TFT analog switch 23 of the adjacent scanning signal line Y (β + 1) is turned on, and the scanning signal line Y (β + 1) is set to a high voltage. As a result, the pixel TF connected to the scanning signal line Y (β + 1)
The electric charge accumulated in the corresponding pixel capacitor 17 is discharged via T14. This is measured by the measuring device M in the same manner as described above, and the pass / fail is determined.

【0034】以後同様にして、同一データ信号線Xαに
接続されるN個の画素について検査を行う。一つのデー
タ信号線Xαについて全ての画素の検査が終了すると、
図5(A)の状態に戻って、シフトレジスタ15の保持
データをシフトし、次のデータ信号線X(α+1)に接
続されたTFTアナログスイッチ16をオンし、上述と
同様にデータ信号線X(α+1)に接続される画素を順
次検査する。
Thereafter, in the same manner, the N pixels connected to the same data signal line Xα are inspected. When all the pixels of one data signal line Xα have been inspected,
Returning to the state of FIG. 5A, the data held in the shift register 15 is shifted, the TFT analog switch 16 connected to the next data signal line X (α + 1) is turned on, and the data signal line X is switched in the same manner as described above. Pixels connected to (α + 1) are sequentially inspected.

【0035】以上の操作を繰り返して全画素を検査す
る。なお、図5(C)において、検査対象行以外のTF
Tアナログスイッチ23をオフさせている理由は、デー
タ信号線Xと走査信号線Yとの間や、画素TFT14の
ソースと電極間等に短絡不良等の欠陥が存在する場合
に、そこを通して電荷が放電されてしまうのを防ぐため
である。
All the pixels are inspected by repeating the above operation. Note that in FIG. 5C, the TFs other than the inspection target line are
The reason why the T analog switch 23 is turned off is that when there is a defect such as a short circuit defect between the data signal line X and the scanning signal line Y, or between the source and the electrode of the pixel TFT 14, electric charge is passed therethrough. This is to prevent it from being discharged.

【0036】このように、この実施例では、アクティブ
マトリクスの各画素部分に充電された電荷の放電を検出
する回路を表示素子に内蔵させた。従って、通常の汎用
ロジックテスタ等の測定器を用いて欠陥検査を行うこと
ができ、検査費用を低減できる。なお、上述の検査で
は、不良箇所を検出した場合に、不良原因が短絡による
ものか断線によるものかは直接判別できない。しかし、
検査結果の分析による不良の分布から不良内容を推定す
ることは可能である。例えば、欠陥箇所が分散している
場合は個々の素子の欠陥であると推測される。また、欠
陥個所が行又は列方向に連続している場合には、走査信
号線又はデータ信号線の断線であると推測できる。従っ
て、製造工程中の良否判定を高速で行うために上述の構
成を用いれば非常に効果的である。
As described above, in this embodiment, the display element has a built-in circuit for detecting the discharge of the electric charge charged in each pixel portion of the active matrix. Therefore, the defect inspection can be performed by using a general measuring instrument such as a general-purpose logic tester, and the inspection cost can be reduced. In the above-mentioned inspection, when a defective portion is detected, it is not possible to directly determine whether the defective cause is due to a short circuit or a disconnection. But,
It is possible to estimate the defect content from the distribution of defects by analyzing the inspection results. For example, when the defective portions are dispersed, it is presumed to be the defect of each element. Further, when the defective portions are continuous in the row or column direction, it can be inferred that the scanning signal line or the data signal line is broken. Therefore, it is very effective to use the above-mentioned configuration in order to perform the quality judgment during the manufacturing process at high speed.

【0037】なお、通常動作時は、制御信号CONT1
をLレベルとしてTFTアナログスイッチ20をオフ
し、制御信号CONT2をHレベルとしてTFTアナロ
グスイッチ21をオンし、TFTアナログスイッチ23
を全てオンする。そして、信号DYにより、シフトレジ
スタ22の先頭のビットをセットし、以後クロック信号
CLYに従って順次走査信号線を切り換えてゲートパル
スを印加し、同様に、信号DXにより、シフトレジスタ
15の先頭のビットをセットし、以後クロック信号CL
Xに従ってTFTアナログスイッチ16を順次オンさせ
て、画像信号SIGを画素容量17に書き込んで、走査信
号線端に画像を表示させる。
In the normal operation, the control signal CONT1
To the L level to turn off the TFT analog switch 20, the control signal CONT2 to the H level to turn on the TFT analog switch 21, and the TFT analog switch 23.
Turn on all. Then, the leading bit of the shift register 22 is set by the signal DY, and thereafter the scanning signal lines are sequentially switched according to the clock signal CLY to apply the gate pulse. Similarly, the leading bit of the shift register 15 is set by the signal DX. Set, then clock signal CL
The TFT analog switch 16 is sequentially turned on according to X, the image signal SIG is written in the pixel capacitor 17, and an image is displayed at the scanning signal line end.

【0038】なお、この発明は上記実施例に限定され
ず、種々の変形及び応用が可能である。例えば、上記実
施例では、補償容量線CSを配置したが、補償容量CS
は必要に応じて設ければよい。また、上記実施例では、
データ信号線単位で欠陥を検出したが、走査信号線単位
で欠陥を検出してもよい。また、すべての画素容量17
を充電した後、順番に放電させるようにしてもよい。
The present invention is not limited to the above embodiment, and various modifications and applications are possible. For example, although the compensation capacitance line CS is arranged in the above embodiment, the compensation capacitance CS
May be provided as needed. In the above embodiment,
Although the defect is detected for each data signal line, the defect may be detected for each scanning signal line. In addition, all pixel capacity 17
After charging, the batteries may be sequentially discharged.

【0039】[0039]

【発明の効果】以上詳述したように、この発明によれ
ば、各アクティブ素子に接続された画素容量を充電した
後、それを放電させたときに発生する電圧又は電流パル
スを検出することにより、欠陥を検出する。従って、欠
陥箇所を電気的にしかも短時間で検出することが可能と
なる。
As described above in detail, according to the present invention, after the pixel capacitance connected to each active element is charged, the voltage or current pulse generated when the pixel capacitance is discharged is detected. , Detect defects. Therefore, it becomes possible to detect the defective portion electrically and in a short time.

【図面の簡単な説明】[Brief description of the drawings]

【図1】この発明の一実施例に係るアクティブマトリク
ス液晶表示素子の構成を示す回路図である。
FIG. 1 is a circuit diagram showing a configuration of an active matrix liquid crystal display element according to an embodiment of the present invention.

【図2】図1に示す放電検出回路の構成を示す回路図で
ある。
FIG. 2 is a circuit diagram showing a configuration of a discharge detection circuit shown in FIG.

【図3】この発明の一実施例に係るアクティブマトリク
ス液晶表示素子の構造を示す断面図である。
FIG. 3 is a sectional view showing a structure of an active matrix liquid crystal display element according to an embodiment of the present invention.

【図4】この発明の一実施例に係るアクティブマトリク
ス液晶表示素子の一方の基板の構成を示す図である。
FIG. 4 is a diagram showing a configuration of one substrate of an active matrix liquid crystal display element according to an embodiment of the present invention.

【図5】図1のアクティブマトリクス液晶表示素子の検
査の工程を説明するための図であり、(A)は充電工
程、(B)は電圧保持工程、(C)は放電工程を示す。
5A and 5B are views for explaining a process of inspecting the active matrix liquid crystal display element of FIG. 1, in which FIG. 5A shows a charging process, FIG. 5B shows a voltage holding process, and FIG.

【図6】従来のアクティブマトリクス液晶表示素子の構
成を示す回路図である。
FIG. 6 is a circuit diagram showing a configuration of a conventional active matrix liquid crystal display element.

【符号の説明】[Explanation of symbols]

11…表示領域、12…データ信号線ドライバ、13…
走査信号線ドライバ、14…画素TFT、15…シフト
レジスタ、16…TFTアナログスイッチ、17…画素
容量、18…寄生容量、19…放電検出回路、20…T
FTアナログスイッチ、21…TFTアナログスイッ
チ、22…シフトレジスタ、23…TFTアナログスイ
ッチ、31…基板、32…基板、33…画素電極、34
…対向電極、35…配向膜、36…配向膜、37…液
晶、38…液晶セル、41…偏光板、42…偏光板
11 ... Display area, 12 ... Data signal line driver, 13 ...
Scan signal line driver, 14 ... Pixel TFT, 15 ... Shift register, 16 ... TFT analog switch, 17 ... Pixel capacitance, 18 ... Parasitic capacitance, 19 ... Discharge detection circuit, 20 ... T
FT analog switch, 21 ... TFT analog switch, 22 ... Shift register, 23 ... TFT analog switch, 31 ... Substrate, 32 ... Substrate, 33 ... Pixel electrode, 34
... counter electrode, 35 ... alignment film, 36 ... alignment film, 37 ... liquid crystal, 38 ... liquid crystal cell, 41 ... polarizing plate, 42 ... polarizing plate

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】アクティブ素子と該アクティブ素子の電流
路の一端に接続された画素電極とがマトリクス状に形成
された一方の基板と、 前記画素電極に対向する対向電極が形成された他方の基
板と、 前記一方の基板と前記他方の基板との間に配置された液
晶と、 前記アクティブ素子の電流路の他端に接続されたデータ
信号線と、 前記アクティブ素子の制御端に接続された走査信号線
と、 前記走査信号線と前記データ信号線に接続され、前記走
査信号線を介して前記アクティブ素子を順次オンさせ、
前記データ信号線に電圧を印加して、前記画素電極と前
記対向電極の対向部分とその間の液晶とにより形成され
る画素容量を充電する充電手段と、 前記走査信号線と前記データ信号線に接続され、前記走
査信号線を介して前記アクティブ素子を順次オンさせて
前記画素容量に蓄積されている電荷を放電させ、放電に
よる前記データ信号線の電圧又は電流の変化をチェック
することにより、欠陥の有無を検査する検査手段と、 より形成されることを特徴とするアクティブマトリクス
液晶表示素子。
1. A substrate in which an active element and a pixel electrode connected to one end of a current path of the active element are formed in a matrix, and another substrate in which an opposite electrode facing the pixel electrode is formed. A liquid crystal arranged between the one substrate and the other substrate, a data signal line connected to the other end of the current path of the active element, and a scan connected to the control end of the active element. A signal line, connected to the scanning signal line and the data signal line, sequentially turning on the active element via the scanning signal line,
A charging unit that applies a voltage to the data signal line to charge a pixel capacitance formed by the pixel electrode and a facing portion of the counter electrode and a liquid crystal therebetween, and a connecting unit connected to the scanning signal line and the data signal line. Then, the active elements are sequentially turned on through the scanning signal line to discharge the electric charge accumulated in the pixel capacitor, and a change in the voltage or current of the data signal line due to the discharge is checked to detect a defect. An active matrix liquid crystal display element, which is formed by an inspection means for inspecting the presence or absence of the element.
【請求項2】前記充電手段と前記検査手段は、 前記走査信号線に順次パルスを印加して、該走査信号線
に接続されたアクティブ素子をオンさせる手段と、 前記データ信号線に所定電圧を印加して、オンしたアク
ティブ素子を介して各画素容量を充電する電圧印加手段
と、 オンしたアクティブ素子を介して各画素容量から前記デ
ータ信号線に流れた電荷による電圧又は電流を取り込ん
で、チェックするチェック手段と、 前記電圧印加手段と前記チェック手段を選択的に動作さ
せる手段と、 を含むことを特徴とする請求項1に記載のアクティブマ
トリクス液晶表示素子。
2. The charging means and the inspection means sequentially apply a pulse to the scanning signal line to turn on an active element connected to the scanning signal line, and a predetermined voltage to the data signal line. A voltage applying means for applying the voltage to charge each pixel capacitance through the turned-on active element and a voltage or current due to the charge flowing from each pixel capacitance to the data signal line through the turned-on active element are fetched and checked. 2. The active matrix liquid crystal display element according to claim 1, further comprising: a check unit for performing the operation, and a unit for selectively operating the voltage applying unit and the check unit.
【請求項3】前記充電手段は所定極性の電圧を前記デー
タ信号線に印加し、前記検査手段は前記データ信号線に
所定レベルの電圧パルス又は電流パルスが発生していな
いとき、選択状態にある画素が異常であると判別するこ
とを特徴とする請求項1又は2に記載のアクティブマト
リクス液晶表示素子。
3. The charging means applies a voltage of a predetermined polarity to the data signal line, and the inspection means is in a selected state when a voltage pulse or a current pulse of a predetermined level is not generated in the data signal line. The active matrix liquid crystal display device according to claim 1, wherein the pixel is determined to be abnormal.
【請求項4】前記充電手段と前記検査手段は、前記一方
又は他方の基板上に形成されていることを特徴とする請
求項1、2又は3に記載のアクティブマトリクス液晶表
示素子。
4. The active matrix liquid crystal display element according to claim 1, wherein the charging means and the inspection means are formed on the one or the other substrate.
JP18059395A 1995-06-26 1995-06-26 Active matrix liquid crystal display element Pending JPH0915645A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18059395A JPH0915645A (en) 1995-06-26 1995-06-26 Active matrix liquid crystal display element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18059395A JPH0915645A (en) 1995-06-26 1995-06-26 Active matrix liquid crystal display element

Publications (1)

Publication Number Publication Date
JPH0915645A true JPH0915645A (en) 1997-01-17

Family

ID=16085982

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18059395A Pending JPH0915645A (en) 1995-06-26 1995-06-26 Active matrix liquid crystal display element

Country Status (1)

Country Link
JP (1) JPH0915645A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006178029A (en) * 2004-12-21 2006-07-06 Seiko Epson Corp Electrooptical apparatus, testing method and driving device for same and electronic apparatus
JP2006178030A (en) * 2004-12-21 2006-07-06 Seiko Epson Corp Electrooptical apparatus, testing method and driving device for the same and electronic apparatus
JP2006189608A (en) * 2005-01-06 2006-07-20 Sharp Corp Display apparatus, inspection method of same, and inspection system of display apparatus
US7385413B2 (en) 2002-07-26 2008-06-10 Semiconductor Energy Laboratory Co., Ltd. Electrical inspection method and method of fabricating semiconductor display devices
US8415694B2 (en) 2000-09-12 2013-04-09 Philips Lumileds Lighting Company Llc Light emitting devices with improved light extraction efficiency

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8415694B2 (en) 2000-09-12 2013-04-09 Philips Lumileds Lighting Company Llc Light emitting devices with improved light extraction efficiency
US8628985B2 (en) 2000-09-12 2014-01-14 Philips Lumileds Lighting Company Llc Light emitting devices with improved light extraction efficiency
US10312422B2 (en) 2000-09-12 2019-06-04 Lumileds Llc Light emitting devices with optical elements and bonding layers
US7385413B2 (en) 2002-07-26 2008-06-10 Semiconductor Energy Laboratory Co., Ltd. Electrical inspection method and method of fabricating semiconductor display devices
US7622943B2 (en) 2002-07-26 2009-11-24 Semiconductor Energy Laboratory Co., Ltd. Electrical inspection method and method of fabricating semiconductor display devices
JP2006178029A (en) * 2004-12-21 2006-07-06 Seiko Epson Corp Electrooptical apparatus, testing method and driving device for same and electronic apparatus
JP2006178030A (en) * 2004-12-21 2006-07-06 Seiko Epson Corp Electrooptical apparatus, testing method and driving device for the same and electronic apparatus
JP2006189608A (en) * 2005-01-06 2006-07-20 Sharp Corp Display apparatus, inspection method of same, and inspection system of display apparatus

Similar Documents

Publication Publication Date Title
US7212025B2 (en) Testing method for array substrate
US5377030A (en) Method for testing active matrix liquid crystal by measuring voltage due to charge in a supplemental capacitor
US6566902B2 (en) Liquid crystal display device for testing signal line
KR100394923B1 (en) Testing method of array substrate
JP2007333823A (en) Liquid crystal display device and inspection method for liquid crystal display device
EP0627722B1 (en) Light valve device with failure detection circuit
US7317325B2 (en) Line short localization in LCD pixel arrays
JPH0558662B2 (en)
JP2003043980A (en) Substrate of display device, array substrate, inspection circuit, inspection method and manufacturing method of liquid crystal cell
JP4473427B2 (en) Array substrate inspection method and inspection apparatus
JPH0915645A (en) Active matrix liquid crystal display element
JP2516197B2 (en) Semiconductor element inspection method
US20070139069A1 (en) Method and apparatus for testing a liquid crystal cell
JP2002116423A (en) Liquid crystal display device and its inspecting method
TWI240083B (en) Method of inspecting array substrate and array substrate inspecting apparatus
JPH1096754A (en) Inspecting method for liquid crystal panel substrate
JP4782956B2 (en) Array substrate inspection method
KR20030008407A (en) Array substrate and method of testing the same, and liquid crystal display
JP2001013187A (en) Matrix array device and substrate for matrix array device
JP2004109823A (en) Leakage inspecting apparatus and leakage inspection method
KR100206568B1 (en) Lcd device with gate line defect discrimination sensing method
JP3266502B2 (en) Inspection method of liquid crystal display
JPS62151769A (en) Inspecting method for active matrix substrate
JP2005321658A (en) Method for inspecting circuit, method for manufacturing liquid crystal display device, and device for inspecting circuit
JP3121038B2 (en) Inspection method and inspection device for TFT pixel on LCD substrate