JPH0915625A - Production of liquid crystal display device - Google Patents
Production of liquid crystal display deviceInfo
- Publication number
- JPH0915625A JPH0915625A JP7163760A JP16376095A JPH0915625A JP H0915625 A JPH0915625 A JP H0915625A JP 7163760 A JP7163760 A JP 7163760A JP 16376095 A JP16376095 A JP 16376095A JP H0915625 A JPH0915625 A JP H0915625A
- Authority
- JP
- Japan
- Prior art keywords
- pixel electrodes
- liquid crystal
- forming
- light
- shielding layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
Abstract
Description
【0001】本発明は、遮光層がアレイ基板上に形成さ
れる液晶表示装置の製造方法に関する。The present invention relates to a method of manufacturing a liquid crystal display device in which a light shielding layer is formed on an array substrate.
【0002】[0002]
【従来の技術】近年、薄型軽量、低消費電力という大き
な利点をもつ液晶表示装置が、日本語ワードプロセッ
サ、デスクトップパーソナルコンピュータのようなパー
ソナルオフィスオートメーション(OA)機器あるいは
テレビジョン等の映像表示装置として積極的に用いられ
ている。特にアクティブマトリクス型の液晶表示装置
は、高解像度の表示が実現できることから、その開発が
盛んに行われている。2. Description of the Related Art In recent years, liquid crystal display devices having the great advantages of thinness, light weight and low power consumption have been positively used as video display devices for personal office automation (OA) equipment such as Japanese word processors and desktop personal computers or televisions. It is used for. In particular, active matrix type liquid crystal display devices have been actively developed because they can realize high resolution display.
【0003】一般的なアクティブマトリクス型液晶表示
装置は、各々絶縁性および光透過性を有するアレイ基板
および対向基板と、平行に向かい合うアレイ基板および
対向基板間において保持される液晶層とを有する。アレ
イ基板側では、複数の画素電極がガラスプレート上にマ
トリスク状に形成され、複数の行線および列線が複数の
画素電極の行および列に沿って形成され、複数のTFT
(Thin Film Transistor)がこれら画素電極の1つを駆動
するスイッチング素子として2本の信号線の交差する位
置にそれぞれ設けられ、第1配向膜が複数のTFT、複
数の画素電極、複数画素電極のマトリクスアレイを全体
的に覆って形成される。対向基板側では、共通電極が複
数の画素電極全体に対応してガラスプレート上に形成さ
れ、第2配向膜が共通電極を覆って形成される。液晶層
は、画素電極および共通電極間に電位差がないとき液晶
分子が液晶層の厚さ方向の軸上でほぼ平行に設定される
液晶材料で構成される。第1および第2配向膜は、液晶
層の厚さ方向の軸上に配列された液晶分子がねじれたツ
イストネマチック(TN)配向を得るためにそれぞれ成
膜後に配向処理を受ける。これら配向処理は、通常アレ
イ基板付近の液晶分子の向きと対向基板付近の液晶分子
の向きとが90度ずれるように行われる。偏光が一方の
基板側から液晶層に入射すると、この偏光が液晶層の厚
さ方向の軸上に配列された液晶分子のねじれに沿って旋
回し、他方の基板へ導かれ、さらに偏光板を用いて偏光
を透過するか遮光するか選択される。電位差が画素電極
および共通電極間に与えられると、ほとんどの液晶分子
が表示面となる基板面に平行な平面からチルトアップす
る。このチルトアップの角度は与えられた電位差に比例
して増大し、偏光の透過率を低下させる。こうした液晶
表示装置は、アレイ基板側で複数の画素電極の周囲から
漏れる光を遮る遮光層として対向基板側に設けられるブ
ラックマトリクス(BM)を有する。A general active matrix type liquid crystal display device has an array substrate and a counter substrate each having an insulating property and a light transmitting property, and a liquid crystal layer held between the array substrate and the counter substrate facing each other in parallel. On the array substrate side, a plurality of pixel electrodes are formed on the glass plate in a matrix shape, a plurality of row lines and column lines are formed along rows and columns of the plurality of pixel electrodes, and a plurality of TFTs are formed.
(Thin Film Transistor) is provided as a switching element for driving one of these pixel electrodes at a position where two signal lines intersect with each other, and the first alignment film includes a plurality of TFTs, a plurality of pixel electrodes, and a plurality of pixel electrodes. It is formed to entirely cover the matrix array. On the counter substrate side, a common electrode is formed on the glass plate corresponding to the entire plurality of pixel electrodes, and a second alignment film is formed to cover the common electrode. The liquid crystal layer is composed of a liquid crystal material in which liquid crystal molecules are set substantially parallel to each other on the axis in the thickness direction of the liquid crystal layer when there is no potential difference between the pixel electrode and the common electrode. The first and second alignment films are each subjected to alignment treatment after film formation in order to obtain twisted nematic (TN) alignment in which liquid crystal molecules aligned on the axis in the thickness direction of the liquid crystal layer are twisted. These alignment treatments are usually performed so that the orientation of the liquid crystal molecules near the array substrate and the orientation of the liquid crystal molecules near the counter substrate are deviated by 90 degrees. When polarized light enters the liquid crystal layer from one substrate side, this polarized light turns along the twist of the liquid crystal molecules arranged on the axis in the thickness direction of the liquid crystal layer, is guided to the other substrate, and is further polarized by a polarizing plate. It is selected whether the polarized light is transmitted or shielded. When a potential difference is applied between the pixel electrode and the common electrode, most of the liquid crystal molecules tilt up from the plane parallel to the substrate surface which is the display surface. This tilt-up angle increases in proportion to the applied potential difference, and reduces the transmittance of polarized light. Such a liquid crystal display device has a black matrix (BM) provided on the counter substrate side as a light blocking layer that blocks light leaking from the periphery of the plurality of pixel electrodes on the array substrate side.
【0004】ところで、ブラックマトリクスが行線、列
線、およびTFTが形成される画素電極の周囲領域に対
してずれると、漏洩光の一部がブラックマトリクスによ
って遮光されずに対向基板を通過することになる。これ
を防止するため、ブラックマトリクスは通常対向基板お
よびアレイ基板相互を向かい合わせたときに生じる合わ
せずれを吸収するマージン分だけ画素電極に重なるよう
形成される。近年では、液晶表示装置の総画素数の増大
が画素電極の微細化により図られている。各画素電極の
全面積に対してブラックマトリクスで遮光される画素電
極部分の面積の割合は画素電極の微細化に伴って増大す
る。このため、ブラックマトリクスが基板相互の合わせ
ずれを吸収するマージンを持つことが各画素電極の開口
率を低くする要因として問題視されている。When the black matrix shifts with respect to the peripheral area of the pixel electrodes where the row lines, the column lines, and the TFTs are formed, part of the leaked light passes through the counter substrate without being blocked by the black matrix. become. In order to prevent this, the black matrix is usually formed so as to overlap the pixel electrode by a margin that absorbs a misalignment that occurs when the counter substrate and the array substrate face each other. In recent years, the increase in the total number of pixels of liquid crystal display devices has been achieved by miniaturization of pixel electrodes. The ratio of the area of the pixel electrode portion shielded by the black matrix to the total area of each pixel electrode increases with the miniaturization of the pixel electrode. Therefore, it is considered that the black matrix has a margin for absorbing misalignment between the substrates as a factor for lowering the aperture ratio of each pixel electrode.
【0005】[0005]
【発明が解決しようとする課題】現在、BMオンアレイ
形式がこうした問題を解消する技術として注目されてい
る。このBMオンアレイ形式では、ブラックマトリクス
がアレイ基板側に形成される。この場合、基板相互の合
わせずれを吸収するマージンをブラックマトリクスにも
たせる必要がないため、ブラックマトリクスの面積を画
素電極の周囲領域の面積に近い必要最小限の値に制限す
ることができる。このブラックマトリクス材料として
は、樹脂のような有機系の絶縁材が遮光性を持つだけで
なくアレイ基板上の浮遊容量や画素電極へ電気的な影響
を与えないようにするため使用される。At present, the BM-on-array type is drawing attention as a technique for solving such a problem. In this BM on array type, a black matrix is formed on the array substrate side. In this case, since it is not necessary to provide the black matrix with a margin for absorbing misalignment between the substrates, the area of the black matrix can be limited to a necessary minimum value close to the area of the peripheral region of the pixel electrode. As this black matrix material, an organic insulating material such as a resin is used not only to have a light-shielding property but also to prevent the floating capacitance on the array substrate and the pixel electrode from being electrically affected.
【0006】本発明者の考察によれば、有機系の絶縁材
を使用した場合、良好なコントラスト比を得るためにブ
ラックマトリクスの厚さをかなり増大しくてはならな
ず、これがディスクリネーションラインを画素電極上の
液晶層内に発生させる結果となる。別の遮光層をディス
クリネーションラインを隠すために設けることも考えら
れるが、これは各画素電極の開口率を低下させる。According to the consideration of the present inventor, when an organic insulating material is used, the thickness of the black matrix must be considerably increased in order to obtain a good contrast ratio, which is a disclination line. Will be generated in the liquid crystal layer on the pixel electrode. It is conceivable to provide another light shielding layer to hide the disclination line, but this reduces the aperture ratio of each pixel electrode.
【0007】本発明の目的はこのような従来の事情に鑑
みてなされたものであり、良好なコントラスト比を得る
一方で各画素電極の開口率を改善できる液晶装置の製造
方法を提供することにある。An object of the present invention was made in view of such conventional circumstances, and it is an object of the present invention to provide a method of manufacturing a liquid crystal device capable of improving the aperture ratio of each pixel electrode while obtaining a good contrast ratio. is there.
【0008】本発明によれば、複数の画素電極、これら
画素電極の各々を取り囲む周囲領域に配置されこれら画
素電極を駆動する駆動回路、各々対応画素電極の外周部
に絶縁して対向されこの画素電極との容量的な結合によ
り電荷を蓄積する複数の蓄積容量線、複数の画素電極の
周囲領域を介して漏れる光を遮光する絶縁性遮光層およ
び複数の画素電極および遮光層を覆う第1配向膜を有す
る光透過性のアレイ基板を形成する工程と、共通電極お
よびこの共通電極を覆う第2配向膜を有する光透過性の
対向基板を形成する工程と、第1および第2配向膜を内
側にしてアレイ基板および対向基板を向かい合わせ、液
晶組成物層をこれら基板間に保持して一体化する工程を
備え、アレイ基板の形成工程は透明絶縁板上に駆動回路
および蓄積容量線を形成する工程と、透明絶縁板表面に
おいて駆動回路を選択的に覆う絶縁性遮光層を形成する
工程と、絶縁性遮光層をマスクとして用いて複数の画素
電極を形成する工程とを含む液晶表示装置の製造方法が
提供される。According to the present invention, a plurality of pixel electrodes, a drive circuit arranged in a peripheral region surrounding each of the pixel electrodes and driving the pixel electrodes, and insulated from and opposed to an outer peripheral portion of each corresponding pixel electrode, A plurality of storage capacitance lines that store electric charges by capacitive coupling with electrodes, an insulating light-shielding layer that shields light leaking through the peripheral regions of the plurality of pixel electrodes, and a first alignment that covers the plurality of pixel electrodes and the light-shielding layer Forming a light-transmitting array substrate having a film, forming a light-transmitting counter substrate having a common electrode and a second alignment film covering the common electrode, and placing the first and second alignment films inside The array substrate and the counter substrate are opposed to each other and the liquid crystal composition layer is held between these substrates to be integrated with each other. The step of forming the array substrate includes a drive circuit and a storage capacitor line on the transparent insulating plate. A liquid crystal display device including a forming step, a step of forming an insulating light-shielding layer that selectively covers the drive circuit on the surface of the transparent insulating plate, and a step of forming a plurality of pixel electrodes by using the insulating light-shielding layer as a mask. A method of manufacturing the same is provided.
【0009】[0009]
【作用】この液晶表示装置の製造方法において、遮光層
は複数の画素電極を形成するためのマスクとして用いら
れ、画素電極を遮光層に対してセルフアラインさせる。
これは、画素電極と遮光層との重なりをなくし、各画素
電極の開口率を向上させることができる。In this method of manufacturing a liquid crystal display device, the light shielding layer is used as a mask for forming a plurality of pixel electrodes, and the pixel electrodes are self-aligned with the light shielding layer.
This can eliminate the overlap between the pixel electrode and the light shielding layer and improve the aperture ratio of each pixel electrode.
【0010】本発明者は画素電極の一部に重なってアレ
イ基板上に形成された遮光層の影響により液晶層内に発
生するディスクリネーションラインについてシュミレー
ションを行った。このシュミレーションは、液晶分子の
配向方向を決定するFrankの弾性自由エネルギーと
電気的エネルギーを有限要素法で解くことにより、電界
中での液晶分子の配向方向を求め、ディスクリネーショ
ンラインの発生位置を解析するものである。図11はこ
のシュミレーションの結果を示す。この図において遮光
層はBMで表される。このシュミレーション結果から、
本発明者は画素電極の一部に対向されこの画素電極との
容量的な結合により電荷を蓄積する蓄積容量線を設ける
ことによりディスクリネーションラインをキャンセルす
ることを考えた。The present inventor has simulated a disclination line generated in a liquid crystal layer due to the influence of a light-shielding layer formed on an array substrate so as to overlap a part of a pixel electrode. In this simulation, the Frank's elastic free energy and electrical energy that determine the alignment direction of liquid crystal molecules are solved by the finite element method to find the alignment direction of the liquid crystal molecules in the electric field, and determine the position where the disclination line is generated. It is something to analyze. FIG. 11 shows the result of this simulation. In this figure, the light shielding layer is represented by BM. From this simulation result,
The present inventor has considered canceling the disclination line by providing a storage capacitor line that faces a part of the pixel electrode and that stores charges by capacitive coupling with the pixel electrode.
【0011】また、このシュミレーション結果の解析
で、ディスクリネーションラインの発生位置が遮光層B
Mと画素電極7との重なり幅に依存することが分かっ
た。図12は1画素に関する液晶表示装置の断面構造を
示し、図13はこの遮光層BMと画素電極7との重なり
幅とディスクリネーショラインの発生位置との関係を遮
光層BMの高さを変化させて調べた結果を示す。ここで
は、遮光層BMの高さを0.5から3.0μmまでの範
囲で変化させ、ディスクリネーショラインの発生位置が
画素電極端部からの距離として調べられた。この図から
分かるように、ディスクリネーションラインの発生位置
は遮光層BMの高さに関係なく遮光層BMと画素電極と
の重なり幅の減少に伴って画素電極端部に近づく。従っ
て、遮光層BMと画素電極の重なり幅をできるだけ小さ
く設定することで、ディスクリネーションラインを画素
電極端部付近に発生させることが可能になる。Further, in the analysis of the simulation result, the position where the disclination line is generated is the light shielding layer B.
It was found that it depends on the overlapping width of M and the pixel electrode 7. FIG. 12 shows a cross-sectional structure of the liquid crystal display device for one pixel, and FIG. 13 shows the relationship between the overlapping width of the light shielding layer BM and the pixel electrode 7 and the generation position of the discrimination line, and the height of the light shielding layer BM is changed. The results are shown below. Here, the height of the light shielding layer BM was changed in the range from 0.5 to 3.0 μm, and the position where the disclination line was generated was examined as the distance from the end of the pixel electrode. As can be seen from this figure, the position where the disclination line is generated approaches the pixel electrode end as the overlapping width of the light shielding layer BM and the pixel electrode decreases regardless of the height of the light shielding layer BM. Therefore, by setting the overlapping width of the light shielding layer BM and the pixel electrode as small as possible, it becomes possible to generate the disclination line near the end portion of the pixel electrode.
【0012】ところで従来、遮光層BMは画素電極の形
成後にレジストパターンをマスクとして用いたフォトグ
ラフィー法で形成されるため、遮光層BMと画素電極と
の重なり幅がマスクアライメントエラーによって変動し
易い。蓄積容量線はこの重なり幅が最大となる場合でも
対処できるよう広範囲に形成される必要がある。これに
対して、本発明では、画素電極がこの遮光層BMに対し
てセルフアラインされるため、遮光層BMと画素電極と
の重なり幅の変動をなくすことができる。すなわち、遮
光層BMおよび露出領域の全体に透明導電層を堆積した
とき、この透明導電層が遮光層BMと露出領域との段差
により遮光層BMの端部で非連続的になるため、露出領
域上の透明電極層を残し遮光層BM上の透明導電層を除
去することで遮光層に対してセルフアラインされた画素
電極を容易に得ることができる。さらに遮光層BMと画
素電極との重なり幅は最小となるため、蓄積容量線の形
成範囲を画素電極端部付近に充分制限することができ
る。By the way, conventionally, since the light shielding layer BM is formed by a photography method using a resist pattern as a mask after the pixel electrode is formed, the overlapping width of the light shielding layer BM and the pixel electrode is likely to change due to a mask alignment error. The storage capacitor line needs to be formed in a wide area so that it can cope with the case where the overlapping width is maximum. On the other hand, in the present invention, since the pixel electrode is self-aligned with the light shielding layer BM, it is possible to eliminate the variation in the overlapping width of the light shielding layer BM and the pixel electrode. That is, when the transparent conductive layer is deposited on the entire light-shielding layer BM and the exposed region, the transparent conductive layer becomes discontinuous at the end of the light-shielding layer BM due to the step between the light-shielding layer BM and the exposed region. By removing the transparent conductive layer on the light shielding layer BM while leaving the upper transparent electrode layer, a pixel electrode self-aligned with the light shielding layer can be easily obtained. Furthermore, since the overlapping width of the light shielding layer BM and the pixel electrode is minimized, it is possible to sufficiently limit the formation range of the storage capacitance line to the vicinity of the end portion of the pixel electrode.
【0013】[0013]
【実施例】以下、本発明の一実施例に係る液晶表示装置
を図面を参照して説明する。この液晶表示装置は従来技
術で説明した原理で動作するもので、BMオンアレイ形
式で製造される。DESCRIPTION OF THE PREFERRED EMBODIMENTS A liquid crystal display device according to an embodiment of the present invention will be described below with reference to the drawings. This liquid crystal display device operates on the principle described in the prior art, and is manufactured in the BM on array format.
【0014】この液晶表示装置は、各々絶縁性および光
透過性を有するアレイ基板および対向基板と、平行に向
かい合うアレイ基板および対向基板間において保持され
る液晶層と、液晶層と反対側においてアレイ基板および
対向基板上にそれぞれ貼り付けられる第1および第2偏
光板を有する。In this liquid crystal display device, an array substrate and a counter substrate each having an insulating property and a light transmitting property, a liquid crystal layer held between the array substrate and the counter substrate facing in parallel, and an array substrate on the side opposite to the liquid crystal layer. And a first polarizing plate and a second polarizing plate which are attached to the counter substrate, respectively.
【0015】アレイ基板は、透明絶縁板、複数の画素電
極のマトリクスアレイ、これら画素電極の駆動回路、ブ
ラックマトリクス(遮光層)、複数の蓄積容量線、およ
び第1配向膜を含む。複数の画素電極は透明絶縁板の一
表面上に配線間隔をおいて形成される。駆動回路は複数
の行線、複数の列線、および複数のTFT(Thin FilmTr
ansistor)を含み、複数の画素電極の各々を取り囲む周
囲領域に形成される。複数の行線はそれぞれ複数の画素
電極の行に沿って形成され。複数の列線はそれぞれ複数
の画素電極の列に沿って形成される。複数のTFTは、
複数の行線および複数の列線が交差する位置付近にそれ
ぞれ形成され、複数の画素電極を選択的に駆動する。各
TFTは対応画素電極に接続されるソース、対応列線に
接続されるドレイン、およびこれらソースおよびドレイ
ン間のチャネルから絶縁され対応行線に接続されるゲー
ト電極を有し、この行線を介して供給される走査信号に
応答して列線を介して供給される駆動信号を対応画素電
極に供給するスイッチング素子を構成する。ブラックマ
トリクスは、駆動回路が配置される画素電極の周囲領域
を覆って形成され、この周囲領域を介して漏れる光を遮
光する。各蓄積容量線はブラックマトリクスに隣接した
対応画素電極の部分に絶縁して対向されるコの字型の導
電性ラインである。この蓄積容量線は、蓄積容量線を設
けずに画素電極に駆動信号を印加した場合に液晶層内に
発生するディスクリネーションラインの位置に対応した
幅を持ち、画素電極との容量的な結合により電荷を蓄積
し、この蓄積電荷によりディスクリネーションラインを
キャンセルする。第1配向膜は、複数の画素電極のマト
リクスアレイ、複数の行線、複数の列線、ブラックマト
リクス、複数の蓄積容量線を全体的に覆って形成され
る。対向基板は、透明絶縁板、共通電極、および第2配
向膜を含む。共通電極はアレイ基板側の複数の画素電極
のマトリクスアレイに対応してこの透明絶縁板の一表面
上に形成される。第2配向膜はこの共通電極を全体的に
覆って形成される。液晶層は、画素電極および共通電極
間に電位差がないとき液晶分子が液晶層の厚さ方向の軸
上でほぼ平行に設定される液晶組成物で構成される。第
1および第2配向膜の配向方向は、液晶層の厚さ方向の
軸上に配列された液晶分子がねじれたツイストネマチッ
ク(TN)配向を得るために互いに90度ずれるように
設定される。The array substrate includes a transparent insulating plate, a matrix array of a plurality of pixel electrodes, a driving circuit for these pixel electrodes, a black matrix (light shielding layer), a plurality of storage capacitance lines, and a first alignment film. The plurality of pixel electrodes are formed on one surface of the transparent insulating plate with wiring intervals. The drive circuit has multiple row lines, multiple column lines, and multiple thin film transistors (TFTs).
anistor), and is formed in a peripheral region surrounding each of the plurality of pixel electrodes. The plurality of row lines are formed along the rows of the plurality of pixel electrodes, respectively. The plurality of column lines are formed along the columns of the plurality of pixel electrodes, respectively. The multiple TFTs are
The plurality of pixel electrodes are formed near positions where a plurality of row lines and a plurality of column lines intersect, and selectively drive a plurality of pixel electrodes. Each TFT has a source connected to a corresponding pixel electrode, a drain connected to a corresponding column line, and a gate electrode insulated from a channel between the source and the drain and connected to a corresponding row line. A switching element that supplies the drive signal supplied via the column line to the corresponding pixel electrode in response to the scan signal supplied by the switching element. The black matrix is formed so as to cover a peripheral region of the pixel electrode in which the drive circuit is arranged, and blocks light leaking through the peripheral region. Each storage capacitance line is a U-shaped conductive line that is insulated and opposed to the corresponding pixel electrode portion adjacent to the black matrix. The storage capacitance line has a width corresponding to the position of the disclination line generated in the liquid crystal layer when the drive signal is applied to the pixel electrode without providing the storage capacitance line, and the capacitive coupling with the pixel electrode is performed. The electric charges are accumulated by the electric charges, and the disclination line is canceled by the accumulated electric charges. The first alignment film is formed so as to entirely cover the matrix array of the plurality of pixel electrodes, the plurality of row lines, the plurality of column lines, the black matrix, and the plurality of storage capacitance lines. The counter substrate includes a transparent insulating plate, a common electrode, and a second alignment film. The common electrode is formed on one surface of the transparent insulating plate corresponding to the matrix array of a plurality of pixel electrodes on the array substrate side. The second alignment film is formed so as to entirely cover the common electrode. The liquid crystal layer is composed of a liquid crystal composition in which liquid crystal molecules are set substantially parallel to each other on the axis in the thickness direction of the liquid crystal layer when there is no potential difference between the pixel electrode and the common electrode. The alignment directions of the first and second alignment films are set so that the liquid crystal molecules aligned on the axis of the thickness direction of the liquid crystal layer are offset from each other by 90 degrees in order to obtain twisted twisted nematic (TN) alignment.
【0016】ここで、液晶表示装置の構造をさらに詳し
く説明する。図1(A)はこの液晶表示装置の部分的平
面構造を示し、図1(B)はこの液晶表示装置の部分的
断面構造を示す。TFTのゲート電極4Gは幅10μ
m、長さ50μmに設定され、透明絶縁板1a上に形成
される。蓄積容量線2は幅6μmに設定される。第1信
号線と第2信号線とは層間絶縁膜として形成されるシリ
コン酸化層11により互いに絶縁される。ソース電極5
Sおよびドレイン電極6Dはゲート電極4G上に形成さ
れるアモルファスシリコン膜13内に形成される。この
アモルファスシリコン膜13は、幅25μm、長さ40
μmに設定される。ソース電極5Sおよびドレイン電極
6Dは幅15μm、長さ30μmに設定される。画素ピ
ッチ、すなわち画素電極の間隔は第2信号線側が100
μm、第1信号線側が300μmにそれぞれ設定され
る。ブラックマトリクス18は蓄積容量線2の一部に重
なるが、画素電極7に重ならない。画素電極7と蓄積容
量線2の重なり幅は第2信号線側で3μm、第1信号線
側で5μmに設定される。第1および第2配向膜7aは
2度のプレチルト角を持つ。Here, the structure of the liquid crystal display device will be described in more detail. FIG. 1A shows a partial planar structure of this liquid crystal display device, and FIG. 1B shows a partial sectional structure of this liquid crystal display device. The gate electrode 4G of the TFT has a width of 10 μm.
m and length 50 μm, and is formed on the transparent insulating plate 1 a. The storage capacitance line 2 is set to have a width of 6 μm. The first signal line and the second signal line are insulated from each other by the silicon oxide layer 11 formed as an interlayer insulating film. Source electrode 5
The S and drain electrodes 6D are formed in the amorphous silicon film 13 formed on the gate electrode 4G. The amorphous silicon film 13 has a width of 25 μm and a length of 40
It is set to μm. The source electrode 5S and the drain electrode 6D are set to have a width of 15 μm and a length of 30 μm. The pixel pitch, that is, the interval between the pixel electrodes is 100 on the second signal line side.
μm, and the first signal line side is set to 300 μm. The black matrix 18 partially overlaps the storage capacitance line 2, but does not overlap the pixel electrode 7. The overlapping width of the pixel electrode 7 and the storage capacitance line 2 is set to 3 μm on the second signal line side and 5 μm on the first signal line side. The first and second alignment films 7a have a pretilt angle of 2 degrees.
【0017】次にこの液晶表示装置の製造工程を説明す
る。Next, the manufacturing process of this liquid crystal display device will be described.
【0018】アレイ基板を形成する工程では、ガラスプ
レート1aが透明絶縁板として用意される。続いて、厚
さ250nmの金属層がMoTa合金をスパッタリング
法で堆積させることによりガラスプレート1a上に形成
される。この金属層はレジストパターンをマスクとして
用いたケミカルドライエッチング(CDE)により選択
的にパターニングされる。このエッチング処理では、金
属層が図2(A)および(B)に示す蓄積容量線2、第
1信号線3、およびゲート電極4Gとして用いられる部
分を残してガラスプレート1aから除去される。In the step of forming the array substrate, the glass plate 1a is prepared as a transparent insulating plate. Subsequently, a metal layer having a thickness of 250 nm is formed on the glass plate 1a by depositing a MoTa alloy by a sputtering method. This metal layer is selectively patterned by chemical dry etching (CDE) using the resist pattern as a mask. In this etching process, the metal layer is removed from the glass plate 1a, leaving the portions used as the storage capacitance line 2, the first signal line 3 and the gate electrode 4G shown in FIGS. 2A and 2B.
【0019】蓄積容量線2、第1信号線3、およびゲー
ト電極4Gの形成後、厚さ合計350nmの2層シリコ
ン酸化膜11が図3(A)および(B)に示すように2
種類のSiOxを基板温度400℃の常圧熱CVD法で
堆積させることにより蓄積容量線2、第1信号線3、ゲ
ート電極4G、およびガラスプレートの露出部上に形成
される。After the storage capacitance line 2, the first signal line 3 and the gate electrode 4G are formed, a two-layer silicon oxide film 11 having a total thickness of 350 nm is formed as shown in FIGS. 3 (A) and 3 (B).
It is formed on the exposed portion of the storage capacitor line 2, the first signal line 3, the gate electrode 4G, and the glass plate by depositing a kind of SiOx by the atmospheric pressure thermal CVD method at a substrate temperature of 400 ° C.
【0020】2層シリコン酸化膜11の形成後、シリコ
ン窒化膜12a、アモルファスシリコン膜13、シリコ
ン窒化膜12bが図4(A)および(B)に示すように
基板温度350℃のプラズマCVD法で第1のSiN
x、a−Si、および第2のSiNxを順次堆積させる
ことによりシリコン酸化膜13上に形成される。シリコ
ン窒化膜12bはレジストパターンをマスクとして用い
たエッチング処理により選択的にパターニングされる。
このエッチング処理では、シリコン窒化膜12bがTF
Tのチャネル保護膜として用いられる部分を残してアモ
ルファスシリコン膜13から除去される。エッチング液
としては、弗酸(HF)を主成分とする溶液が用いられ
る。これは絶縁物が自然酸化によってアモルファスシリ
コン膜13の表面に形成されている場合にこれも除去す
る役割を兼ねる。After forming the two-layer silicon oxide film 11, the silicon nitride film 12a, the amorphous silicon film 13, and the silicon nitride film 12b are formed by plasma CVD at a substrate temperature of 350 ° C. as shown in FIGS. 4 (A) and 4 (B). First SiN
It is formed on the silicon oxide film 13 by sequentially depositing x, a-Si, and second SiNx. The silicon nitride film 12b is selectively patterned by an etching process using a resist pattern as a mask.
In this etching process, the silicon nitride film 12b is converted into TF.
The amorphous silicon film 13 is removed, leaving a portion of the T used as the channel protection film. A solution containing hydrofluoric acid (HF) as a main component is used as the etching liquid. This also serves to remove the insulator when it is formed on the surface of the amorphous silicon film 13 by natural oxidation.
【0021】チャネル保護膜の形成後、厚さ50nmの
n+ シリコン膜15が図5(A)および(B)に示すよ
うにアモルファスシリコン膜13およびチャネル保護膜
上にプラズマCVDにより形成され、さらに厚さ50n
mのMo膜14がこのn+ シリコン膜15上に形成され
る。Mo膜14はケミカルドライエッチング(CDE)
によりパターニングされる。このエッチング処理では、
Mo膜14がTFTのソース電極およびドレイン電極と
して用いられる部分を残してn+ シリコン膜15から除
去される。Mo膜14のエッチング液としては、硝酸、
燐酸、および酢酸の混合溶液が用いられる。n+ シリコ
ン膜15はソース電極およびドレイン電極をアモルファ
スシリコン膜13とオーミックコンタクトさせるために
用いられる。After forming the channel protective film, an n + silicon film 15 having a thickness of 50 nm is formed on the amorphous silicon film 13 and the channel protective film by plasma CVD as shown in FIGS. Thickness 50n
A Mo film 14 of m is formed on the n + silicon film 15. Mo film 14 is chemical dry etching (CDE)
Is patterned by. In this etching process,
The Mo film 14 is removed from the n + silicon film 15 except the portions used as the source and drain electrodes of the TFT. The etching solution for the Mo film 14 is nitric acid,
A mixed solution of phosphoric acid and acetic acid is used. The n + silicon film 15 is used to make ohmic contact with the amorphous silicon film 13 for the source electrode and the drain electrode.
【0022】ソース電極およびドレイン電極の形成後、
厚さ50nmのCr膜および厚さ50nmのTi膜がC
rおよびTiをスパッタリング法で順次堆積させること
によりソース電極、ドレイン電極、およびn+ シリコン
膜15上に形成される。これらCr膜およびTi膜はエ
ッチング処理により選択的にパターニングされる。Cr
膜は硝酸、燐酸、および酢酸の混合溶液でエッチングさ
れ、Ti膜は硝酸セリウムアンモニウム溶液でエッチン
グされる。このエッチング処理では、Cr膜およびTi
膜が信号線16として用いられる部分を除いてソース電
極、ドレイン電極、およびn+ シリコン膜15から除去
される。n+ シリコン膜15は図6(A)および(B)
に示すようにソース電極5Sおよびドレイン電極6Dを
マスクとして用いたCDEによりパターニングされる。
このCDEでは、n+ シリコン膜15がソース電極およ
びドレイン電極に対応する部分を残してアモルファスシ
リコン膜13およびチャネル保護膜から除去される。After forming the source electrode and the drain electrode,
The 50 nm thick Cr film and the 50 nm thick Ti film are C
It is formed on the source electrode, the drain electrode, and the n + silicon film 15 by sequentially depositing r and Ti by the sputtering method. These Cr film and Ti film are selectively patterned by etching. Cr
The film is etched with a mixed solution of nitric acid, phosphoric acid and acetic acid, and the Ti film is etched with a cerium ammonium nitrate solution. In this etching process, Cr film and Ti
The film is removed from the source electrode, the drain electrode, and the n + silicon film 15 except the portion used as the signal line 16. The n + silicon film 15 is shown in FIGS. 6 (A) and 6 (B).
As shown in, the patterning is performed by CDE using the source electrode 5S and the drain electrode 6D as a mask.
In this CDE, the n + silicon film 15 is removed from the amorphous silicon film 13 and the channel protective film except the portions corresponding to the source electrode and the drain electrode.
【0023】n+ シリコン膜15のパターニング後、厚
さ200nmのシリコン窒化膜17がプラズマCVDで
ソース電極、ドレイン電極、チャネル保護膜、およびア
モルファスシリコン膜13上に形成される。このシリコ
ン窒化膜17はCDEでパターニングされる。このCD
Eでは、シリコン窒化膜17が図7(A)および(B)
に示すようにソース電極、ドレイン電極、チャネル保護
膜を覆うパッシベーション膜として用いる部分を残して
アモルファスシリコン膜13およびドレイン電極6Dの
一部から除去される。After patterning the n + silicon film 15, a 200-nm-thick silicon nitride film 17 is formed on the source electrode, the drain electrode, the channel protective film, and the amorphous silicon film 13 by plasma CVD. This silicon nitride film 17 is patterned by CDE. This CD
In E, the silicon nitride film 17 is shown in FIGS.
As shown in, the amorphous silicon film 13 and a part of the drain electrode 6D are removed except the part used as the passivation film covering the source electrode, the drain electrode, and the channel protection film.
【0024】パッシベーション膜の形成後、厚さ2μm
の樹脂膜18がパッシベーション膜およびアモルファス
シリコン膜13上に全体的に形成される。この樹脂膜1
8は遮光性を得るために30wt%の黒色混合顔料を含
むアクリル系樹脂で構成される。この樹脂膜18は図8
(A)および(B)に示すようにフォトリソグラフィに
より選択的にパターニングされる。このフォトリソグラ
フィでは、樹脂膜18が複数の画素電極の周囲領域、す
なわち行線、列線、およびTFTを配置した格子状領域
をマスクするブラックマトリクス18として用いる部分
を残して除去される。この処理は、ブラックマトリクス
18によってマスクされずマトリクス状に配置される複
数の露出領域を画素電極の形成領域として定めることに
なる。After forming the passivation film, the thickness is 2 μm.
The resin film 18 is entirely formed on the passivation film and the amorphous silicon film 13. This resin film 1
Reference numeral 8 is made of an acrylic resin containing 30 wt% of a black mixed pigment in order to obtain a light shielding property. This resin film 18 is shown in FIG.
As shown in (A) and (B), it is selectively patterned by photolithography. In this photolithography, the resin film 18 is removed leaving a portion used as a black matrix 18 that masks the peripheral region of the plurality of pixel electrodes, that is, the row lines, column lines, and the grid-shaped region in which the TFTs are arranged. In this process, a plurality of exposed regions which are not masked by the black matrix 18 and are arranged in a matrix are defined as the pixel electrode formation regions.
【0025】ブラックマトリクス18の形成後、厚さ1
00nmの透明導電層が例えばITO(インジウムチタ
ンオキサイド)をスパッタ法で堆積することによりブラ
ックマトリクス18および露出領域上に形成される。透
明導電層の厚さはブラックマトリクス18の厚さに比べ
て薄いため、ブラックマトリクス18および露出領域と
の段差により、透明導電層がブラックマトリクス18の
端部表面上で不連続となる。After forming the black matrix 18, the thickness 1
A 00 nm transparent conductive layer is formed on the black matrix 18 and the exposed regions by, for example, depositing ITO (indium titanium oxide) by a sputtering method. Since the thickness of the transparent conductive layer is smaller than the thickness of the black matrix 18, the transparent conductive layer becomes discontinuous on the end surface of the black matrix 18 due to the step between the black matrix 18 and the exposed region.
【0026】ITOの透明導電層はフォトリソグラフィ
ーによりパターニングされる。このフォトリソグラフィ
ーでは、ブラックマトリクス18上の透明導電層部分の
みが王水系のエッチング液を用いてエッチングされ、露
出表面上の透明導電層部分が図9(A)および(B)に
示すように画素電極7として残される。ITOがブラッ
クマトリクス18から完全に除去されずに残った場合で
も、このITOは画素電極とは既に物理的にアイソレー
トされているため、これが画素電極に電気的な影響を与
えることはない。The transparent conductive layer of ITO is patterned by photolithography. In this photolithography, only the transparent conductive layer portion on the black matrix 18 is etched by using an aqua regia-based etching solution, and the transparent conductive layer portion on the exposed surface is formed into a pixel as shown in FIGS. 9 (A) and 9 (B). It is left as the electrode 7. Even if the ITO is not completely removed from the black matrix 18 and remains, the ITO does not have an electrical effect on the pixel electrode because the ITO is already physically isolated from the pixel electrode.
【0027】画素電極の形成後、配向膜8aが画素電極
のマトリクスアレイおよびブラックマトリクス18を覆
う厚さ100nmのポリイミド薄膜を形成し、さらにそ
の表面をラビング処理することにより形成される。After forming the pixel electrodes, the alignment film 8a is formed by forming a polyimide thin film having a thickness of 100 nm to cover the matrix array of the pixel electrodes and the black matrix 18, and further rubbing the surface thereof.
【0028】対向基板の形成工程では、ガラスプレート
11bが透明絶縁板として用意され、厚さ100nmの
透明導電層が例えばITOをスパッタ法で堆積させるこ
とによりガラスプレート11bに、共通電極9として形
成される。この共通電極9の形成後、配向膜8bが共通
電極9を覆う厚さ100nmのポリイミド薄膜を形成
し、さらにその表面をラビング処理することにより形成
される。In the step of forming the counter substrate, the glass plate 11b is prepared as a transparent insulating plate, and a transparent conductive layer having a thickness of 100 nm is formed as a common electrode 9 on the glass plate 11b by depositing ITO, for example, by a sputtering method. It After forming the common electrode 9, the alignment film 8b is formed by forming a polyimide thin film having a thickness of 100 nm to cover the common electrode 9 and further rubbing the surface thereof.
【0029】図10はこうして形成されたアレイ基板お
よび対向基板の一体化工程を示す。この工程では、エポ
キシ系接着剤が液晶注入口として残す部分を除いてアレ
イ基板側の配向膜8aの外周に沿って印刷処理により塗
布される。この接着剤の塗布後、粒径5μmの間隙材
(例えば積水ファインケミカル社、商品名ミクロパー
ル)が配向膜8aの表面に散布される。この間隙材の散
布後、対向基板が配向膜8aおよび8bを内側にするよ
うにしてアレイ基板上に重ねられる。対向基板とアレイ
基板とがこうして向かい合わされたとき、アレイ基板側
および対向基板側で液晶分子をそれぞれ配向する配向膜
8aおよび8bのラビング方向は互いに90度の角度だ
けずれた関係に設定される。アレイ基板および対向基板
はこの状態で接着剤を硬化させる熱処理を受けることに
より互いに貼り合わされ一体化する。FIG. 10 shows a process of integrating the array substrate and the counter substrate thus formed. In this step, the epoxy adhesive is applied by a printing process along the outer periphery of the alignment film 8a on the array substrate side, except for the portion left as the liquid crystal injection port. After the application of the adhesive, a gap material having a particle diameter of 5 μm (for example, Sekisui Fine Chemical Co., Ltd., trade name Micropearl) is dispersed on the surface of the alignment film 8a. After the dispersion of the gap material, the counter substrate is stacked on the array substrate with the alignment films 8a and 8b inside. When the counter substrate and the array substrate are opposed to each other in this way, the rubbing directions of the alignment films 8a and 8b for aligning the liquid crystal molecules on the array substrate side and the counter substrate side are set to be offset from each other by an angle of 90 degrees. In this state, the array substrate and the counter substrate are subjected to a heat treatment for curing the adhesive to be bonded and integrated with each other.
【0030】この熱処理後、液晶層材料が通常の方法に
より注入口より注入され、この注入口が紫外線硬化樹脂
で封止される。この液晶層材料は、例えば液晶材(E.
メルク社、商品名ZLI−1565)にカイラル材
(E.メルク社、商品名S811)を0.1重量パーセ
ント添加して得られるような一般的な液晶組成物であ
る。第1および第2偏光板はこのように液晶層3を保持
するアレイ基板1および対向基板2の外側に貼り付けら
れる。After this heat treatment, the liquid crystal layer material is injected from the injection port by a usual method, and the injection port is sealed with the ultraviolet curable resin. This liquid crystal layer material is, for example, a liquid crystal material (E.
It is a general liquid crystal composition obtained by adding 0.1% by weight of a chiral material (E. Merck, trade name S811) to Merck, trade name ZLI-1565). The first and second polarizing plates are attached to the outside of the array substrate 1 and the counter substrate 2 which hold the liquid crystal layer 3 in this way.
【0031】液晶表示装置は上述した工程を経て完成す
る。こうした液晶表示装置においてディスクリネーショ
ンラインの発生位置を調べたところ、列線側において画
素電極の端部から0.5μm、行線側において画素電極
の端部から3μm離れたところにディスクリネーション
ラインの発生位置が来ることが確認された。すなわち、
本実施例の製造方法は、開口率が大きい液晶表示装置を
効率よく高い歩留りで製造することができる。The liquid crystal display device is completed through the above steps. When the position where the disclination line is generated in the liquid crystal display device is examined, the disclination line is located 0.5 μm from the end of the pixel electrode on the column line side and 3 μm from the end of the pixel electrode on the row line side. It was confirmed that the occurrence position of was coming. That is,
The manufacturing method of the present embodiment can efficiently manufacture a liquid crystal display device having a large aperture ratio with a high yield.
【0032】これに対し、上述の実施例と同一寸法の液
晶表示装置を従来の製造方法で画素電極を形成後にブラ
ックマトリクスを形成したところ、画素電極とブラック
マトリクスが重ならない位置関係となるように設計した
にもかかわらず、この重なりが多数の液晶表示装置で生
じ、かつそのばらつきが多かった。また、ディスクリネ
ーションラインの発生位置を調べたところ、ディスクリ
ネーションラインがブラックマトリクスに重ならない画
素電極領域内に発生してしまう液晶表示装置も数個あ
り、その位置は最大のもので列線側において画素電極の
端部から5μm、行線側において画素電極の端部から8
μm離れたところに来ることが確認された。On the other hand, when the liquid crystal display device having the same size as that of the above-described embodiment is formed with the black matrix after the pixel electrode is formed by the conventional manufacturing method, the pixel electrode and the black matrix have a positional relationship such that they do not overlap each other. Despite the design, this overlap occurred in many liquid crystal display devices, and there were many variations. In addition, when the position where the disclination line was generated was investigated, there were several liquid crystal display devices in which the disclination line was generated in the pixel electrode area that did not overlap the black matrix. 5 μm from the edge of the pixel electrode on the side, and 8 from the edge of the pixel electrode on the row line side.
It was confirmed that it would come to a place separated by μm.
【0033】このため、比較例の液晶表示装置では、歩
留りが非常に悪かった。Therefore, the liquid crystal display device of the comparative example had a very poor yield.
【0034】尚、ブラックマトリクス18は能動素子上
でパッシベーションの役割をすることができるが、実施
例のように別途パッシベーション膜が形成される場合、
能動素子の特性をより安定にさせることができる。Although the black matrix 18 can play a role of passivation on the active element, when a separate passivation film is formed as in the embodiment,
The characteristics of the active element can be made more stable.
【0035】[0035]
【発明の効果】本発明の製造方法によれば、長時間表示
しても不均一になったり低下することがない高コントラ
スト比を得る一方で各画素電極の開口率を改善すること
ができる。According to the manufacturing method of the present invention, it is possible to improve the aperture ratio of each pixel electrode while obtaining a high contrast ratio which does not become non-uniform or deteriorate even when displayed for a long time.
【図1】本発明の一実施例に係る液晶表示装置の平面お
よび断面構造を示す。FIG. 1 shows a plane and sectional structure of a liquid crystal display device according to an embodiment of the present invention.
【図2】図1に示す液晶表示装置の第1製造工程を示す
図である。FIG. 2 is a diagram showing a first manufacturing process of the liquid crystal display device shown in FIG.
【図3】図1に示す液晶表示装置の第2製造工程を示す
図である。FIG. 3 is a diagram showing a second manufacturing process of the liquid crystal display device shown in FIG. 1.
【図4】図1に示す液晶表示装置の第3製造工程を示す
図である。FIG. 4 is a diagram showing a third manufacturing process of the liquid crystal display device shown in FIG.
【図5】図1に示す液晶表示装置の第4製造工程を示す
図である。5 is a diagram showing a fourth manufacturing process of the liquid crystal display device shown in FIG. 1. FIG.
【図6】図1に示す液晶表示装置の第5製造工程を示す
図である。6 is a diagram showing a fifth manufacturing process of the liquid crystal display device shown in FIG. 1. FIG.
【図7】図1に示す液晶表示装置の第6製造工程を示す
図である。FIG. 7 is a diagram showing a sixth manufacturing process of the liquid crystal display device shown in FIG. 1.
【図8】図1に示す液晶表示装置の第7製造工程を示す
図である。FIG. 8 is a diagram showing a seventh manufacturing process of the liquid crystal display device shown in FIG. 1.
【図9】図1に示す液晶表示装置の第8製造工程を示す
図である。9 is a diagram showing an eighth manufacturing step of the liquid crystal display device shown in FIG.
【図10】図1に示す液晶表示装置のアレイ基板および
対向基板の一体化工程を示す図である。10 is a diagram showing a process of integrating an array substrate and a counter substrate of the liquid crystal display device shown in FIG.
【図11】ディスクリネーションラインの発生位置を解
析したシュミレーションの結果を示す図である。FIG. 11 is a diagram showing a result of simulation in which a generation position of a disclination line is analyzed.
【図12】1画素に関する液晶表示装置の断面構造を説
明するための図である。FIG. 12 is a diagram illustrating a cross-sectional structure of a liquid crystal display device regarding one pixel.
【図13】遮光層と画素電極との重なり幅とディスクリ
ネーショラインの発生位置との関係を遮光層の高さを変
化させて調べた結果を示す図である。FIG. 13 is a diagram showing the results of examining the relationship between the overlapping width of the light-shielding layer and the pixel electrode and the position where the discrimination line is generated by changing the height of the light-shielding layer.
1a…透明絶縁板、2…蓄積容量線、4G…ゲート電
極、5S…ソース電極、6D…ドレイン電極、7…画素
電極、8a…配向膜、10…液晶層、18…ブラックマ
トリクス。1a ... Transparent insulating plate, 2 ... Storage capacitance line, 4G ... Gate electrode, 5S ... Source electrode, 6D ... Drain electrode, 7 ... Pixel electrode, 8a ... Alignment film, 10 ... Liquid crystal layer, 18 ... Black matrix.
Claims (3)
を取り囲む周囲領域に配置されこれら画素電極を駆動す
る駆動回路、各々対応画素電極の外周部に絶縁して対向
されこの画素電極との容量的な結合により電荷を蓄積す
る複数の蓄積容量線、前記複数の画素電極の周囲領域を
介して漏れる光を遮光する絶縁性遮光層および複数の画
素電極および遮光層を覆う第1配向膜を有する光透過性
のアレイ基板を形成する工程と、共通電極およびこの共
通電極を覆う第2配向膜を有する光透過性の対向基板を
形成する工程と、第1および第2配向膜を内側にしてア
レイ基板および対向基板を向かい合わせ、液晶組成物層
をこれら基板間に保持して一体化する工程を備え、アレ
イ基板の形成工程は透明絶縁板上に駆動回路および蓄積
容量線を形成する工程と、透明絶縁板表面において駆動
回路を選択的に覆う絶縁性遮光層を形成する工程と、前
記絶縁性遮光層をマスクとして用いて複数の画素電極を
形成する工程とを含む液晶表示装置の製造方法。1. A plurality of pixel electrodes, a drive circuit which is arranged in a peripheral region surrounding each of these pixel electrodes and drives these pixel electrodes, and a capacitance with each pixel electrode which is insulated and opposed to an outer peripheral portion of each corresponding pixel electrode. A plurality of storage capacitance lines that store electric charges by dynamic coupling, an insulating light-shielding layer that shields light leaking through the peripheral regions of the plurality of pixel electrodes, and a first alignment film that covers the plurality of pixel electrodes and the light-shielding layer Forming a light-transmitting array substrate, forming a light-transmitting counter substrate having a common electrode and a second alignment film covering the common electrode, and arraying the first and second alignment films inside A step of forming a drive circuit and a storage capacitor line on a transparent insulating plate is provided by facing the substrate and the counter substrate and holding the liquid crystal composition layer between these substrates to integrate them. And a step of forming an insulating light-shielding layer that selectively covers the drive circuit on the surface of the transparent insulating plate, and a step of forming a plurality of pixel electrodes using the insulating light-shielding layer as a mask. Production method.
であり、前記駆動回路は前記複数の画素電極の行に沿っ
て配置される複数の行線、前記複数の画素電極の列に沿
って配置される複数の列線、および各々対応画素電極に
接続され1対の行線および列線により駆動される能動素
子を含む請求項1の液晶表示装置の製造方法。2. The plurality of pixel electrodes are a matrix array, and the driving circuit is arranged along a plurality of row lines arranged along a row of the plurality of pixel electrodes and a column of the plurality of pixel electrodes. 2. The method for manufacturing a liquid crystal display device according to claim 1, further comprising a plurality of column lines, and an active element connected to each corresponding pixel electrode and driven by a pair of row lines and column lines.
ジョン膜を前記能動素子上に形成する工程を具備するこ
とを特徴と得る請求項2記載の液晶表示装置の製造方
法。3. The method of manufacturing a liquid crystal display device according to claim 2, further comprising the step of forming a passivation film covered with the insulating light-shielding layer on the active element.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7163760A JPH0915625A (en) | 1995-06-29 | 1995-06-29 | Production of liquid crystal display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7163760A JPH0915625A (en) | 1995-06-29 | 1995-06-29 | Production of liquid crystal display device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0915625A true JPH0915625A (en) | 1997-01-17 |
Family
ID=15780189
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7163760A Pending JPH0915625A (en) | 1995-06-29 | 1995-06-29 | Production of liquid crystal display device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0915625A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006189846A (en) * | 2005-01-03 | 2006-07-20 | Samsung Electronics Co Ltd | Array substrate and display panel having same |
US9520415B2 (en) | 2013-12-27 | 2016-12-13 | Samsung Display Co., Ltd. | Display device and method of fabricating the same |
-
1995
- 1995-06-29 JP JP7163760A patent/JPH0915625A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006189846A (en) * | 2005-01-03 | 2006-07-20 | Samsung Electronics Co Ltd | Array substrate and display panel having same |
US9520415B2 (en) | 2013-12-27 | 2016-12-13 | Samsung Display Co., Ltd. | Display device and method of fabricating the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6912024B2 (en) | Array substrate of liquid crystal display device having thin film transistor on color filter structure and method of fabricating the same | |
JP4858820B2 (en) | Active matrix substrate, liquid crystal display device and manufacturing method thereof | |
US8976328B2 (en) | Liquid crystal display device and method for fabricating the same | |
US6400436B1 (en) | In-plane switching mode liquid crystal display device with specific arrangement of common bus line, data electrode and common electrode | |
US9316851B2 (en) | Liquid crystal display device of lateral electric field type capable of reducing width of black matrix | |
US8493543B2 (en) | Liquid crystal display device | |
JP5571759B2 (en) | Liquid crystal display element and manufacturing method thereof | |
US20040195573A1 (en) | Liquid crystal display, thin film transistor array panel therefor, and manufacturing method thereof | |
US20040266040A1 (en) | In-plane switching mode liquid crystal display device and method for fabricating the same | |
JP4929432B2 (en) | Liquid crystal display device and manufacturing method thereof | |
US7417705B2 (en) | Liquid crystal display device and method for fabricating the same | |
KR101992884B1 (en) | Liquid crystal display device and method of fabricating the same | |
US6970223B2 (en) | In-plane switching mode LCD device and method for fabricating the same | |
US7724325B2 (en) | Liquid crystal display device and method for manufacturing the same | |
EP3279721B1 (en) | Array substrate and manufacturing method therefor, and display device | |
US6335148B2 (en) | Method for manufacturing TFT LCD device | |
US6897935B2 (en) | Liquid crystal display device and method for manufacturing same and color filter substrate | |
US7046315B2 (en) | Array substrate of liquid crystal display device having color filter on thin film transistor structure and method of fabricating the same | |
US7289180B2 (en) | Liquid crystal display device of a horizontal electric field applying type comprising a storage capacitor substantially parallel to the data line and fabricating method thereof | |
JP2004245952A (en) | Liquid crystal display device | |
JPH0915625A (en) | Production of liquid crystal display device | |
KR101001453B1 (en) | Thin film transistor array substrate and fabricating method thereof | |
KR101163396B1 (en) | In plane switching mode liquid crystal display device and method of fabricating thereof | |
JP3309155B2 (en) | TFT array | |
KR101067947B1 (en) | Vertical alignment mode liquid crystal display device and method of fabricating thereof |