JPH09153606A - 光電変換装置及びそれを用いた撮像装置 - Google Patents
光電変換装置及びそれを用いた撮像装置Info
- Publication number
- JPH09153606A JPH09153606A JP8235301A JP23530196A JPH09153606A JP H09153606 A JPH09153606 A JP H09153606A JP 8235301 A JP8235301 A JP 8235301A JP 23530196 A JP23530196 A JP 23530196A JP H09153606 A JPH09153606 A JP H09153606A
- Authority
- JP
- Japan
- Prior art keywords
- photoelectric conversion
- conversion device
- conversion element
- substrates
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 title claims abstract description 304
- 238000003384 imaging method Methods 0.000 title claims description 6
- 239000000758 substrate Substances 0.000 claims abstract description 107
- 238000001514 detection method Methods 0.000 claims abstract description 53
- 239000004065 semiconductor Substances 0.000 claims description 32
- 238000002347 injection Methods 0.000 claims description 16
- 239000007924 injection Substances 0.000 claims description 16
- 230000005684 electric field Effects 0.000 claims description 11
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 10
- 239000000969 carrier Substances 0.000 claims description 9
- 238000003491 array Methods 0.000 claims description 7
- 238000012546 transfer Methods 0.000 claims description 5
- 239000013078 crystal Substances 0.000 claims description 4
- 230000000717 retained effect Effects 0.000 claims description 3
- 239000010408 film Substances 0.000 description 37
- 230000003287 optical effect Effects 0.000 description 20
- 238000000034 method Methods 0.000 description 19
- 230000000694 effects Effects 0.000 description 16
- 230000000903 blocking effect Effects 0.000 description 13
- 238000004519 manufacturing process Methods 0.000 description 13
- 239000003990 capacitor Substances 0.000 description 12
- 230000008569 process Effects 0.000 description 12
- 230000007547 defect Effects 0.000 description 8
- 229910021417 amorphous silicon Inorganic materials 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 238000012545 processing Methods 0.000 description 7
- 230000006870 function Effects 0.000 description 6
- 238000007689 inspection Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 5
- 150000004767 nitrides Chemical class 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 4
- 239000000428 dust Substances 0.000 description 4
- 230000035945 sensitivity Effects 0.000 description 4
- 230000005669 field effect Effects 0.000 description 3
- 206010006187 Breast cancer Diseases 0.000 description 2
- 208000026310 Breast neoplasm Diseases 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- XQPRBTXUXXVTKB-UHFFFAOYSA-M caesium iodide Chemical compound [I-].[Cs+] XQPRBTXUXXVTKB-UHFFFAOYSA-M 0.000 description 2
- 238000011976 chest X-ray Methods 0.000 description 2
- 238000013500 data storage Methods 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 238000005457 optimization Methods 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 238000012216 screening Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000000427 thin-film deposition Methods 0.000 description 1
Landscapes
- Measurement Of Radiation (AREA)
- Light Receiving Elements (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Facsimile Heads (AREA)
Abstract
(57)【要約】
【課題】 大面積の光電変換装置のコストを低減し、検
査効率の向上、スループットの向上、貼り合わせにより
得られる装置のサイズの種類を増加し、駆動回路の種類
の増加がなく、接続を複雑にすることのない光電変換装
置を提供する。 【解決手段】 ２次元的に配列された光電変換素子を搭
載した基板の複数枚１００〜４００を、それぞれの該光
電変換素子部が平面的に隣り合うように配列して貼り合
わせて構成したことを特徴とする光電変換装置。また、
前記基板は、複数の光電変換素子が平面的に配列された
光電変換素子部が形成された辺と、該光電変換素子部に
接続される回路部が形成された辺とを有し、該基板の複
数枚を、それぞれの前記光電変換素子部が平面的に隙間
なく隣り合うように配列して貼り合わせて構成したこと
を特徴とする光電変換装置。
査効率の向上、スループットの向上、貼り合わせにより
得られる装置のサイズの種類を増加し、駆動回路の種類
の増加がなく、接続を複雑にすることのない光電変換装
置を提供する。 【解決手段】 ２次元的に配列された光電変換素子を搭
載した基板の複数枚１００〜４００を、それぞれの該光
電変換素子部が平面的に隣り合うように配列して貼り合
わせて構成したことを特徴とする光電変換装置。また、
前記基板は、複数の光電変換素子が平面的に配列された
光電変換素子部が形成された辺と、該光電変換素子部に
接続される回路部が形成された辺とを有し、該基板の複
数枚を、それぞれの前記光電変換素子部が平面的に隙間
なく隣り合うように配列して貼り合わせて構成したこと
を特徴とする光電変換装置。
Description
【０００１】
【発明の属する技術分野】本発明は、光電変換装置に係
わり、特に大面積の光電変換装置、例えばファクシミ
リ、デジタル複写機あるいはＸ線撮像装置等に用いられ
る２次元の光電変換装置に関するものである。
わり、特に大面積の光電変換装置、例えばファクシミ
リ、デジタル複写機あるいはＸ線撮像装置等に用いられ
る２次元の光電変換装置に関するものである。
【０００２】
【従来の技術】従来、ファクシミリ、デジタル複写機等
の読み取り系としては、縮小光学系とＣＣＤ型センサを
用いた読み取り系が用いられていたが、近年、アモルフ
ァスシリコン（以下、ａ−Ｓｉと記す）に代表される光
電変換半導体材料の開発により、光電変換素子及び信号
処理部を大面積の基板に形成し、情報源と等倍の光学系
で読み取るいわゆる密着型センサの開発がめざましい。
特にａ−Ｓｉは光電変換材料としてだけでなく、薄膜電
界効果型トランジスタ（以下ＴＦＴと記す）としても用
いることができるので光電変換半導体層とＴＦＴの半導
体層とを同時に形成することができる利点を有してい
る。
の読み取り系としては、縮小光学系とＣＣＤ型センサを
用いた読み取り系が用いられていたが、近年、アモルフ
ァスシリコン（以下、ａ−Ｓｉと記す）に代表される光
電変換半導体材料の開発により、光電変換素子及び信号
処理部を大面積の基板に形成し、情報源と等倍の光学系
で読み取るいわゆる密着型センサの開発がめざましい。
特にａ−Ｓｉは光電変換材料としてだけでなく、薄膜電
界効果型トランジスタ（以下ＴＦＴと記す）としても用
いることができるので光電変換半導体層とＴＦＴの半導
体層とを同時に形成することができる利点を有してい
る。
【０００３】ａ−Ｓｉを用いた光電変換装置は、その基
本構造が米国特許第４，３７６，８８８号明細書又は特
公昭６２−２３９４４号或は特公昭６３−６６１１７号
公報に記載されている。
本構造が米国特許第４，３７６，８８８号明細書又は特
公昭６２−２３９４４号或は特公昭６３−６６１１７号
公報に記載されている。
【０００４】ａ−Ｓｉ光センサとａ−Ｓｉ ＴＦＴを一
体的に形成する為の具体例は米国特許第４，９３１，６
６１号、第５，３３８，６９０号、第５，３０６，６４
８号の各明細書に記載されている。
体的に形成する為の具体例は米国特許第４，９３１，６
６１号、第５，３３８，６９０号、第５，３０６，６４
８号の各明細書に記載されている。
【０００５】本発明者らは、これら明細書に開示の技術
を基に、画素数を大巾に増大させた２次元エリア型の光
電変換装置を試作した。その光電変換装置の概略を図
３、図２を参照して説明する。この装置はヨーロッパ特
許公開第０６６０４２１号公報に記載されている。
を基に、画素数を大巾に増大させた２次元エリア型の光
電変換装置を試作した。その光電変換装置の概略を図
３、図２を参照して説明する。この装置はヨーロッパ特
許公開第０６６０４２１号公報に記載されている。
【０００６】図３、図２に２０００×２０００個の画素
を持つ光電変換装置を示す平面図を示す。２０００×２
０００個の検出器を構成する場合、光電変換素子を縦・
横方向にそれぞれ数を増やせばよいが、この場合、制御
配線（走査線）もｇ１〜ｇ２０００に示すように２００
０本になり信号配線（データ線）もｓｉｇ１〜ｓｉｇ２
０００に示すように２０００本になる。また走査回路や
検出用集積回路（検出用ＩＣ）も２０００本の制御・処
理をしなければならず大規模となる。これをそれぞれ１
チップのＩＣで行うことは１チップが非常に大きくなり
製造時の歩留まりや価格等で不利である。そこで、図に
示すように走査回路は例えば１００段のシフトレジスタ
を１個のチップに形成し、２０個の走査回路チップ（Ｓ
Ｒ１−１〜ＳＲ１−２０）を使用すれば良い。また検出
用集積回路も１００個の処理回路を１個のチップに形成
し、２０個の検出用集積回路チップ（ＩＣ１〜ＩＣ２
０）を使用する。
を持つ光電変換装置を示す平面図を示す。２０００×２
０００個の検出器を構成する場合、光電変換素子を縦・
横方向にそれぞれ数を増やせばよいが、この場合、制御
配線（走査線）もｇ１〜ｇ２０００に示すように２００
０本になり信号配線（データ線）もｓｉｇ１〜ｓｉｇ２
０００に示すように２０００本になる。また走査回路や
検出用集積回路（検出用ＩＣ）も２０００本の制御・処
理をしなければならず大規模となる。これをそれぞれ１
チップのＩＣで行うことは１チップが非常に大きくなり
製造時の歩留まりや価格等で不利である。そこで、図に
示すように走査回路は例えば１００段のシフトレジスタ
を１個のチップに形成し、２０個の走査回路チップ（Ｓ
Ｒ１−１〜ＳＲ１−２０）を使用すれば良い。また検出
用集積回路も１００個の処理回路を１個のチップに形成
し、２０個の検出用集積回路チップ（ＩＣ１〜ＩＣ２
０）を使用する。
【０００７】図３には左側（Ｌ）に２０チップ（ＳＲ１
−１〜ＳＲ１−２０）と下側（Ｄ）に２０チップ実装
し、１チップあたり１００本の制御配線、信号配線をお
のおのワイヤーボンディングでチップと接線している。
図３中破線で囲まれる部分は２次元エリア状に配列され
た光電変換素子アレイ部分に相当する。また検出用集積
回路の外部への接続は省略している。
−１〜ＳＲ１−２０）と下側（Ｄ）に２０チップ実装
し、１チップあたり１００本の制御配線、信号配線をお
のおのワイヤーボンディングでチップと接線している。
図３中破線で囲まれる部分は２次元エリア状に配列され
た光電変換素子アレイ部分に相当する。また検出用集積
回路の外部への接続は省略している。
【０００８】図２には別の例が示されており、ここでは
左側（Ｌ）に１０チップ（ＳＲ１−１〜ＳＲ１−１０）
と右側（Ｒ）に１０チップ（ＳＲ１−１１〜ＳＲ１−２
０）と上側（Ｕ）に１０チップ（ＩＣ１〜１０）、下側
（Ｄ）に１０チップ（ＩＣ１１〜２０）を実装してい
る。この構成は上・下・左・右側（Ｕ、Ｄ、Ｌ、Ｒ）に
それぞれ各配線を１０００本ずつに振り分けているた
め、各辺の配線の密度が小さくなり、また各辺のワイヤ
ーボンディングの密度も小さく、製造歩留まりが向上す
る。配線の振り分けは左側（Ｌ）にｇ１，ｇ３，ｇ５，
…，ｇ１９９９、右側（Ｒ）にｇ２，ｇ４，ｇ６，…，
ｇ２０００とし、つまり奇数番目の制御配線を左側
（Ｌ）、偶数番目の制御配線を右側（Ｒ）に振り分け
る。こうすると各配線は等間隔に引き出され配線される
ので密度の集中なく歩留まりが向上する。また、上側
（Ｕ）下側（Ｄ）への配線も同様に振り分ければよい。
左側（Ｌ）に１０チップ（ＳＲ１−１〜ＳＲ１−１０）
と右側（Ｒ）に１０チップ（ＳＲ１−１１〜ＳＲ１−２
０）と上側（Ｕ）に１０チップ（ＩＣ１〜１０）、下側
（Ｄ）に１０チップ（ＩＣ１１〜２０）を実装してい
る。この構成は上・下・左・右側（Ｕ、Ｄ、Ｌ、Ｒ）に
それぞれ各配線を１０００本ずつに振り分けているた
め、各辺の配線の密度が小さくなり、また各辺のワイヤ
ーボンディングの密度も小さく、製造歩留まりが向上す
る。配線の振り分けは左側（Ｌ）にｇ１，ｇ３，ｇ５，
…，ｇ１９９９、右側（Ｒ）にｇ２，ｇ４，ｇ６，…，
ｇ２０００とし、つまり奇数番目の制御配線を左側
（Ｌ）、偶数番目の制御配線を右側（Ｒ）に振り分け
る。こうすると各配線は等間隔に引き出され配線される
ので密度の集中なく歩留まりが向上する。また、上側
（Ｕ）下側（Ｄ）への配線も同様に振り分ければよい。
【０００９】また、図示していないが、別の例として、
配線の振り分けは左側（Ｌ）にｇ１〜ｇ１００，ｇ２０
１〜ｇ３００，…，ｇ１８０１〜ｇ１９００、右側
（Ｒ）にｇ１０１〜ｇ２００，ｇ３０１〜ｇ４００，
…，ｇ１９０１〜ｇ２０００を振り分け、つまり、１チ
ップごと連続な制御線を振り分け、これを左・右側（Ｌ
・Ｒ）交互に振り分けることも考えられる。こうする
と、１チップ内は連続に制御でき、駆動タイミングの調
整や設定が容易で回路を複雑にしなくてよく、安価なＩ
Ｃが使用できる上・下側（Ｕ・Ｄ）についても同様で、
連続な処理が可能で安価なＩＣが使用できる。
配線の振り分けは左側（Ｌ）にｇ１〜ｇ１００，ｇ２０
１〜ｇ３００，…，ｇ１８０１〜ｇ１９００、右側
（Ｒ）にｇ１０１〜ｇ２００，ｇ３０１〜ｇ４００，
…，ｇ１９０１〜ｇ２０００を振り分け、つまり、１チ
ップごと連続な制御線を振り分け、これを左・右側（Ｌ
・Ｒ）交互に振り分けることも考えられる。こうする
と、１チップ内は連続に制御でき、駆動タイミングの調
整や設定が容易で回路を複雑にしなくてよく、安価なＩ
Ｃが使用できる上・下側（Ｕ・Ｄ）についても同様で、
連続な処理が可能で安価なＩＣが使用できる。
【００１０】
【発明が解決しようとする課題】しかしながら、大面積
の光電変換装置では、製造時の微小なちり、特にアモル
ファスシリコンなどの半導体層を基板に堆積する時に薄
膜堆積装置の壁から剥れ出るゴミ、及びメタル層を基板
に堆積する時に残っているほこりを完全になくすことが
困難であったため、配線の不具合、即ち配線のショート
またはオープンをゼロにすることは困難であった。
の光電変換装置では、製造時の微小なちり、特にアモル
ファスシリコンなどの半導体層を基板に堆積する時に薄
膜堆積装置の壁から剥れ出るゴミ、及びメタル層を基板
に堆積する時に残っているほこりを完全になくすことが
困難であったため、配線の不具合、即ち配線のショート
またはオープンをゼロにすることは困難であった。
【００１１】また、大面積の光電変換装置では、制御配
線または信号配線がショートまたはオープンになると、
その配線に接続されている光電変換素子の全ての出力信
号が不正確なものとなり、光電変換装置としては使用不
可能となるのである。
線または信号配線がショートまたはオープンになると、
その配線に接続されている光電変換素子の全ての出力信
号が不正確なものとなり、光電変換装置としては使用不
可能となるのである。
【００１２】つまり、大面積の光電変換装置を作製する
時の１枚の基板が大きくなればなるほど基板１枚あたり
の歩留まりは低くなり、同時に基板１枚あたりの不具合
による損失額も大きくなるのである。
時の１枚の基板が大きくなればなるほど基板１枚あたり
の歩留まりは低くなり、同時に基板１枚あたりの不具合
による損失額も大きくなるのである。
【００１３】又、一種類の基板サイズでは、それを貼り
合わせて装置を構成する場合に、貼り合わせ後の大面積
装置のサイズが元の基板サイズの２倍、４倍、６倍…と
いうように倍数に制限される。
合わせて装置を構成する場合に、貼り合わせ後の大面積
装置のサイズが元の基板サイズの２倍、４倍、６倍…と
いうように倍数に制限される。
【００１４】更に、又制御配線の選択順序（走査順序）
を図２の矢印ＡＬ１に示す方向に設計しようとすると、
図２の左側Ｌに配される各走査回路ＳＲ１−１〜ＳＲ１
−１０の出力端子の配置順序と、図２の右側Ｒに配され
る各走査回路ＳＲ１−１１〜ＳＲ１−２０の出力端子の
配列順序と、が互いに逆になる。従って、左右両側に配
される走査回路を同じ構造のＩＣチップで作るとする
と、左又は右側いずれか一方の接続線（制御配線と走査
回路の出力端子とを接続する線）を多層配線等で構成し
なければならない。こうなると、接続線の構造が複雑且
つ高コストなものになり、又、走査回路の高密度実装を
妨げる。
を図２の矢印ＡＬ１に示す方向に設計しようとすると、
図２の左側Ｌに配される各走査回路ＳＲ１−１〜ＳＲ１
−１０の出力端子の配置順序と、図２の右側Ｒに配され
る各走査回路ＳＲ１−１１〜ＳＲ１−２０の出力端子の
配列順序と、が互いに逆になる。従って、左右両側に配
される走査回路を同じ構造のＩＣチップで作るとする
と、左又は右側いずれか一方の接続線（制御配線と走査
回路の出力端子とを接続する線）を多層配線等で構成し
なければならない。こうなると、接続線の構造が複雑且
つ高コストなものになり、又、走査回路の高密度実装を
妨げる。
【００１５】又、出力端子の配置順序を変えた２種類の
ＩＣを用意して一方を左側に、他方を右側に配すること
もできるが、基本動作が同じであるにもかかわらず２種
のＩＣを製造することは高コスト化の原因になる。
ＩＣを用意して一方を左側に、他方を右側に配すること
もできるが、基本動作が同じであるにもかかわらず２種
のＩＣを製造することは高コスト化の原因になる。
【００１６】このような問題は走査回路だけの問題では
なく読み出した信号を時系列に並べかえて出力する為の
検出用ＩＣ（ＩＣ−１〜ＩＣ−２０）においても同様に
生じる。
なく読み出した信号を時系列に並べかえて出力する為の
検出用ＩＣ（ＩＣ−１〜ＩＣ−２０）においても同様に
生じる。
【００１７】［発明の目的］よって、本発明の第１の目
的は、大面積の光電変換装置を作製する時の基板１枚あ
たりの歩留まりを向上させ、かつ基板１枚あたりの不具
合による損失額を小さくすることにより、結果的に大面
積の光電変換装置のコストを低減することである。
的は、大面積の光電変換装置を作製する時の基板１枚あ
たりの歩留まりを向上させ、かつ基板１枚あたりの不具
合による損失額を小さくすることにより、結果的に大面
積の光電変換装置のコストを低減することである。
【００１８】また、本発明の第２の目的は、大面積の光
電変換装置を作製する時の検査工程の効率の向上および
それに伴うスループット向上および部品点数の削減に伴
う総合的なコストを低減することである。
電変換装置を作製する時の検査工程の効率の向上および
それに伴うスループット向上および部品点数の削減に伴
う総合的なコストを低減することである。
【００１９】本発明の第３の目的は、貼り合わせにより
得られる装置のサイズの種類を増大しうる光電変換装置
を提供することにある。
得られる装置のサイズの種類を増大しうる光電変換装置
を提供することにある。
【００２０】本発明の第４の目的は、駆動回路の種類を
増やすことなく、又、接続を複雑にすることのない光電
変換装置を提供することにある。
増やすことなく、又、接続を複雑にすることのない光電
変換装置を提供することにある。
【００２１】
【課題を解決するための手段】上記課題を解決するた
め、本発明は、以下の手段を有する。
め、本発明は、以下の手段を有する。
【００２２】［１］ ２次元的に配列された光電変換素
子を搭載した基板の複数枚を、それぞれの該光電変換素
子部が平面的に隣り合うように配列して貼り合わせて構
成したことを特徴とする光電変換装置。
子を搭載した基板の複数枚を、それぞれの該光電変換素
子部が平面的に隣り合うように配列して貼り合わせて構
成したことを特徴とする光電変換装置。
【００２３】［２］ 前記基板は、複数の光電変換素子
が平面的に配列された光電変換素子部が形成された辺
と、該光電変換素子部に接続される回路部が形成された
辺とを有し、該基板の複数枚を、それぞれの前記光電変
換素子部が平面的に隙間なく隣り合うように配列して貼
り合わせて構成したことを特徴とする［１］記載の光電
変換装置。
が平面的に配列された光電変換素子部が形成された辺
と、該光電変換素子部に接続される回路部が形成された
辺とを有し、該基板の複数枚を、それぞれの前記光電変
換素子部が平面的に隙間なく隣り合うように配列して貼
り合わせて構成したことを特徴とする［１］記載の光電
変換装置。
【００２４】［３］ 前記基板は、該基板の隣り合う２
つの辺に接するように形成された前記光電変換素子部
と、他の隣り合う２つの辺の周辺に形成された前記光電
変換素子部に接続される回路部とを有し、同一構成の４
枚の前記基板を、各々平面上で９０°回転させて配置
し、前記光電変換素子部が平面的に隙間なく隣り合うよ
うに縦横２枚ずつ４枚を貼り合わせて構成した［２］記
載の光電変換装置。
つの辺に接するように形成された前記光電変換素子部
と、他の隣り合う２つの辺の周辺に形成された前記光電
変換素子部に接続される回路部とを有し、同一構成の４
枚の前記基板を、各々平面上で９０°回転させて配置
し、前記光電変換素子部が平面的に隙間なく隣り合うよ
うに縦横２枚ずつ４枚を貼り合わせて構成した［２］記
載の光電変換装置。
【００２５】［４］ 前記基板上には、第１の電極層、
絶縁層、光電変換半導体層、第１導電型のキャリアの注
入を阻止する半導体層、及び第２の電極層を積層した光
電変換素子を配列した光電変換素子部と、前記光電変換
半導体層に入射した信号光により発生した第１導電型の
キャリアを前記光電変換半導体層に留まらせ、前記第１
導電型と異なる第２導電型のキャリアを前記第２の電極
層に導く方向に前記光電変換素子に電界を与える光電変
換手段と、前記光電変換素子に電界を与えて、前記第１
導電型のキャリアを前記光電変換半導体層から前記第２
の電極層に導く方向に前記光電変換素子に電界を与える
リフレッシュ手段と、前記光電変換手段による光電変換
動作中に前記光電変換半導体層に蓄積された前記第１導
電型のキャリアもしくは前記第２の電極層に導かれた前
記第２導電型のキャリアを検出する為の信号検出部と、
を有する［１］〜［３］のいずれかに記載の光電変換装
置。
絶縁層、光電変換半導体層、第１導電型のキャリアの注
入を阻止する半導体層、及び第２の電極層を積層した光
電変換素子を配列した光電変換素子部と、前記光電変換
半導体層に入射した信号光により発生した第１導電型の
キャリアを前記光電変換半導体層に留まらせ、前記第１
導電型と異なる第２導電型のキャリアを前記第２の電極
層に導く方向に前記光電変換素子に電界を与える光電変
換手段と、前記光電変換素子に電界を与えて、前記第１
導電型のキャリアを前記光電変換半導体層から前記第２
の電極層に導く方向に前記光電変換素子に電界を与える
リフレッシュ手段と、前記光電変換手段による光電変換
動作中に前記光電変換半導体層に蓄積された前記第１導
電型のキャリアもしくは前記第２の電極層に導かれた前
記第２導電型のキャリアを検出する為の信号検出部と、
を有する［１］〜［３］のいずれかに記載の光電変換装
置。
【００２６】［５］ 前記光電変換素子の上部に蛍光体
を配置し、Ｘ線レントゲン装置を構成した［１］〜
［４］のいずれかに記載の光電変換装置。
を配置し、Ｘ線レントゲン装置を構成した［１］〜
［４］のいずれかに記載の光電変換装置。
【００２７】［６］ ２次元に配列された光電変換素子
アレイを有する基板を隣接して配した光電変換装置にお
いて、前記基板として同一構成の基板を４枚用いて、互
いに９０°回転させて縦横２枚ずつ貼り合わせたことを
特徴とする［１］記載の光電変換装置。
アレイを有する基板を隣接して配した光電変換装置にお
いて、前記基板として同一構成の基板を４枚用いて、互
いに９０°回転させて縦横２枚ずつ貼り合わせたことを
特徴とする［１］記載の光電変換装置。
【００２８】［７］ 前記光電変換装置の４辺には駆動
回路が設けられている［６］記載の光電変換装置。
回路が設けられている［６］記載の光電変換装置。
【００２９】［８］ 前記駆動回路は、同一構成の複数
の走査回路チップと、同一構成の複数の検出用回路チッ
プである［７］記載の光電変換装置。
の走査回路チップと、同一構成の複数の検出用回路チッ
プである［７］記載の光電変換装置。
【００３０】［９］ 前記光電変換装置の同一の辺に設
けられた駆動回路の走査方向が互いに異なる［１］又は
［６］記載の光電変換装置。
けられた駆動回路の走査方向が互いに異なる［１］又は
［６］記載の光電変換装置。
【００３１】［１０］ 前記光電変換装置の各辺にはそ
れぞれ走査回路と検出用回路とが設けられている［１］
又は［６］記載の光電変換装置。
れぞれ走査回路と検出用回路とが設けられている［１］
又は［６］記載の光電変換装置。
【００３２】［１１］ それぞれ同一構成の複数のＩＣ
チップで構成されている走査回路と検出用回路を有する
［１］又は［６］記載の光電変換装置。
チップで構成されている走査回路と検出用回路を有する
［１］又は［６］記載の光電変換装置。
【００３３】［１２］ 前記４枚の基板のうち少なくと
も１枚の基板上の光電変換素子の数が他の３枚の基板の
うち少なくとも１枚と異なる［１］又は［６］記載の光
電変換装置。
も１枚の基板上の光電変換素子の数が他の３枚の基板の
うち少なくとも１枚と異なる［１］又は［６］記載の光
電変換装置。
【００３４】［１３］ 前記４枚の基板のうち少なくと
も１枚の基板上の光電変換素子アレイの平面的形状が他
の３枚の基板のうち少なくとも１枚と異なる［１］又は
［６］記載の光電変換装置。
も１枚の基板上の光電変換素子アレイの平面的形状が他
の３枚の基板のうち少なくとも１枚と異なる［１］又は
［６］記載の光電変換装置。
【００３５】［１４］ 前記光電変換素子は、非単結晶
半導体の受光部を有する［１］又は［６］記載の光電変
換装置。
半導体の受光部を有する［１］又は［６］記載の光電変
換装置。
【００３６】［１５］ 前記光電変換素子は光変換体を
有している［１］又は［６］記載の光電変換装置。
有している［１］又は［６］記載の光電変換装置。
【００３７】［１６］ 前記光変換体は蛍光体である
［１］又は［６］記載の光電変換装置。
［１］又は［６］記載の光電変換装置。
【００３８】［１７］ 前記光電変換装置の各々の辺に
は、走査回路と検出用回路とが設けられている［１］又
は［６］記載の光電変換装置。
は、走査回路と検出用回路とが設けられている［１］又
は［６］記載の光電変換装置。
【００３９】［１８］ 前記光電変換装置の各々の辺に
は複数の走査回路チップと複数の検出用回路チップとが
設けられている［１］又は［６］記載の光電変換装置。
は複数の走査回路チップと複数の検出用回路チップとが
設けられている［１］又は［６］記載の光電変換装置。
【００４０】［１９］ 基板上に隣り合う２つの辺に接
するように形成された光電変換素子アレイ部と、他の隣
り合う２つの辺の周辺に形成された該光電変換素子アレ
イ部に接続される駆動回路部が配置されており、かつ、
前記光電変換素子アレイ部が平面的に隣り合うように、
前記基板を縦横２枚ずつ４枚を貼り合わせて構成した光
電変換装置において、前記基板のうち少なくとも１枚の
基板の光電変換素子の数又は光電変換素子部の平面的な
形状が、他の３枚のうちの少なくとも１枚の基板の光電
変換素子の数又は光電変換素子アレイ部の平面的な形状
と異なることを特徴とする［１］記載の光電変換装置。
するように形成された光電変換素子アレイ部と、他の隣
り合う２つの辺の周辺に形成された該光電変換素子アレ
イ部に接続される駆動回路部が配置されており、かつ、
前記光電変換素子アレイ部が平面的に隣り合うように、
前記基板を縦横２枚ずつ４枚を貼り合わせて構成した光
電変換装置において、前記基板のうち少なくとも１枚の
基板の光電変換素子の数又は光電変換素子部の平面的な
形状が、他の３枚のうちの少なくとも１枚の基板の光電
変換素子の数又は光電変換素子アレイ部の平面的な形状
と異なることを特徴とする［１］記載の光電変換装置。
【００４１】［２０］ 前記光電変換装置の４辺には駆
動回路が設けられている［１９］記載の光電変換装置。
動回路が設けられている［１９］記載の光電変換装置。
【００４２】［２１］ 前記駆動回路は、同一構成の複
数の走査回路チップと、同一構成の複数の検出用回路チ
ップである［２０］記載の光電変換装置。
数の走査回路チップと、同一構成の複数の検出用回路チ
ップである［２０］記載の光電変換装置。
【００４３】［２２］ 前記光電変換装置の同一の辺に
設けられた駆動回路の走査方向が互いに同じである［１
９］記載の光電変換装置。
設けられた駆動回路の走査方向が互いに同じである［１
９］記載の光電変換装置。
【００４４】［２３］ 前記光電変換素子は、非単結晶
半導体の受光部を有する［１９］記載の光電変換装置。
半導体の受光部を有する［１９］記載の光電変換装置。
【００４５】［２４］ 前記光電変換素子は光変換体を
有している［１９］記載の光電変換装置。
有している［１９］記載の光電変換装置。
【００４６】［２５］ 前記光変換体は蛍光体である
［１９］記載の光電変換装置。
［１９］記載の光電変換装置。
【００４７】［２６］ 前記光電変換装置の各辺には、
走査回路と検出用回路がそれぞれ設けられている［１
９］記載の光電変換装置。
走査回路と検出用回路がそれぞれ設けられている［１
９］記載の光電変換装置。
【００４８】［２７］ 前記走査回路は複数の同一構成
の走査回路チップからなり、前記検出用回路は複数の同
一構成の検出用回路チップからなる［１９］記載の光電
変換装置。
の走査回路チップからなり、前記検出用回路は複数の同
一構成の検出用回路チップからなる［１９］記載の光電
変換装置。
【００４９】［２８］ ［１］記載の光電変換装置と、
高エネルギー線発生装置と、を有することを特徴とする
撮像装置。
高エネルギー線発生装置と、を有することを特徴とする
撮像装置。
【００５０】
［作用］本発明によれば、作製する時の基板１枚あたり
の歩留まりを向上させ、かつ基板１枚あたりの不具合に
よる損失額は小さくすることができ、結果的に大面積の
光電変換装置のコストを低減することができるという作
用が得られる。
の歩留まりを向上させ、かつ基板１枚あたりの不具合に
よる損失額は小さくすることができ、結果的に大面積の
光電変換装置のコストを低減することができるという作
用が得られる。
【００５１】また、本発明によれば、検査工程の効率の
向上及びそれに伴うスループットの向上及び部品点数の
削減が可能となり、結果的に大面積の光電変換装置のコ
ストをさらに低減することができるという作用が得られ
る。
向上及びそれに伴うスループットの向上及び部品点数の
削減が可能となり、結果的に大面積の光電変換装置のコ
ストをさらに低減することができるという作用が得られ
る。
【００５２】また、本発明によれば、大きさの異なる基
板を用いるので貼り合わせにより得られる装置のサイズ
の種類を増大できる。
板を用いるので貼り合わせにより得られる装置のサイズ
の種類を増大できる。
【００５３】また、本発明によれば、駆動回路の種類を
増やしたり、接続を複雑にしないですむ。
増やしたり、接続を複雑にしないですむ。
【００５４】また、光電変換素子の注入阻止層が一か所
のみで光の入射量を検出することができ、プロセスの最
適化が容易で、歩留まりの向上が図れ、製造コストの低
減が可能で、ＳＮ比の高い低コストの光電変換装置を供
給することができるという作用が得られる。
のみで光の入射量を検出することができ、プロセスの最
適化が容易で、歩留まりの向上が図れ、製造コストの低
減が可能で、ＳＮ比の高い低コストの光電変換装置を供
給することができるという作用が得られる。
【００５５】また、Ｘ線撮像装置に適用すれば出力を瞬
時に写し出すことが可能となり、更に画像処理及びデー
タの保管も可能となる。又、感度もフィルムに比べて良
く、人体に影響の少ない微弱なＸ線で鮮明な画像を得る
ことができるという作用が得られる。
時に写し出すことが可能となり、更に画像処理及びデー
タの保管も可能となる。又、感度もフィルムに比べて良
く、人体に影響の少ない微弱なＸ線で鮮明な画像を得る
ことができるという作用が得られる。
【００５６】以下、本発明の実施の形態を図面に基づい
て詳細に説明する。
て詳細に説明する。
【００５７】（第１の実施形態）図１は、本発明の第１
の実施形態に係る光電変換装置の全体平面図である。な
お、図３及び図２と同一機能の部分には同一符号を付し
てあり、説明を省略する場合がある。
の実施形態に係る光電変換装置の全体平面図である。な
お、図３及び図２と同一機能の部分には同一符号を付し
てあり、説明を省略する場合がある。
【００５８】図１に示す光電変換装置において特徴的な
点は、４枚の基板の上に構成されている光電変換装置１
００、２００、３００、４００の各々４枚をすき間がで
きるだけ小さくなるように貼り合わせることによって１
つの大きな光電変換装置を構成している点である。
点は、４枚の基板の上に構成されている光電変換装置１
００、２００、３００、４００の各々４枚をすき間がで
きるだけ小さくなるように貼り合わせることによって１
つの大きな光電変換装置を構成している点である。
【００５９】光電変換素子アレイを有する基板１００の
上には、光電変換素子が１０００×１０００個配置され
（図中、斜線部）１０００本の制御配線ｇ１〜ｇ１００
０と１０００本の信号配線ｓｉｇ１〜ｓｉｇ１０００の
計２０００本の配線と接続されている。走査回路ＳＲ１
は１００段ごとに１個のチップに集積化されており、基
板１００の上には、ＳＲ１−１〜ＳＲ１−１０の計１０
個の走査回路のチップが配置され制御配線ｇ１〜ｇ１０
００と接続されている。
上には、光電変換素子が１０００×１０００個配置され
（図中、斜線部）１０００本の制御配線ｇ１〜ｇ１００
０と１０００本の信号配線ｓｉｇ１〜ｓｉｇ１０００の
計２０００本の配線と接続されている。走査回路ＳＲ１
は１００段ごとに１個のチップに集積化されており、基
板１００の上には、ＳＲ１−１〜ＳＲ１−１０の計１０
個の走査回路のチップが配置され制御配線ｇ１〜ｇ１０
００と接続されている。
【００６０】また、検出用集積回路も１００個の処理回
路ごと１個のチップに集積化され、ＩＣ１〜ＩＣ１０の
計１０個の検出用ＩＣチップが配置され信号配線ｓｉｇ
１〜ｓｉｇ１０００と接続されている。
路ごと１個のチップに集積化され、ＩＣ１〜ＩＣ１０の
計１０個の検出用ＩＣチップが配置され信号配線ｓｉｇ
１〜ｓｉｇ１０００と接続されている。
【００６１】他の光電変換素子アレイを有する基板２０
０、３００、４００においても基板１００と同様であ
り、光電変換素子は１０００×１０００個配置されてお
り、１０００本の制御配線と１０００本の信号配線によ
り接続されている。また走査回路及び検出用集積回路も
同様に１０個ずつ配置されている。これらの走査回路及
び検出用集積回路は各基板毎に異なるものを用いること
もできるが、本発明においては後述するように同一のＩ
Ｃチップを用いることが好ましい。また、４枚の光電変
換装置において同時に走査することも可能であり、その
ような場合は図３に示す例と比較すると１／４の走査時
間を短縮することが可能となる。
０、３００、４００においても基板１００と同様であ
り、光電変換素子は１０００×１０００個配置されてお
り、１０００本の制御配線と１０００本の信号配線によ
り接続されている。また走査回路及び検出用集積回路も
同様に１０個ずつ配置されている。これらの走査回路及
び検出用集積回路は各基板毎に異なるものを用いること
もできるが、本発明においては後述するように同一のＩ
Ｃチップを用いることが好ましい。また、４枚の光電変
換装置において同時に走査することも可能であり、その
ような場合は図３に示す例と比較すると１／４の走査時
間を短縮することが可能となる。
【００６２】図１において各基板上の走査方向は、走査
回路ＳＲ１−１〜ＳＲ１−１０においては矢印１００Ｓ
Ｓに示す方向であり、検出用回路ＩＣ−１〜ＩＣ−１０
においては矢印１００ＳＩに示す方向である。
回路ＳＲ１−１〜ＳＲ１−１０においては矢印１００Ｓ
Ｓに示す方向であり、検出用回路ＩＣ−１〜ＩＣ−１０
においては矢印１００ＳＩに示す方向である。
【００６３】図１に示す装置は、全く同じ構成の光電変
換素子アレイを有する基板が、互いに９０°回転させて
配置されて構成されている。即ち、左上の基板１００に
対して点ＰＰを中心に時計回りに９０°回転させると右
上の基板１００の位置となり、更に９０°回転させると
右下の基板１００の位置になる。そして、時計回りに更
に９０°回転させると左下の基板１００の位置になる。
左下の基板１００の位置は、換言すれば、左上の基板１
００の位置から点ＰＰを中心に反時計回りに９０°回転
させた位置となっている。
換素子アレイを有する基板が、互いに９０°回転させて
配置されて構成されている。即ち、左上の基板１００に
対して点ＰＰを中心に時計回りに９０°回転させると右
上の基板１００の位置となり、更に９０°回転させると
右下の基板１００の位置になる。そして、時計回りに更
に９０°回転させると左下の基板１００の位置になる。
左下の基板１００の位置は、換言すれば、左上の基板１
００の位置から点ＰＰを中心に反時計回りに９０°回転
させた位置となっている。
【００６４】又、大面積の光電変換装置の４辺の各辺に
は走査回路ＳＲ１−１〜ＳＲ１−１０と検出用回路ＩＣ
−１〜ＩＣ−１０がそれぞれ設置されている。
は走査回路ＳＲ１−１〜ＳＲ１−１０と検出用回路ＩＣ
−１〜ＩＣ−１０がそれぞれ設置されている。
【００６５】図１の例では、各辺における走査回路の走
査方向１００ＳＳと検出用回路の走査方向１００ＳＩの
向きが反対向きであるが、いずれか一方の走査方向を逆
にすれば各辺における走査方向は走査回路及び検出用回
路共に同じ向きになる。各基板の検出用回路ＩＣ−１〜
ＩＣ−５から出力された信号は各基板に対応して設けら
れた４つのメモリ（不図示）にそれぞれ格納され、必要
に応じて座標変換等を行って図１における物理的な画素
の座標に対応させて処理すれば、入力された被写体の画
像を表示装置等に再生できる。
査方向１００ＳＳと検出用回路の走査方向１００ＳＩの
向きが反対向きであるが、いずれか一方の走査方向を逆
にすれば各辺における走査方向は走査回路及び検出用回
路共に同じ向きになる。各基板の検出用回路ＩＣ−１〜
ＩＣ−５から出力された信号は各基板に対応して設けら
れた４つのメモリ（不図示）にそれぞれ格納され、必要
に応じて座標変換等を行って図１における物理的な画素
の座標に対応させて処理すれば、入力された被写体の画
像を表示装置等に再生できる。
【００６６】走査回路は単一方向にシフトするシフトレ
ジスタを有しており、そのシフトレジスタのシフト方向
により走査方向が定められる。
ジスタを有しており、そのシフトレジスタのシフト方向
により走査方向が定められる。
【００６７】検出用回路も単一方向にシフトするシフト
レジスタを有しており、そのシフトレジスタのシフト方
向により、信号の取り込み順序又は取り込んだ信号の出
力順序（走査方向）が定められる。
レジスタを有しており、そのシフトレジスタのシフト方
向により、信号の取り込み順序又は取り込んだ信号の出
力順序（走査方向）が定められる。
【００６８】本実施例によれば、走査回路及び検出用回
路共にそれぞれ一種類のＩＣチップさえあれば光電変換
装置の駆動回路を構成できるので、駆動回路のコストが
高くならない。
路共にそれぞれ一種類のＩＣチップさえあれば光電変換
装置の駆動回路を構成できるので、駆動回路のコストが
高くならない。
【００６９】又、多層配線等を用いて、走査回路や検出
用回路と、光電変換素子アレイの制御配線及び信号配線
と、を接続する必要もなく、単純な結線により接続で
き、コスト上昇が生じない。
用回路と、光電変換素子アレイの制御配線及び信号配線
と、を接続する必要もなく、単純な結線により接続で
き、コスト上昇が生じない。
【００７０】各ＩＣチップは、４つの基板を貼り合わせ
た後に、異方性導電性接着剤等で各基板と接続する方が
各基板と接続してから各基板を貼り合わせる方法より望
ましい。
た後に、異方性導電性接着剤等で各基板と接続する方が
各基板と接続してから各基板を貼り合わせる方法より望
ましい。
【００７１】４枚の光電変換素子アレイの基板をすき間
なく貼り合わせて大面積の光電変換装置を構成すること
により、基板１枚あたりの歩留まりは高くなり、同時に
基板１枚あたりの不具合による損失額を小さくすること
ができる。
なく貼り合わせて大面積の光電変換装置を構成すること
により、基板１枚あたりの歩留まりは高くなり、同時に
基板１枚あたりの不具合による損失額を小さくすること
ができる。
【００７２】具体的には、図１の大面積光電変換装置に
おける光電変換素子が配置してある面積と図３の光電変
換装置における光電変換素子が配置してある面積が同じ
場合、図１に示す各基板内のすべての制御配線とすべて
の信号配線の合計の長さは図３に示す光電変換装置内の
すべての制御配線とすべての信号配線の合計の長さの約
１／４となる。このような光電変換装置において制御配
線及び信号配線のショートまたはオープンはその配線に
接続されている光電変換素子のすべての出力信号が不正
確なものとなるため、光電変換装置としては使用不可能
となってしまう。そのため、すべての信号配線及びすべ
ての信号配線の合計の長さにほぼ比例して上記のような
不具合が生じ、歩留まりを下げるのである。
おける光電変換素子が配置してある面積と図３の光電変
換装置における光電変換素子が配置してある面積が同じ
場合、図１に示す各基板内のすべての制御配線とすべて
の信号配線の合計の長さは図３に示す光電変換装置内の
すべての制御配線とすべての信号配線の合計の長さの約
１／４となる。このような光電変換装置において制御配
線及び信号配線のショートまたはオープンはその配線に
接続されている光電変換素子のすべての出力信号が不正
確なものとなるため、光電変換装置としては使用不可能
となってしまう。そのため、すべての信号配線及びすべ
ての信号配線の合計の長さにほぼ比例して上記のような
不具合が生じ、歩留まりを下げるのである。
【００７３】よって、図１に示す基板１枚あたりの配線
の不具合による歩留まりは、図３に示す光電変換装置の
約４倍となる。また、図１に示す基板１枚が不具合とな
り、使用不可能になった場合の損失額は、基板の面積に
ほぼ比例するため、図３に示す光電変換装置において不
具合を発生し使用不可能になった場合の損失額の約１／
４となるのである。
の不具合による歩留まりは、図３に示す光電変換装置の
約４倍となる。また、図１に示す基板１枚が不具合とな
り、使用不可能になった場合の損失額は、基板の面積に
ほぼ比例するため、図３に示す光電変換装置において不
具合を発生し使用不可能になった場合の損失額の約１／
４となるのである。
【００７４】また、光電変換素子の基板上には、図４
（ａ）、図４（ｂ）に示すように、第１の電極層２、絶
縁層７、光電変換を行いうる半導体層４、第１導電型の
キャリアの注入を阻止する半導体層５、及び第２の電極
層６を積層した光電変換素子が設けられている。そし
て、この光電変換装置は前記半導体層５に入射した信号
光により発生した第１導電型のキャリアを前記半導体層
５に蓄積させ、前記第１導電型と異なる第２導電型のキ
ャリアを前記第２の電極層６に導く方向に前記受光素子
に電界を与える光電変換手段と、前記受光素子に電界を
与えて、前記第１導電型のキャリアを前記半導体層から
前記第２の電極層に導く方向に前記光電変換素子に電界
を与えるリフレッシュ手段と、前記光電変換手段による
光電変換動作中に前記半導体層に蓄積された前記第１導
電型のキャリアもしくは前記第２の電極層に導かれた前
記第２導電型のキャリアを検出する為の信号検出部と、
を有している。
（ａ）、図４（ｂ）に示すように、第１の電極層２、絶
縁層７、光電変換を行いうる半導体層４、第１導電型の
キャリアの注入を阻止する半導体層５、及び第２の電極
層６を積層した光電変換素子が設けられている。そし
て、この光電変換装置は前記半導体層５に入射した信号
光により発生した第１導電型のキャリアを前記半導体層
５に蓄積させ、前記第１導電型と異なる第２導電型のキ
ャリアを前記第２の電極層６に導く方向に前記受光素子
に電界を与える光電変換手段と、前記受光素子に電界を
与えて、前記第１導電型のキャリアを前記半導体層から
前記第２の電極層に導く方向に前記光電変換素子に電界
を与えるリフレッシュ手段と、前記光電変換手段による
光電変換動作中に前記半導体層に蓄積された前記第１導
電型のキャリアもしくは前記第２の電極層に導かれた前
記第２導電型のキャリアを検出する為の信号検出部と、
を有している。
【００７５】図４（ａ）、図４（ｂ）において、Ｓ１１
は受光素子、Ｔ１１はＴＦＴ、Ｃ１１はコンデンサ、お
よびＳＩＧは信号配線である。コンデンサＣ１１と受光
素子Ｓ１１とを分離せず、受光素子Ｓ１１とコンデンサ
Ｃ１１とを一体的に形成している。これは受光素子とコ
ンデンサとＴＦＴとがほぼ同じ層構成であるから可能な
ことである。また、画素上部にはパッシベーション膜と
して窒化シリコン膜ＳｉＮが形成されている。上方より
光が光電変換素子に入射すると電気信号（蓄積電荷量）
に変換される。
は受光素子、Ｔ１１はＴＦＴ、Ｃ１１はコンデンサ、お
よびＳＩＧは信号配線である。コンデンサＣ１１と受光
素子Ｓ１１とを分離せず、受光素子Ｓ１１とコンデンサ
Ｃ１１とを一体的に形成している。これは受光素子とコ
ンデンサとＴＦＴとがほぼ同じ層構成であるから可能な
ことである。また、画素上部にはパッシベーション膜と
して窒化シリコン膜ＳｉＮが形成されている。上方より
光が光電変換素子に入射すると電気信号（蓄積電荷量）
に変換される。
【００７６】（第２の実施形態）本発明の第２の実施形
態に係る光電変換装置は図１に示すものと同じである。
態に係る光電変換装置は図１に示すものと同じである。
【００７７】本実施形態の光電変換装置において特徴的
な点は、図１で説明した４枚の基板上の光電変換素子ア
レイ１００がすべて同一の光電変換素子アレイ１００で
構成されており、かつ各々の光電変換素子アレイを有す
る基板４枚を同一平面内において９０°ずつ回転させす
き間なく貼り合わせることによって１つの大きな光電変
換装置を構成している点である。同一構成のアレイは、
同じ製造プロセスによって作製される。
な点は、図１で説明した４枚の基板上の光電変換素子ア
レイ１００がすべて同一の光電変換素子アレイ１００で
構成されており、かつ各々の光電変換素子アレイを有す
る基板４枚を同一平面内において９０°ずつ回転させす
き間なく貼り合わせることによって１つの大きな光電変
換装置を構成している点である。同一構成のアレイは、
同じ製造プロセスによって作製される。
【００７８】基板１００の上には、光電変換素子が１０
００×１０００個配置され、１０００本の制御配線ｇ１
〜ｇ１０００と１０００本の信号配線ｓｉｇ１〜ｓｉｇ
１０００の計２０００本の配線と接続されている。走査
回路ＳＲ１は１００段ごとに１個のチップに集積化され
ており、基板１００の上には、ＳＲ１−１〜ＳＲ１−１
０の計１０個のチップが配置され制御配線ｇ１〜ｇ１０
００と接続されている。
００×１０００個配置され、１０００本の制御配線ｇ１
〜ｇ１０００と１０００本の信号配線ｓｉｇ１〜ｓｉｇ
１０００の計２０００本の配線と接続されている。走査
回路ＳＲ１は１００段ごとに１個のチップに集積化され
ており、基板１００の上には、ＳＲ１−１〜ＳＲ１−１
０の計１０個のチップが配置され制御配線ｇ１〜ｇ１０
００と接続されている。
【００７９】また、検出用集積回路も１００個の処理回
路ごと１個のチップに集積化され、ＩＣ１〜ＩＣ１０の
計１０個のチップが配置され信号配線ｓｉｇ１〜ｓｉｇ
１０００と接続されている。これらの走査回路及び検出
用集積回路は各基板毎に同じものを用いる。また、４枚
の光電変換装置において同時に走査することも可能であ
り、そのような場合は図８に示す例と比較すると１／４
の走査時間に短縮できる。
路ごと１個のチップに集積化され、ＩＣ１〜ＩＣ１０の
計１０個のチップが配置され信号配線ｓｉｇ１〜ｓｉｇ
１０００と接続されている。これらの走査回路及び検出
用集積回路は各基板毎に同じものを用いる。また、４枚
の光電変換装置において同時に走査することも可能であ
り、そのような場合は図８に示す例と比較すると１／４
の走査時間に短縮できる。
【００８０】基板上に所定のパターンの光電変換素子及
び配線を形成したものを４つ用意し、同一のシフトレジ
スタ及び検出用集積回路を実装し、その４枚の基板を各
々９０°ずつ回転させすき間なく貼り合わせて大面積の
光電変換装置を構成することにより、部品点数の大幅な
削減が可能となる。また、検査工程も１種類の装置で行
うことが可能となり、検査工程の効率の向上及びそれに
伴うスループットの向上が可能となる。その結果大面積
の光電変換装置のコストを低減することが可能となる。
び配線を形成したものを４つ用意し、同一のシフトレジ
スタ及び検出用集積回路を実装し、その４枚の基板を各
々９０°ずつ回転させすき間なく貼り合わせて大面積の
光電変換装置を構成することにより、部品点数の大幅な
削減が可能となる。また、検査工程も１種類の装置で行
うことが可能となり、検査工程の効率の向上及びそれに
伴うスループットの向上が可能となる。その結果大面積
の光電変換装置のコストを低減することが可能となる。
【００８１】（第３の実施形態）図５は、本発明の第３
の実施形態に係る光電変換装置の全体平面図である。な
お図３乃至図１と同一機能の部分には同一符号を付して
あり、説明を省略する場合がある。
の実施形態に係る光電変換装置の全体平面図である。な
お図３乃至図１と同一機能の部分には同一符号を付して
あり、説明を省略する場合がある。
【００８２】図５に示す光電変換装置において特徴的な
点は、４つの光電変換素子アレイの基板の各々の光電変
換素子部の光電変換素子数及び／又は光電変換素子部の
平面的な形状が互いに異なっていることである。
点は、４つの光電変換素子アレイの基板の各々の光電変
換素子部の光電変換素子数及び／又は光電変換素子部の
平面的な形状が互いに異なっていることである。
【００８３】具体的には図１の右上の基板と図５の右上
の基板２２０の相違点は光電変換素子数が１０００個×
１０００個から７００個×１０００個になった点であ
り、それに伴ない信号配線が１０００本から７００本へ
減少し、検出用集積回路が１０個から７個へ減少してい
る。
の基板２２０の相違点は光電変換素子数が１０００個×
１０００個から７００個×１０００個になった点であ
り、それに伴ない信号配線が１０００本から７００本へ
減少し、検出用集積回路が１０個から７個へ減少してい
る。
【００８４】同様に図１の左下の基板と図５の左下の基
板４４０の相違点は光電変換素子数が１０００個×１０
００個から１０００個×７００個になった点であり、そ
れに伴ない制御配線が、１０００本から７００本へ減少
し、走査回路が１０個から７個へ減少している。
板４４０の相違点は光電変換素子数が１０００個×１０
００個から１０００個×７００個になった点であり、そ
れに伴ない制御配線が、１０００本から７００本へ減少
し、走査回路が１０個から７個へ減少している。
【００８５】同様に図１の右下の基板と図５の右下の基
板３３０の相違点は、光電変換素子数が１０００個×１
０００個から７００個×７００個になった点であり、そ
れに伴ない信号配線及び制御配線が１０００本から７０
０本へ共に減少し、検出用集積回路及び走査回路が共に
１０個から７個へ減少している。
板３３０の相違点は、光電変換素子数が１０００個×１
０００個から７００個×７００個になった点であり、そ
れに伴ない信号配線及び制御配線が１０００本から７０
０本へ共に減少し、検出用集積回路及び走査回路が共に
１０個から７個へ減少している。
【００８６】このように４枚の基板のうちの一部の基板
の光電変換素子アレイ部の光電変換素子数及び／又は光
電変換素子アレイ部の平面的な形状を変更することによ
り、４枚貼り合わせて構成した光電変換装置の全体的な
光電変換素子部の面積又は形状を変更する事が可能とな
る。
の光電変換素子アレイ部の光電変換素子数及び／又は光
電変換素子アレイ部の平面的な形状を変更することによ
り、４枚貼り合わせて構成した光電変換装置の全体的な
光電変換素子部の面積又は形状を変更する事が可能とな
る。
【００８７】即ち、４枚貼り合わせて光電変換装置を構
成する場合、通常は標準的な大きさの光電変換素子アレ
イを有する基板を４枚作製し、それらを貼り合わせるの
であるが、４枚貼り合わせた時の全体的な光電変換部の
大きさが小さいものや大きいもの、又は全体的な光電変
換部の形状が異なるものが必要な時は、４枚の基板のう
ち１枚又は２枚又は３枚だけを新たに作製し、それを標
準的な光電変換素子アレイを有する基板と入れ替えるこ
とで、所望の４枚貼り合わせの光電変換装置を構成する
ことが可能になる。
成する場合、通常は標準的な大きさの光電変換素子アレ
イを有する基板を４枚作製し、それらを貼り合わせるの
であるが、４枚貼り合わせた時の全体的な光電変換部の
大きさが小さいものや大きいもの、又は全体的な光電変
換部の形状が異なるものが必要な時は、４枚の基板のう
ち１枚又は２枚又は３枚だけを新たに作製し、それを標
準的な光電変換素子アレイを有する基板と入れ替えるこ
とで、所望の４枚貼り合わせの光電変換装置を構成する
ことが可能になる。
【００８８】具体的な例として、図１に示した光電変換
装置を標準的な成人用のＸ線装置の読み取り部として用
いる事が考えられるが、そういう場合、図５の小型化し
た装置を小児用のＸ線装置の読み取り部として用いる事
ができる。
装置を標準的な成人用のＸ線装置の読み取り部として用
いる事が考えられるが、そういう場合、図５の小型化し
た装置を小児用のＸ線装置の読み取り部として用いる事
ができる。
【００８９】以上のように、４枚貼り合わせた場合の全
体的な光電変換部の形状が異なった光電変換装置を形成
する場合、４枚の光電変換装置全てを新たに作製するこ
となく、一部の光電変換装置を新たに作製することによ
り所望とする光電変換装置を構成することができる。
体的な光電変換部の形状が異なった光電変換装置を形成
する場合、４枚の光電変換装置全てを新たに作製するこ
となく、一部の光電変換装置を新たに作製することによ
り所望とする光電変換装置を構成することができる。
【００９０】これにより、各光電変換装置の設計及び部
品コスト及び検査コストを低減する事が可能になり、総
合的な製品コストを下げる事が可能になる。
品コスト及び検査コストを低減する事が可能になり、総
合的な製品コストを下げる事が可能になる。
【００９１】（第４の実施形態）第４の実施形態として
は、上記した第１乃至第３の各実施形態の光電変換素子
の上部に蛍光体を配置し、Ｘ線レントゲン装置を構成し
たものである。
は、上記した第１乃至第３の各実施形態の光電変換素子
の上部に蛍光体を配置し、Ｘ線レントゲン装置を構成し
たものである。
【００９２】基板上の構成は、前述した図４（ｂ）の光
入射側にＸ線等の高エネルギー線を吸収し可視光を発生
する発光体の層を設けたものである。それを図６に示
す。パッシベーション膜ＳｉＮ上に発光体としての蛍光
体を配している。この蛍光体としてはヨウ化セシウム
（ＣｓＩ）が挙げられ、Ｘ線を受光すると蛍光を発生す
る。この蛍光を受光素子Ｓ１１で光電変換する。例えば
縦横１ｍｍあたり５×５個の画素を２０００×２０００
個の画素として２次元的に配置すれば４０ｃｍ×４０ｃ
ｍのＸ線検出器が得られる。
入射側にＸ線等の高エネルギー線を吸収し可視光を発生
する発光体の層を設けたものである。それを図６に示
す。パッシベーション膜ＳｉＮ上に発光体としての蛍光
体を配している。この蛍光体としてはヨウ化セシウム
（ＣｓＩ）が挙げられ、Ｘ線を受光すると蛍光を発生す
る。この蛍光を受光素子Ｓ１１で光電変換する。例えば
縦横１ｍｍあたり５×５個の画素を２０００×２０００
個の画素として２次元的に配置すれば４０ｃｍ×４０ｃ
ｍのＸ線検出器が得られる。
【００９３】これをＸ線フィルムの代わりにＸ線発生器
と組み合わせＸ線レントゲン装置を構成すれば胸部レン
トゲン検診や乳ガン検診に使用できる。するとフィルム
と異なり瞬時にその出力をＣＲＴで写し出すことが可能
で、さらに出力をディジタルに変換しコンピュータで画
像処理して目的に合わせた出力に変換することも可能で
ある。また光磁気ディスクに保管もでき、過去の画像を
瞬時に検索することもできる。また感度もフィルムより
良く人体に影響の少ない微弱なＸ線で鮮明な画像を得る
こともできる。
と組み合わせＸ線レントゲン装置を構成すれば胸部レン
トゲン検診や乳ガン検診に使用できる。するとフィルム
と異なり瞬時にその出力をＣＲＴで写し出すことが可能
で、さらに出力をディジタルに変換しコンピュータで画
像処理して目的に合わせた出力に変換することも可能で
ある。また光磁気ディスクに保管もでき、過去の画像を
瞬時に検索することもできる。また感度もフィルムより
良く人体に影響の少ない微弱なＸ線で鮮明な画像を得る
こともできる。
【００９４】次に、図７、図８を参照して本発明に用い
られる光電変換素子アレイの駆動法について説明する。
ここでは１チップの走査回路による走査線数を３、１チ
ップの検出用ＩＣによるデータ線数を３として３×３マ
トリクスの光電変換素子アレイを駆動する場合を例に挙
げるが、走査回路ＩＣと検出用ＩＣとを１０個づつ用い
走査線を１０００本、データ線を１０００本、光電変換
素子を１０００×１０００マトリクスとすれば、図１の
１つの基板の走査・検出が行えることは明らかである。
られる光電変換素子アレイの駆動法について説明する。
ここでは１チップの走査回路による走査線数を３、１チ
ップの検出用ＩＣによるデータ線数を３として３×３マ
トリクスの光電変換素子アレイを駆動する場合を例に挙
げるが、走査回路ＩＣと検出用ＩＣとを１０個づつ用い
走査線を１０００本、データ線を１０００本、光電変換
素子を１０００×１０００マトリクスとすれば、図１の
１つの基板の走査・検出が行えることは明らかである。
【００９５】図７は、本発明の光電変換装置の駆動方法
を説明する為の回路図である。各光電変換素子（画素）
の構成としては図４（ａ）、図４（ｂ）、図６に示した
ものと同じ構造を採用できる。
を説明する為の回路図である。各光電変換素子（画素）
の構成としては図４（ａ）、図４（ｂ）、図６に示した
ものと同じ構造を採用できる。
【００９６】図７において、Ｓ１１〜Ｓ３３は受光素子
で下部電極側をＧ、上部電極側をＤで示している。Ｃ１
１〜Ｃ３３は蓄積用コンデンサ、Ｔ１１〜Ｔ３３は転送
用ＴＦＴである。Ｖｓは読み出し用電源、Ｖｇはリフレ
ッシュ用電源であり、それぞれスイッチＳＷｓ、ＳＷｇ
を介して全光電変換素子Ｓ１１〜Ｓ３３のＧ電極に接続
されている。スイッチＳＷｓはインバータを介して、ス
イッチＳＷｇは直接にリフレッシュ制御回路ＲＦに接続
されており、リフレッシュ期間はスイッチＳＷｇがｏｎ
するよう制御されている。１画素は１個の受光素子とコ
ンデンサ、およびＴＦＴで構成され、その出力信号は信
号配線ＳＩＧを介して検出用集積回路ＩＣに出力され
る。
で下部電極側をＧ、上部電極側をＤで示している。Ｃ１
１〜Ｃ３３は蓄積用コンデンサ、Ｔ１１〜Ｔ３３は転送
用ＴＦＴである。Ｖｓは読み出し用電源、Ｖｇはリフレ
ッシュ用電源であり、それぞれスイッチＳＷｓ、ＳＷｇ
を介して全光電変換素子Ｓ１１〜Ｓ３３のＧ電極に接続
されている。スイッチＳＷｓはインバータを介して、ス
イッチＳＷｇは直接にリフレッシュ制御回路ＲＦに接続
されており、リフレッシュ期間はスイッチＳＷｇがｏｎ
するよう制御されている。１画素は１個の受光素子とコ
ンデンサ、およびＴＦＴで構成され、その出力信号は信
号配線ＳＩＧを介して検出用集積回路ＩＣに出力され
る。
【００９７】図７中の破線で囲んだ部分は大面積の同一
絶縁基板上に形成されている。
絶縁基板上に形成されている。
【００９８】図８は図７の動作を示すタイミングチャー
トである。
トである。
【００９９】はじめに走査回路ＳＲ１およびＳＲ２によ
り制御配線ｇ１〜ｇ３、ｓ１〜ｓ２にハイレベルのパル
スが印加される。すると転送用ＴＦＴ・Ｔ１１〜Ｔ３３
とスイッチＭ１〜Ｍ３がオンし導通し、全受光素子Ｓ１
１〜Ｓ３３のＤ電極は基準電位としてのＧＮＤ電位にな
る（積分検出器Ａｍｐの入力端子はＧＮＤ電位に設計さ
れているため）。同時にリフレッシュ制御回路ＲＦがハ
イレベルのパルスを出力しスイッチＳＷｇがオンし全受
光素子Ｓ１１〜Ｓ３３のＧ電極はリフレッシュ用電源Ｖ
ｇにより正電位になる。すると全受光素子Ｓ１１〜Ｓ３
３はリフレッシュモードになりリフレッシュされる。つ
ぎにリフレッシュ制御回路ＲＦがローレベルのパルスを
出力しスイッチＳＷｓがオンし全受光素子Ｓ１１〜Ｓ３
３のＧ電極は読み取り用電源Ｖｓにより負電位になる。
すると全受光素子Ｓ１１〜Ｓ３３は光電変換モードにな
り同時にコンデンサＣ１１〜Ｃ３３は初期化される。こ
の状態で走査回路ＳＲ１およびＳＲ２により制御回路ｇ
１〜ｇ３、ｓ１〜ｓ２にローレベルのパルスが印加され
る。すると転送用ＴＦＴ・Ｔ１１〜Ｔ３３のスイッチＭ
１〜Ｍ３がオフし、全受光素子Ｓ１１〜Ｓ３３のＤ電極
はＤＣ的にはオープンになるがコンデンサＣ１１〜Ｃ３
３によって電位は保持される。
り制御配線ｇ１〜ｇ３、ｓ１〜ｓ２にハイレベルのパル
スが印加される。すると転送用ＴＦＴ・Ｔ１１〜Ｔ３３
とスイッチＭ１〜Ｍ３がオンし導通し、全受光素子Ｓ１
１〜Ｓ３３のＤ電極は基準電位としてのＧＮＤ電位にな
る（積分検出器Ａｍｐの入力端子はＧＮＤ電位に設計さ
れているため）。同時にリフレッシュ制御回路ＲＦがハ
イレベルのパルスを出力しスイッチＳＷｇがオンし全受
光素子Ｓ１１〜Ｓ３３のＧ電極はリフレッシュ用電源Ｖ
ｇにより正電位になる。すると全受光素子Ｓ１１〜Ｓ３
３はリフレッシュモードになりリフレッシュされる。つ
ぎにリフレッシュ制御回路ＲＦがローレベルのパルスを
出力しスイッチＳＷｓがオンし全受光素子Ｓ１１〜Ｓ３
３のＧ電極は読み取り用電源Ｖｓにより負電位になる。
すると全受光素子Ｓ１１〜Ｓ３３は光電変換モードにな
り同時にコンデンサＣ１１〜Ｃ３３は初期化される。こ
の状態で走査回路ＳＲ１およびＳＲ２により制御回路ｇ
１〜ｇ３、ｓ１〜ｓ２にローレベルのパルスが印加され
る。すると転送用ＴＦＴ・Ｔ１１〜Ｔ３３のスイッチＭ
１〜Ｍ３がオフし、全受光素子Ｓ１１〜Ｓ３３のＤ電極
はＤＣ的にはオープンになるがコンデンサＣ１１〜Ｃ３
３によって電位は保持される。
【０１００】しかし、この時点では光線は入射されてい
ないため、全受光素子Ｓ１１〜Ｓ３３には光は入射され
ず光電流は流れない。この状態で光線がパルス的に出射
され被写体を介して受光素子Ｓ１１〜Ｓ３３に入射す
る。この光により流れた光電流は電荷としてそれぞれの
コンデンサＣ１１〜Ｃ３３に蓄積され光線の入射終了後
も保持される。
ないため、全受光素子Ｓ１１〜Ｓ３３には光は入射され
ず光電流は流れない。この状態で光線がパルス的に出射
され被写体を介して受光素子Ｓ１１〜Ｓ３３に入射す
る。この光により流れた光電流は電荷としてそれぞれの
コンデンサＣ１１〜Ｃ３３に蓄積され光線の入射終了後
も保持される。
【０１０１】つぎに、走査回路ＳＲ１により制御配線ｇ
１にハイレベルの制御パルスが印加され、走査回路ＳＲ
２の制御配線ｓ１〜ｓ３への制御パルス印加によって転
送用ＴＦＴ・Ｔ１１〜Ｔ３３のスイッチＭ１〜Ｍ３を通
してｖ１〜ｖ３が順次出力される。同様に走査回路ＳＲ
１、ＳＲ２の制御により他の光信号も順次出力される。
２次元の光情報が電気信号に変換されてｖ１〜ｖ９とし
て得られる。静止画像を得る場合はここまでの動作であ
るが動画像を得る場合はここまでの動作を繰り返す。
１にハイレベルの制御パルスが印加され、走査回路ＳＲ
２の制御配線ｓ１〜ｓ３への制御パルス印加によって転
送用ＴＦＴ・Ｔ１１〜Ｔ３３のスイッチＭ１〜Ｍ３を通
してｖ１〜ｖ３が順次出力される。同様に走査回路ＳＲ
１、ＳＲ２の制御により他の光信号も順次出力される。
２次元の光情報が電気信号に変換されてｖ１〜ｖ９とし
て得られる。静止画像を得る場合はここまでの動作であ
るが動画像を得る場合はここまでの動作を繰り返す。
【０１０２】この光電変換装置では受光素子のＧ電極が
共通に接続され、この共通の配線をスイッチＳＷｇとス
イッチＳＷｓを介してリフレッシュ用電源Ｖｇと読み取
り用電源Ｖｓに接続して、Ｇ電極の電位に制御している
為、全光電変換素子を同時にリフレッシュモードと光電
変換モードとに切り換えることができる。このため複雑
な制御なくして１画素あたり１個のＴＦＴで光出力を得
ることができる。
共通に接続され、この共通の配線をスイッチＳＷｇとス
イッチＳＷｓを介してリフレッシュ用電源Ｖｇと読み取
り用電源Ｖｓに接続して、Ｇ電極の電位に制御している
為、全光電変換素子を同時にリフレッシュモードと光電
変換モードとに切り換えることができる。このため複雑
な制御なくして１画素あたり１個のＴＦＴで光出力を得
ることができる。
【０１０３】従来のＸ線レントゲン装置におけるＸ線フ
ィルムに代えて本発明の光電変換装置をＸ線発生器と組
み合わせ用いれば新規なＸ線レントゲン装置となる。
ィルムに代えて本発明の光電変換装置をＸ線発生器と組
み合わせ用いれば新規なＸ線レントゲン装置となる。
【０１０４】これは胸部レントゲン検診や乳ガン検診に
使用できる。するとフィルムと異なり瞬時にその出力を
ＣＲＴで映し出すことが可能で、さらに出力をディジタ
ルに変換しコンピュータで画像処理して目的に合わせた
出力に変換することも可能である。また光磁気ディスク
に保管もでき、過去の画像を瞬時に検索することもでき
る。また感度もフィルムより良く人体に影響の少ない微
弱なＸ線で鮮明な画像を得ることもできる。
使用できる。するとフィルムと異なり瞬時にその出力を
ＣＲＴで映し出すことが可能で、さらに出力をディジタ
ルに変換しコンピュータで画像処理して目的に合わせた
出力に変換することも可能である。また光磁気ディスク
に保管もでき、過去の画像を瞬時に検索することもでき
る。また感度もフィルムより良く人体に影響の少ない微
弱なＸ線で鮮明な画像を得ることもできる。
【０１０５】又、本発明の光電変換装置に用いられる受
光素子としては、光導電素子や光起電力素子が用いられ
るが、以下に述べる理由により、図４（ａ）、図４
（ｂ）、図６に示したような光電変換素子が好ましく用
いられる。
光素子としては、光導電素子や光起電力素子が用いられ
るが、以下に述べる理由により、図４（ａ）、図４
（ｂ）、図６に示したような光電変換素子が好ましく用
いられる。
【０１０６】図９（ａ）〜（ｃ）は受光素子としての光
センサの構成を示す図であり、図９（ａ），（ｂ）は二
種類の光センサの層構成を示し、図９（ｃ）は共通した
代表的な駆動方法を示している。図９（ａ），（ｂ）共
にフォト・ダイオード型の光センサであり、図９（ａ）
はＰＩＮ型、図９（ｂ）はショットキー型と称されてい
る。
センサの構成を示す図であり、図９（ａ），（ｂ）は二
種類の光センサの層構成を示し、図９（ｃ）は共通した
代表的な駆動方法を示している。図９（ａ），（ｂ）共
にフォト・ダイオード型の光センサであり、図９（ａ）
はＰＩＮ型、図９（ｂ）はショットキー型と称されてい
る。
【０１０７】図９（ａ），（ｂ）中、１は絶縁基板、２
は下部電極、３はｐ型半導体層（以下ｐ層と記す）、４
は真性半導体層（以下ｉ層と記す）、５はｎ型半導体層
（以下ｎ層と記す）６は透明電極である。図９（ｂ）の
ショットキー型では下部電極２の材料を適当に選び、下
部電極２からｉ層４に電子が注入されないようショット
キーバリア層が形成されている。図９（ｃ）において、
１０は上記光センサを記号化して表わした光センサを示
し、１１は電源、１２は電流アンプ等の検出部を示して
いる。光センサ１０中Ｃで示された方向は図９（ａ），
（ｂ）中の透明電極６側、Ａで示された方向が下部電極
２側であり、電源１１はＡ側に対しＣ側に正の電圧が加
わる様に設定されている。
は下部電極、３はｐ型半導体層（以下ｐ層と記す）、４
は真性半導体層（以下ｉ層と記す）、５はｎ型半導体層
（以下ｎ層と記す）６は透明電極である。図９（ｂ）の
ショットキー型では下部電極２の材料を適当に選び、下
部電極２からｉ層４に電子が注入されないようショット
キーバリア層が形成されている。図９（ｃ）において、
１０は上記光センサを記号化して表わした光センサを示
し、１１は電源、１２は電流アンプ等の検出部を示して
いる。光センサ１０中Ｃで示された方向は図９（ａ），
（ｂ）中の透明電極６側、Ａで示された方向が下部電極
２側であり、電源１１はＡ側に対しＣ側に正の電圧が加
わる様に設定されている。
【０１０８】ここで動作を簡単に説明する。図９
（ａ），（ｂ）に示されるように、矢印で示された方向
から光が入射され、ｉ層４に達すると、光は吸収され電
子とホールが発生する。ｉ層４には電源１１により電界
が印加されているため電子はＣ側、つまりｎ層５を通過
して透明電極６に移動し、ホールはＡ側つまり下部電極
２に移動する。よって、光センサ１０に光電流が流れた
ことになる。また、光が入射しない場合ｉ層４で電子も
ホールも発生せず、また、透明電極内６のホールはｎ層
５がホールの注入阻止層として働き、下部電極２内の電
子は図９（ａ）のＰＩＮ型ではｐ層３が、図９（ｂ）の
ショットキー型ではショットキーバリア層が、電子の注
入阻止層として働き、電子、ホール共に移動できず、電
流は流れない。したがって光の入射の有無で電流が変化
し、これを図９（ｃ）の検出部１２で検出すれば光セン
サとして動作する。
（ａ），（ｂ）に示されるように、矢印で示された方向
から光が入射され、ｉ層４に達すると、光は吸収され電
子とホールが発生する。ｉ層４には電源１１により電界
が印加されているため電子はＣ側、つまりｎ層５を通過
して透明電極６に移動し、ホールはＡ側つまり下部電極
２に移動する。よって、光センサ１０に光電流が流れた
ことになる。また、光が入射しない場合ｉ層４で電子も
ホールも発生せず、また、透明電極内６のホールはｎ層
５がホールの注入阻止層として働き、下部電極２内の電
子は図９（ａ）のＰＩＮ型ではｐ層３が、図９（ｂ）の
ショットキー型ではショットキーバリア層が、電子の注
入阻止層として働き、電子、ホール共に移動できず、電
流は流れない。したがって光の入射の有無で電流が変化
し、これを図９（ｃ）の検出部１２で検出すれば光セン
サとして動作する。
【０１０９】しかしながら、上記光センサでＳＮ比が高
く、低コストの光電変換装置を生産するのは困難であっ
た。以下その理由について説明する。
く、低コストの光電変換装置を生産するのは困難であっ
た。以下その理由について説明する。
【０１１０】第１の理由は、図９（ａ）のＰＩＮ型、図
９（ｂ）のショットキー型は共に２ヵ所に注入阻止層が
必要なところにある。図９（ａ）のＰＩＮ型において注
入阻止層であるｎ層５は電子を透明電極６に導くと同時
にホールがｉ層４に注入するのを阻止する特性が必要で
ある。どちらかの特性を逸すれば光電流が低下したり、
光が入射しない時の電流（以下暗電流と記す）が発生、
増加することになりＳＮの低下の原因になる。この暗電
流はそれ自身がノイズと考えられると同時にショットノ
イズと呼ばれるゆらぎ、いわゆる量子ノイズを含んでお
り、たとえ検出部１２で暗電流を差し引く処理をして
も、暗電流に伴う量子ノイズを小さくすることはできな
い。通常この特性を向上させるためｉ層４やｎ層５の成
膜の条件や、作成後のアニールの条件の最適化を図る必
要がある。しかし、もう一つの注入阻止層であるｐ層３
についても電子、ホールが逆ではあるが同等の特性が必
要であり、同様に各条件の最適化が必要である。通常、
前者ｎ層の最適化と後者ｐ層の最適化の条件は同一でな
く、両者の条件を同時に満足させるのは困難である。つ
まり、同一光センサ内に二ヵ所の注入阻止層が必要なこ
とは高ＳＮ比の光センサの形成を困難にする。
９（ｂ）のショットキー型は共に２ヵ所に注入阻止層が
必要なところにある。図９（ａ）のＰＩＮ型において注
入阻止層であるｎ層５は電子を透明電極６に導くと同時
にホールがｉ層４に注入するのを阻止する特性が必要で
ある。どちらかの特性を逸すれば光電流が低下したり、
光が入射しない時の電流（以下暗電流と記す）が発生、
増加することになりＳＮの低下の原因になる。この暗電
流はそれ自身がノイズと考えられると同時にショットノ
イズと呼ばれるゆらぎ、いわゆる量子ノイズを含んでお
り、たとえ検出部１２で暗電流を差し引く処理をして
も、暗電流に伴う量子ノイズを小さくすることはできな
い。通常この特性を向上させるためｉ層４やｎ層５の成
膜の条件や、作成後のアニールの条件の最適化を図る必
要がある。しかし、もう一つの注入阻止層であるｐ層３
についても電子、ホールが逆ではあるが同等の特性が必
要であり、同様に各条件の最適化が必要である。通常、
前者ｎ層の最適化と後者ｐ層の最適化の条件は同一でな
く、両者の条件を同時に満足させるのは困難である。つ
まり、同一光センサ内に二ヵ所の注入阻止層が必要なこ
とは高ＳＮ比の光センサの形成を困難にする。
【０１１１】これは図９（ｂ）のショットキー型におい
ても同様である。また図９（ｂ）のショットキー型にお
いては片方の注入阻止層にショットキーバリア層を用い
ているが、これは下部電極２とｉ層４の仕事関数の差を
利用するもので、下部電極２の材料が限定されたり、界
面の局在準位の影響が特性に大きく影響し、条件を満足
させるのはさらに困難である。また、さらにショットキ
ーバリア層の特性を向上させるために、下部電極２とｉ
層４の間に１００オングストローム前後の薄いシリコン
や金属の酸化膜、窒化膜を形成することも報告されてい
るが、これはトンネル効果を利用し、ホールを下部電極
２に導き、電子のｉ層４への注入を阻止する効果を向上
させるもので、やはり仕事関数の差を利用しているため
下部電極２の材料の限定は必要であるし、電子の注入の
阻止とトンネル効果によるホールの移動という逆の性質
を利用するため酸化膜や窒化膜は１００オングストロー
ム前後と非常に薄いところに限定され、かつ、厚さや膜
質の制御は難しく生産性を低下させられる。
ても同様である。また図９（ｂ）のショットキー型にお
いては片方の注入阻止層にショットキーバリア層を用い
ているが、これは下部電極２とｉ層４の仕事関数の差を
利用するもので、下部電極２の材料が限定されたり、界
面の局在準位の影響が特性に大きく影響し、条件を満足
させるのはさらに困難である。また、さらにショットキ
ーバリア層の特性を向上させるために、下部電極２とｉ
層４の間に１００オングストローム前後の薄いシリコン
や金属の酸化膜、窒化膜を形成することも報告されてい
るが、これはトンネル効果を利用し、ホールを下部電極
２に導き、電子のｉ層４への注入を阻止する効果を向上
させるもので、やはり仕事関数の差を利用しているため
下部電極２の材料の限定は必要であるし、電子の注入の
阻止とトンネル効果によるホールの移動という逆の性質
を利用するため酸化膜や窒化膜は１００オングストロー
ム前後と非常に薄いところに限定され、かつ、厚さや膜
質の制御は難しく生産性を低下させられる。
【０１１２】また、注入阻止層が２ヵ所必要なことは生
産性を低下させコストもアップする。これは注入阻止層
が特性上需要な為２ヵ所中１ヵ所でもゴミ等で欠陥が生
じた場合、光センサとしての特性が得られないからであ
る。
産性を低下させコストもアップする。これは注入阻止層
が特性上需要な為２ヵ所中１ヵ所でもゴミ等で欠陥が生
じた場合、光センサとしての特性が得られないからであ
る。
【０１１３】図２の理由を図１０を用いて説明する。図
１０は薄膜の半導体膜で形成した電界効果型トランジス
タ（ＴＦＴ）の層構成を示している。ＴＦＴは光電変換
装置を形成するうえで制御部の一部として利用すること
がある。図中図９と同一なものは同番号で示してある。
図１０において、７はゲート絶縁膜であり、６０は上部
電極である。形成法を順を追って説明する。絶縁基板１
上にゲート電極（Ｇ）として働く下部電極２、ゲート絶
縁膜７、ｉ層４、ｎ層５、ソース、ドレイン電極（Ｓ、
Ｄ）として働く上部電極６０を順次成膜し、上部電極６
０をエッチングしてソース、ドレイン電極を形成し、そ
の後ｎ層５をエッチングしてチャネル部を構成してい
る。ＴＦＴの特性はゲート絶縁膜７とｉ層４の界面の状
態に敏感で通常その汚染を防ぐために同一真空内で連続
に堆積する。
１０は薄膜の半導体膜で形成した電界効果型トランジス
タ（ＴＦＴ）の層構成を示している。ＴＦＴは光電変換
装置を形成するうえで制御部の一部として利用すること
がある。図中図９と同一なものは同番号で示してある。
図１０において、７はゲート絶縁膜であり、６０は上部
電極である。形成法を順を追って説明する。絶縁基板１
上にゲート電極（Ｇ）として働く下部電極２、ゲート絶
縁膜７、ｉ層４、ｎ層５、ソース、ドレイン電極（Ｓ、
Ｄ）として働く上部電極６０を順次成膜し、上部電極６
０をエッチングしてソース、ドレイン電極を形成し、そ
の後ｎ層５をエッチングしてチャネル部を構成してい
る。ＴＦＴの特性はゲート絶縁膜７とｉ層４の界面の状
態に敏感で通常その汚染を防ぐために同一真空内で連続
に堆積する。
【０１１４】従来の光センサをこのＴＦＴと同一基板上
に形成する場合、この層構成が問題となりコストアップ
や特性の低下を招く。この理由は図９に示した光センサ
の構成が、図９（ａ）のＰＩＮ型が電極／ｐ層／ｉ層／
ｎ層／電極、図９（ｂ）のショットキー型が電極／ｉ層
／ｎ層／電極という構成であるのに対し、ＴＦＴは電極
／絶縁膜／ｉ層／ｎ層／電極という構成で両者が異なる
からである。これは同一プロセスで形成できないことを
示し、プロセスの複雑化による歩留まりの低下、コスト
アップを招く。また、ｉ層／ｎ層を共通化するにはゲー
ト絶縁膜７やｐ層３のエッチング工程が必要となり、先
に述べた光センサの重要な層である注入阻止層のｐ層３
とｉ層４が同一真空内で成膜できなかったり、ＴＦＴの
重要なゲート絶縁膜７とｉ層４の界面がゲート絶縁膜の
エッチングにより汚染され、特性の劣化やＳＮ比の低下
の原因になる。
に形成する場合、この層構成が問題となりコストアップ
や特性の低下を招く。この理由は図９に示した光センサ
の構成が、図９（ａ）のＰＩＮ型が電極／ｐ層／ｉ層／
ｎ層／電極、図９（ｂ）のショットキー型が電極／ｉ層
／ｎ層／電極という構成であるのに対し、ＴＦＴは電極
／絶縁膜／ｉ層／ｎ層／電極という構成で両者が異なる
からである。これは同一プロセスで形成できないことを
示し、プロセスの複雑化による歩留まりの低下、コスト
アップを招く。また、ｉ層／ｎ層を共通化するにはゲー
ト絶縁膜７やｐ層３のエッチング工程が必要となり、先
に述べた光センサの重要な層である注入阻止層のｐ層３
とｉ層４が同一真空内で成膜できなかったり、ＴＦＴの
重要なゲート絶縁膜７とｉ層４の界面がゲート絶縁膜の
エッチングにより汚染され、特性の劣化やＳＮ比の低下
の原因になる。
【０１１５】また、前述した図９（ｂ）のショットキー
型の特性を改善するため下部電極２とｉ層４の間に酸化
膜や窒化膜を形成したものは膜構成の順は同一であるが
先に述べたように酸化膜や窒化膜は１００オングストロ
ーム前後である必要がありゲート絶縁膜と共用すること
は困難である。
型の特性を改善するため下部電極２とｉ層４の間に酸化
膜や窒化膜を形成したものは膜構成の順は同一であるが
先に述べたように酸化膜や窒化膜は１００オングストロ
ーム前後である必要がありゲート絶縁膜と共用すること
は困難である。
【０１１６】図１１に、ゲート絶縁膜とＴＦＴの歩留ま
りについて、我々が実験した結果を示す。ゲート絶縁膜
厚が１０００オングストローム以下で歩留まりは急激に
低下し、８００オングストロームで歩留まりは約３０
％、５００オングストロームで歩留まりは０％、２５０
オングストロームではＴＦＴの動作すら確認できなかっ
た。トンネル効果を利用した光センサの酸化膜や窒化膜
と、電子やホールを絶縁しなければならないＴＦＴのゲ
ート絶縁膜を共用化することは明らかに困難であり、こ
れをデータが示している。
りについて、我々が実験した結果を示す。ゲート絶縁膜
厚が１０００オングストローム以下で歩留まりは急激に
低下し、８００オングストロームで歩留まりは約３０
％、５００オングストロームで歩留まりは０％、２５０
オングストロームではＴＦＴの動作すら確認できなかっ
た。トンネル効果を利用した光センサの酸化膜や窒化膜
と、電子やホールを絶縁しなければならないＴＦＴのゲ
ート絶縁膜を共用化することは明らかに困難であり、こ
れをデータが示している。
【０１１７】またさらに、図示していないが電荷や電流
の積分値を得るのに必要となる素子である容量素子（以
下コンデンサと記す）を光センサと同一の構成でリーク
が少ない良好な特性のものを作るのは難しい。コンデン
サは２つの電極間に電荷を蓄積するのが目的なため電極
間の中間層には必ず電子とホールの移動を阻止する層が
必要であるのに対し、従来の光センサは電極間に半導体
層のみ利用しているため熱的にリークの少ない良好な特
性の中間層を得るのは難しいからである。
の積分値を得るのに必要となる素子である容量素子（以
下コンデンサと記す）を光センサと同一の構成でリーク
が少ない良好な特性のものを作るのは難しい。コンデン
サは２つの電極間に電荷を蓄積するのが目的なため電極
間の中間層には必ず電子とホールの移動を阻止する層が
必要であるのに対し、従来の光センサは電極間に半導体
層のみ利用しているため熱的にリークの少ない良好な特
性の中間層を得るのは難しいからである。
【０１１８】このように光電変換装置を構成するうえで
重要な素子であるＴＦＴやコンデンサとプロセス的にま
たは特性的にマッチングが良くないことは複数の光セン
サを２次元に多数配置し、この光信号を順次検出するよ
うなシステム全体を構成するうえで工程が多くかつ複雑
になるため歩留まりが非常に悪く、低コストで高性能多
機能な装置を作るうえで問題になる。
重要な素子であるＴＦＴやコンデンサとプロセス的にま
たは特性的にマッチングが良くないことは複数の光セン
サを２次元に多数配置し、この光信号を順次検出するよ
うなシステム全体を構成するうえで工程が多くかつ複雑
になるため歩留まりが非常に悪く、低コストで高性能多
機能な装置を作るうえで問題になる。
【０１１９】
【発明の効果】以上、説明したように、本発明によれ
ば、作製する時の基板１枚あたりの歩留まりを向上さ
せ、かつ基板１枚あたりの不具合による損失額は小さく
することができ、結果的に大面積の光電変換装置のコス
トを低減することができるという効果が得られる。
ば、作製する時の基板１枚あたりの歩留まりを向上さ
せ、かつ基板１枚あたりの不具合による損失額は小さく
することができ、結果的に大面積の光電変換装置のコス
トを低減することができるという効果が得られる。
【０１２０】また、本発明によれば、検査工程の効率の
向上及びそれに伴うスループットの向上及び部品点数の
削減が可能となり、結果的に大面積の光電変換装置のコ
ストをさらに低減することができるという効果が得られ
る。
向上及びそれに伴うスループットの向上及び部品点数の
削減が可能となり、結果的に大面積の光電変換装置のコ
ストをさらに低減することができるという効果が得られ
る。
【０１２１】また、本発明によれば、大きさの異なる基
板を用いるので貼り合わせにより得られる装置のサイズ
の種類を増大できるという効果が得られる。
板を用いるので貼り合わせにより得られる装置のサイズ
の種類を増大できるという効果が得られる。
【０１２２】また、本発明によれば、駆動回路の種類を
増やしたり、接続を複雑にしないですむという効果が得
られる。
増やしたり、接続を複雑にしないですむという効果が得
られる。
【０１２３】また、本発明によれば、光電変換素子の注
入阻止層が一か所のみで光の入射量を検出することがで
き、プロセスの最適化が容易で、歩留まりの向上が図
れ、製造コストの低減が可能で、ＳＮ比の高い低コスト
の光電変換装置を供給することができるという効果が得
られる。
入阻止層が一か所のみで光の入射量を検出することがで
き、プロセスの最適化が容易で、歩留まりの向上が図
れ、製造コストの低減が可能で、ＳＮ比の高い低コスト
の光電変換装置を供給することができるという効果が得
られる。
【０１２４】また、本発明によれば、本発明の光電変換
装置をＸ線撮像装置に適用すれば、出力を瞬時に写し出
すことが可能となり、更に画像処理及びデータの保管も
可能となる。又、感度もフィルムに比べて良く、人体に
影響の少ない微弱なＸ線で鮮明な画像を得ることができ
るという効果が得られる。
装置をＸ線撮像装置に適用すれば、出力を瞬時に写し出
すことが可能となり、更に画像処理及びデータの保管も
可能となる。又、感度もフィルムに比べて良く、人体に
影響の少ない微弱なＸ線で鮮明な画像を得ることができ
るという効果が得られる。
【０１２５】また、本発明によれば、走査回路及び検出
用回路共にそれぞれ一種類のＩＣチップさえあれば光電
変換装置の駆動回路を構成できるので、駆動回路のコス
トが高くならないという効果が得られる。
用回路共にそれぞれ一種類のＩＣチップさえあれば光電
変換装置の駆動回路を構成できるので、駆動回路のコス
トが高くならないという効果が得られる。
【０１２６】また、本発明によれば、多層配線等を用い
て、走査回路や検出用回路と、光電変換素子アレイの制
御配線及び信号配線と、を接続する必要もなく、単純な
結線により接続でき、コスト上昇が生じないという効果
が得られる。
て、走査回路や検出用回路と、光電変換素子アレイの制
御配線及び信号配線と、を接続する必要もなく、単純な
結線により接続でき、コスト上昇が生じないという効果
が得られる。
【図１】本発明の第１の実施形態に係る光電変換装置の
全体平面図である。
全体平面図である。
【図２】２０００×２０００個の画素を持つ光電変換装
置を示す平面図である。
置を示す平面図である。
【図３】２０００×２０００個の画素を持つ光電変換装
置を示す平面図である。
置を示す平面図である。
【図４】光電変換素子の基板上の構成を示す平面図
（ａ）及び断面図（ｂ）である。
（ａ）及び断面図（ｂ）である。
【図５】本発明の第３の実施形態に係る光電変換装置の
全体平面図である。
全体平面図である。
【図６】本発明の第４の実施形態として、第１乃至第３
の各実施形態の光電変換素子の上部に蛍光体を配置し、
Ｘ線レントゲン装置を構成した例を示す断面模式図であ
る。
の各実施形態の光電変換素子の上部に蛍光体を配置し、
Ｘ線レントゲン装置を構成した例を示す断面模式図であ
る。
【図７】本発明の光電変換装置の駆動方法を説明する為
の回路図である。
の回路図である。
【図８】図７の動作を示すタイミングチャートである。
【図９】光センサの層構成と、代表的な駆動方法を示す
図である。
図である。
【図１０】薄膜の半導体膜で形成した電界効果型トラン
ジスタ（ＴＦＴ）の層構成を示す図である。
ジスタ（ＴＦＴ）の層構成を示す図である。
【図１１】ゲート絶縁膜とＴＦＴの歩留まりの実験結果
を示す図である。
を示す図である。
１００、２００、３００、４００ 光電変換装置（基
板） ｇ１〜ｇ１０００ 制御配線 ｓｉｇ１〜ｓｉｇ１０００ 信号配線 ＳＲ１−１〜ＳＲ１−１０ 走査回路チップ ＩＣ１〜ＩＣ１０ 検出用ＩＣチップ １００ＳＩ、１００ＳＳ 走査方向
板） ｇ１〜ｇ１０００ 制御配線 ｓｉｇ１〜ｓｉｇ１０００ 信号配線 ＳＲ１−１〜ＳＲ１−１０ 走査回路チップ ＩＣ１〜ＩＣ１０ 検出用ＩＣチップ １００ＳＩ、１００ＳＳ 走査方向
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｎ 1/028 Ｈ０１Ｌ 27/14 Ｋ 31/02 Ｂ 5/335 31/10 Ａ (72)発明者 亀島 登志男 東京都大田区下丸子３丁目30番２号 キヤ ノン株式会社内 (72)発明者 遠藤 忠夫 東京都大田区下丸子３丁目30番２号 キヤ ノン株式会社内 (72)発明者 竹田 慎市 東京都大田区下丸子３丁目30番２号 キヤ ノン株式会社内
Claims (28)
- 【請求項１】 ２次元的に配列された光電変換素子を搭
載した基板の複数枚を、それぞれの該光電変換素子部が
平面的に隣り合うように配列して貼り合わせて構成した
ことを特徴とする光電変換装置。 - 【請求項２】 前記基板は、複数の光電変換素子が平面
的に配列された光電変換素子部が形成された辺と、該光
電変換素子部に接続される回路部が形成された辺とを有
し、該基板の複数枚を、それぞれの前記光電変換素子部
が平面的に隙間なく隣り合うように配列して貼り合わせ
て構成したことを特徴とする請求項１記載の光電変換装
置。 - 【請求項３】 前記基板は、該基板の隣り合う２つの辺
に接するように形成された前記光電変換素子部と、他の
隣り合う２つの辺の周辺に形成された前記光電変換素子
部に接続される回路部とを有し、 同一構成の４枚の前記基板を、各々平面上で９０°回転
させて配置し、前記光電変換素子部が平面的に隙間なく
隣り合うように縦横２枚ずつ４枚を貼り合わせて構成し
た請求項２記載の光電変換装置。 - 【請求項４】 前記基板上には、 第１の電極層、絶縁層、光電変換半導体層、第１導電型
のキャリアの注入を阻止する半導体層、及び第２の電極
層を積層した光電変換素子を配列した光電変換素子部
と、 前記光電変換半導体層に入射した信号光により発生した
第１導電型のキャリアを前記光電変換半導体層に留まら
せ、前記第１導電型と異なる第２導電型のキャリアを前
記第２の電極層に導く方向に前記光電変換素子に電界を
与える光電変換手段と、 前記光電変換素子に電界を与えて、前記第１導電型のキ
ャリアを前記光電変換半導体層から前記第２の電極層に
導く方向に前記光電変換素子に電界を与えるリフレッシ
ュ手段と、 前記光電変換手段による光電変換動作中に前記光電変換
半導体層に蓄積された前記第１導電型のキャリアもしく
は前記第２の電極層に導かれた前記第２導電型のキャリ
アを検出する為の信号検出部と、 を有する請求項１〜３のいずれか１項に記載の光電変換
装置。 - 【請求項５】 前記光電変換素子の上部に蛍光体を配置
し、Ｘ線レントゲン装置を構成した請求項１〜４のいず
れか１項に記載の光電変換装置。 - 【請求項６】 ２次元に配列された光電変換素子アレイ
を有する基板を隣接して配した光電変換装置において、 前記基板として同一構成の基板を４枚用いて、互いに９
０°回転させて縦横２枚ずつ貼り合わせたことを特徴と
する請求項１記載の光電変換装置。 - 【請求項７】 前記光電変換装置の４辺には駆動回路が
設けられている請求項６に記載の光電変換装置。 - 【請求項８】 前記駆動回路は、同一構成の複数の走査
回路チップと、同一構成の複数の検出用回路チップであ
る請求項７に記載の光電変換装置。 - 【請求項９】 前記光電変換装置の同一の辺に設けられ
た駆動回路の走査方向が互いに異なる請求項１又は６に
記載の光電変換装置。 - 【請求項１０】 前記光電変換装置の各辺にはそれぞれ
走査回路と検出用回路とが設けられている請求項１又は
６に記載の光電変換装置。 - 【請求項１１】 それぞれ同一構成の複数のＩＣチップ
で構成されている走査回路と検出用回路を有する請求項
１又は６に記載の光電変換装置。 - 【請求項１２】 前記４枚の基板のうち少なくとも１枚
の基板上の光電変換素子の数が他の３枚の基板のうち少
なくとも１枚と異なる請求項１又は６に記載の光電変換
装置。 - 【請求項１３】 前記４枚の基板のうち少なくとも１枚
の基板上の光電変換素子アレイの平面的形状が他の３枚
の基板のうち少なくとも１枚と異なる請求項１又は６に
記載の光電変換装置。 - 【請求項１４】 前記光電変換素子は、非単結晶半導体
の受光部を有する請求項１又は６に記載の光電変換装
置。 - 【請求項１５】 前記光電変換素子は光変換体を有して
いる請求項１又は６に記載の光電変換装置。 - 【請求項１６】 前記光変換体は蛍光体である請求項１
又は６に記載の光電変換装置。 - 【請求項１７】 前記光電変換装置の各々の辺には、走
査回路と検出用回路とが設けられている請求項１又は６
記載の光電変換装置。 - 【請求項１８】 前記光電変換装置の各々の辺には複数
の走査回路チップと複数の検出用回路チップとが設けら
れている請求項１又は６記載の光電変換装置。 - 【請求項１９】 基板上に隣り合う２つの辺に接するよ
うに形成された光電変換素子アレイ部と、他の隣り合う
２つの辺の周辺に形成された該光電変換素子アレイ部に
接続される駆動回路部が配置されており、かつ、前記光
電変換素子アレイ部が平面的に隣り合うように、前記基
板を縦横２枚ずつ４枚を貼り合わせて構成した光電変換
装置において、 前記基板のうち少なくとも１枚の基板の光電変換素子の
数又は光電変換素子部の平面的な形状が、他の３枚のう
ちの少なくとも１枚の基板の光電変換素子の数又は光電
変換素子アレイ部の平面的な形状と異なることを特徴と
する請求項１記載の光電変換装置。 - 【請求項２０】 前記光電変換装置の４辺には駆動回路
が設けられている請求項１９に記載の光電変換装置。 - 【請求項２１】 前記駆動回路は、同一構成の複数の走
査回路チップと、同一構成の複数の検出用回路チップで
ある請求項２０に記載の光電変換装置。 - 【請求項２２】 前記光電変換装置の同一の辺に設けら
れた駆動回路の走査方向が互いに同じである請求項１９
に記載の光電変換装置。 - 【請求項２３】 前記光電変換素子は、非単結晶半導体
の受光部を有する請求項１９に記載の光電変換装置。 - 【請求項２４】 前記光電変換素子は光変換体を有して
いる請求項１９に記載の光電変換装置。 - 【請求項２５】 前記光変換体は蛍光体である請求項１
９に記載の光電変換装置。 - 【請求項２６】 前記光電変換装置の各辺には、走査回
路と検出用回路がそれぞれ設けられている請求項１９記
載の光電変換装置。 - 【請求項２７】 前記走査回路は複数の同一構成の走査
回路チップからなり、前記検出用回路は複数の同一構成
の検出用回路チップからなる請求項１９記載の光電変換
装置。 - 【請求項２８】 請求項１記載の光電変換装置と、高エ
ネルギー線発生装置と、を有することを特徴とする撮像
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23530196A JP3544075B2 (ja) | 1995-09-05 | 1996-09-05 | 光電変換装置の製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7-227853 | 1995-09-05 | ||
| JP22785395 | 1995-09-05 | ||
| JP23530196A JP3544075B2 (ja) | 1995-09-05 | 1996-09-05 | 光電変換装置の製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001063710A Division JP2001309123A (ja) | 1995-09-05 | 2001-03-07 | 光電変換装置及びそれを用いた撮像装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09153606A true JPH09153606A (ja) | 1997-06-10 |
| JP3544075B2 JP3544075B2 (ja) | 2004-07-21 |
Family
ID=26527912
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23530196A Expired - Fee Related JP3544075B2 (ja) | 1995-09-05 | 1996-09-05 | 光電変換装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3544075B2 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002139569A (ja) * | 2000-08-10 | 2002-05-17 | Canon Inc | 大面積ファイバープレート、それを用いた放射線撮像装置、並びにそれらの製造方法 |
| US6965409B1 (en) | 1999-02-17 | 2005-11-15 | Canon Kabushiki Kaisha | Image input apparatus having photoelectric conversion devices bonded to a light guide member |
| WO2005109037A1 (ja) | 2004-05-11 | 2005-11-17 | Hamamatsu Photonics K.K. | 放射線撮像装置 |
| US7019303B2 (en) | 2000-08-03 | 2006-03-28 | Hamamatsu Photonics K.K. | Radiation ray detector and method of manufacturing the detector |
| US7019302B2 (en) | 2000-08-03 | 2006-03-28 | Hamamatsu Photonics K.K. | Radiation detector, scintillator panel, and methods for manufacturing same |
| JP2010085259A (ja) * | 2008-09-30 | 2010-04-15 | Fujifilm Corp | 放射線検出装置及び放射線撮影システム |
| US8044362B2 (en) | 2007-10-04 | 2011-10-25 | Samsung Electronics Co., Ltd. | Array substrate for X-ray detector, method of manufacturing the same, X-ray detector having the same installed therein, and method of manufacturing X-ray detector |
| JP2016015406A (ja) * | 2014-07-02 | 2016-01-28 | 日本放送協会 | 高精細撮像素子用パッケージ |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4557763B2 (ja) * | 1995-09-05 | 2010-10-06 | キヤノン株式会社 | 光電変換装置及び放射線撮像装置 |
| JP4750878B2 (ja) * | 1995-09-05 | 2011-08-17 | キヤノン株式会社 | 光電変換装置及び放射線撮像装置 |
-
1996
- 1996-09-05 JP JP23530196A patent/JP3544075B2/ja not_active Expired - Fee Related
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6965409B1 (en) | 1999-02-17 | 2005-11-15 | Canon Kabushiki Kaisha | Image input apparatus having photoelectric conversion devices bonded to a light guide member |
| US7019303B2 (en) | 2000-08-03 | 2006-03-28 | Hamamatsu Photonics K.K. | Radiation ray detector and method of manufacturing the detector |
| US7019302B2 (en) | 2000-08-03 | 2006-03-28 | Hamamatsu Photonics K.K. | Radiation detector, scintillator panel, and methods for manufacturing same |
| JP4693297B2 (ja) * | 2000-08-10 | 2011-06-01 | キヤノン株式会社 | 放射線撮像装置および放射線撮像システム |
| JP2002139569A (ja) * | 2000-08-10 | 2002-05-17 | Canon Inc | 大面積ファイバープレート、それを用いた放射線撮像装置、並びにそれらの製造方法 |
| WO2005109037A1 (ja) | 2004-05-11 | 2005-11-17 | Hamamatsu Photonics K.K. | 放射線撮像装置 |
| EP2103958A2 (en) | 2004-05-11 | 2009-09-23 | Hamamatsu Photonics K.K. | Radiation imaging device |
| US7728303B2 (en) | 2004-05-11 | 2010-06-01 | Hamamatsu Photonics K.K. | Radiation imaging device |
| US7834323B2 (en) | 2004-05-11 | 2010-11-16 | Hamamatsu Photonics K.K. | Radiation imaging device |
| US8026490B2 (en) | 2004-05-11 | 2011-09-27 | Hamamatsu Photonics K.K. | Radiation image device |
| US8044362B2 (en) | 2007-10-04 | 2011-10-25 | Samsung Electronics Co., Ltd. | Array substrate for X-ray detector, method of manufacturing the same, X-ray detector having the same installed therein, and method of manufacturing X-ray detector |
| JP2010085259A (ja) * | 2008-09-30 | 2010-04-15 | Fujifilm Corp | 放射線検出装置及び放射線撮影システム |
| JP2016015406A (ja) * | 2014-07-02 | 2016-01-28 | 日本放送協会 | 高精細撮像素子用パッケージ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3544075B2 (ja) | 2004-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3183390B2 (ja) | 光電変換装置及びそれを用いた撮像装置 | |
| JP3636579B2 (ja) | 光電変換装置、光電変換装置の駆動方法及びその光電変換装置を有するシステム | |
| JP4100739B2 (ja) | 光電変換装置 | |
| US20010050402A1 (en) | Photoelectric converter, its driving method, and system including the photoelectric converter | |
| JPH0992807A (ja) | 光電変換装置、及びその駆動方法、及びそれを用いたｘ線撮像装置 | |
| EP1524698B1 (en) | Method of manufacturing a photoelectric converter | |
| JPH09297181A (ja) | 放射線撮像装置 | |
| JP3544075B2 (ja) | 光電変換装置の製造方法 | |
| JP2000323699A (ja) | 光電変換装置 | |
| JP3560298B2 (ja) | 光電変換装置とその駆動方法及びそれを有するシステム | |
| JP4557763B2 (ja) | 光電変換装置及び放射線撮像装置 | |
| JP3880324B2 (ja) | 光電変換装置、それを用いた撮像装置及び製造方法 | |
| JP4750878B2 (ja) | 光電変換装置及び放射線撮像装置 | |
| JP2001309123A (ja) | 光電変換装置及びそれを用いた撮像装置 | |
| JP3372783B2 (ja) | 光電変換装置及びその駆動方法及びそれを有するシステム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040301 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040331 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090416 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090416 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100416 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110416 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130416 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130416 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140416 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |