JPH09152709A - 位相シフタ割振方式及び位相シフタ割振方法 - Google Patents

Abstract

(57)【要約】 【課題】 同一の位相のパターン同士が隣り合ってしま
う箇所の少ない位相シフトパターンを得る。 【解決手段】 位相シフト割振指令が出力されると、位
相決定手段５は位相が未確定のパターンを順次選択す
る。そして、この選択されたパターンの隣接パターン位
相情報に基づき、選択されたパターンの位相を、隣接す
るパターンの多くが決定されている位相と異なる位相に
決定し、確定位相データの内容を更新する。位相情報設
定手段４は、位相決定手段により位相が決定される度
に、位相が決定されたパターンに隣接するパターンの隣
接パターン位相情報に対して、所定の値を加算する。こ
れにより、各パターンは隣接するパターンの多くが設定
されてる位相と異なる位相に決定される。従って、同一
の位相のパターン同士が隣接してしまう場所が減少す
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は位相シフトマスクを
使用したリソグラフィを実行する際の個々のパターンの
位相状態を決定する位相シフタ割振方式及び位相シフタ
割振方法に関し、特に位相シフトマスクを使用すること
を前提としてないレイアウトパターンに対して位相シフ
トマスクを使用したリソグラフィを実行するための位相
シフタ割振方式及び位相シフタ割振方法に関する。

【０００２】

【従来の技術】半導体回路素子の微細化のためには、リ
ソグラフィの解像度と焦点深度を改善することが必要で
あり、その有効な手段としてオルタネイト型位相シフト
マスクがある。

【０００３】オルタネイト型位相シフトマスクでは、隣
りあう開口部を透過する光の一方の位相を約１８０度反
転させることによって、隣りあう開口部を透過する際に
回折した２つの光をウェハ上で互いに干渉させる。この
光の干渉を利用して、従来のマスクよりも解像度及び焦
点深度を向上させる。光の位相の反転は、マスク上の開
口部に位相シフタ呼ばれる層を付加することにより実現
される。

【０００４】オルタネイト型位相シフトマスクを作成す
るには、隣り合うパターンの位相が反転するように、適
当なパターンに対し位相シフタを割り振る必要がある
（以後、位相シフタを付加しないパターンを位相「０」
のパターン、位相シフタを付加するパターンを位相
「π」のパターンと呼ぶ）。

【０００５】図９は位相シフタの割り振りを行ったレイ
アウトパターンを示す図である。この例では、４つのパ
ターン１１１〜１１３，１２０がある。このうち、パタ
ーン１１１〜１１３は位相「π」のパターンであり、パ
ターン１２０は位相「０」のパターンである。

【０００６】このように位相シフタの割り振りを行うこ
とにより、位相「π」のパターンと位相「０」のパター
ンとの間では解像度及び焦点深度が向上する。従って、
パターン１１１〜１１３とパターン１２０との間の間隔
を狭めることができる。

【０００７】

【発明が解決しようとする課題】しかし、パターンの形
状によっては、隣り合うパターンであっても位相を反転
させられない部分（以後、矛盾箇所と呼ぶ）が存在す
る。図９の例では、パターン１１１とパターン１１２と
の間が矛盾箇所となる。オルタネイト型位相シフトマス
ク向けのレイアウト設計では、上記のような矛盾箇所を
いかにして少なくするかが最も重要な課題となる。そし
て、位相シフトマスクを意識していない従来の設計手法
で作られたレイアトパターンに対してオルタネイト型位
相シフトマスクを適用し、矛盾箇所が少ないように位相
シフタを割り振ることは困難である。その結果、半導体
回路素子の配線の領域が大きくなってしまい、半導体チ
ップの縮小化が妨げられている。

【０００８】本発明はこのような点に鑑みてなされたも
のであり、矛盾箇所の少ない位相シフトパターンを得る
ことのできる位相シフタ割振方式を提供することを目的
とする。

【０００９】また、本発明の他の目的は、矛盾箇所の少
ない位相シフトパターンを得るための位相シフタ割振方
法を提供することである。

【００１０】

【課題を解決するための手段】本発明では上記課題を解
決するために、位相シフトマスクを使用したリソグラフ
ィを実行する際の個々のパターンの位相状態を決定する
位相シフタ割振方式において、予め設計された基準レイ
アウトパターンにおける個々のパターンに設定された位
相を示す確定位相データを格納する確定位相データ格納
手段と、前記基準レイアウトパターンにおける個々のパ
ターンがどのような位相のパターンと隣り合っているか
を示す隣接パターン位相情報を、各パターンごとに格納
する隣接パターン位相情報格納手段と、位相シフタ割振
指令が出力されると位相が未確定のパターンを順次選択
し、選択されたパターンの隣接パターン位相情報に基づ
き、選択されたパターンの位相を、隣接するパターンの
多くが決定されている位相と異なる位相に決定し、前記
確定位相データの内容を更新する位相決定手段と、前記
位相決定手段により位相が決定される度に、位相が決定
されたパターンに隣接するパターンの隣接パターン位相
情報に対して、所定の値を加算する位相情報設定手段
と、を有することを特徴とする位相シフタ割振方式が提
供される。

【００１１】この位相シフタ割振方式によれば、位相シ
フタ割振指令が出力されると、位相決定手段は位相が未
確定のパターンを順次選択し、選択されたパターンの隣
接パターン位相情報に基づき、選択されたパターンの位
相を、隣接するパターンの多くが決定されている位相と
異なる位相に決定し、確定位相データの内容を更新す
る。位相情報設定手段は、位相決定手段により位相が決
定される度に、位相が決定されたパターンに隣接するパ
ターンの隣接パターン位相情報に対して、所定の値を加
算する。これにより、各パターンは隣接するパターンの
多くが設定されてる位相と異なる位相に決定される。従
って、同一の位相のパターン同士が隣接してしまう場所
が減少する。

【００１２】また、本発明では、位相シフトマスクを使
用したリソグラフィを実行する際の個々のパターンの位
相状態を決定するための位相シフタ割振方法において、
位相シフタ割振指令が出力されると、既に位相が確定し
ているパターンに応じて、個々のパターンがどのような
位相のパターンと隣り合っているかを示す隣接パターン
位相情報に所定の値を設定し、位相が未確定のパターン
を順次選択し、選択されたパターンの隣接パターン位相
情報に基づき、選択されたパターンの位相を、隣接する
パターンの多くが決定されている位相と異なる位相に決
定するとともに、決定されたパターンの位相に応じて隣
接するパターンの隣接パターン位相情報に対して所定の
値を加算する、ことを特徴とする位相シフタ割振方法が
提供される。

【００１３】この位相シフタ割振方法によれば、位相シ
フタ割振指令の出力前に位相が未確定であったパターン
は、そのパターンが選択された時点で、隣接しているパ
ターンの多くが確定している位相と異なる位相に決定さ
れる。その結果、同一の位相のパターン同士が隣接して
しまう場所が減少する。

【００１４】

【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて説明する。図１は本発明の位相シフタ割振方
式の概略構成を示すブロック図である。この図では、オ
ルタネイト型位相シフトマスクを設計するものとし、位
相は「０」と「π」のいずれかが設定される。

【００１５】まず、複数のパターンからなる回路のレイ
アウトパターンが予め設計され、それが基準レイアウト
パターン１として設定される。確定位相データ格納手段
２には、基準レイアウトパターン１における個々のパタ
ーンがどのような位相に設定されているかを示す確定位
相データを格納する。なお、任意のパターンに対して、
予め特定の位相が指定されている場合もある。従って、
基準レイアウトパターン１には、位相が未定のパター
ン、位相が「０」に設定されているパターン、及び位相
が「π」に設定されているパターンが存在し、これらの
情報が確定位相データ格納手段２に格納されている。

【００１６】隣接パターン位相情報格納手段３は、基準
レイアウトパターン１における個々のパターンがどのよ
うな位相のパターンと隣り合っているかを示す隣接パタ
ーン位相情報を、各パターンごとに格納する。隣接パタ
ーン位相情報には、隣り合ったパターンとの隣り合う辺
の長さに応じた値が、「位相０のパターンに隣り合う辺
の長さの合計」、「位相πのパターンに隣り合う辺の長
さの合計」として設定される。これらの値の初期値は全
て「０」である。なお、以下の説明において、「位相０
のパターンと隣り合う辺の長さの合計」は「位相０との
隣接長」とし、「位相πのパターンと隣り合う辺の長さ
の合計」は「位相πとの隣接長」とする。

【００１７】位相情報設定手段４内には、初期位相情報
設定部４ａと位相情報加算部４ｂとが設けられている。
初期位相情報設定部４ａは、位相シフタ割振指令が出力
された際に、既に位相が確定しているパターンの位相情
報を、隣接するパターンに対応する隣接パターン位相情
報に設定する。

【００１８】初期位相情報設定部４ａによる隣接パター
ン位相情報の設定が終了すると、位相決定手段５は位相
が未確定のパターンを順次選択する。そして、選択され
たパターンの隣接パターン位相情報に基づき、「位相０
との隣接長」と「位相πとの隣接長」とを比較する。比
較の結果、値の大きい方の位相と逆の位相に、選択され
たパターンの位相を決定する。なお、「位相０との隣接
長」と「位相πとの隣接長」との値が等しい場合には、
任意の位相に設定する。未確定のパターンの選択順は、
隣接パターン位相情報における「位相０との隣接長」と
「位相πとの隣接長」との差が大きいものから順に選択
する。

【００１９】位相情報加算部４ｂは、位相決定手段５に
よりパターンの位相が決定される度に、決定されたパタ
ーンの位相情報を隣接するパターンの隣接パターン位相
情報に対して加算する。

【００２０】位相決定結果判定手段６は、全てのパター
ンの位相が確定すると、位相決定手段５により位相が決
定されたパターンのうち、同じ位相のパターンに対して
最も長い距離を接しているパターン（以後、誤判パター
ンと呼ぶ）があるか否かを判断する。その結果、誤判パ
ターンが存在している場合には、誤判パターンの位相を
未確定状態とするとともに全てのパターンの隣接パター
ン位相情報をクリアし、その後、位相シフタ割振指令を
再度出力する。誤判パターンがなければ、そのときの確
定位相データの状態が、割り振られるべき位相シフタと
して確定する。

【００２１】コンパクション手段７は、位相シフトパタ
ーンが確定すると、確定位相データに基づき、基準レイ
アウトパターン１における位相が異なるパターン同士の
間隔を狭めた圧縮レイアウトパターン８を作成する。

【００２２】以上のような構成によって矛盾箇所の少な
い位相シフトパターンを設計することができる。その際
の処理手順をフローチャートを用いて説明する。図２は
位相シフタ割振方法の処理手順を示すフローチャートで
ある。この処理は、図１に示す構成に基準レイアウトパ
ターン１が与えられている状態で、オペレータの操作等
によって位相シフタ割振指令が出力された際に実行が開
始される。

【００２３】〔Ｓ１〕確定位相データ格納手段２内か
ら、位相が確定しており、かつ、まだステップ２（Ｓ
２）の処理を行ってないパターンの中の一つを選択す
る。 〔Ｓ２〕選択したパターンと隣接するパターンとの外形
線が隣り合っている部分の長さを、隣接するパターンに
対応する隣接パターン位相情報に加算する。選択したパ
ターンに隣接しているパターンが複数あれば、それぞれ
の隣接パターン位相情報が更新される（以後、このステ
ップの処理を位相情報の更新処理と呼ぶ）。

【００２４】〔Ｓ３〕位相が確定しているパターンのう
ち、まだ位相情報の更新処理を行っていないパターンが
あるか否かを判断する。そのようなパターンがあればス
テップ１（Ｓ１）に進み、全ての位相が確定しているパ
ターンに対して位相情報の更新処理を行っていればステ
ップ４（Ｓ４）に進む。ステップ１（Ｓ１）〜ステップ
３（Ｓ３）までの処理は、初期位相情報設定部４ａが実
行する処理である。

【００２５】〔Ｓ４〕位相が未確定のパターンを一つ選
択する。この際、隣接パターン位相情報における「位相
０との隣接長」と「位相πとの隣接長」との差が大きい
ものから順に選択する。

【００２６】〔Ｓ５〕隣り合う辺の長い位相パターンと
逆の位相に決定する。具体的には、選択されたパターン
に対応する隣接パターン位相情報の「位相０との隣接
長」と「位相πとの隣接長」とを比較し、「位相０との
隣接長」の値の方が大きければ選択されたパターンの位
相を「π」に決定する。逆に、「位相πとの隣接長」の
値の方が大きければ選択されたパターンの位相を「０」
に決定する。なお、ステップ４（Ｓ４）、ステップ５
（Ｓ５）の処理は位相決定手段５が行う。

【００２７】〔Ｓ６〕選択したパターンと隣接するパタ
ーンとの外形線が隣り合っている部分の長さを、隣接す
るパターンに対応する隣接パターン位相情報に加算す
る。選択したパターンに連接しているパターンが複数あ
れば、それぞれの隣接パターン位相情報が更新される。
これは、ステップ２（Ｓ２）と同様の、位相情報の更新
処理である。この処理は位相情報加算部４ｂが行う。

【００２８】〔Ｓ７〕位相が未確定のパターンがあるか
否かを判断する。位相が未確定のパターンがあればステ
ップ４（Ｓ４）に進み、位相が未確定のパターンがなけ
ればステップ８（Ｓ８）に進む。この処理は位相決定手
段５が行う。

【００２９】〔Ｓ８〕ステップ５（Ｓ５）により位相が
決定されたパターンのうち、誤判パターンがあるか否か
を判断する。誤判パターンがあればステップ９（Ｓ９）
に進み、誤判パターンがなければステップ１１（Ｓ１
１）に進む。

【００３０】〔Ｓ９〕誤判パターンの位相を未確定状態
に戻す。 〔Ｓ１０〕全てのパターンの隣接パターン位相情報をク
リアして初期状態に戻し、ステップ１へ進む。ステップ
８（Ｓ８）〜ステップ１０（Ｓ１０）の処理は、位相決
定結果判定手段６の行う処理である。

【００３１】〔Ｓ１１〕現在の確定位相データの状態に
位相シフトパターンが確定され、確定位相データに基づ
き、基準レイアウトパターン１に対して位相が異なるパ
ターン同士の間隔を狭めた圧縮レイアウトパターン８を
作成する。つまり、隣接するパターンの位相が異なるこ
とにより、リソグラフィの際の解像度及び焦点深度が向
上している。その分、パターン同士の間隔を狭くするこ
とができる。そして、このようなパターン間隔の圧縮
を、基準レイアウトパターンの全面に対して実行する。
これにより回路のマスクパターンの面積を縮小すること
ができる。この処理はコンパクション手段７が行う。

【００３２】以上のような処理は、位相シフトマスクを
用いてリソグラフィを行うことを前提としていないレイ
アウトパターンに対しても行うことができる。従って、
既存の半導体チップのレイアウトパターンを圧縮し、配
線の占有面積を縮小することが可能である。その結果、
半導体チップ自体も小型化される。

【００３３】なお、上記のような処理を行っても各パタ
ーン間の矛盾箇所が全く０になるわけではない。そのた
め、若干の矛盾箇所は残ってしまう。この矛盾箇所につ
いては、従来の設計ルールのままの幅を確保しておく。

【００３４】次に、上記のような位相シフタ割り振り方
法を具体的な回路パターンを用いて説明する。図３は位
相シフタの割り振り例の前半を示す図である。

【００３５】〔Ｓ２１〕は基準レイアウトパターンを示
している。各パターン１１〜１６には、隣接パターン位
相情報を管理するための「ａ〜ｆ」のアルファベットの
名称が設定されている。そして、隣接するパターン同士
の隣り合う辺の長さが設定されている。パターン１１と
パターン１２とが隣り合う辺の長さは「４」、パターン
１１とパターン１４とが隣り合う辺の長さは「６」、パ
ターン１２とパターン１３とが隣り合う辺の長さは
「４」、パターン１２とパターン１４とが隣り合う辺の
長さは「７」、パターン１３とパターン１４とが隣り合
う辺の長さは「５」、パターン１４とパターン１５とが
隣り合う辺の長さは「６」、パターン１４とパターン１
６とが隣り合う辺の長さは「１３」、パターン１５とパ
ターン１６とが隣り合う辺の長さは「２」である。

【００３６】各パターン１１〜１６には隣接パターン位
相情報が設定されている。この隣接パターン位相情報に
は、「位相０との隣接長（図中、各パターンの名称の隣
に付された括弧内の左側の数値）」と「位相πとの隣接
長（図中、各パターンの名称の隣に付された括弧内の右
側の数値）」とがあり、これらのデータの初期値は全て
「０」である。そして、この例では、パターン１５は予
め位相「π」に定められており、パターン１６は予め位
相「０」に定められている。

【００３７】この状態で位相シフタ割振指令が出力され
ると、既に位相が確定しているパターンに基づき隣接パ
ターン位相情報を更新する。〔Ｓ２２〕は隣接パターン
位相情報の更新後の状態を示している。隣接パターン位
相情報が更新されることにより、パターン１４の隣接パ
ターン位相情報は「ｄ（１３、６）」となり、パターン
１５の隣接パターン位相情報は「ｅ（２、０）」とな
り、パターン１６の隣接パターン位相情報は「ｆ（０、
２）」となる。

【００３８】次に位相が未確定のパターンの中から、隣
接パターン位相情報の「位相０との隣接長」の値と「位
相πとの隣接長」の値とを比較し、その差がもっとも大
きいものを選択する。そして、選択されたパターンの隣
接パターン位相情報の値の大きい方の位相と逆の位相に
そのパターンの位相を決定する。

【００３９】〔Ｓ２３〕は一つのパターンに対して位相
を決定した後の状態を示している。この例では、パター
ン１１〜１４の隣接パターン位相情報内の値の差が比較
され、パターン１４が選択されている。そして、パター
ン１４は「位相０との隣接長」の値の方が大きいため、
パターン１４の位相は「π」に決定されている。

【００４０】パターン１４の位相が確定したことによ
り、他のパターンの隣接パターン位相情報が更新され
る。その結果、パターン１１の隣接パターン位相情報は
「ａ（０、６）」となり、パターン１２の隣接パターン
位相情報は「ｂ（０、７）」となり、パターン１３の隣
接パターン位相情報は「ｃ（０、５）」となり、パター
ン１５の隣接パターン位相情報は「ｅ（２、６）」とな
り、パターン１６の隣接パターン位相情報は「ｆ（０、
１５）」となる。

【００４１】以下同様に、パターン１１〜１３の位相を
決定していく。〔Ｓ２４〕は全てのパターンの位相が決
定された後の状態を示す図である。パターン１１〜１３
は位相「０」に決定されている。そして、パターン１１
〜１３のそれぞれに隣接するパターン位相情報が更新さ
れ、パターン１１の隣接パターン位相情報は「ａ（４、
６）」となり、パターン１２の隣接パターン位相情報は
「ｂ（８、７）」となり、パターン１３の隣接パターン
位相情報は「ｃ（４、５）」となり、パターン１４の隣
接パターン位相情報は「ｄ（３１、６）」となる。

【００４２】ここで、位相シフタの割り振り結果の判定
を行う。その為に、位相が「０」に決定されたパターン
の中から、隣接パターン位相情報の「位相０との隣接
長」の値が「位相πとの隣接長」の値よりも大きいパタ
ーンを全て捜し出す。そのようなパターンが検出された
ら、それらの位相を未確定状態に戻す。さらに、位相が
「π」に決定されたパターンの中から、隣接パターン位
相情報の「位相πとの隣接長」の値が「位相０との隣接
長」の値よりも大きいパターンを全て捜し出す。そのよ
うなパターンが検出されたら、それらも同様に、位相を
未確定状態に戻す。

【００４３】そして、未確定状態になったものが１つで
もあると、全てのパターンの隣接パターン位相情報内の
値を「０」にリセットする。図３の例では、パターン１
２が位相「０」に設定されているにもかかわらず、「位
相０との隣接長」の値が「位相πとの隣接長」の値より
も大きい。従って、パターン１２の位相が未確定状態に
戻されるとともに、全てのパターンの隣接パターン位相
情報内の値が「０」になる。この状態で、位相シフタの
割り振りを再度実行する。

【００４４】図４は位相シフタの割り振り例の後半を示
す図である。〔Ｓ２５〕は位相シフタの割り振りを再実
行する前の状態を示している。パターン１１，１３，１
６は位相「０」に確定しており、パターン１４，１５は
位相「π」に確定している。パターン１２のみが未確定
の状態である。また、各パターンの隣接パターン位相情
報の値は全て「０」である。

【００４５】この状態から、既に位相が確定しているパ
ターンに基づき隣接パターンの位相情報を更新する。
〔Ｓ２６〕は隣接パターン位相情報の更新後の状態を示
している。隣接パターン位相情報が更新されることによ
り、パターン１１の隣接パターン位相情報は「ａ（０、
６）」となり、パターン１２の隣接パターン位相情報は
「ｂ（８、７）」となり、パターン１３の隣接パターン
位相情報は「ｃ（０、５）」となり、パターン１４の隣
接パターン位相情報は「ｄ（２４、６）」となり、パタ
ーン１５の隣接パターン位相情報は「ｅ（２、６）」と
なり、パターン１６の隣接パターン位相情報は「ｆ
（０、１５）」となる。

【００４６】ここで、パターン１２の隣接パターン位相
情報は「ｂ（８、７）」であるため、パターン１２の位
相は「π」に決定される。〔Ｓ２７〕は最終的な位相シ
フタの割り振り状況を示す図である。パターン１１，１
３，１６は位相「０」であり、パターン１２，１４，１
５は位相「π」である。さらに、各パターンの隣接パタ
ーン位相情報は、パターン１１が「ａ（０、１０）」、
パターン１２が「ｂ（８、７）」、パターン１３が「ｃ
（０、９）」、パターン１４が「ｄ（２４、１３）」、
パターン１５が「ｅ（２、６）」、パターン１６が「ｆ
（０、１５）」である。

【００４７】この位相シフト割り振り結果に対して判定
を行っても、位相が未確定状態に戻されるようなパター
ンはない。従って、この状態が最終結果となる。ところ
で、隣接パターン位相情報を獲得するためには、各パタ
ーン同士の隣り合う辺の長さが分かっていなければなら
ない。そのためには、２つのパターンがどの程度の距離
にあったときに隣接しているとするのかを、予めパラメ
ータとして設定しておく。そして、そのパラメータの示
す距離に従って、各パターン同士の隣り合う辺の長さを
決める。

【００４８】図５は２つのパターンの隣り合う辺の長さ
の測定例を示す図である。図には２つのパターン２１，
２２が示されている。パターン同士が隣接しているとみ
なす距離を「Ｄ」とする。

【００４９】この例では、パターン２１を基準に考え
る。まず、パターン２１の図中下側の辺２１ａからの距
離が「Ｄ」以内の領域を導き出す。その領域内に、パタ
ーン２２の図中上側の辺２２ａがどの程度の長さ含まれ
ているかを求める。この長さを、パターン２１とパター
ン２２との隣接する辺の長さ「Ｈ」と定める。そして、
パターン２１が位相「０」のパターンであれば、パター
ン２２の「位相０との隣接長」の値に「Ｈ」を加算す
る。逆に、パターン２１が位相「π」のパターンであれ
ば、パターン２２の「位相πとの隣接長」の値に「Ｈ」
を加算する。これにより、位相情報の更新処理を行うこ
とができる。

【００５０】以上のように位相シフトを割り振ることに
より、矛盾箇所の少ない位相シフトパターンが得られ
る。図６は位相シフトの割り振り処理を行った位相シフ
トパターンを示す図である。この図では、位相「０」の
シフトパターン３１ａ〜３１ｍと位相「π」のシフトパ
ターン３２ａ〜３２ｍとが殆ど交互に配置されている。
そして、矛盾箇所はあるが、同一の位相のパターンに隣
接する辺が、他の位相のパターンに隣接する辺よりも長
いようなパターンは存在していない。従って、この位相
シフトパターン内の矛盾箇所の長さの合計値は小さな値
となる。

【００５１】矛盾箇所の少ない位相シフトパターンを得
ることにより、パターン間の距離を狭くすることができ
る。このような位相シフタの割り振りは、スタンダード
セル方式のレイアウトパターンの各パターンの密度を高
める際に特に効果があると考えられる。スタンダードセ
ル方式とは、基板の表面をセル領域と配線領域とに明確
に分けることにより、ソフトウェアによる自動配置、配
線を容易にする設計手法である。

【００５２】図７はスタンダードセル方式のレイアウト
パターンの例を示す図である。基板の表面は、セル領域
４１〜４３と配線領域４４〜４７とに分離されている。
そして、例えば以下の条件でコンパクションを実行す
る。

【００５３】「位相０のパターン対位相πのパターン」
の間隔を１．４μｍから０．７μｍに縮める。「位相０
のパターン対位相０のパターン」および「位相πのパタ
ーン対位相πのパターン」の間隔は、共に変更せずに
１．４μｍとする。そして、これらのパターンによる配
線の接続関係は維持したまま圧縮する。

【００５４】このようなコンパクションを実行した結
果、配線領域の面積が約１０％縮まる。これは、セル領
域も含めたチップ全体の面積としては、５％程度の縮小
となる。

【００５５】コンパクションを実行後の回路内の各半導
体素子間の接続関係は、実行前のものと同じである。但
し、ソフトウェアのバグ等の何らかの要因により、接続
関係が狂ってしまうことも考えられる。その場合、コン
パクション後のレイアウトがコンパクション前のレイア
ウトと同じ接続関係になっているか否かを検証する。こ
れには、コンパクション前とコンパクション後との回路
情報を抽出して、その回路情報を比較する。

【００５６】さらに、コンパクションの前後における接
続関係が同じであっても、電気的特性の点において新た
な問題が発生する可能性がある。そこで、コンパクショ
ンの後のレイアウトの接続関係に問題のないことが確認
されたら、コンパクションの後のレイアウトの回路特性
が、使用上問題ないことを検証する。これには、レイア
ウトパターンから素子のパラメータ及び寄生素子のパラ
メータを含む回路情報を抽出して、動作シミュレーショ
ンを行う。

【００５７】コンパクション後に回路の接続関係の検証
と回路特性の検証とを行うことにより、コンパクション
後の位相シフトマスク用のレイアウトパターンで製造し
た回路の信頼性が向上する。つまり、本発明によって位
相シフタの割り振りを行いパターンの密度を向上させて
も、回路全体としての動作の信頼性が保たれる。

【００５８】以上の位相シフタの割り振りやコンパクシ
ョンの処理は、それらの実行内容を記述したソフトウェ
アをワークステーション等のコンピュータで実行するこ
とにより実施することができる。そこで、このようなデ
ータ処理を行うワークステーションについて以下に簡単
に説明する。

【００５９】図８は本発明を実施するためのワークステ
ーションのハードウエア構成の一例を示す図である。図
において、ワークステーションは、プロセッサ５１、読
み取り専用メモリ（ＲＯＭ）５２、メインメモリ（ＲＡ
Ｍ）５３、グラフィック制御回路５４、表示装置５５、
マウス５６、キーボード５７、ハードディスク装置（Ｈ
ＤＤ）５８、フロッピーディスク装置（ＦＤＤ）、プリ
ンタ６０とで構成され、これらの構成要素はそれぞれの
インタフェースコントローラ（図示していない）及びバ
ス６１により相互に結合されている。

【００６０】プロセッサ５１はワークステーション全体
を統括的に制御する。読み取り専用メモリ５２にはたと
えば立ち上げ時に必要なプログラムなどが格納されてい
る。メインメモリ５３にはシステムプログラム、ＣＡＤ
システムのアプリケーションプログラムなどが展開され
ている他に、位相シフタの割り振りの処理中には、各パ
ターンに対応する位相データや隣接パターン位相情報が
格納される。

【００６１】グラフィック制御回路５４はフレームメモ
リなどを有し、メインメモリ５３内で生成されたレイア
ウトパターンなどの各種図形要素データを表示信号に変
換し、表示装置５５に送る。表示装置５５は、受けた表
示信号を基に図形要素から成る図面を表示する。

【００６２】マウス５６は表示装置５５の画面上に表示
されているカーソルを移動させ、ボタンをクリックする
ことによって画面上に表示されている図形要素をヒット
したり、各種メニューなどの選択を指示するポインティ
ングデバイスである。キーボード５７は検索範囲の値な
どの数値データなどを入力するのに使用される。

【００６３】ハードディスク装置５８は、システムプロ
グラム、ＣＡＤシステムのアプリケーションプログラ
ム、回路設計に必要な各種図形要素データ、位相シフタ
を割り振るべき基準レイアウトパターンやコンパクショ
ン後の圧縮レイアウトパターンなどが格納されている。
フロッピーディスク装置５９は、挿入されたフロッピー
ディスク５９ａに対してデータのリードやライトを行
う。

【００６４】また、作成されたレイアウトパターンは、
プリンタ６０を用いてハードコピーとして出力すること
ができる。

【００６５】

【発明の効果】以上説明したように本発明では、位相シ
フタ割振指令の出力前に位相が未確定であったパターン
は、そのパターンが選択された時点で隣接しているパタ
ーンの多くが確定している位相と異なる位相に決定され
るため、同一の位相のパターン同士が隣接してしまう場
所が減少する。この結果、異なる位相が割り振られたパ
ターン同士の間隔を狭くし、基板表面においてパターン
の配線領域が占める面積が減少する。これは、半導体チ
ップの小型化につながる。

【図面の簡単な説明】

【図１】本発明の位相シフタ割振方式の概略構成を示す
ブロック図である。

【図２】位相シフタ割振方法の処理手順を示すフローチ
ャートである。

【図３】位相シフタの割り振り例の前半を示す図であ
る。

【図４】位相シフタの割り振り例の後半を示す図であ
る。

【図５】２つのパターンの隣り合う辺の長さの測定例を
示す図である。

【図６】位相シフトの割り振り処理を行った位相シフト
パターンを示す図である。

【図７】スタンダードセル方式のレイアウトパターンの
例を示す図である。

【図８】本発明を実施するためのワークステーションの
ハードウエア構成の一例を示す図である。

【図９】位相シフタの割り振りを行ったレイアウトパタ
ーンを示す図である。

【符号の説明】 １ 基準レイアウトパターン ２ 確定位相データ格納手段 ３ 隣接パターン位相情報格納手段 ４ 位相情報設定手段 ４ａ 初期位相情報設定部 ４ｂ 位相情報加算部 ５ 位相決定手段 ６ 位相決定結果判定手段 ７ コンパクション手段 ８ 圧縮レイアウトパターン

Claims (8)

【特許請求の範囲】
1. 【請求項１】 位相シフトマスクを使用したリソグラフ
   ィを実行する際の個々のパターンの位相状態を決定する
   位相シフタ割振方式において、 予め設計された基準レイアウトパターンにおける個々の
   パターンに設定された位相を示す確定位相データを格納
   する確定位相データ格納手段と、 前記基準レイアウトパターンにおける個々のパターンが
   どのような位相のパターンと隣り合っているかを示す隣
   接パターン位相情報を、各パターンごとに格納する隣接
   パターン位相情報格納手段と、 位相シフタ割振指令が出力されると位相が未確定のパタ
   ーンを順次選択し、選択されたパターンの隣接パターン
   位相情報に基づき、選択されたパターンの位相を、隣接
   するパターンの多くが決定されている位相と異なる位相
   に決定し、前記確定位相データの内容を更新する位相決
   定手段と、 前記位相決定手段により位相が決定される度に、位相が
   決定されたパターンに隣接するパターンの隣接パターン
   位相情報に対して、所定の値を加算する位相情報設定手
   段と、 を有することを特徴とする位相シフタ割振方式。
2. 【請求項２】 前記位相情報設定手段は、位相シフタ割
   振指令が出力された際にすでに位相の確定しているパタ
   ーンがあると、前記位相決定手段による処理が行われる
   前に、位相の確定しているパターンに隣接するパターン
   の隣接パターン位相情報に対して所定の値を設定するこ
   とを特徴とする請求項１記載の位相シフタ割振方式。
3. 【請求項３】 全てのパターンの位相が確定した際に、
   前記位相決定手段により位相が決定されたパターンのう
   ちで、同じ位相のパターンに対して最も多く接している
   誤判パターンがあるか否かを判断し、前記誤判パターン
   が存在している場合には、前記誤判パターンの位相を未
   確定状態とするとともに全てのパターンの隣接パターン
   位相情報をクリアし、その後、前記位相シフタ割振指令
   を再度出力する位相決定結果判定手段をさらに有するこ
   とを特徴とする請求項２記載の位相シフタ割振方式。
4. 【請求項４】 前記隣接パターン位相情報格納手段は、
   隣接するパターンと隣り合う辺の長さに応じた値が隣接
   パターン位相情報として格納されることを特徴とする請
   求項１記載の位相シフタ割振方式。
5. 【請求項５】 前記確定位相データ格納手段は、位相が
   ほぼ反転している２種類の位相のうちのいづれかの位相
   が、各パターンの位相として設定されることを特徴とす
   る請求項１記載の位相シフタ割振方式。
6. 【請求項６】 全てのパターンへ位相の割り振りが終了
   した際に、前記確定位相データに基づき、前記基準レイ
   アウトパターンにおける位相が異なるパターン同士の間
   隔を狭めた圧縮レイアウトパターンを作成するコンパク
   ション手段をさらに有することを特徴とする請求項１記
   載の位相シフタ割振方式。
7. 【請求項７】 位相シフトマスクを使用したリソグラフ
   ィを実行する際の個々のパターンの位相状態を決定する
   ための位相シフタ割振方法おいて、 位相シフタ割振指令が出力されると、既に位相が確定し
   ているパターンに応じて、個々のパターンがどのような
   位相のパターンと隣り合っているかを示す隣接パターン
   位相情報に所定の値を設定し、 位相が未確定のパターンを順次選択し、選択されたパタ
   ーンの隣接パターン位相情報に基づき、選択されたパタ
   ーンの位相を、隣接するパターンの多くが決定されてい
   る位相と異なる位相に決定するとともに、決定されたパ
   ターンの位相に応じて、隣接するパターンの隣接パター
   ン位相情報に対して所定の値を加算する、 ことを特徴とする位相シフタ割振方法。
8. 【請求項８】 全てのパターンの位相が確定した際に、
   隣接パターン位相情報に基づいて位相が決定されたパタ
   ーンのなかで、同じ位相のパターンに対して最も長い距
   離を接している誤判パターンがあるか否かを判断し、前
   記誤判パターンが存在している場合には、前記誤判パタ
   ーンの位相を未確定状態とするとともに全てのパターン
   の隣接パターン位相情報をクリアし、前記位相シフタ割
   振指令を出力することを特徴とする請求項７記載の位相
   シフタ割振方法。