JPH10214898A - 配線整形方法及び装置、禁止領域半径決定方法及び装置 - Google Patents

配線整形方法及び装置、禁止領域半径決定方法及び装置

Info

Publication number
JPH10214898A
JPH10214898A JP9012498A JP1249897A JPH10214898A JP H10214898 A JPH10214898 A JP H10214898A JP 9012498 A JP9012498 A JP 9012498A JP 1249897 A JP1249897 A JP 1249897A JP H10214898 A JPH10214898 A JP H10214898A
Authority
JP
Japan
Prior art keywords
wiring
obstacle
interval
width
specified
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9012498A
Other languages
English (en)
Other versions
JP3229235B2 (ja
Inventor
Toshiyuki Hama
利行 濱
Hiroaki Eto
博明 江藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Priority to JP01249897A priority Critical patent/JP3229235B2/ja
Priority to US09/012,765 priority patent/US6226560B1/en
Publication of JPH10214898A publication Critical patent/JPH10214898A/ja
Application granted granted Critical
Publication of JP3229235B2 publication Critical patent/JP3229235B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/394Routing

Abstract

(57)【要約】 【課題】自由角度配線において、配線幅拡大、均等割付
を実施する。 【解決手段】端子又は障害物に対する位相的な位置関係
のみが決定されている結線経路である、基板上の端子間
の位相配線が予め決まっているとする。この場合、まず
整形すべき配線を選択する。そして整形すべき配線を見
通す障害物を特定する。次に整形すべき配線と特定され
た障害物との間に最低限空けなければならない間隔の所
定数倍となる間隔を半径とする円弧内を禁止領域として
特定された障害物に設定する。最後に禁止領域内を通過
しないような最短経路を検出し、当該最短経路を用いて
整形すべき配線の基板上の物理的位置を決定する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、プリント基板等の
端子又は障害物に対する位相的な位置関係のみが決定さ
れている結線経路である、基板上の端子間の位相配線
を、基板上の物理的位置が決定されている配線である物
理配線に整形する方法に関し、より具体的には、物理配
線を行う際に配線幅を拡大したり、配線間隔を均等にす
る(均等割付という)方法に関連する。位相配線は上記
のように基板上での経路の物理的位置までは特定されて
おらず、端子又は障害物を越えずに経路を変更して一致
させることができる配線はすべて同一の位相配線であ
る。
【0002】
【従来の技術】ユークリッド距離を測度とした円弧と線
分による配線である自由角度配線は、従来の90度や4
5度配線より配線領域を有効に活用することができる配
線方法である。特にプリント基板上にチップなどが高密
度実装される現在の状況を鑑みれば、自由角度配線が高
速且つ自動的に行われれば、大変有用である。しかし、
完全な自由角度配線の方法は、Shaodi Gao, Mark Jerru
m, Michael Kaufman, Kurt Mehlhorn, Wolfgang Ruelin
g, and Christoph Storb, "On continuous homotopic o
ne layer routing," In Proceedings of the 4th annua
l ACM Symposiumon Computational Geometry, pages 39
2-402, ACM, 1988などの論文に紹介されている程度で、
実際的な製品は存在していない。
【0003】また、均等割付、配線幅拡大のための技術
は、プリント基板の他、PGA(Pin Grid Array)、B
GA(Ball Grid Array)、MCM(Multi-Chip Modul
e)等の非常に精細な配線で歩留りの向上、電気的性質
の安定を図るために重要である。PGAを対象とした均
等割付、配線幅拡大を自動的に実現する手法は、報告さ
れているが(Changsheng Ying and Jun Gu, "Automated
pin grid array package routing on multilayer cera
mic substarates," IEEE Transaction on Very Large S
cale Integration (VLSI) SYSTEMS, 1(4): pages 571-5
75, 1993)、自由角度配線とは言え、配線は線分だけで
構成されており、PGA特有の中心から放射状に走る配
線と、ピンの格子状の配列を利用しており、拡張性に欠
ける。当然、一般的な自由角度配線において、均等割
付、配線幅拡大を実施した製品はない。
【0004】
【発明が解決しようとする課題】よって、本願発明の目
的は、配線領域を有効に使える自由角度配線を採用しつ
つ、余裕のある部分では配線間隔、配線幅を拡大する方
法を提供することを目的とする。
【0005】また、配線結果としてできたプリント基板
等の歩留り、電気特性を向上させることも目的とする。
【0006】
【課題を解決するための手段】本発明では、位相配線は
既に決定されているものとする。この位相配線から自由
角度で物理配線への整形は、基本的には、(1)整形す
べき配線を選択し、(2)端子や端子以外の配線禁止領
域を含む障害物から円弧状の禁止領域を生成し、(3)
選択された配線に対し、生成された禁止領域を通過しな
いような最短経路を求めることにより実現される。この
生成された禁止領域の円弧の半径を拡大することによ
り、均等割付、配線幅拡大を実現する。
【0007】すなわち、基板上の端子間の位相配線を物
理配線に整形する場合、まず、整形すべき配線を位相配
線の中から選択する。そして、整形すべき配線を見通す
障害物を特定し、整形すべき配線と特定された障害物と
の間に最低限空けなければならない間隔の所定数倍とな
る間隔を半径とする円弧内を禁止領域として特定された
障害物に設定する。ここで、最小限空けなければならな
い間隔は、当該整形すべき配線と特定された障害物との
間に存在する配線とその配線間の間隔によって決められ
る。禁止領域を拡大する場合には、少なくとも、左右の
向かい合う禁止領域が重なり合わないようにすること、
禁止領域が配線の始点又は終点に重なり合わないように
することが必要である。また、所定数倍は、基板上に存
在する空き空間により決まるものである。最後に、禁止
領域内を通過しないような最短経路を検出し、当該最短
経路を用いて整形すべき配線の物理配線を決定する。こ
こで、配線幅を拡大する場合には、整形対象配線の左右
両方の境界を別々に最短経路として決定する。
【0008】配線幅を拡大する場合に円弧状の禁止領域
を設定する処理は、整形すべき配線と特定された障害物
との間に存在する配線を特定する配線特定ステップと、
特定された障害物に設定された配線幅拡大率により、配
線特定ステップにより特定された配線の配線幅を拡大す
るステップと、拡大された配線幅を加算するステップと
により実施されることが考えられる。
【0009】均等割付を実施する場合に円弧状の禁止領
域を設定する処理は、整形すべき配線と特定された障害
物との間に存在する配線を特定する配線特定ステップ
と、特定された障害物に設定された配線間隔拡大率によ
り、配線特定ステップにより特定された配線間の配線間
隔を拡大するステップと、拡大された配線間隔を加算す
るステップとにより実施されることが考えられる。
【0010】設定された禁止領域の円弧のエッジが、整
形すべき配線の片側に存在する他の禁止領域からはみ出
している場合、最短経路が必要以上に迂回することもあ
るので、はみ出している場合には、上記の処理に加え、
当該はみ出している禁止領域の円弧の半径を、エッジが
はみ出さないように縮小する処理が必要となる。
【0011】整形対象配線の配線幅を拡大する場合に禁
止領域を設定する処理は、整形対象配線の1の側の境界
を決定するための禁止領域を設定するステップと、整形
対象配線の他の側の境界を決定するための禁止領域を設
定するステップとを含むようにする。このようにする
と、整形対象配線の両側の境界を、2つの禁止領域の各
々に対する最短経路により決定することができる。
【0012】障害物に設定される配線幅拡大率は、特定
された障害物と他の1の障害物の間のクリティカルカッ
トを横切る配線を考慮し、当該他の1の障害物に対する
配線幅拡大率の上限を決定するステップと、特定された
障害物からクリティカルカットが存在する障害物に対す
る配線幅拡大率の上限のうち最低のものを、特定された
障害物の配線幅拡大率として格納するステップとを実行
することにより決定されるようにすることも考えられ
る。
【0013】障害物に設定される配線間隔拡大率は、特
定された障害物と他の1の障害物との間のクリティカル
カットを横切る配線を考慮し、当該他の1の障害物に対
する配線間隔拡大率の上限を決定するステップと、特定
された障害物からクリティカルカットが存在する障害物
に対する配線間隔拡大率の上限のうち最低のものを、特
定された障害物の配線間隔拡大率として格納するステッ
プとを実行することにより決定されるようにすることも
考えられる。
【0014】本発明には、基板上の端子間の配線の均等
割付及び配線幅拡大のため、ある配線に対して障害物に
設定される円弧状の禁止領域の拡大された半径を決定す
る方法という他の態様も存在する。本方法は、まず、基
板の余剰空間を、配線幅の拡大に割り当てる割合と、配
線間隔の拡大に割り当てる割合とを指定し、1の障害物
と他の1の障害物との間のクリティカルカットを横切る
配線及びその配線間隔を考慮し、配線幅の拡大に割り当
てる割合で許される範囲において、当該他の1の障害物
に対する配線幅拡大率の上限と、配線間隔の拡大に割り
当てる割合で許される範囲において、当該他の1の障害
物に対する配線間隔拡大率の上限とを決定する。そし
て、1の障害物からクリティカルカットが存在する障害
物に対する配線幅拡大率の上限のうち最低のものを1の
障害物の配線幅拡大率として、また配線間隔拡大率の上
限のうち最低のものを1の障害物の配線間隔拡大率とし
て、格納する。また、ある配線と1の障害物との間に存
在する配線を特定し、1の障害物に設定された配線幅拡
大率により、特定された配線の幅を拡大する。さらに、
1の障害物に設定された配線間隔拡大率により、配線特
定ステップにより特定された配線間の間隔を拡大する。
最後に、特定された配線について、拡大された配線幅及
び拡大された配線間隔を加算し、1の障害物の禁止領域
の半径を決定する。配線幅を拡大する場合に、最後の加
算については、選択された障害物から整形対象配線に隣
接する配線間隔と、特定された配線の配線幅とを加算す
る第1ステップと、第1ステップの結果に整形対象配線
の拡大された配線幅を加算する第2ステップとを実施す
ると、整形対象配線の両側の境界を求めるのが簡単にな
る。
【0015】以上の処理を実施する装置や、以上の処理
をコンピュータに実行させるプログラムを作成すること
は、以下の説明を理解した当業者には容易に実施できる
事項である。また、以上の処理をコンピュータに実行さ
せるプログラムを記録媒体に格納するという事項も当業
者には自明である。
【0016】
【発明の実施の形態】基本的な処理フローを図1を用い
て説明する。先に述べたように位相配線は既に決定され
ているものとする。この位相配線を決定する方法を述べ
た文献には、W.Dai, T.Dayan,D.Staepelaere,"Topologi
cal Raiting in SURF: Generating aRuber-Band Skect
h," 28th DAC 1991, pp39-44などがある。位相配線の例
を図2に示す。まず、位相配線から物理配線へ整形すべ
き配線を1本選択する(ステップ12)。そして、この
整形対象配線を見通す障害物を特定する(ステップ1
4)。この「見通す」とは、障害物から整形対象配線が
他の端子等に遮蔽されず直接見えるということであり、
平面走査等の方法にて検出する。障害物によっては、整
形対象配線を1方向だけでなく、2以上の方向にて見通
すことのできる場合もある。このような場合には、見通
す方向により、整形対象配線と障害物の間に存在する配
線が異なる場合もあるので、見通す方向が異なれば異な
った障害物として扱う。なお、障害物には基板上の端子
及び端子以外の配線が禁止されている領域をも含む。こ
のステップ14にて特定された障害物のうち1つを選択
し、この障害物から処理を行う(ステップ16)。
【0017】次に、整形対象配線と選択された障害物と
の間に最低限空けなければならない間隔の所定数倍とな
る間隔を半径とする円弧内を禁止領域として、選択され
た障害物に設定する(ステップ18)。最低限空けなけ
ればならない間隔は、整形対象配線と選択された障害物
との間にある配線により決定される。すなわち、整形対
象配線と選択された障害物の間にある配線の幅(配線
幅)と、その配線間の間隔(配線間隔)とを全て加算す
ることにより決定される。そして、本発明の一実施例と
しては、禁止領域を設定する障害物ごとに、配線幅拡大
率、又は配線間隔拡大率、又はそれら両方を設定してお
く。もし、配線幅だけ拡大するのであれば、配線幅拡大
率のみ設定すればよいし、配線間隔拡大率のみ拡大する
のであれば、配線間隔拡大率のみ設定すればよい。一般
的には両方設定する。配線間隔拡大率のみ設定されてい
る場合には、整形対象配線から選択された障害物の間に
ある全ての配線間隔を配線間隔拡大率により拡大し、拡
大された配線間隔を加算する。次に、設計ルールにて定
められる、整形対象配線から選択された障害物の間にあ
る全ての配線の配線幅を加算し、さらに整形対象配線の
配線幅の半分を加算する。そして、拡大された配線間隔
の加算されたものと、配線間隔の加算されたものをさら
に加算したものが、ステップ18における所定数倍とな
る間隔である。なお、整形対象配線の配線幅の半分を加
算するのは、後のステップにて求められる最短距離の経
路が、整形対象配線の中心線とするためである。一方、
配線幅を拡大するためには、2種類の禁止領域の半径を
計算する必要がある。これは、配線の両側の境界を決定
するためである。以下、配線幅及び配線間隔の拡大の場
合に必要な処理を説明する。なお、配線幅のみ拡大する
場合は、配線間隔を拡大しなければよい(配線間隔拡大
率を1とする)。
【0018】まず、図3に示すように、整形対象配線と
選択された障害物との間に存在する配線を特定し(ステ
ップ32)、選択された障害物に設定された配線幅拡大
率と配線間隔拡大率を検査する(ステップ34)。整形
対象配線と選択された障害物との間に存在する配線を特
定する方法は、先に述べた平面走査等の方法にて実施で
きる。そして、特定された配線の配線幅を配線幅拡大率
に従って拡大する(ステップ36)。また、特定された
配線の配線間隔を配線間隔拡大率に従って拡大する(ス
テップ38)。ここで、配線間隔には整形対象配線に隣
接する配線間隔も含む。ステップ36とステップ38は
順番の入れ替えは可能である。そして、最初に、拡大さ
れた全ての配線の配線幅と、拡大された拡大された配線
間隔を加算する(ステップ40)。これを半径1とす
る。これには、選択された障害物内部の所定の点(クリ
ティカルカットの始点又は終点となる点:障害物が円形
であれば円の中心)から障害物外部との境界との距離を
含む。また、このステップは、配線幅をまとめて加算
し、又配線間隔をまとめて加算した後、それらを加算す
るようにしてもよいし、選択された障害物から整形対象
配線の間に配置される配線の順に、間隔、配線幅、間
隔、配線幅、間隔と言ったように加算してもよい。そし
て、半径1に整形対象配線の配線幅を加算する(ステッ
プ42)。この整形対象配線の配線幅も先に検査された
配線幅拡大率によって拡大された配線幅である。これを
半径2とする。そして、半径1及び半径2を円弧状の禁
止領域の半径として用いる(ステップ44)。半径1
は、整形対象配線の、選択された障害物寄りの境界を表
わし、半径2は、その反対側の境界を表わす。
【0019】以上のような処理をすれば、拡大された禁
止領域を、整形対象配線を見通す障害物に設定すること
ができる。しかし、適切な配線幅拡大率、配線間隔拡大
率でなければ、配線そのものが不可能になったり、不必
要に配線が迂回する場合も生じる。すなわち、図4
(a)のように、整形対象配線の左右の向かい合う禁止
領域が重なってしまうと、配線できなくなる。同様に、
図4(b)のように、禁止領域が配線の始点、終点に重
なっても、配線できなくなる。また、図4(c)のよう
に、設定した禁止領域の円弧のエッジが、整形対象配線
の1の側に存在する他の禁止領域からはみ出している場
合には、後のステップにおいて決定される端子間の最短
距離が必要以上に迂回してしまう場合がある。このよう
な問題が生じないように、配線幅拡大率、配線間隔拡大
率を設定すべきである。この配線幅拡大率、配線間隔拡
大率の決定方法については、以下に一例を詳述する。
【0020】図1に戻って、ステップ20に進むと、ス
テップ14において特定された全ての障害物を処理した
か判断する。この場合、本当に全ての障害物を処理して
もよいが、処理の高速化のために、整形対象配線から一
定の距離離れている場合にはその障害物を無視し、処理
すべき障害物を選別し、処理すべき障害物についてのみ
ステップ18を実行するようにすることもできる。選別
はステップ14にて行うこともできる。処理が終了して
いない場合には、ステップ16に戻る。処理が終了して
いれば、ステップ22に移行し、禁止領域を通過しない
ような最短経路を用いて整形対象配線の物理配線を決定
する。すなわち、配線間隔のみを拡大する場合には最短
経路が物理配線の中心線であり、配線幅を拡大する場合
には、図3にて求めた半径1についての最短経路と半径
2についての最短経路とにより、整形対象配線の物理配
線が決定される。例えば、図5のような禁止領域が設定
された場合(図5には本段落において述べた禁止領域を
設定したに障害物も含む)、図2で示されたaという配
線を物理配線に整形するには、図6のように最短経路に
て端子間を結べばよい(図は配線間隔のみ拡大の場
合)。
【0021】そして、全ての配線を処理したか判断し
(ステップ24)、まだ処理すべき配線が残っている場
合には、ステップ12に戻る。処理すべき配線がないな
らば、処理を終了する(ステップ26)。このようにす
れば、位相配線が決定している場合、その位相配線を物
理配線に整形することができる。図2のような位相配線
を整形すると図7のようになる。図8は、禁止領域を拡
大する前に最短経路を結んだ場合を示す。図8と図7を
比較すると、均等割付が実施されていることが分かる
(もともと配線幅拡大は実施されていない)。
【0022】では、配線幅拡大率及び配線間隔拡大率を
各障害物に設定する方法にて説明する。本実施例では図
1のステップ12の前に以下の処理を行うことにより各
障害物に設定する。ここでは均等割付、配線幅拡大を同
時に実行する場合を示すが、配線幅拡大又は均等割付の
みを行う場合には後に説明するパラメータを適切に設定
することで実施可能である。まず、配線間隔拡大率を
α、配線幅拡大率をβとする。αβそれぞれに障害物の
番号による添字を付ける。また、基板上の余分な空間を
配線間隔と配線幅にどのように割り振るかを示す変数を
c,Dw(但し、Dc+Dw≦1)とする。
【0023】そして、図9のような処理を実施する。最
初に、先に述べた変数を決定する(ステップ52)。す
なわち、Dc,DwをDc+Dw≦1を満たすようにユーザ
に入力させる。ユーザは、配線間隔のみを拡大させる場
合にはDwを0に設定し、Dcを1以下の数字に設定すれ
ばよい。また、配線幅のみを拡大させる場合にはDc
0に設定し、Dwを1以下の数字に設定すればよい。1
以下とあるのは、基板上の余分な空間を全て、配線幅及
び配線間隔、配線間隔、又は配線幅に割り当てる必要は
ないからである。次に、各拡大率を設定する障害物iを
選択する(ステップ54)。そして、この障害物iとの
間にクリティカルカットの存在する障害物jを選択する
(ステップ56)。クリティカルカットとは、2つの物
体間を最短距離で結ぶ線分を言う。この処理は、障害物
iから平面走査を実施すれば、相手方の障害物jを見つ
けることができる。そして、障害物jとの関係で上限と
なるαi,βiを計算する(ステップ58)。このαi
βiの計算は以下に詳述する。
【0024】クリティカルカットが決まると、そのクリ
ティカルカットを通過する配線を特定することができ
る。この配線を特定する処理は、障害物と整形対象配線
の間の配線を特定する処理と同様の方法にて実施でき
る。このように配線を特定すると、配線幅の総和と配線
間隔の総和が導き出され、それぞれWij,Cijとする。
また、障害物が端子とするとそれぞれの半径をRi,Rj
とし(障害物内の所定の点(クリティカルカットの始点
又は終点)から、障害物外部の境界とクリティカルカッ
トとの交差する点までの長さ)、障害物iと障害物jの
間のクリティカルカットCCijの長さをlength(CCij)
とすると、クリティカルカットに関する余分な長さ(間
隔)SSijは、以下のとおりになる。 SSij=length(CCij)−Ri−Rj−Wij−Cij このSSijを先に設定したDc,Dwの割合で配線間隔と
配線幅に分配すると、αi,βiの上限は次のようにな
る。 αi=(Dc * SSij +Cij)/Cij βi=(Dw * SSij +Wij)/Wij
【0025】このような計算によって求められたαi
βiは、障害物jとの関係においては図4(a)のよう
な状況を生じないような拡大率である。また、障害物j
が端子でそこから配線(配線幅がwj)が出ている場合
に、図4(b)のような状況を生じないような拡大率に
するには、以下のような計算が必要がある。すなわち余
分な間隔SS'ijは、 SS'ij=length(CCij)−Ri−wj/2−Wij−Cij となり、αi,βiの上限は以下のとおりである。αi
(Dc * SS'ij +Cij)/Cij βi=(Dw * SS'ij +Wij+wj/2)/(Wij+w
j/2)
【0026】図4(b)の場合、端子の中心からwj/
2だけ禁止領域が小さければ障害物jから配線1本は引
く事ができるため、上述のようなSS'ijになる。すな
わち、障害物jから配線1本引くことができるような幅
を必要最小限度の間隔として確保すればよい。
【0027】以上のような場合分けをし、障害物jに対
する障害物iのαi,βiの上限を計算する。そして、こ
の計算結果がこれ以前に計算した障害物iのαi,βi
り小さければ、この計算結果を保持し、そうでなけれ
ば、現在保持している値を保持し続ける(ステップ6
0)。すべての障害物jについてのαi,βiを保持して
おき、後にその中から最小の値を用いてもよいが、計算
するごとに更新する方が記憶容量が小さくて済む。ま
た、最小の値を用いるのは、それ以上の値を用いると図
4(a)又は(b)のような状態をどこかで生じてしま
うかもしれないからである。
【0028】ここまでの処理が済むと、障害物iからの
クリティカルカットをすべて処理したか判断する(ステ
ップ62)。処理していなければ、ステップ56に戻
る。処理していれば、保持しているαi,βiを障害物i
の配線間隔拡大率及び配線幅拡大率として用いる(ステ
ップ64)。そして、以上の処理を全ての障害物iにつ
いて実施する(ステップ66、68)。
【0029】以上のような処理にて、各障害物には配線
間隔拡大率及び配線幅拡大率が設定される。なお、上述
した式より、配線幅のみ拡大する場合には配線間隔拡大
率は1となり、均等割付のみ行う場合には配線幅拡大率
は1となる。
【0030】図9の処理を実施すると、図4に示した禁
止領域の拡大において不都合が生じる(a)(b)の場
合については対応することができた。しかし、(c)の
場合については図9の処理では対応できない。よって、
図1のステップ20を実施する前に、整形対象配線の各
片側について、禁止領域の円弧のエッジが他の禁止領域
からはみ出していないか検査する。そして、はみ出して
いる禁止領域については、他の禁止領域の円弧に合わせ
て当該禁止領域の半径を縮小する。そうすると、図4
(c)のような事態を生じなくなる。
【0031】なお、この検査の方法としては、配線され
る2つの端子のうち1つの端子側からもう1つの端子
へ、他の禁止領域からはみ出しているような円弧のエッ
ジを探し、もう1つの端子側に到達したならば、もう1
つの端子側から1つの端子側へ同様に探索する方法が考
えられる。図4(c)で説明すると、整形対象配線の左
側の下側から上側に探索する時、網掛けされた禁止領域
の円弧の右エッジ(円弧の中心から見た場合)がはみ出
しているのが分かる。そして、上側から下側に探索し
て、はみ出している円弧のエッジを検査する。この場
合、網掛けされた禁止領域の円弧のエッジは片側だけし
かはみ出していないので、上側から下側の探索でははみ
出している円弧のエッジは見つからない。次に整形対象
配線の右側の下側から上側、上側から下側に探索する。
この場合には何も見つからない。
【0032】以上本発明の一実施例を説明したが、本発
明はこれに限定されるものではない。例えば、上の説明
では全障害物に対し配線間隔拡大率及び配線幅拡大率を
設定し、全配線について均等割付、配線幅拡大を実施す
るようにしているが、特定の1の配線に関係する障害物
にのみ拡大された禁止領域を設定することも可能であ
る。また、図9の処理は図1のステップ12の前に実施
することになっているが、ステップ18の前に実施して
も同様である。
【0033】本発明は、以上述べた処理を実行する装置
や、コンピュータに以上述べた各ステップを実行させる
プログラムにて実現可能である。例えば、コンピュータ
には図10に示したようなものが考えられる。バス94
にはメインメモリ80、中央演算装置CPU82、マウ
スやキーボードを含む入力装置84、モデムなどを含む
通信装置86、ハードディスク・ドライブHDD88、
CRTや液晶表示装置を含む表示装置90、プリンタ9
2等が接続されている。光磁気ディスク(MO)やフロ
ッピーディスク・ドライブFDD等の補助記憶装置を接
続してもよい。このようなコンピュータにて上述の各ス
テップを実行するようなプログラムはHDD88に格納
されており、端子位置、位相配線の経路等の基板上の情
報も同様である。また、プログラム及び基板上の情報は
メインメモリ80にロードされ、CPU82にて実行さ
れる。Dc,Dw等のパラメータは入力装置84にて指定
される。実行の結果は表示装置90に表示されたり、プ
リンタ92に出力される。実行結果はHDD88にも格
納し、後に必要な時に取り出すことができようにする。
通信装置86は、基板上の情報や、プログラム自体を図
10のコンピュータに遠隔地より入力したり、実行結果
を実行を命じた遠隔地等に出力するために用いる。以上
の構成は一例であり、特に通信装置86は任意であり、
このような装置が存在していなくとも問題はない。ま
た、本発明の前提は位相配線が決定されていることであ
ったので示していないが、基板上の端子位置やどの端子
間を接続するのか等の情報から、位相配線を決定するよ
うなプログラムをHDD88に格納し、そのプログラム
をCPU82にて実行し、その実行結果をHDD88に
格納するようにすることも可能である。
【0034】また、以上述べた処理を実行する装置の一
例は図11に示している。端子などの障害物位置及び大
きさ、位相配線の経路等の基板上の情報を記憶する基板
情報格納装置100は、各障害物に設定する配線幅拡大
率及び配線間隔拡大率を計算する拡大率設定プロセッサ
110と、設定された拡大率により禁止領域領域を設定
する禁止領域設定プロセッサ120とに接続されてい
る。そして、禁止領域設定プロセッサ120は最短経路
決定デバイス130に接続されている。この拡大率設定
プロセッサ110は、予め基板情報格納装置100に記
憶された基板情報を用いて各障害物に設定する配線幅拡
大率及び配線間隔拡大率を計算し、その結果を基板情報
格納装置100に格納する。そして、禁止領域設定プロ
セッサ120は、配線セレクタ122にて処理する配線
を選択し、障害物検出器124にて処理する配線を見通
す障害物を検出する。その後、禁止領域設定器126
が、障害物に、障害物と配線との間に最低限明けなけれ
ばならない間隔の所定数倍となる半径を有する円弧状の
禁止領域を設定する。この処理には、拡大率設定プロセ
ッサによって各障害物に設定された配線間隔拡大率及び
配線幅拡大率を用いて行う。また、段落番号0030及
び0031に記載の処理も行う。このような禁止領域が
設定されると、最短経路決定デバイス130にて禁止領
域を通過しないような最短経路を検出し、それを用いて
物理配線を決定する。最短経路決定デバイス130は、
図4(c)に対応するような上述の処理も実行する。
【0035】図11は、本発明を装置にした場合の一例
であって、他の構成も可能である。例えば、処理の要素
として図示したものが必要であるが、接続関係、処理の
ブロック分け等は図11に限定されなくとも目的の処理
は実行可能である。また、本発明の前提は位相配線が決
定されていることであったので、基板情報格納装置10
0に当該情報が格納されていることにしたが、基板上の
端子の位置やどの端子間を接続するなどの情報から位相
配線を決定するための処理装置を設けることも可能であ
る。
【0036】
【効果】以上述べたように、配線領域を有効に使える自
由角度配線を採用しつつ、余裕のある部分では配線間
隔、配線幅を拡大する方法を提供することができた。
【0037】また、配線結果としてできたプリント基板
等の歩留り、電気特性を向上させることもできる。
【図面の簡単な説明】
【図1】本発明の処理のフローを示した図である。
【図2】位相配線の例を示した図である。
【図3】図1ステップ18の詳細な処理のフローを示し
た図である。
【図4】禁止領域拡大で問題が生ずる例を示した図であ
る。
【図5】図2の場合に、禁止領域を設定した場合を示す
図である。
【図6】図5の禁止領域に応じて1本物理配線を実施し
た場合を示す図である。
【図7】図2の全配線を物理配線に整形した後の図であ
る。
【図8】図2の全配線を、禁止領域の拡大を行わずに物
理配線に整形した後の図である。
【図9】配線幅拡大率及び配線間隔拡大率計算の一例を
示す図である。
【図10】コンピュータの構成の一例を示す図である。
【図11】本発明を実行する装置の一例を示す図であ
る。
【符号の説明】
100 基板情報格納装置 110 拡大率設定プ
ロセッサ 120 禁止領域設定プロセッサ 122 配線セレクタ 124 障害物検出器 126 禁止領域設定器 130 最短経路決定デバイス
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成9年8月25日
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】請求項13
【補正方法】変更
【補正内容】
【手続補正2】
【補正対象書類名】明細書
【補正対象項目名】0017
【補正方法】変更
【補正内容】
【0017】次に、整形対象配線と選択された障害物と
の間に最低限空けなければならない間隔の所定数倍とな
る間隔を半径とする円弧内を禁止領域として、選択され
た障害物に設定する(ステップ18)。最低限空けなけ
ればならない間隔は、整形対象配線と選択された障害物
との間にある配線により決定される。すなわち、整形対
象配線と選択された障害物の間にある配線の幅(配線
幅)と、その配線間の間隔(配線間隔)とを全て加算す
ることにより決定される。そして、本発明の一実施例と
しては、禁止領域を設定する障害物ごとに、配線幅拡大
率、又は配線間隔拡大率、又はそれら両方を設定してお
く。もし、配線幅だけ拡大するのであれば、配線幅拡大
率のみ設定すればよいし、配線間隔拡大率のみ拡大する
のであれば、配線間隔拡大率のみ設定すればよい。一般
的には両方設定する。配線間隔拡大率のみ設定されてい
る場合には、整形対象配線から選択された障害物の間に
ある全ての配線間隔を配線間隔拡大率により拡大し、拡
大された配線間隔を加算する。次に、設計ルールにて定
められる、整形対象配線から選択された障害物の間にあ
る全ての配線の配線幅を加算し、さらに整形対象配線の
配線幅の半分を加算する。そして、拡大された配線間隔
の加算されたものと、配線の加算されたものをさらに
加算したものが、ステップ18における所定数倍となる
間隔である。なお、整形対象配線の配線幅の半分を加算
するのは、後のステップにて求められる最短距離の経路
、整形対象配線の中心線とするためである。一方、配
線幅を拡大するためには、2種類の禁止領域の半径を計
算する必要がある。これは、配線の両側の境界を決定す
るためである。以下、配線幅及び配線間隔の拡大の場合
に必要な処理を説明する。なお、配線幅のみ拡大する場
合は、配線間隔を拡大しなければよい(配線間隔拡大率
を1とする)。
【手続補正3】
【補正対象書類名】明細書
【補正対象項目名】0020
【補正方法】変更
【補正内容】
【0020】図1に戻って、ステップ20に進むと、ス
テップ14において特定された全ての障害物を処理した
か判断する。この場合、本当に全ての障害物を処理して
もよいが、処理の高速化のために、整形対象配線から一
定の距離離れている場合にはその障害物を無視し、処理
すべき障害物を選別し、処理すべき障害物についてのみ
ステップ18を実行するようにすることもできる。選別
はステップ14にて行うこともできる。処理が終了して
いない場合には、ステップ16に戻る。処理が終了して
いれば、ステップ22に移行し、禁止領域を通過しない
ような最短経路を用いて整形対象配線の物理配線を決定
する。すなわち、配線間隔のみを拡大する場合には最短
経路が物理配線の中心線であり、配線幅を拡大する場合
には、図3にて求めた半径1についての最短経路と半径
2についての最短経路とにより、整形対象配線の物理配
線が決定される。例えば、図5のような禁止領域が設定
された場合(図5には本段落において述べた禁止領域を
設定し障害物も含む)、図2で示されたaという配線
を物理配線に整形するには、図6のように最短経路にて
端子間を結べばよい(図は配線間隔のみ拡大の場合)。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 江藤 博明 神奈川県大和市下鶴間1623番地14 日本ア イ・ビー・エム株式会社 東京基礎研究所 内

Claims (16)

    【特許請求の範囲】
  1. 【請求項1】端子又は障害物に対する位相的な位置関係
    のみが決定されている結線経路である、基板上の端子間
    の位相配線を、前記基板上の物理的位置が決定されてい
    る配線である物理配線に整形する配線整形方法であっ
    て、 整形すべき配線を選択するステップと、 前記整形すべき配線を見通す障害物を特定するステップ
    と、 前記整形すべき配線と特定された前記障害物との間に最
    低限空けなければならない間隔の所定数倍となる間隔を
    半径とする円弧内を禁止領域として前記特定された障害
    物に設定する禁止領域設定ステップと、 前記禁止領域内を通過しないような最短経路を検出し、
    当該最短経路を用いて前記整形すべき配線の物理配線を
    決定するステップとを含む配線整形方法。
  2. 【請求項2】前記禁止領域設定ステップが、 前記整形すべき配線と前記特定された障害物との間に存
    在する配線を特定する配線特定ステップと、 前記特定された障害物に設定された配線幅拡大率によ
    り、前記配線特定ステップにより特定された配線の配線
    幅を拡大するステップと、 拡大された配線幅を加算するステップとを含む請求項1
    記載の配線整形方法。
  3. 【請求項3】前記禁止領域設定ステップが、 前記整形すべき配線と前記特定された障害物との間に存
    在する配線を特定する配線特定ステップと、 前記特定された障害物に設定された配線間隔拡大率によ
    り、前記配線特定ステップにより特定された配線間の配
    線間隔を拡大するステップと、 拡大された配線間隔を加算するステップとを含む請求項
    1記載の配線整形方法。
  4. 【請求項4】前記禁止領域設定ステップにより設定され
    た禁止領域の円弧のエッジが、前記整形すべき配線の片
    側に存在する他の禁止領域からはみ出していないか検査
    するステップと、 はみ出している場合には、当該はみ出している禁止領域
    の円弧の半径を、前記エッジがはみ出さないように縮小
    するステップとをさらに含む請求項1記載の配線整形方
    法。
  5. 【請求項5】前記整形対象配線の配線幅を拡大する場合
    には、前記禁止領域設定ステップが、 前記整形対象配線の1の側の境界を決定するための禁止
    領域を設定するステップと、 前記整形対象配線の他の側の境界を決定するための禁止
    領域を設定するステップとを含む請求項1記載の配線整
    形方法。
  6. 【請求項6】前記配線幅拡大率は、 前記特定された障害物と他の1の障害物の間のクリティ
    カルカットを横切る配線を考慮し、当該他の1の障害物
    に対する配線幅拡大率の上限を決定するステップと、 前記特定された障害物からクリティカルカットが存在す
    る障害物に対する前記配線幅拡大率の上限のうち最低の
    ものを、前記特定された障害物の配線幅拡大率として格
    納するステップとを実行することにより決定されること
    を特徴とする請求項2記載の配線整形方法。
  7. 【請求項7】前記配線間隔拡大率は、 前記特定された障害物と他の1の障害物との間のクリテ
    ィカルカットを横切る配線を考慮し、当該他の1の障害
    物に対する配線間隔拡大率の上限を決定するステップ
    と、 前記特定された障害物からクリティカルカットが存在す
    る障害物に対する前記配線間隔拡大率の上限のうち最低
    のものを、前記特定された障害物の配線間隔拡大率とし
    て格納するステップとを実行することにより決定される
    ことを特徴とする請求項3記載の配線整形方法。
  8. 【請求項8】基板上の端子間の配線の均等割付及び配線
    幅拡大のため、ある配線に対して障害物に設定される円
    弧状の禁止領域の拡大された半径を決定する禁止領域半
    径決定方法であって、 前記基板の余剰空間を、配線幅の拡大に割り当てる割合
    と、配線間隔の拡大に割り当てる割合とを指定するステ
    ップと、 1の障害物と他の1の障害物との間のクリティカルカッ
    トを横切る配線及びその配線間隔を考慮し、前記配線幅
    の拡大に割り当てる割合で許される範囲において、当該
    他の1の障害物に対する配線幅拡大率の上限と、前記配
    線間隔の拡大に割り当てる割合で許される範囲におい
    て、当該他の1の障害物に対する配線間隔拡大率の上限
    とを決定するステップと、 前記1の障害物からクリティカルカットが存在する障害
    物に対する前記配線幅拡大率の上限のうち最低のものを
    前記1の障害物の配線幅拡大率として、また前記配線間
    隔拡大率の上限のうち最低のものを前記1の障害物の配
    線間隔拡大率として、格納するステップと、 ある配線と前記1の障害物との間に存在する配線を特定
    する配線特定ステップと、 前記1の障害物に設定された前記配線幅拡大率により、
    前記配線特定ステップにより特定された配線の幅を拡大
    するステップと、 前記1の障害物に設定された前記配線間隔拡大率によ
    り、前記配線特定ステップにより特定された配線間の間
    隔を拡大するステップと、 前記配線特定ステップにより特定された配線について、
    拡大された配線幅及び拡大された配線間隔を加算し、前
    記1の障害物の禁止領域の半径を決定するステップとを
    含む禁止領域半径決定方法。
  9. 【請求項9】端子又は障害物に対する位相的な位置関係
    のみが決定されている結線経路である、基板上の端子間
    の位相配線を、前記基板上の物理的位置が決定されてい
    る配線である物理配線に整形する配線整形装置であっ
    て、 整形すべき配線を選択するセレクタと、 前記整形すべき配線を見通す障害物を特定する検出器
    と、 前記整形すべき配線と特定された前記障害物との間に最
    低限空けなければならない間隔の所定数倍となる間隔を
    半径とする円弧内を禁止領域として前記特定された障害
    物に設定する禁止領域設定処理デバイスと、 前記禁止領域内を通過しないような最短経路を検出し、
    当該最短経路を用いて前記整形すべき配線の物理配線を
    決定する物理配線決定デバイスとを含む配線整形装置。
  10. 【請求項10】前記禁止領域設定処理デバイスが、 前記整形すべき配線と前記特定された障害物との間に存
    在する配線を特定する配線特定手段と、 前記特定された障害物に設定された配線幅拡大率によ
    り、前記配線特定手段により特定された配線の配線幅を
    拡大する手段と、 拡大された配線幅を加算する手段とを含む請求項9記載
    の配線整形装置。
  11. 【請求項11】前記禁止領域設定処理デバイスが、 前記整形すべき配線と前記特定された障害物との間に存
    在する配線を特定する配線特定手段と、 前記特定された障害物に設定された配線間隔拡大率によ
    り、前記配線特定手段により特定された配線間の配線間
    隔を拡大する手段と、 拡大された配線間隔を加算する手段とを含む請求項9記
    載の配線整形装置。
  12. 【請求項12】前記禁止領域設定処理デバイスにより設
    定された禁止領域の円弧のエッジが、前記整形すべき配
    線の1の側に存在する他の禁止領域からはみ出していな
    いか検査する検出器と、 はみ出している場合には、当該はみ出している禁止領域
    の円弧の半径を、前記エッジがはみ出さないように縮小
    する処理デバイスとをさらに含む請求項9記載の配線整
    形装置。
  13. 【請求項13】前記禁止領域設定デバイスは、前記整形
    対象配線の配線幅を拡大する場合には、前記整形対象配
    線の1の側の境界を決定するための禁止領域を設定し、
    前記整形対象配線の他の側の境界を決定するための禁止
    領域を設定することを特徴とするを含む請求項9記載の
    配線整形装置。
  14. 【請求項14】基板上の端子間の配線の均等割付及び配
    線幅拡大のため、ある配線に対して障害物に設定される
    円弧状の禁止領域の拡大された半径を決定する禁止領域
    半径決定装置であって、 前記基板の余剰空間を、配線幅の拡大に割り当てる割合
    と、配線間隔の拡大に割り当てる割合とを指定する入力
    デバイスと、 1の障害物と他の1の障害物との間のクリティカルカッ
    トを横切る配線及びその配線間隔を考慮し、前記配線幅
    の拡大に割り当てる割合で許される範囲において、当該
    他の1の障害物に対する配線幅拡大率の上限と、前記配
    線間隔の拡大に割り当てる割合で許される範囲におい
    て、当該他の1の障害物に対する配線間隔拡大率の上限
    とを決定する第1プロセッサと、 前記1の障害物からクリティカルカットが存在する障害
    物に対する前記配線幅拡大率の上限のうち最低のものを
    前記1の障害物の配線幅拡大率として、また前記配線間
    隔拡大率の上限のうち最低のものを前記1の障害物の配
    線間隔拡大率として、格納する第2プロセッサと、 ある配線と前記1の障害物との間に存在する配線を特定
    する配線特定デバイスと、 前記1の障害物に設定された前記配線幅拡大率により、
    前記配線特定デバイスにより特定された配線の幅を拡大
    する第3プロセッサと、 前記1の障害物に設定された前記配線間隔拡大率によ
    り、前記配線特定デバイスにより特定された配線間の間
    隔を拡大する第4プロセッサと、 前記配線特定デバイスにより特定された配線について、
    拡大された配線幅及び拡大された配線間隔を加算し、前
    記1の障害物の禁止領域の半径を決定する第5プロセッ
    サとを含む禁止領域半径決定装置。
  15. 【請求項15】端子又は障害物に対する位相的な位置関
    係のみが決定されている結線経路である、基板上の端子
    間の位相配線を、コンピュータに、前記基板上の物理的
    位置が決定されている配線である物理配線に整形させる
    プログラムを格納した記録媒体であって、 前記プログラムが、コンピュータに、 整形すべき配線を選択させるステップと、 前記整形すべき配線を見通す障害物を特定させるステッ
    プと、 前記整形すべき配線と特定された前記障害物との間に最
    低限空けなければならない間隔の所定数倍となる間隔を
    半径とする円弧内を禁止領域として前記特定された障害
    物に設定させる禁止領域設定ステップと、 前記禁止領域内を通過しないような最短経路を検出さ
    せ、当該最短経路を用いて前記整形すべき配線の物理配
    線を決定するステップとを実行させることを特徴とする
    記録媒体。
  16. 【請求項16】基板上の端子間の配線の均等割付及び配
    線幅拡大のため、コンピュータに、ある配線に対して障
    害物に設定される円弧状の禁止領域の拡大された半径を
    決定させるプログラムを格納した記録媒体であって、 前記プログラムは、コンピュータに、 前記基板の余剰空間を、配線幅の拡大に割り当てる割合
    と、配線間隔の拡大に割り当てる割合とを指定させるス
    テップと、 1の障害物と他の1の障害物との間のクリティカルカッ
    トを横切る配線及びその配線間隔を考慮し、前記配線幅
    の拡大に割り当てる割合で許される範囲において、当該
    他の1の障害物に対する配線幅拡大率の上限と、前記配
    線間隔の拡大に割り当てる割合で許される範囲におい
    て、当該他の1の障害物に対する配線間隔拡大率の上限
    とを決定させるステップと、 前記1の障害物からクリティカルカットが存在する全て
    の障害物に対する前記配線幅拡大率の上限のうち最低の
    ものを前記1の障害物の配線幅拡大率として、また前記
    配線間隔拡大率の上限のうち最低のものを前記1の障害
    物の配線間隔拡大率として、格納させるステップと、 ある配線と前記1の障害物との間に存在する配線を特定
    させる配線特定ステップと、 前記1の障害物に設定された前記配線幅拡大率により、
    前記配線特定ステップにより特定された配線の幅を拡大
    させるステップと、 前記1の障害物に設定された前記配線間隔拡大率によ
    り、前記配線特定ステップにより特定された配線間の間
    隔を拡大させるステップと、 前記配線特定ステップにより特定された配線について、
    拡大された配線幅及び拡大された配線間隔を加算させ、
    前記1の障害物の禁止領域の半径を決定させるステップ
    とを実行させることを特徴とする記録媒体。
JP01249897A 1996-03-04 1997-01-27 配線整形方法及び装置、禁止領域半径決定方法及び装置 Expired - Fee Related JP3229235B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP01249897A JP3229235B2 (ja) 1997-01-27 1997-01-27 配線整形方法及び装置、禁止領域半径決定方法及び装置
US09/012,765 US6226560B1 (en) 1996-03-04 1998-01-23 Method and apparatus for optimizing the path of a physical wire

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP01249897A JP3229235B2 (ja) 1997-01-27 1997-01-27 配線整形方法及び装置、禁止領域半径決定方法及び装置

Publications (2)

Publication Number Publication Date
JPH10214898A true JPH10214898A (ja) 1998-08-11
JP3229235B2 JP3229235B2 (ja) 2001-11-19

Family

ID=11807048

Family Applications (1)

Application Number Title Priority Date Filing Date
JP01249897A Expired - Fee Related JP3229235B2 (ja) 1996-03-04 1997-01-27 配線整形方法及び装置、禁止領域半径決定方法及び装置

Country Status (1)

Country Link
JP (1) JP3229235B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2371893A (en) * 2000-09-19 2002-08-07 Shinko Electric Ind Co Wiring pattern editing method for semiconductor package
JP2005310825A (ja) * 2004-04-16 2005-11-04 Shinko Electric Ind Co Ltd クリアランス検査装置および方法
JP2006331017A (ja) * 2005-05-25 2006-12-07 Shinko Electric Ind Co Ltd 配線自動決定方法
US7469397B2 (en) 2004-10-05 2008-12-23 Shinko Electric Industries Co., Ltd. Automatic trace determination method and apparatus for automatically determining optimal trace positions on substrate using computation
KR20190022248A (ko) * 2017-08-25 2019-03-06 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 비선형 전력 레일로의 ic 설계 및 방법

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2371893A (en) * 2000-09-19 2002-08-07 Shinko Electric Ind Co Wiring pattern editing method for semiconductor package
US6662351B2 (en) 2000-09-19 2003-12-09 Shinko Electric Industries Co., Ltd. Wiring editing method, for semiconductor package, capable of easily editing offset of wiring pattern
JP2005310825A (ja) * 2004-04-16 2005-11-04 Shinko Electric Ind Co Ltd クリアランス検査装置および方法
US7191415B2 (en) 2004-04-16 2007-03-13 Shinko Electric Industries Co., Ltd. Clearance inspection apparatus and clearance inspection method
JP4549094B2 (ja) * 2004-04-16 2010-09-22 新光電気工業株式会社 クリアランス検査装置および方法
US7469397B2 (en) 2004-10-05 2008-12-23 Shinko Electric Industries Co., Ltd. Automatic trace determination method and apparatus for automatically determining optimal trace positions on substrate using computation
JP2006331017A (ja) * 2005-05-25 2006-12-07 Shinko Electric Ind Co Ltd 配線自動決定方法
KR20190022248A (ko) * 2017-08-25 2019-03-06 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 비선형 전력 레일로의 ic 설계 및 방법
US10515850B2 (en) 2017-08-25 2019-12-24 Taiwan Semiconductor Manufacturing Co., Ltd. Method and IC design with non-linear power rails

Also Published As

Publication number Publication date
JP3229235B2 (ja) 2001-11-19

Similar Documents

Publication Publication Date Title
US8386984B2 (en) Interconnect routing methods of integrated circuit designs
US6226560B1 (en) Method and apparatus for optimizing the path of a physical wire
US6671864B2 (en) Method and apparatus for using a diagonal line to measure an attribute of a bounding box of a net
KR100399645B1 (ko) 집적 회로 레이아웃에서 다각형 표현 방법
US7543252B2 (en) Migration of integrated circuit layout for alternating phase shift masks
US5717600A (en) Method for designing an interconnection route in an LSI
US6829757B1 (en) Method and apparatus for generating multi-layer routes
EP0612023B1 (en) Net diagram routing method
US6877146B1 (en) Method and apparatus for routing a set of nets
US7107564B1 (en) Method and apparatus for routing a set of nets
JPH11296560A (ja) 配線設計装置およびその方法
JP3229235B2 (ja) 配線整形方法及び装置、禁止領域半径決定方法及び装置
US6859916B1 (en) Polygonal vias
US6907594B2 (en) Wiring route determining apparatus, group determining apparatus, wiring route determining program storing medium and group determining program storing medium
Baker et al. An algorithm for the optimal placement and routing of a circuit within a ring of pads
US7080329B1 (en) Method and apparatus for identifying optimized via locations
US6895569B1 (en) IC layout with non-quadrilateral Steiner points
US7069530B1 (en) Method and apparatus for routing groups of paths
US6976238B1 (en) Circular vias and interconnect-line ends
US6951005B1 (en) Method and apparatus for selecting a route for a net based on the impact on other nets
JP2000003381A (ja) 概略配線決定方法及び記憶媒体
JP2001223273A (ja) 半導体集積回路の配線パターン作成方法及びその装置、記録媒体、半導体集積回路装置
JP2000099562A (ja) 集積回路のレイアウト設計支援装置およびレイアウト設計支援方法
JP2751199B2 (ja) 配線経路探索方式及び装置
US6882055B1 (en) Non-rectilinear polygonal vias

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees